KR101126758B1 - 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법 - Google Patents

기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법 Download PDF

Info

Publication number
KR101126758B1
KR101126758B1 KR1020050093605A KR20050093605A KR101126758B1 KR 101126758 B1 KR101126758 B1 KR 101126758B1 KR 1020050093605 A KR1020050093605 A KR 1020050093605A KR 20050093605 A KR20050093605 A KR 20050093605A KR 101126758 B1 KR101126758 B1 KR 101126758B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
lower semiconductor
adhesive
bonding method
Prior art date
Application number
KR1020050093605A
Other languages
English (en)
Other versions
KR20070038366A (ko
Inventor
김성욱
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050093605A priority Critical patent/KR101126758B1/ko
Publication of KR20070038366A publication Critical patent/KR20070038366A/ko
Application granted granted Critical
Publication of KR101126758B1 publication Critical patent/KR101126758B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법에 관한 것으로, 본 발명은 접착에 필요한 온도 상승시간을 최소화하도록 하고, 동시에 접착을 위한 공정 시간을 단축시켜 공정 효율을 보다 향상시키고, 더욱이 하위 반도체 칩에 대한 열 피로를 최소화할 수 있도록 함과 동시에 와이어 본딩 부분에 대한 손상을 최소화하는 효과가 있다.

Description

기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법{Stack die bonding method}
도 1은 본 발명의 실시를 위한 스택 다이 본딩장치 구성도.
도 2는 본 발명의 일 실시예에 따른 본딩방법을 설명하기 위한 블록도.
도 3a, b, c, d, e, f는 본 발명의 일 실시예에 따른 본딩방법을 나타낸 도면.
도 4는 본 발명의 다른 실시예에 따른 본딩방법을 설명하기 위한 블록도.
도 5a, b, c, d, e, f는 본 발명의 다른 실시예에 따른 본딩방법을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
100...제어부
110...본딩 스테이지
120...본드 헤드
130...기판
140...접착제
150...하위 반도체 칩
160...상위 반도체 칩
170...레이저 발생기
180...접착제 디스펜서
본 발명은 다이 본딩방법에 관한 것으로, 더욱 상세하게는 레이저를 이용한 가열과 가압으로 반도체 칩을 접합하도록 한 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법에 관한 것이다.
종래의 다이 본딩장치를 이용한 반도체 칩의 실장은 히터가 내장된 본드 스테이지와 본드 헤드에 의해 수행되고, 본딩 과정은 반도체 칩과 기판에 전달되는 열로써 반도체 칩과 기판 사이의 접합이 이루어진다. 그러나 복수 개의 반도체 칩을 적층하여 실장하는 경우에는 기판이 고정되는 본드 스테이지와 반도체 칩을 접합시키는 본드 헤드 사이에 복수 개의 반도체 칩이 실장되므로 하위 반도체 칩과 상위 반도체 칩 간에 도포된 접착제가 경화될 수 있도록 효과적인 열전달이 어렵다.
이를 극복하기 위해 매 실장 시마다 반도체 칩과 기판으로 이루어진 패키지를 대류 오븐 또는 리플로우 장비에서 대류 열을 통해 하위 반도체 칩과 상위 반도체 칩 사이의 접착제를 경화시키는 공정이 필요하게 된다. 이때 하위 반도체 칩에는 이미 와이어 본딩 작업이 이루어지는 상태이므로 공정 이동 중에 외부 요인에 의한 손상이나 변형이 발생하는 문제점이 있다.
또한 종래의 기술은 하위 반도체 칩과 상위 반도체 칩을 적층하기 위해 반도체 칩 사이에 접합을 이룰 수 있는 접착 매질을 적용하는데, 이 매질은 열에 의해 경화되는 특성을 가지고 있으므로 하위 반도체 칩 위에 상위 반도체 칩을 배치한 후에 직접 가열 또는 간접 가열하는 방식을 거치게 되므로 이로 인해 하위 반도체 칩에 열 피로(thermal stress)가 집중된다.
따라서 패키지의 신뢰성이 저하되는 문제점과 적층 단계마다 별도의 열 공정이 필요하게 되어 공정단계가 복잡한 단점을 갖는다.
또한 하위 반도체 칩이 와이어 본딩되어 있는 상태에서 추가적으로 열 공정을 거치게 되므로 앞서 와이어 본딩되어 있는 반도체 칩의 손상이 발생할 수 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 접착제의 경화를 위하여 레이저를 이용한 가열로서 접착에 필요한 온도 상승시간을 최소화하고, 공정 시간을 단축시키며 하위 반도체 칩에 대한 열 피로를 최소화할 수 있도록 한 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법을 제공하기 위한 것이다.
전술한 목적과 관련된 본 발명의 다른 목적은 도광로의 선단 및 반도체 칩 또는 기판 면에서 일정거리 이격된 위치에 광학계를 구비시켜 레이저 빛을 반도체 칩 면에 균일하게 조사할 수 있도록 한 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법을 제공하기 위한 것이다.
전술한 목적을 달성하기 위한 본 발명의 실시를 위한 스택 다이 본딩장치는 기판이 안착되는 본딩 스테이지; 상기 본딩 스테이지의 상부에서 이동 가능하게 설치되며 상기 기판에 안착된 반도체 칩 상에 접착층을 형성하는 접착층 도포부재; 상기 본딩 스테이지의 상부에서 이동 가능하게 설치되며 상기 접착층이 형성된 상기 반도체 칩 상으로 상기 반도체 칩을 가압하는 본드 헤드; 상기 본드 헤드를 통하여 상기 반도체 칩 상으로 레이저를 방사하는 레이저 발진기를 구비한다.
그리고 상기 본드 헤드에는 상기 레이저 발진기를 통하여 방사된 레이저 빔이 상기 반도체 칩에 균일하게 방사되도록 하는 광학계가 구비될 수 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법은 하위 반도체 칩과 기판 상에 접착층을 형성하고, 상기 하위 반도체 칩과 상기 기판을 밀착시키고, 상기 기판과 상기 하위 반도체칩이 밀착되면 본드 헤드를 거쳐 레이저빔을 상기 하위 반도체 칩에 조사하여 상기 하위 반도체 칩과 상기 기판을 부착시키고, 상기 하위 반도체 칩의 상부와 상기 하위 반도체 칩 상에 적층되는 상위 반도체 칩 사이에 접착층을 형성하고, 상기 하위 반도체 칩과 상기 하위 반도체 칩을 적층하여 밀착시키고, 상기 하위 반도체 칩과 상기 상위 반도체 칩이 밀착되면 상기 본드 헤드를 거쳐 레이저빔을 상기 상위 반도체 칩에 가하여 상기 하위 반도체 칩과 상기 상위 반도체 칩을 부착시킬 수 있다.
그리고 상기 접착층은 상기 하위 반도체 칩과 상기 상위 반도체 칩이 안착되기 전에 각각의 상기 하위 반도체 칩과 상기 상위 반도체 칩의 하면에 형성될 수 있다.
그리고 상기 접착층은 상기 기판에 상기 하위 반도체 칩이 안착되기 전에 상 기 기판 상에 형성되고, 상기 하위 반도체 칩의 상부에 상기 상위 반도체 칩이 안착되기 전에 형성될 수 있다.
이하, 도 1을 참조하여 본 발명의 실시를 위한 스택 다이 본딩장치에 대하여 설명하면, 본 발명의 실시를 위한 스택 다이 본딩장치는 캐리어 기판(130)이 안착되는 본딩 스테이지(110)를 구비한다.
그리고 본딩 스테이지(110)의 상부에는 본드 헤드(120)가 마련되고, 본드 헤드(120)에는 레이저 광학계가 구비된다. 본드 헤드(120)에는 레이저 발생기(170)가 연결되어 있고, 레이저 발생기(170)에서 발진한 레이저가 본드 헤드(120)를 거쳐 반도체 칩(150)(160)으로 향하도록 안내하는 도광로(121)가 형성된다.
본딩 스테이지(110)의 일측에는 접착층 도포부재로서 액상의 접착제를 토출하는 접착제 디스펜서(180)와 이 접착제 디스펜서(180)를 구동시키는 구동부(미도시)가 마련된다. 구동부는 X축, Y축, Z축의 이동이 가능하게 구비하고, 또한 상하 방향으로 접착제(140)의 분사가 가능하게 회전 가능한 다관절 로봇으로 구현한다. 그리고 본드 헤드(120)와 레이저 발생기(170) 그리고 디스펜서 구동부를 제어하기 위한 제어부(100)가 구비된다.
그리고 본드 헤드(120)에는 도면에 도시되지 않았지만, 반도체 칩(150)(160)을 본드 헤드(120)가 흡착할 수 있도록 하는 진공가압모듈이 함께 설치된다.
여기서, 상기 접착층은 열경화수지로서 필림형태의 접착테이프를 사용할 수 있으며, 반드시 이러한 것에 한정하는 것은 아니다.
본 발명의 실시를 위한 스택 다이 본딩장치는 두 가지의 다른 실시예로 동작 할 수 있다. 이하에는 이를 나누어서 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 본딩방법을 설명하기 위한 블록도이고, 도 3a, b, c, d, e, f는 본 발명의 일 실시예에 따른 본딩방법을 나타낸 도면이다.
도 2와 도 3에 도시된 바와 같이 첫 번째 실시예에 따른 본딩방법은 본딩 스테이지(110) 상으로 기판(130)을 안착하고, 또한 본드 헤드(120)를 이용하여 하위 반도체 칩(150)을 흡착한다. 그리고 하위 반도체 칩(150)의 하면에 접착제 디스펜서(180)를 이용하여 접착제(140)를 도포한다(S100).
그리고 접착제(140)가 도포되면 본드 헤드(120)를 이동하여 기판(130) 상에 하위 반도체 칩(150)을 안착시켜 하위 반도체 칩(150)과 기판(130)이 서로 밀착되도록 하고(S110), 계속해서 레이저를 하위 반도체 칩(150)의 상부에 발진시켜 조사한다(S120).
그러면 레이저 빔은 하위 반도체 칩(150)과 기판(130) 사이에 도포된 접착제(140)에서 열에너지로 변환되어 접착제(140)가 경화온도 이상으로 가열되도록 한다.
이때 본드 헤드(120)는 수직 방향으로 소정의 압력을 하위 반도체 칩(150)으로 가하여 보다 신속한 흡착이 이루어지도록 한다. 따라서 하위 반도체 칩(150)과 기판(130)은 압력과 열에 의하여 서로 접합되게 된다.
이후 하위 반도체 칩(150)에 가해지던 레이저 빔의 방사를 중단하고, 하위 반도체 칩(150)과 기판(130)을 냉각시키면 기판(130)과 하위 반도체 칩(150)의 온 도 저하로 인하여 접착제(140)가 고화되며 이에 따라 하위 반도체 칩(150)과 기판(130)의 견고한 접착이 이루어지고, 이후 흡착용 진공을 해제하고, 본드 헤드(120)를 상시키면 하위 반도체 칩(150)과 기판(130)의 결합이 완료된다.
그런 다음 상위 반도체 칩(160)을 하위 반도체 칩(150) 상에 접착시킨다. 상위 반도체 칩(160)과 하위 반도체 칩(150)의 접착 방법은 전술한 하위 반도체 칩(150)과 기판(130)의 접착 방법과 유사하다. 따라서 반복적인 설명은 생략하도록 한다.
상위 반도체 칩(160)을 본드 헤드(120)으로 흡착한 후(S130), 접착제 디스펜서(180)를 이용하여 접착제(140)를 도포한다(S140). 그리고 접착제(140)가 도포되면 본드 헤드(120)를 이동시켜 하위 반도체 칩(150) 상에 상위 반도체 칩(160)을 안착시켜 서로 밀착되도록 하고, 레이저를 상위 반도체 칩(160)의 상부에 발진시켜 조사한다(S150).
그러면 레이저 빔은 상위 반도체 칩(160)과 하위 반도체 칩(150) 사이에 도포된 접착제(140)에서 열에너지로 변환되어 접착제(140)가 경화온도 이상으로 가열되도록 한다. 그리고 본드 헤드(120)는 수직 방향으로 소정의 압력을 상위 반도체 칩(160)으로 가하면, 상위 반도체 칩(160)과 하위 반도체 칩(150)은 압력과 열에 의하여 서로 접합되게 된다.
상위 반도체 칩(160)에 가해지던 레이저 빔의 방사를 중단하고, 상위 반도체 칩(160)과 하위 반도체 칩(150)을 냉각시키면 접착제(140)가 고화되며 이로 인해 두 칩의 견고한 접착이 이루어지고, 이후 흡착용 진공을 해제하고, 본드 헤드(120) 를 상승시키면 스택 다이 본딩작업이 완료된다.
도 4는 본 발명의 다른 실시예에 따른 본딩방법을 설명하기 위한 블록도이고, 도 5a, b, c, d, e, f는 본 발명의 다른 실시예에 따른 본딩방법을 나타낸 도면이다.
도 4와 도 5에 도시된 바와 같이 두 번째 실시예에 따른 본딩방법은 본딩 스테이지(110) 상으로 기판(130)을 안착하고, 또한 본드 헤드(120)를 이용하여 하위 반도체 칩(150)을 흡착한다. 그리고 기판(130)의 상부 면에 접착제 디스펜서(180)를 이용하여 접착제(140)를 도포한다(S200).
이후 하위 반도체 칩(150)을 기판(130) 상의 디스펜서에 안착시킨 후 본드 헤드(120)를 통하여 레이저를 상위 반도체 칩(160) 상으로 발진시켜 조사한다(S210).
그러면 레이저 빔은 하위 반도체 칩(150)과 기판(130) 사이에 도포된 접착제(140)에서 열에너지로 변환되어 접착제(140)가 경화온도 이상으로 가열되도록 한다. 그리고 동시에 본드 헤드(120)는 수직 방향으로 소정의 압력을 하위 반도체 칩(150)으로 가하여 보다 신속한 흡착이 이루어지도록 한다. 따라서 하위 반도체 칩(150)과 기판(130)은 압력과 열에 의하여 서로 접합되게 된다.
이후 하위 반도체 칩(150)에 가해지던 레이저 빔의 방사를 중단하고, 하위 반도체 칩(150)과 기판(130)을 냉각시키면 기판(130)과 하위 반도체 칩(150)의 온도 저하로 인하여 접착제(140)가 고화되며 이에 따라 하위 반도체 칩(150)과 기판(130)의 견고한 접착이 이루어지고, 이후 흡착용 진공을 해제하고, 본드 헤드(120) 를 상시키면 하위 반도체 칩(150)과 기판(130)의 결합이 완료된다.
다음으로 하위 반도체 칩(150)의 상부에 접착제(140)를 접착제 디스펜서(180)를 통하여 도포한다(S230). 그리고 접착제(140)가 도포되면 본드 헤드(120)를 이동시켜 하위 반도체 칩(150) 상에 상위 반도체 칩(160)을 안착시켜 서로 밀착되도록 하고, 레이저를 상위 반도체 칩(160)의 상부에 조사시키면(S240), 전술한 하위 반도체 칩(150)과 같이 상위 반도체 칩(160)과 하위 반도체 칩(150)이 상호 접착된다.
이후 레이저 빔의 방사를 중단하고, 상위 반도체 칩(160)과 하위 반도체 칩(150)을 냉각시키면 접착제(140)가 고화되며 이로 인해 두 칩의 견고한 접착이 이루어지고, 이후 흡착용 진공을 해제하고, 본드 헤드(120)를 상승시키면 스택 다이 본딩작업이 완료된다.
전술한 바와 같은 본 발명의 실시예 외에 각각의 구성요소들을 일부 변형하여 다르게 실시할 수 있을 것이다. 그러나 이들 실시예의 기본 구성요소가 본 발명의 필수구성요소들을 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
이상과 같은 본 발명에 따른 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법은 접착제의 경화를 위하여 레이저를 이용함으로써 접착에 필요한 온도 상승시간을 최소화하도록 하고, 동시에 접착을 위한 공정 시간을 단축시켜 공정 효율을 보다 향상시키고, 더욱이 하위 반도체 칩에 대한 열 피로를 최소화할 수 있도록 함과 동시에 와이어 본딩 부분에 대한 손상을 최소화하는 효과가 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법에 있어서,
    하위 반도체 칩과 기판상에 접착층을 형성하고,
    상기 하위 반도체 칩과 상기 기판을 밀착시키고,
    상기 기판과 상기 하위 반도체칩이 밀착되면 본드 헤드를 거쳐 레이저빔을 상기 하위 반도체 칩에 조사함과 동시에 수직 방향으로 소정의 압력을 가하여 상기 하위 반도체 칩과 상기 기판을 부착시키고,
    상기 하위 반도체 칩의 상부와 상기 하위 반도체 칩 상에 적층되는 상위 반도체 칩 사이에 접착층을 형성하고,
    상기 하위 반도체 칩과 상기 하위 반도체 칩을 적층하여 밀착시키고,
    상기 하위 반도체 칩과 상기 상위 반도체 칩이 밀착되면 상기 본드 헤드를 거쳐 레이저빔을 상기 상위 반도체 칩에 조사함과 동시에 수직 방향으로 소정의 압력을 가하여 상기 하위 반도체 칩과 상기 상위 반도체 칩을 부착시키는 것을 특징으로 하는 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법.
  4. 제 3항에 있어서,
    상기 접착층은 상기 하위 반도체 칩과 상기 상위 반도체 칩이 안착되기 전에 각각의 상기 하위 반도체 칩과 상기 상위 반도체 칩의 하면에 도포되는 것을 특징으로 하는 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법.
  5. 제 3항에 있어서,
    상기 접착층은 상기 기판에 상기 하위 반도체 칩이 안착되기 전에 상기 기판 상에 도포되고, 상기 하위 반도체 칩의 상부에 상기 상위 반도체 칩이 안착되기 전에 도포되는 것을 특징으로 하는 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법.
KR1020050093605A 2005-10-05 2005-10-05 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법 KR101126758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093605A KR101126758B1 (ko) 2005-10-05 2005-10-05 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093605A KR101126758B1 (ko) 2005-10-05 2005-10-05 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법

Publications (2)

Publication Number Publication Date
KR20070038366A KR20070038366A (ko) 2007-04-10
KR101126758B1 true KR101126758B1 (ko) 2012-03-29

Family

ID=38159744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093605A KR101126758B1 (ko) 2005-10-05 2005-10-05 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법

Country Status (1)

Country Link
KR (1) KR101126758B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052600A (ko) * 2017-11-08 2019-05-16 주식회사 대성엔지니어링 Led 제조시스템 및 led 제조방법
KR20230016849A (ko) 2021-07-27 2023-02-03 주식회사 엠아이이큅먼트코리아 플립칩 본딩기의 가압툴 크리닝장치

Also Published As

Publication number Publication date
KR20070038366A (ko) 2007-04-10

Similar Documents

Publication Publication Date Title
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
US20070261233A1 (en) Method and system for fabricating a semiconductor device
JP2015534285A (ja) ベア・チップ・ダイをボンディングする方法
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
TWI692044B (zh) 封裝裝置以及半導體裝置的製造方法
KR101126758B1 (ko) 기판상에 반도체 칩이 상하로 적층되는 스택 다이 본딩방법
JP3303832B2 (ja) フリップチップボンダー
JP2007165740A (ja) 半導体装置の製造方法
JP2007129132A (ja) 部品実装装置および部品実装方法
JPWO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付icチップ
JP4001341B2 (ja) ボンディング方法およびその装置
JP4585196B2 (ja) 電子部品のボンディング方法及び装置
US20050056946A1 (en) Electrical circuit assembly with improved shock resistance
KR20060085523A (ko) 레이저를 이용한 고출력 엘이디의 패키징 장치
JP2014007329A (ja) ボンディング装置
KR20200094286A (ko) 레이저를 포함하는 반도체 칩 본딩용 픽업장치 및 이를 이용한 본딩방법
JP2021153176A (ja) ダイボンディング装置、剥離治具および半導体装置の製造方法
JP4640380B2 (ja) 半導体装置の実装方法
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
TW202347464A (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
JPH11251335A (ja) 半導体素子の実装装置及びその実装方法
JP5003651B2 (ja) 放熱構造体の製造方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP6915191B1 (ja) ワーク分離装置及びワーク分離方法
JP2003282632A (ja) 電子部品実装方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 9