KR101119531B1 - Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor - Google Patents

Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor Download PDF

Info

Publication number
KR101119531B1
KR101119531B1 KR1020100114701A KR20100114701A KR101119531B1 KR 101119531 B1 KR101119531 B1 KR 101119531B1 KR 1020100114701 A KR1020100114701 A KR 1020100114701A KR 20100114701 A KR20100114701 A KR 20100114701A KR 101119531 B1 KR101119531 B1 KR 101119531B1
Authority
KR
South Korea
Prior art keywords
flat panel
reference signal
display device
panel display
ring oscillator
Prior art date
Application number
KR1020100114701A
Other languages
Korean (ko)
Inventor
남장진
전용원
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020100114701A priority Critical patent/KR101119531B1/en
Application granted granted Critical
Publication of KR101119531B1 publication Critical patent/KR101119531B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A flat panel display device and a ring oscillator used in the same are provided to reduce the volume of the flat panel display device while having a noise image prevention function. CONSTITUTION: A display panel(DISPAN) comprises a plurality of pixels A plurality of source driver circuits(SDC1-SDC5) is included corresponding to a plurality of driver chips(DRC1-DRC5). A reference signal generation circuit controls the plurality of source driver circuits. The reference signal generation circuit comprises a plurality of inversion devices(MINV1-MINV5).

Description

노이즈 영상 방지 기능을 가지면서 부피를 감소시키는 평판 디스플레이 장치 및 이에 사용되는 링 오실레이터{FLAT DISPLAY DEVICE FOR REDUCEING THE VOLUME WITH NOIZE IMAGE PROTECTION AND RING OSCILLATOR USED THEREFOR}FLAT DISPLAY DEVICE FOR REDUCEING THE VOLUME WITH NOIZE IMAGE PROTECTION AND RING OSCILLATOR USED THEREFOR}

본 발명은 평판 디스플레이 장치에 관한 것으로서, 특히 노이즈 영상 방지 기능을 가지는 평판 디스플레이 장치 및 이에 사용되는 링 오실레이터에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flat panel display device having a noise image prevention function and a ring oscillator used therein.

디지털 데이터의 입력 화상 데이터를 이용하여 영상을 표시하는 다양한 종류의 평판 표시 장치가 개발되고 있다. 평판 표시장치의 예로는, 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 있다.Various types of flat panel display devices for displaying an image using input image data of digital data have been developed. Examples of flat panel displays include liquid crystal displays (LCDs) using liquid crystals, plasma display panels (PDPs) using discharges of inert gases, and organic light emitting diodes using organic light emitting diodes. OLED (Display Diode) display device.

이러한 평판 디스플레이 장치는 고품질 영상을 표시하기 위하여, 점점 고해상도화 및 대형화되고 있으며, 이에 따라, 하나의 평판 디스플레이 장치에는 다수개의 소스 드라이버 회로들이 포함되어 구동된다.In order to display a high quality image, such a flat panel display apparatus is increasingly being enlarged and enlarged. Accordingly, a single flat panel display apparatus includes a plurality of source driver circuits to be driven.

한편, 평판 디스플레이 장치는 '노이즈 영상 방지 기능'을 가지도록 구성되는 것이 일반적이다. 평판 디스플레이 장치에서 '노이즈 영상 방지 기능'이란, 외부의 시스템으로부터 비정상적인 입력 화상 데이터가 수신될 때, 이를 인식하여 입력 화상 데이터가 아닌 미리 약속된 예비 영상을 디스플레이하도록 처리하는 기능을 말한다. 이러한, 노이즈 영상 방지 기능에 의하여, 평판 디스플레이 장치는 비정상적인 입력 화상 데이터에 따른 노이즈 영상이 디스플레이되는 것을 방지할 수 있다. 이와 같은 노이즈 영상 방지 기능을 위하여, 평판 디스플레이 장치의 각 소스 드라이버 회로들은 일치되는 타이밍으로 구동되는 것이 요구된다.On the other hand, the flat panel display device is generally configured to have a 'noise image prevention function'. The noise image prevention function in the flat panel display device refers to a function of recognizing abnormal input image data when received from an external system and displaying the preliminary preliminary image instead of the input image data. By such a noise image prevention function, the flat panel display apparatus can prevent a noise image according to abnormal input image data from being displayed. For such a noise image prevention function, the respective source driver circuits of the flat panel display apparatus are required to be driven at the same timing.

도 1은 종래의 평판 디스플레이 장치를 나타내는 도면이다. 도 1에 평판 디스플레이 장치에서, 입력 확인 회로(10)는 입력 화상 데이터(DIN)가 정상적으로 수신되는 경우에는, 드라이버 칩들(DRC1~DRC5)에 내장되는 소스 드라이버 회로들(SDC1~SDC5)에 제공한다. 그리고, 각 소스 드라이버 회로들(SDC1~SDC5)은 입력 화상 데이터(DIN)에 따른 전압으로 데이터 라인들(DL)을 구동하며, 디스플레이 패널(DISPAN)은 이에 따른 수신 영상을 디스플레이한다. 1 is a view showing a conventional flat panel display device. In the flat panel display apparatus of FIG. 1, when the input image data DIN is normally received, the input confirmation circuit 10 provides the source driver circuits SDC1 to SDC5 embedded in the driver chips DRC1 to DRC5. . Each of the source driver circuits SDC1 to SDC5 drives the data lines DL with a voltage corresponding to the input image data DIN, and the display panel DISPAN displays the received image.

그리고, 비정상적인 입력 화상 데이터(DIN)가 수신되는 경우, 상기 입력 확인 회로(10)는 활성화되는 비정상 확인 신호(XAB)를 마스터 발생회로(20)에 제공한다. 그리고, 마스터 발생회로(20)는 기준 신호로 작용하는 마스터 신호(XMAS)를 발생한다. 그리고, 드라이버 칩들(DRC1~DRC5) 각각에 내장되는 슬레이브 회로(SLC1~5)들은 상기 마스터 신호(XMAS)에 동기되는 슬레이브 신호들(XSL1~XSL5)을 발생하여 각자의 소스 드라이버들(SDC1~SDC5)을 구동한다. 이때, 상기 소스 드라이버들(SDC1~SDC5)은 미리 결정된 예비 데이터(DPR1~DPR5)에 따른 전압으로 데이터 라인(DL)들을 구동하며, 상기 디스플레이 패널(DISPAN)은 약속된 예비 영상을 디스플레이한다.When abnormal input image data DIN is received, the input confirmation circuit 10 provides the master generation circuit 20 with an abnormal confirmation signal XAB that is activated. In addition, the master generation circuit 20 generates a master signal XMAS serving as a reference signal. In addition, the slave circuits SLC1 to 5 embedded in each of the driver chips DRC1 to DRC5 generate slave signals XSL1 to XSL5 synchronized with the master signal XMAS to generate respective source drivers SDC1 to SDC5. ). In this case, the source drivers SDC1 to SDC5 drive the data lines DL with a voltage according to the predetermined preliminary data DPR1 to DPR5, and the display panel DISPAN displays the promised preliminary image.

그런데, 도 1의 평판 디스플레이 장치에서는, 마스터 신호 발생 회로(20)가 상기 드라이버 칩(DRC1~5)이 아닌 인쇄회로기판(PCB) 상에서 오실레이터 칩과 같은 별도의 칩으로 구현된다.However, in the flat panel display device of FIG. 1, the master signal generation circuit 20 is implemented as a separate chip such as an oscillator chip on the printed circuit board PCB instead of the driver chips DRC1 to 5.

이에 따라, 종래의 평판 디스플레이 장치에서는, 인쇄회로기판의 두께가 증가되며, 결과적으로 전체적인 부피가 증가되는 문제점이 발생된다.
Accordingly, in the conventional flat panel display apparatus, the thickness of the printed circuit board is increased, and as a result, the overall volume increases.

본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 노이즈 영상 방지 기능을 가지면서도, 전체적인 부피를 줄일 수 있는 평판 디스플레이 장치 및 이에 사용되는 링 오실레이터를 제공하는 데 있다.
An object of the present invention is to solve the problems of the prior art, to provide a flat panel display device and a ring oscillator used therein which can reduce the overall volume while having a noise image prevention function.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 평판 디스플레이 장치에 관한 것이다. 본 발명의 평판 디스플레이 장치는 복수개의 데이터 라인들을 통하여 제공되는 전압에 따른 영상을 디스플레이하는 디스플레이 패널; 다수개의 드라이버 칩들에 대응하여 내장되는 다수개의 소스 드라이버 회로들로서, 각각이 정상 모드에서 각자의 입력 화상 데이터에 따른 전압으로 대응하는 상기 데이터 라인을 구동하는 상기 다수개의 소스 드라이버 회로들; 및 비정상 모드에서, 상기 디스플레이 패널에 예비 영상을 디스플레이하기 위하여, 각자의 예비 데이터에 따른 전압으로 상기 데이터 라인을 드라이빙하도록 상기 다수개의 소스 드라이버 회로들을 제어하는 기준신호 발생회로로서, 상기 다수개의 드라이버 칩들에 분산되어 구성되는 상기 기준신호 발생회로를 구비한다.One aspect of the present invention for achieving the above technical problem relates to a flat panel display device. According to an aspect of the present invention, there is provided a flat panel display including: a display panel configured to display an image according to a voltage provided through a plurality of data lines; A plurality of source driver circuits embedded corresponding to a plurality of driver chips, the plurality of source driver circuits each driving the data line corresponding to a voltage according to respective input image data in a normal mode; And a reference signal generation circuit configured to control the plurality of source driver circuits to drive the data lines at a voltage according to respective preliminary data in order to display a spare image on the display panel in an abnormal mode, wherein the plurality of driver chips And the reference signal generator circuit distributed in the circuit.

상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 일면은 링 오실레이터에 관한 것이다. 본 발명의 링 오실레이터는 수신되는 신호를 적어도 한번 반전하여 출력하는 다수개의 반전수단들을 구비한다. 그리고, 상기 다수개의 반전수단들은 다수개의 칩에 분산되어 배치된다.
One aspect of the present invention for achieving the above technical problem relates to a ring oscillator. The ring oscillator of the present invention has a plurality of inverting means for inverting and outputting the received signal at least once. The plurality of inverting means are arranged in a plurality of chips.

본 발명의 평판 디스플레이 장치에 의하면, 기준이 되는 신호하기 위한 별로의 회로 칩이 요구되지 않으므로, 노이즈 영상 방지 기능을 가지면서도, 평판 디스플레이 장치의 부피가 현저히 감소된다.
According to the flat panel display apparatus of the present invention, since a separate circuit chip for signal as a reference is not required, the volume of the flat panel display apparatus is significantly reduced while having a noise image prevention function.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 평판 디스플레이 장치를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 평판 디스플레이 장치를 나타내는 도면이다.
도 3은 도 2의 평판 디스플레이 장치에서의 기준신호 발생회로의 예를 나타내는 도면이다.
A brief description of each drawing used in the present invention is provided.
1 is a view showing a conventional flat panel display device.
2 illustrates a flat panel display device according to an embodiment of the present invention.
3 is a diagram illustrating an example of a reference signal generation circuit in the flat panel display of FIG. 2.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention are omitted.

본 명세서에서, '앞단' 및 '뒷단'의 용어가 사용된다. 이때, '앞단'은 동일한 작용 및 명칭을 가지는 구성요소 중에서 바로 왼쪽에 배치되는 구성요소를 말하며, '뒷단'은 동일한 작용 및 명칭을 가지는 구성요소 중에서 바로 오른쪽에 배치되는 구성요소를 말한다. 그러나, 맨 왼쪽에 위치하는 구성요소에 있어서, 상기 '앞단'은 동일한 작용 및 명칭을 가지는 구성요소 중에서 맨 오른쪽(맨 끝)에 배치되는 구성요소를 말한다. 그리고, 맨 오른쪽에 위치하는 구성요소에 있어서, 상기 '뒷단'은 동일한 작용 및 명칭을 가지는 구성요소 중에서 맨 왼쪽(맨 앞)에 배치되는 구성요소를 말한다.In this specification, the terms 'front' and 'back' are used. In this case, the 'front' refers to a component disposed immediately to the left of the components having the same action and name, and the 'back' refers to a component disposed immediately to the right of the elements having the same action and name. However, in the component located at the far left, the 'front' refers to the component disposed at the far right (most end) among the components having the same action and name. And, in the component located at the far right, the 'back' refers to the component disposed at the far left (the front) among the components having the same action and name.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 평판 디스플레이 장치를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 일실시예에 따른 평판 디스플레이 장치는 디스플레이 패널(DISPAN), 다수개의 소스 드라이버 회로들(SDC1~SDC5) 및 기준신호 발생회로(PRDR)를 구비한다.2 illustrates a flat panel display device according to an embodiment of the present invention. Referring to FIG. 2, a flat panel display device according to an exemplary embodiment of the present invention includes a display panel DISPAN, a plurality of source driver circuits SDC1 to SDC5, and a reference signal generation circuit PRDR.

상기 디스플레이 패널(DISPAN)은 복수개의 픽셀들(미도시)을 구비한다. 이때, 상기 복수개의 픽셀들은 대응하는 복수개의 데이터 라인(DL)들을 통하여 제공되는 전압에 따른 영상을 디스플레이한다.The display panel DISPAN includes a plurality of pixels (not shown). In this case, the plurality of pixels displays an image according to a voltage provided through a corresponding plurality of data lines DL.

상기 다수개의 소스 드라이버 회로들(SDC1~SDC5)은 다수개의 드라이버 칩들(DRC1~DRC5)에 대응하여 내장된다. 상기 다수개의 소스 드라이버 회로들(SDC1~SDC5) 각각은 정상 모드에서는, 그래픽 컨트롤러 등과 같은 외부 시스템(미도시)으로부터 제공되는 입력 화상 데이터(DIN)에 따른 전압으로 상기 데이터 라인(DL)들을 구동한다. The plurality of source driver circuits SDC1 to SDC5 are embedded corresponding to the plurality of driver chips DRC1 to DRC5. Each of the plurality of source driver circuits SDC1 to SDC5 drives the data lines DL with a voltage according to input image data DIN provided from an external system (not shown) such as a graphic controller in the normal mode. .

여기서, 상기 '정상 모드'란 외부로부터 규정에 부합하는 입력 화상 데이터(DIN)가 입력되는 모드를 의미한다. 이에 따라, 상기 디스플레이 패널(DISPAN)은 상기 입력 화상 데이터(DIN)에 대응하는 수신 영상을 디스플레이하게 된다.Herein, the 'normal mode' refers to a mode in which input image data DIN conforming to a regulation is input from the outside. Accordingly, the display panel DISPAN displays a received image corresponding to the input image data DIN.

상기 기준신호 발생회로(PRDR)는 비정상 모드에서, 각자의 예비 데이터(DPR1~DPR5)에 따른 전압으로 대응하는 상기 데이터 라인(DL)을 구동하도록 상기 다수개의 소스 드라이버 회로(SDC1~SDC5)들을 제어된다. The reference signal generation circuit PRDR controls the plurality of source driver circuits SDC1 to SDC5 to drive the data line DL with a voltage according to respective preliminary data DPR1 to DPR5 in an abnormal mode. do.

여기서, 상기 '비정상 모드'는 외부로부터 규정에 부합하지 않는 입력 화상 데이터(DIN)가 입력되는 모드를 의미한다. Here, the 'abnormal mode' refers to a mode in which input image data DIN that does not conform to a regulation is input from the outside.

이에 따라, 상기 디스플레이 패널(DISPAN)은 상기 예비 데이터(DPR1~DPR5)에 대응하는 예비 영상을 디스플레이하게 된다. 즉, 비정상 모드에서는, 상기 디스플레이 패널(DISPAN)은 외부로부터 제공되는 입력 화상 데이터(DIN)와 관계없이 미리 설정되는 영상을 디스플레이한다. 이에 따라, 본 발명의 평판 디스플레이 장치는, 규정에 부합하지 않는 입력 화상 데이터(DIN)에 따른 노이즈 영상이 디스플레이되는 것을 방지할 수 있다.Accordingly, the display panel DISPAN displays a preliminary image corresponding to the preliminary data DPR1 to DPR5. That is, in the abnormal mode, the display panel DISPAN displays a preset image regardless of input image data DIN provided from the outside. Accordingly, the flat panel display device of the present invention can prevent the display of the noise image according to the input image data DIN that does not conform to the regulations.

한편, 본 발명의 평판 디스플레이 장치에서는, 상기 기준신호 발생회로(PRDR)를 구성하는 구성요소들이 상기 다수개의 드라이버 칩들(DRC1~DRC5)에 분산되어 배치된다. Meanwhile, in the flat panel display apparatus of the present invention, the components constituting the reference signal generation circuit PRDR are distributed to the plurality of driver chips DRC1 to DRC5.

즉, 상기 다수개의 드라이버 칩들(DRC1~DRC5)에 분산되어 배치되는 각 구성요소를 통합하여, 상기 기준신호 발생회로(PRDR)가 구현된다.That is, the reference signal generation circuit PRDR is implemented by integrating the components distributed in the plurality of driver chips DRC1 to DRC5.

계속하여, 상기 기준신호 발생회로(PRDR)의 구성 및 작용에 대하여 구체적으로 기술된다. 상기 기준신호 발생회로(PRDR)는 다수개의 반전 수단들(MINV1~MINV5)을 구비한다. Subsequently, the configuration and operation of the reference signal generation circuit PRDR will be described in detail. The reference signal generating circuit PRDR includes a plurality of inverting means MINV1 to MINV5.

바람직하기로는, 상기 다수개의 반전 수단들(MINV1~MINV5)은 상기 다수개의 드라이버 칩(DRC1~DRC5)에 분산하여 배치된다. Preferably, the plurality of inverting means MINV1 to MINV5 are disposed in a plurality of driver chips DRC1 to DRC5.

그리고, 상기 다수개의 반전 수단들(MINV1~MINV5) 각각은 앞단의 상기 드라이버 칩으로부터 제공되는 신호를 적어도 한번 반전시켜 뒷단의 상기 드라이버 칩으로 제공한다. 또한, 상기 다수개의 반전 수단들(MINV1~MINV5) 각각의 출력 신호들(VTR1~VTR5)은 해당하는 상기 드라이버 칩(DRC1~DRC5)에 포함되는 상기 소스 드라이버 회로(SDC1~SDC5)들로 제공된다. Each of the plurality of inverting means MINV1 to MINV5 inverts the signal provided from the driver chip at the front end at least once and provides the driver chip to the driver chip at the rear end. In addition, the output signals VTR1 to VTR5 of each of the plurality of inverting means MINV1 to MINV5 are provided to the source driver circuits SDC1 to SDC5 included in the corresponding driver chips DRC1 to DRC5. .

그리고, 상기 소스 드라이버 회로(SDC1~SDC5)들은 각자의 반전 수단들(MINV1~MINV5)의 출력 신호들(VTR1~VTR5)에 따라, 각자의 예비 데이터(DPR1~DPR5)에 따른 전압으로 대응하는 데이터 라인들(DL)을 구동하도록 제어한다.The source driver circuits SDC1 to SDC5 correspond to data corresponding to voltages according to respective preliminary data DPR1 to DPR5 according to the output signals VTR1 to VTR5 of the respective inverting means MINV1 to MINV5. Control to drive the lines DL.

예를 들면, 두번째에 배치되는 상기 드라이버 칩(DRC2)에 내장되는 반전 수단(MINV2)은 첫번째 드라이버 칩(DRC1)으로부터 제공되는 신호를 수신하며, 수신되는 신호를 적어도 한번 반전시켜 세번째 드라이버 칩(DRC3)에 제공한다. 그리고, 상기 반전 수단(MINV2)의 출력신호(VTR2)은 상기 드라이버 칩(DRC2)에 내장되는 상기 소스 드라이버 회로(SDC2)에 제공된다. 이때, 상기 소스 드라이버 회로(SDC2)는 상기 반전 수단(MINV2)의 출력신호(VTR2)에 따라 상기 예비 데이터(DPR2)에 따른 전압으로 데이터 라인들(DL)을 구동한다.For example, the inverting means MINV2 embedded in the driver chip DRC2 disposed secondly receives a signal provided from the first driver chip DRC1, and inverts the received signal at least once to invert the third driver chip DRC3. To provide. The output signal VTR2 of the inverting means MINV2 is provided to the source driver circuit SDC2 embedded in the driver chip DRC2. In this case, the source driver circuit SD2 drives the data lines DL with a voltage according to the preliminary data DPR2 according to the output signal VTR2 of the inverting means MINV2.

계속 도 2를 참조하면, 바람직한 실시예에 따른 본 발명의 평판 디스플레이 장치는 입력 확인 회로(110)를 더 구비한다. 상기 입력 확인 회로(110)는 외부 시스템으로부터 입력 화상 데이터(DIN)를 수신한다. 그리고, 상기 입력 확인 회로(110)는 수신되는 상기 입력 화상 데이터(DIN)로부터 정상모드 인지 혹은 비정상모드 인지를 확인하여, 비정상 확인 신호(XAB)를 발생한다.2, the flat panel display apparatus of the present invention further includes an input confirmation circuit 110. The input confirmation circuit 110 receives input image data DIN from an external system. The input confirmation circuit 110 checks whether the input image data DIN is a normal mode or an abnormal mode, and generates an abnormal confirmation signal XAB.

이때, 정상모드 인지 혹은 비정상모드 인지 여부의 확인은 수신되는 상기 입력 화상 데이터(DIN)가 미리 약속된 패턴과 일치하는지 여부 등을 체크하여 확인될 수 있다.In this case, whether the normal mode or the abnormal mode is confirmed may be confirmed by checking whether the received input image data DIN matches a predetermined pattern.

상기 입력 확인 회로(110)는 정상 모드일 때, 상기 입력 화상 데이터(DIN)를 상기 소스 드라이버 회로들(SDC1~SDC5)에 제공한다. 이때, 각 소스 드라이버 회로들(SDC1~SDC5)은 상기 입력 화상 데이터(DIN)에 따른 전압으로 데이터 라인(DL)들을 구동하게 되며, 상기 디스플레이 패널(DISPAN)은 수신 영상을 디스플레이한다.The input confirmation circuit 110 provides the input image data DIN to the source driver circuits SDC1 to SDC5 in the normal mode. In this case, each of the source driver circuits SDC1 to SDC5 drives the data lines DL with a voltage corresponding to the input image data DIN, and the display panel DISPAN displays the received image.

상기 입력 확인 회로(110)는 비정상 모드일 때, 상기 비정상 확인 신호(XAB)를 활성화하여, 상기 기준신호 발생회로(PRDR)를 인에이블시킨다. 이에 따라, 상기 기준신호 발생회로(PRDR)는 인에이블되어, 각 소스 드라이버 회로들(SDC1~SDC5)에 대응하는 신호들(VTR1~VTR5)을 제공하게 된다. 이때, 각 소스 드라이버 회로들(SDC1~SDC5)은 상기 예비 데이터(DPR1~DPR5)에 따른 전압으로 데이터 라인(DL)들을 구동하게 되며, 상기 디스플레이 패널(DISPAN)은 예비 영상을 디스플레이한다.The input confirmation circuit 110 activates the abnormal confirmation signal XAB when in the abnormal mode, thereby enabling the reference signal generation circuit PRDR. Accordingly, the reference signal generation circuit PRDR is enabled to provide the signals VTR1 to VTR5 corresponding to the respective source driver circuits SDC1 to SDC5. In this case, each of the source driver circuits SDC1 to SDC5 drives the data lines DL with the voltage according to the preliminary data DPR1 to DPR5, and the display panel DISPAN displays the preliminary image.

바람직하기로는, 상기 입력 확인 회로(110)는 인쇄회로기판(PCB) 상에 형성된다.Preferably, the input confirmation circuit 110 is formed on a printed circuit board (PCB).

도 3은 도 2의 평판 디스플레이 장치에서의 기준신호 발생회로(PRDR)의 예를 나타내는 도면이다. 도 3에 도시되는 바와 같이, 상기 기준신호 발생회로(PRDR)는 링 오실레이터로 구성된다. 3 is a diagram illustrating an example of a reference signal generation circuit PRDR in the flat panel display of FIG. 2. As shown in Fig. 3, the reference signal generation circuit PRDR is composed of a ring oscillator.

즉, 도 3의 링 오실레이터는 수신되는 신호를 적어도 한번 반전하여 출력하는 다수개의 반전 수단들(MINV1~MINV5)을 구비한다. 이때, 상기 반전 수단들(MINV1~MINV5)은 다수개의 드라이버 칩(DRC1~DRC5)에 분산되어 배치된다.That is, the ring oscillator of FIG. 3 includes a plurality of inverting means MINV1 to MINV5 for inverting and outputting the received signal at least once. In this case, the inversion means MINV1 to MINV5 are distributed and disposed in the plurality of driver chips DRC1 to DRC5.

이때, 상기 링 오실레이터 즉, 상기 기준신호 발생회로(PRDR)를 구성하는 상기 반전 수단들(MINV1~MINV5) 중의 적어도 어느 하나는 상기 비정상 확인 신호(XAB)에 응답한다. 본 실시예에서는, 첫번째 반전 수단(MINV1)이 상기 비정상 확인 신호(XAB)에 응답함으로써, 상기 기준신호 발생회로(PRDR)가 인에이블되도록 구현된다.In this case, at least one of the inverting means MINV1 to MINV5 constituting the ring oscillator, that is, the reference signal generation circuit PRDR, responds to the abnormality confirmation signal XAB. In this embodiment, the first inverting means MINV1 responds to the abnormal confirmation signal XAB, so that the reference signal generating circuit PRDR is enabled.

한편, 도 2의 실시예에서, 상기 소스 드라이버 회로(SDC1~SDC5)를 제어하는 상기 반전 수단들(MINV1~MINV5)의 출력신호들(VTR1~VTR5) 사이에 발생되는 위상차가 발생될 수 있다. 그러나, 이에 따른 영상의 왜곡은 사용자가 거의 인식할 수 없을 정도이므로, 무시된다.Meanwhile, in the embodiment of FIG. 2, a phase difference generated between output signals VTR1 to VTR5 of the inverting means MINV1 to MINV5 for controlling the source driver circuits SDC1 to SDC5 may be generated. However, since the distortion of the image is almost unrecognizable by the user, it is ignored.

상기와 같은 본 발명의 평판 디스플레이 장치에서는, 비정상 모드에서 기준이 되는 신호를 발생하는 상기 기준신호 발생회로를 구성하는 반전수단들과 구성요소들이 다수개의 드라이버 칩에 분산되어 내장된다.In the flat panel display apparatus of the present invention as described above, the inverting means and components constituting the reference signal generating circuit for generating a reference signal in an abnormal mode are distributed and embedded in a plurality of driver chips.

즉, 본 발명의 평판 디스플레이 장치에 의하면, 기준이 되는 신호하기 위한 별로의 회로 칩이 요구되지 않으므로, 노이즈 영상 방지 기능을 가지면서도, 평판 디스플레이 장치의 부피가 현저히 감소된다.That is, according to the flat panel display apparatus of the present invention, since a separate circuit chip for signal as a reference is not required, the volume of the flat panel display apparatus is significantly reduced while having a noise image prevention function.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom.

본 명세서에서는, 5개의 소스 드라이버들(SDC1~SDC5) 및 5개의 드라이버 칩들(DRC1~DRC5)로 구성되는 실시예가 도시되고 기술되었다. 그러나, 본 발명의 기술적 사상은 5개보다 적거나 많은 수의 소스 드라이버들 및 드라이버 칩들을 포함하여 구성되는 실시예들에 의해서도 구현될 수 있음은 당업자에게는 자명한 사실이다.In the present specification, an embodiment consisting of five source drivers SDC1 to SDC5 and five driver chips DRC1 to DRC5 is shown and described. However, it will be apparent to those skilled in the art that the technical idea of the present invention may be implemented by embodiments configured to include fewer or more than five source drivers and driver chips.

또한, 본 명세서에서는, 상기 기준신호 발생회로를 구성하는 반전 수단들이 모든 드라이버 칩에 분산되어 배치되는 실시예가 도시되고 기술되었다. 그러나, 상기 기준신호 발생회로를 구성하는 반전 수단들이 일부의 드라이버 칩들에 분산되고, 나머지 일부 드라이버 칩들에는 종래와 같이 슬레이브 회로들이 내장되는 실시예에 의해서도, 본 발명의 기술적 사상은 상당부분 구현될 수 있다. Also, in this specification, an embodiment in which the inverting means constituting the reference signal generating circuit is distributed to all the driver chips is shown and described. However, even if the inverting means constituting the reference signal generation circuit is distributed to some driver chips, and the remaining some of the driver chips as in the conventional slave circuits, the technical concept of the present invention can be implemented a considerable portion have.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (5)

평판 디스플레이 장치에 있어서,
복수개의 데이터 라인들을 통하여 제공되는 전압에 따른 영상을 디스플레이하는 디스플레이 패널;
다수개의 드라이버 칩들에 대응하여 내장되는 다수개의 소스 드라이버 회로들로서, 각각이 정상 모드에서 각자의 입력 화상 데이터에 따른 전압으로 대응하는 상기 데이터 라인을 구동하는 상기 다수개의 소스 드라이버 회로들; 및
비정상 모드에서, 상기 디스플레이 패널에 예비 영상을 디스플레이하기 위하여, 각자의 예비 데이터에 따른 전압으로 상기 데이터 라인을 드라이빙하도록 상기 다수개의 소스 드라이버 회로들을 제어하는 기준신호 발생회로로서, 상기 다수개의 드라이버 칩들에 분산되어 구성되는 상기 기준신호 발생회로를 구비하는 것을 평판 디스플레이 장치.
In the flat panel display device,
A display panel configured to display an image according to a voltage provided through a plurality of data lines;
A plurality of source driver circuits embedded corresponding to a plurality of driver chips, the plurality of source driver circuits each driving the data line corresponding to a voltage according to respective input image data in a normal mode; And
In an abnormal mode, a reference signal generation circuit for controlling the plurality of source driver circuits to drive the data lines with a voltage according to respective preliminary data in order to display a spare image on the display panel, wherein the plurality of driver chips are connected to the plurality of driver chips. And a reference signal generating circuit configured to be distributed.
제1 항에 있어서, 상기 기준신호 발생회로는
각각이 앞단의 상기 드라이버 칩으로부터 제공되는 신호를 적어도 한번 반전시키는 다수개의 반전 수단들로서, 상기 다수개의 드라이버 칩들에 분산하여 배치되는 상기 다수개의 반전 수단들을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
The method of claim 1, wherein the reference signal generating circuit
And a plurality of inverting means each inverting a signal provided from the driver chip at the front end at least once, wherein the plurality of inverting means are arranged to be distributed in the plurality of driver chips.
제2 항에 있어서, 상기 다수개의 반전 수단들은
링 오실레이터를 구성하는 것을 특징으로 하는 평판 디스플레이 장치.
The method of claim 2, wherein the plurality of inversion means
And a ring oscillator.
제1 항에 있어서, 상기 평판 디스플레이 장치는
수신되는 입력 화상 데이터를 확인하며, 확인된 결과를 반영하는 비정상 확인 신호를 발생하는 입력 확인 회로로서, 상기 비정상 확인 신호는 상기 비정상 모드에서 상기 기준신호 발생회로를 인에이블시키는 상기 입력 확인 회로를 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
The flat panel display of claim 1, wherein
An input confirmation circuit for checking received input image data and generating an abnormal confirmation signal reflecting the confirmed result, wherein the abnormal confirmation signal further comprises the input confirmation circuit for enabling the reference signal generation circuit in the abnormal mode. Flat panel display device characterized in that it comprises.
링 오실레이터에 있어서,
수신되는 신호를 적어도 한번 반전하여 출력하는 다수개의 반전수단들을 구비하며,
상기 다수개의 반전수단들은
다수개의 칩에 분산되어 배치되는 것을 특징으로 하는 링 오실레이터.


In the ring oscillator,
And a plurality of inverting means for inverting and outputting the received signal at least once,
The plurality of inverting means
A ring oscillator, characterized in that distributed over a plurality of chips.


KR1020100114701A 2010-11-17 2010-11-17 Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor KR101119531B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100114701A KR101119531B1 (en) 2010-11-17 2010-11-17 Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114701A KR101119531B1 (en) 2010-11-17 2010-11-17 Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor

Publications (1)

Publication Number Publication Date
KR101119531B1 true KR101119531B1 (en) 2012-02-28

Family

ID=45840601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114701A KR101119531B1 (en) 2010-11-17 2010-11-17 Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor

Country Status (1)

Country Link
KR (1) KR101119531B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919361B1 (en) * 2012-11-22 2018-11-20 한국전자통신연구원 Light network control device and method thereof
US12119436B2 (en) 2019-02-21 2024-10-15 Samsung Display Co., Ltd. Display device and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094637A (en) * 2001-06-12 2002-12-18 삼성전자 주식회사 Liquid crystal display and driving method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094637A (en) * 2001-06-12 2002-12-18 삼성전자 주식회사 Liquid crystal display and driving method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919361B1 (en) * 2012-11-22 2018-11-20 한국전자통신연구원 Light network control device and method thereof
US12119436B2 (en) 2019-02-21 2024-10-15 Samsung Display Co., Ltd. Display device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP4567046B2 (en) LCD panel drive
KR102223438B1 (en) Display device and display panel integrated with touch screen panel
US20160351129A1 (en) Display device
US9111509B2 (en) Display apparatus that generates black image signal in synchronization with the driver IC whose internal clock has the highest frequency when image/timing signals are not received
US20030189564A1 (en) Method and apparatus for preventing residual image in liquid crystal display
KR20070080491A (en) Timing controller, method of driving the same and liquid crystal display device having the same
KR20180076490A (en) Organic light emitting display device and method for driving thereof
KR101119531B1 (en) Flat display device for reduceing the volume with noize image protection and ring oscillator used therefor
KR20060117715A (en) Source driver, method for clock signal control of source driver and display apparatus having the same
JP2014228715A (en) Display device
EP3040977B1 (en) Display device
US20100053060A1 (en) Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device
KR100536833B1 (en) The method for preventing the white-screen error of the liquid crystal display and the apparatus thereof
US20170148407A1 (en) Display Device and Driving Method Thereof
WO2020224409A1 (en) Backlight driving system, backlight driving method, and display device
KR20230136908A (en) Driving device of display panel and display device having the same
KR101244774B1 (en) Moduled liquid crystal display device
TWI764459B (en) Source driving circuit
KR101095397B1 (en) Flat display device for reduceing the skew in source driver chips
KR20130048491A (en) Display panel driving device for reduceing the difference in slew rate among data lines
KR20160083370A (en) Display Device
JP2008009290A (en) Liquid crystal display device
JP2021128257A (en) Display device
KR102419655B1 (en) Power supply unit and display device comprising the power supply unit
KR101187572B1 (en) Drive control circuit of liquid display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9