KR101108832B1 - 무선 통신에서 전력 추정 및 추적을 통한 간섭 제거 - Google Patents

무선 통신에서 전력 추정 및 추적을 통한 간섭 제거 Download PDF

Info

Publication number
KR101108832B1
KR101108832B1 KR1020087016237A KR20087016237A KR101108832B1 KR 101108832 B1 KR101108832 B1 KR 101108832B1 KR 1020087016237 A KR1020087016237 A KR 1020087016237A KR 20087016237 A KR20087016237 A KR 20087016237A KR 101108832 B1 KR101108832 B1 KR 101108832B1
Authority
KR
South Korea
Prior art keywords
stage
estimate
power
bin
orthogonal
Prior art date
Application number
KR1020087016237A
Other languages
English (en)
Other versions
KR20080071626A (ko
Inventor
브라이언 클라크 바니스터
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20080071626A publication Critical patent/KR20080071626A/ko
Application granted granted Critical
Publication of KR101108832B1 publication Critical patent/KR101108832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7107—Subtractive interference cancellation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/04—Modifications of demodulators to reduce interference by undesired signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)
  • Noise Elimination (AREA)

Abstract

무선(예컨대, CDMA) 통신 시스템에서 간섭 제거를 수행하기 위한 기술들이 설명된다. 일양상에서는, 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들이 이러한 전력 추정치들의 적어도 두 가지 성분들을 추정함으로써 유도된다. 상기 성분들은 예컨대 채널 이득, 잡음 및 간섭, 및 빈 이득을 포함할 수 있다. 간섭 제거는 빈 마다의 전력 추정치들에 기초하여 수행된다. 다른 양상에서는, 간섭 제거가 고속 추적을 통해 다수의 스테이지들에서 수행된다. 제 1 스테이지에 대해 총 전력 추정치 및 빈 마다의 전력 추정치들이 유도된다. 제 2 스테이지에 대해 총 전력 추정치가 유도된다. 빈 마다의 전력 추정치들이 제 1 및 제 2 스테이지들에 대한 총 전력 추정치들 및 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 제 2 스테이지에 대해 또한 유도된다. 각각의 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 각각의 스테이지에 대한 간섭 제거가 수행된다.

Description

무선 통신에서 전력 추정 및 추적을 통한 간섭 제거{INTERFERENCE CANCELLATION WITH POWER ESTIMATION AND TRACKING FOR WIRELESS COMMUNICATION}
본 출원은 2005년 12월 6일에 "Accelerated Tracking for Cascaded QLIC"란 명칭으로 미국 가출원된 제60/748,062호의 우선권을 청구하며, 상기 가출원은 본 출원의 양수인에게 양도되었고, 본 명세서에서 참조문헌으로서 포함된다.
본 출원은 전반적으로 통신에 관한 것으로서, 더 상세하게는 무선 통신 시스템에서 간섭 제거를 수행하기 위한 기술들에 관한 것이다.
무선 다중-액세스 통신 시스템은 예컨대 셀룰러 전화기들과 같은 다수의 무선 장치들과 동시적으로 통신할 수 있다. 이러한 다중-액세스 시스템들의 예들로는 CDMA(Code Division Multiple Access) 시스템들, TDMA(Time Division Multiple Access) 시스템들, 및 FDMA(Frequency Division Multiple Access) 시스템들이 있다.
무선 다중-액세스 시스템은 통상적으로 큰 지리적 영역에 대한 통신 커버리지를 제공하는 많은 기지국들을 포함한다. 각각의 기지국은 임의의 정해진 순간에 자신의 커버리지 영역 내에 있는 하나 이상의 무선 장치들에 데이터를 전송할 수 있다. 정해진 무선 장치는 서빙 중인 기지국으로부터의 원하는 전송뿐만 아니라 인접한 기지국들로부터의 간섭성 전송들도 수신할 수 있다. 이러한 간섭성 전송들은 이러한 인접한 기지국들의 커버리지 영역 내에 위치한 다른 무선 장치들로 예정되지만 이러한 정해진 무선 장치에 대해서는 간섭으로서 행해진다. 간섭은 원하는 전송을 복조할 수 있는 무선 장치의 능력을 방해하고, 또한 성능에 있어 큰 악영향을 준다.
그러므로, 무선 통신 시스템에서 간섭성 전송이 존재하는 경우에 원하는 전송을 복조하기 위한 기술들이 해당분야에서 필요하다.
무선 통신 시스템(예컨대, CDMA 시스템)에서 간섭 제거를 수행하기 위한 기술들이 본 명세서에서 설명된다. 본 명세서에서 사용되는 바와 같이, "제거" 및 "억제"는 동일한 의미의 용어들이고, 서로 바뀌어서 사용된다. 이 기술들은 예컨대 월시 빈들(Walsh bins)과 같은 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들(per-bin power estimates)에 기초하여 간섭 제거를 수행한다.
일양상에서, 상기 빈 마다의 전력 추정치들은 이러한 전력 추정치들의 적어도 두 가지 성분들을 추정함으로써 유도된다. 그 성분들은 예컨대 채널 이득, 잡음 및 간섭, 그리고 빈 이득을 포함할 수 있다. 일실시예에서는, 예컨대 직교 빈들에 대한 수신 심볼들에 기초하여 상기 직교 빈들에 대한 초기 전력 추정치들
Figure 112010087210788-pct00001
이 유도된다. 다음으로, 잡음 및 간섭 추정치
Figure 112010087210788-pct00002
가 (1) 어떠한 전송도 갖지 않는 널 빈에 대한 초기 전력 추정치 또는 (2) 모든 빈들에 대한 가장 작은 초기 전력 추정치에 기초하여 유도될 수 있다. 각각의 직교 빈에 대한 초기 전력 추정치
Figure 112010087210788-pct00003
및 파일럿 전력 추정치에 기초하여 상기 각각의 직교 빈에 대한 빈 이득 추정치
Figure 112010087210788-pct00004
가 유도될 수 있다. 채널 이득 추정치
Figure 112010087210788-pct00005
가 수신 파일럿에 기초하여 유도될 수 있다. 양호한 추정 성능을 제공하기 위해 선택되는 시상수들을 갖는 필터들을 통해 다수의 추정치들이 유도될 수 있다. 다음으로, 각각의 직교 빈에 대한 전력 추정치
Figure 112010087210788-pct00006
가 채널 이득 추정치
Figure 112010087210788-pct00007
, 잡음 및 간섭 추정치
Figure 112010087210788-pct00008
, 및 그 빈에 대한 빈 이득 추정치
Figure 112010087210788-pct00009
에 기초하여 유도될 수 있다. 아래에서 설명되는 바와 같이, 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거가 수행된다.
다른 양상에서는, 간섭 제거가 고속 추적(fast tracking)을 갖는 다수의 스테이지들에서 수행된다. 다수의 직교 빈들에 대한 총 전력 추정치
Figure 112010087210788-pct00010
및 빈 마다의 전력 추정치들
Figure 112010087210788-pct00011
이 예컨대 제 1 스테이지 동안에 수신 심볼들에 기초해서 상기 제 1 스테이지 동안에 유도된다. 총 전력 추정치를 위해서는 고속 필터가 사용될 수 있고, 빈 마다의 전력 추정치들을 위해서는 저속 필터가 사용될 수 있다. 간섭 제거는 제 1 스테이지 동안의 빈 마다의 전력 추정치들
Figure 112010087210788-pct00012
에 기초하여 상기 제 1 스테이지 동안에 수행된다. 예컨대 제 2 스테이지 동안의 수신 심볼들에 기초하여 상기 제 2 스테이지 동안에 총 전력 추정치
Figure 112010087210788-pct00013
가 유도된다. 제 1 및 제 2 스테이지들 동안의 총 전력 추정치들
Figure 112010087210788-pct00014
및
Figure 112010087210788-pct00015
과 제 1 스테이지 동안의 빈 마다의 전력 추정치
Figure 112010087210788-pct00016
에 기초하여 제 2 스테이지 동안의 빈 마다의 전력 추정치들
Figure 112010087210788-pct00017
이 유도된다. 제 2 스테이지 동안의 빈 마다의 전력 추정치들
Figure 112010087210788-pct00018
에 기초하여 상기 제 2 스테이지 동안에 간섭 제거가 수행된다.
본 발명의 다양한 양상들 및 실시예들이 아래에서 더 상세히 설명된다.
도 1은 다수의 기지국들을 갖는 CDMA 시스템을 나타내는 도면.
도 2는 기지국 및 무선 장치를 블록도를 나타내는 도면.
도 3은 기지국에 있는 CDMA 변조기를 나타내는 도면.
도 4는 단일-섹터 간섭 제거기를 나타내는 도면.
도 5는 간섭 제거를 수행하기 위한 처리를 나타내는 도면.
도 6A는 간섭 제거를 수행하기 위한 다른 처리를 나타내는 도면.
도 6B는 전력 추정치들을 유도하기 위한 처리를 나타내는 도면.
도 7은 병렬적인 다중-섹터 간섭 제거기를 나타내는 도면.
도 8A는 직렬적인 2-섹터 간섭 제거기를 나타내는 도면.
도 8B는 직렬적인 다중-섹터 간섭 제거기를 나타내는 도면.
도 9는 병렬적인 2-스테이지 간섭 제거기를 나타내는 도면.
도 10A 및 도 10B는 QLIC(quasi-linear interference cancellation) 블록의 두 실시예들을 나타내는 도면.
도 11은 가속된 추적을 갖는 직렬적인 간섭 제거기를 나타내는 도면.
도 12A는 가속된 추적을 갖는 제 1 스테이지에 대한 QLIC 블록을 나타내는 도면.
도 12B는 후속하는 스테이지에 대한 QLIC 블록을 나타내는 도면.
도 13은 직렬적인 간섭 제거를 수행하기 위한 처리를 나타내는 도면.
본 명세서에 설명된 간섭 제거 기술들은 CDMA, TDMA, FDMA, 직교 FDMA(OFDMA), 및 단일-반송파 FDMA(SC-FDMA) 시스템들과 같은 다양한 통신 시스템들을 위해 사용될 수 있다. CDMA 시스템은 cdma2000, W-CDMA(Wideband-CDMA) 등과 같은 하나 이상의 CDMA 무선 액세스 기술들(RAT들)을 구현할 수 있다. cdma2000은 IS-2000, IS-856, 및 IS-95 표준들을 커버한다. TDMA 시스템은 GSM과 같은 RAT를 구현할 수 있다. 이러한 다양한 RAT들 및 표준들은 해당 분야에 공지되어 있다. W-CDMA 및 GSM이 "3rd Generation Partnership Project(3GPP)"란 명칭의 컨소시엄의 문헌들에 개시되어 있다. cdma2000이 "3rd Generation Partnership Project 2(3GPP2)"란 명칭의 컨소시엄의 문헌들에 개시되어 있다. 3GPP 및 3GPP2 문헌들은 대중적으로 입수할 수 있다. OFDMA 시스템은 직교 부반송파들을 통해 주파수 도메인에서 심볼들을 전송하기 위해 OFDM을 활용한다. SC-FDMA 시스템은 직교 부반송파들을 통해 시간 도메인에서 심볼들을 전송한다. 명확히 하기 위해서, CDMA 시스템에 대해서 기술들이 아래에 설명되는데, 상기 CDMA 시스템은 cdma2000 시스템 또는 W-CDMA 시스템일 수 있다.
도 1은 다수의 기지국들을 갖는 CDMA 시스템(100)을 나타낸다. 간략히 하기 위해서, 도 1은 단지 3 개의 기지국들(110a, 110b 및 110c) 및 하나의 무선 장치(120)를 도시하고 있다. 기지국은 일반적으로 무선 장치와 통신하는 고정국이고, 또한 노드 B(3GPP 용어), 액세스 포인트 등으로도 지칭될 수 있다. 각각의 기지국(110)은 특정 지리적 영역을 대한 통신 커버리지를 제공한다. "셀"이란 용어는 그 용어가 사용되는 상황에 따라서 기지국 및/또는 기지국의 커버리지 영역을 지칭할 수 있다. 시스템 용량을 향상시키기 위해서, 기지국 커버리지 영역은 다수 개의(예컨대 3 개의) 작은 영역들로 분할될 수 있다. 각각의 작은 영역은 각각의 BTS(base transceiver subsystem)에 의해서 서빙된다. "섹터"란 용어는 그 용어가 사용되는 상황에 따라서 BTS 및/또는 BTS의 커버리지 영역을 지칭할 수 있다. 섹터화된 셀의 경우에, 그 셀의 모든 섹터들에 대한 BTS들은 통상적으로 그 셀에 대한 기지국 내에 함께 위치된다. 아래의 설명에서는 각각의 셀이 다수의 섹터들로 분할된다는 것이 가정된다. 간략히 하기 위해서, "기지국"이란 용어는 일반적으로 셀에 대한 고정국뿐만 아니라 섹터에 대한 고정국을 지칭한다. 서빙 중인 기지국/섹터는 무선 장치가 통신하는 기지국/섹터이다.]
무선 장치는 고정적이거나 혹은 이동적일 수 있으며, 사용자 기기(UE)(3GPP 용어), 이동국(cdma2000 용어), 사용자 단말기 등으로 불릴 수도 있다. 무선 장치는 셀룰러 전화기, PDA(personal digital assistant), 무선 모뎀 카드 등일 수 있다. 무선 장치는 임의의 정해진 순간에 순방향 및 역방향 링크들을 통해서 하나 또는 다수 개의 기지국들과 통신할 수 있거나, 혹은 어떠한 기지국과도 통신하지 않을 수 있다. 순방향 링크(또는 다운링크)는 기지국들로부터 무선 장치들로의 통신 링크를 지칭하고, 역방향 링크(또는 업링크)는 무선 장치들로부터 기지국으로의 통신 링크를 지칭한다. 간략히 하기 위해서, 도 1은 순방향 링크를 통한 전송만을 나타내고 있다. 무선 장치(120)는 서빙 중인 기지국(110a)으로부터 가시선(line-of-sight) 및 반사 경로들을 통해 원하는 전송을 수신하고, 또한 이웃하는 기지국들(110b 및 110c)로부터 가시선 및 반상 경로들을 통해 간섭성 전송들을 수신한다.
도 2는 기지국(110i) 및 무선 장치(120)를 블록도로 나타낸다. 기지국(110i)은 도 1에 도시된 기지국들 중 어느 하나일 수 있다. 간략히 하기 위해서, 도 2는 하나의 전송을 안테나를 구비한 기지국(110i) 및 하나의 수신 안테나를 구비한 무선 장치(120)를 나타낸다. 일반적으로, 기지국(110i) 및 무선 장치(120) 각각에는 임의의 수의 안테나들이 장착된다. 간략히 하기 위해서, 도 2는 순방향 링크를 통해 데이터를 전송하기 위한 처리 유닛들만을 나타내고 있다.
기지국(110i)에서, 전송(TX) 데이터 프로세서(210)는 서빙받는 무선 장치들에 대한 트래픽 데이터를 수신하고, 그 트래픽 데이터를 처리하여(예컨대, 인코딩, 인터리빙, 및 심볼 매핑) 데이터 심볼들을 생성하며, 그 데이터 심볼들을 CDMA 변조기(220)에 제공한다. 본 명세서에서 사용되는 바와 같이, 데이터 심볼은 데이터에 대한 변조 심볼이고, 파일럿 심볼은 파일럿에 대한 변조 심볼이고, 변조 심볼은 신호 성상도(signal constellation)에서의 위치에 대한(예컨대, M-PSK 또는 M-QAM에 대한) 복소값이고, 심볼은 일반적으로 복소값이며, 파일럿은 기지국들 및 무선 장치들 양쪽 모두에 의해 선험적으로 알려지는 데이터이다. CDMA 변조기(220)는 아래에서 설명되는 바와 같이 데이터 심볼들 및 파일럿 심볼들을 처리하여, 출력 칩 스트림을 전송기(TMTR)(230)에 제공한다. 전송기(230)는 그 출력 칩 스트림을 처리하여(예컨대, 아날로그로 변환, 증폭, 필터링, 및 주파수 상향변환), 안테나(232)로부터 전송되는 순방향 링크 신호를 생성한다.
무선 장치(120)에서, 안테나(252)는 기지국(110i)뿐만 아니라 다른 기지국에 의해 전송되는 순방향 링크 신호들을 수신한다. 안테나(252)는 수신 신호를 수신기(RCVR)(254)에 제공한다. 수신기(254)는 수신 신호를 처리하여(예컨대, 필터링, 증폭, 주파수 하향변환, 및 디지털화), 수신 샘플들을 간섭 제거기(260)에 제공한다. 간섭 제거기(260)는 아래에서 설명되는 바와 같이 간섭성 기지국들로부터의 간섭을 억제하고, 서빙 중인 간섭-제거된 샘플들을 레이크 수신기(270)에 제공한다. 안테나(252)는 도 1에 도시된 바와 같은 하나 이상의 신호 경로들을 통해 서빙 중인 기지국으로부터 순방향 링크 신호를 수신할 수 있고, 그 수신되는 신호는 서빙 중인 기지국에 대한 하나 이상의 신호 인스턴스들(또는 다중경로들)을 포함할 수 있다. 레이크 수신기(270)는 모든 해당 다중경로들을 처리하여, 서빙 중인 기지국에 의해 전송된 데이터 심볼들의 추정치들인 데이터 심볼 추정치들을 제공한다. 레이크 수신기(270)는 또한 등화기 혹은 어떤 다른 타입들의 수신기로 대체될 수 있다. 수신(RX) 데이터 프로세서(280)는 데이터 심볼 추정치들을 처리하여(예컨대, 심볼 디매핑, 디인터리빙, 및 디코딩), 디코딩된 데이터를 제공한다. 일반적으로, 레이크 수신기(270) 및 RX 데이터 프로세서(280)에 의한 처리는 기지국(110i)에서 CDMA 변조기(220) 및 TX 데이터 프로세서(210)에 의한 처리에 각각 상보적이다.
제어기들/프로세서들(240 및 290)은 기지국(110i) 및 무선 장치(120)에서의 처리를 각각 지시한다. 메모리들(242 및 292)은 기지국(110i) 및 무선 장치(120)를 위한 데이터 및 프로그램 코드들을 각각 저장한다.
CDMA의 경우에는, 다수의 직교 채널들이 상이한 직교 코드들을 통해 획득될 수 있다. 예컨대, cdma2000에서는 다수의 직교 트래픽 채널들이 상이한 월시 코드들을 통해 획득되고, W-CDMA에서는 다수의 직교 트래픽 채널들이 상이한 직교 가변 확산 계수(OVSF) 코드들을 통해 획득된다. 직교 채널들은 상이한 무선 장치들에 대한 상이한 타입들의 데이터(예컨대, 트래픽 데이터, 브로드캐스트 데이터, 제어 데이터, 파일럿 등) 및/또는 트래픽 데이터를 전송하기 위해서 사용될 수 있다. 직교 채널들은 전체 시스템 대역폭에 걸쳐서 적절히 스케일링되고, 결합되며, 스펙트럼적으로 확산된다. 스펙트럼 확산은 스펙트럼 코드를 통해 수행되는데, 상기 스펙트럼 코드는 cdma2000에서는 PN(pseudo-random number) 시퀀스이고, W-CDMA에서는 스크램블링 코드이다. cdma2000에서는, 월시 코드들을 통한 채널화가 "커버링"으로 불리고, 스펙트럼 확산이 "확산"으로 불린다. W-CDMA에서, OVSF 코드들을 통한 채널화는 "확산"으로 불리고, 스펙트럼 확산은 "스크램블링"으로 불린다. 명확히 하기 위해서, cdma2000 용어(예컨대, 트래픽 채널, 커버링, 확산 등)이 아래의 설명에서 사용된다.
도 3은 기지국(110i) 내에 있는 CDMA 변조기(220)를 블록도로 나타내고 있다. 간략히 하기 위해서, 아래의 설명에서는, 각각의 섹터에 대해서 N 개의 트래픽 채널들이 이용가능하고, 각각의 트래픽 채널에는 길이 N의 상이한 월시 코드가 할당되며, 여기서 N은 cdma2000의 경우에 4, 8, 16, 32, 64 또는 128일 수 있다는 것이 가정된다. 일반적으로, 상이한 길이들의 직교 코드들이 트래픽 채널들을 위해 사용될 수 있고, N은 가장 긴 직교 코드의 길이에 상응할 수 있다.
CDMA 변조기(220)는 N 개의 트래픽 채널들을 위한 N 개의 트래픽 채널 프로세서들(310a 내지 310n)을 구비한다. 각각의 트래픽 채널 프로세서(310) 내에서, 곱셈기(312)는 트래픽 채널(n)에 대한 데이터 심볼들을 수신하여 트래픽 채널(n)에 대한 이득(gi,n)을 통해 스케일링하고, 스케일링된 데이터 심볼들을 제공한다. 상기 이득(gi,n)은 트래픽 채널(n)이 사용되지 않는 경우에 제로로 설정될수 있다. 월시 커버 유닛(314)이 스케일링된 데이터 심볼들을 트래픽 채널(n)에 할당된 월시 코드(wn)를 통해서 채널화한다. 유닛(314)은 N 개의 복제된 심볼들을 생성하기 위해서 각각의 스케일링된 데이터 심볼을 여러 번 반복함으로써 그리고 이어서 그 데이터 심볼에 대한 N 개의 데이터 칩들을 생성하기 위해서 N 개의 복제된 심볼들을 월시 코드(wn)의 N 개의 칩들과 곱함으로써 커버링을 수행한다. 결합기(320)는 모든 N 개의 트래픽 채널들에 대한 데이터 칩들을 수신하여 더한다. 곱셈기(322)는 결합된 데이터 칩들을 섹터(i)에 할당된 확산 코드와 곱하고, 출력 칩들을 생성한다.
섹터(i)에 대한 출력 칩들은 다음과 같이 이산적인 시간으로 표현될 수 있고:
Figure 112008048141099-pct00019
식(1)
여기서, k는 칩 주기에 대한 인덱스이고,
n은 트래픽 채널에 대한 인덱스이고,
i는 섹터에 대한 인덱스이고,
Figure 112008048141099-pct00020
는 칩 주기(k)에서 트래픽 채널(n)을 통해 전송되는 데이터 심볼이고,
wn(mod(k,N))은 칩 주기(k)에서 트래픽 채널(n)에 대한 월시 칩이고,
gi,n은 섹터(i)에서 트래픽 채널(n)에 대한 이득이고,
ci(k)는 칩 주기(k)에서 섹터(i)에 대한 확산 코드 칩이며,
xi(k)는 칩 주기(k)에서 섹터(i)에 대한 출력 칩이다.
각각의 데이터 심볼은 N 개의 칩 주기들에서 전송된다. 심볼 주기(t)에 대한 데이터 심볼(si,n(t))이 칩 주기들(k=N?t 내지 N?t+N-1))에서 전송된다. 따라서,
Figure 112008048141099-pct00021
및
Figure 112008048141099-pct00022
이고, 여기서 "
Figure 112008048141099-pct00023
"는 플로어 연산자(floor operator)를 나타낸다. 간략히 하기 위해서, 데이터 심볼들, 월시 칩들, 및 확산 코드 칩들은 모든 칩 주기들(k), 심볼 주기들(t), 트래픽 채널들(n), 및 섹터(i)에 대한 단위 크기를 갖는 것으로 가정되거나,
Figure 112008048141099-pct00024
에 대해서
Figure 112008048141099-pct00025
인 것으로 가정된다. 상이한 섹터들에 대한 확산 코 드들은
Figure 112008048141099-pct00026
를 통해 비상관적인데, 이는 섹터들(i 및 j)에 대한 확산 코드들 간의 예상 값이 k=0 및 i=j인 경우에는 '1'과 같다는 것을 의미한다. cdma2000에서는 동일한 PN 시퀀스의 상이한 시프트된 버전들이 상이한 섹터들에 할당되는데, 이 경우에 상이한 섹터들에 대한 확산 코드들은 칩 오프셋들의 범위에 걸쳐서 비상관적이다.
식(1)은 다음과 같이 행렬 형태로 표현될 수 있고:
Figure 112008048141099-pct00027
식(2)
여기서,
Figure 112008048141099-pct00028
는 심볼 주기(t)에서 N 개의 트래픽 채널들을 통해 전송될 N 개의 데이터 심볼들을 포함하고 있는 N×1 벡터이고,
Figure 112008048141099-pct00029
은 대각선을 따라 N 개의 트래픽 채널들에 대한 이득들을 포함하고 있는 N×N 대각 행렬, 즉,
Figure 112008048141099-pct00030
이고,
Figure 112008048141099-pct00031
은 N 개의 열들에서 N 개의 월시 코드들을 포함하고 있는 N×N 월시 행렬이고,
Figure 112008048141099-pct00032
는 심볼 주기(t)에서 N 개의 칩 주기들 동안에 대각을 따라 N 개의 확산 코드 칩들을 포함하고 있는 N×N 대각 행렬, 즉,
Figure 112008048141099-pct00033
이고,
Figure 112008048141099-pct00034
는 심볼 주기(t)에서 섹터(i)에 대한 N 개의 출력 칩들을 포함하고 있는 N×1 벡터이며,
"T"는 전치(transpose)를 나타낸다.
대각 행렬은 어쩌면 대각선을 따라서는 비-제로인 값들을 갖고 대각선 이외에서는 제로인 값들을 포함한다. 만약 트래픽 채널들이 상이한 월시 코드 길이들을 갖는다면, N은 모든 트래픽 채널들에 대한 가장 긴 월시 코드와 동일하고, 각각의 가장 짧은 월시 코드가 행렬
Figure 112008048141099-pct00035
내에서 반복된다.
무선 장치(120)는 기지국(110i) 및 다른 기지국들로부터 순방향 링크 신호들을 수신한다. 수신기(254)로부터의 수신 샘플들은 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00036
식(3)
여기서, hi는 섹터(i)에 대한 채널 이득이고,
Figure 112008048141099-pct00037
는
Figure 112008048141099-pct00038
에 포함되지 않은 잡음 및 간섭의 N×1 벡터이며,
Figure 112008048141099-pct00039
는 심볼 주기(t) 동안에 N 개의 수신된 샘플들을 포함하는 N×1 벡터이다.
식(3)은 모든 섹터들이 동기된다는 것과 각각의 섹터에 대한 단일 신호 경로가 존재한다는 것(즉, 다중경로가 존재하지 않는다는 것)을 가정한다. 간략성을 위해서,
Figure 112008048141099-pct00040
에서 잡음 및 간섭은
Figure 112008048141099-pct00041
의 공분산 행렬 및 제로 평균 벡터를 갖는 추가 백색 가우시안 잡음(AWGN)인 것으로 가정될 수 있는데, 여기서 NO는 잡음 및 간섭의 분산이고,
Figure 112008048141099-pct00042
는 대각선을 따라서는 '1'들을 갖고 대각선 이외에서는 '0'들을 갖는 항등 행렬이다.
식(3)에서,
Figure 112008048141099-pct00043
는 하나의 심볼 주기 동안의 수신되는 벡터이다. 상이한 심볼 기간들 동안의 수신되는 벡터들은 일시적으로 비상관적인 확산 코드들의 사용으로 인해서 비상관적이다. 따라서, 상이한 심볼 기간들에 걸쳐 어떠한 종속관계도 존재하지 않는다. 명확히 하기 위해서, 심볼 인덱스(t)는 아래의 설명 대부분에서 생략된다.
무선 장치(120)는 (1) 수신 샘플들을 정해진 섹터(j)에 의해 사용되는 확산 코드를 통해 역확산시키고 또한 (2) 역확산 샘플들을 트래픽 채널(n)에 대한 월시 코드를 통해 디커버링함으로써, 트래픽 채널(n)을 통해서 정해진 섹터(j)에 의해 전송되는 데이터 심볼들의 추정치를 다음과 같이 유도할 수 있고:
Figure 112008048141099-pct00044
식(4)
여기서,
Figure 112008048141099-pct00045
는 섹터(j)에 대한 확산 코드 칩들을 포함하고 있는 N×N 대각 행렬이고,
Figure 112008048141099-pct00046
는 원하는 트래픽 채널(n)에 대한 월시 코드를 포함하고 있는 N×1 벡터이고,
Figure 112008048141099-pct00047
는 트래픽 채널(n)을 통해 섹터(j)에 의해서 전송되는 데이터 심볼이고,
Figure 112008048141099-pct00048
는 간섭 제거가 이루어지지 않은 sj ,n의 추정치이며,
"H"는 공액 전치를 나타낸다.
간섭 섹터(
Figure 112008048141099-pct00049
)로부터 간섭을 제거하기 위해서, 다음과 같이, 무선 장치(120) 는 섹터(
Figure 112008048141099-pct00050
)에 의해 사용되는 확산 코드를 통해서 수신 샘플들을 역확산할 수 있고, 역확산 샘플들을 디커버할 수 있고:
Figure 112008048141099-pct00051
식(5)
여기서,
Figure 112008048141099-pct00052
는 섹터(
Figure 112008048141099-pct00053
)에 대해서 N 개의 월시 빈들에 대한 N 개의 수신 심볼들을 포함하고 있는 N×1 벡터이다.
Figure 112008048141099-pct00054
에 의한 곱셈은 섹터(
Figure 112008048141099-pct00055
)에 대한 수신 샘플들을 역확산시킨다.
Figure 112008048141099-pct00056
에 의한 곱셈은 N 개의 월시 빈들에 대한 수신 심볼들을 생성한다. N 개의 월시 빈들은 만약 N 개의 트래픽 채널들에 길이 N을 갖는 N 개의 상이한 월시 코드들이 할당된다면 상기 N 개의 트래픽 채널들을 위한 것이다. N 개의 월시 빈들은
Figure 112008048141099-pct00057
에 의한 디커버링을 통해서 획득되는 N 개의 직교 채널들에 상응하는 것으로 보여질 수 있다.
벡터
Figure 112008048141099-pct00058
에 대한 공분산 행렬
Figure 112008048141099-pct00059
이 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00060
식(6)
여기서,
Figure 112008048141099-pct00061
은 섹터(
Figure 112008048141099-pct00062
)에 대한 채널 전력 이득이고,
Figure 112008048141099-pct00063
은 다른 섹터들로부터의 잡음 및 간섭이다.
공분산 행렬
Figure 112008048141099-pct00064
은
Figure 112008048141099-pct00065
로 제공될 수 있다.
Figure 112008048141099-pct00066
의 대 각 엘리먼트들은 N 개의 월시 빈들에 대한 측정된 전력들(또는 고유값들)이다.
Figure 112008048141099-pct00067
는, 모든 N 개의 대각 엘리먼트들이 동일한 경우에, 즉
Figure 112008048141099-pct00068
에 대해서
Figure 112008048141099-pct00069
인 경우에, 등-대각적(equi-diagonal)이다.
무선 장치(120)는 LMMSE(linear minimum mean square error) 기술, LS(least squares) 기술 등과 같은 다양한 기술들에 기초하여 섹터(j)의 트래픽 채널(n)에 대한 심볼 추정치들을 유도할 수 있다. 섹터(j)의 트래픽 채널(n)에 대한 심볼 추정치들은 다음과 같이 LMMSE 기술에 기초하여 유도될 수 있고:
Figure 112008048141099-pct00070
식(7)
여기서,
Figure 112008048141099-pct00071
는 sj ,n의 LMMSE 추정치이다.
식(7)에서 LMMSE 심볼 추정치는, 다음과 같이, 식(5)과 결합되고 이어서 더 작은 식들로 분할될 수 있고:
Figure 112008048141099-pct00072
식(8)
Figure 112008048141099-pct00073
식(9)
Figure 112008048141099-pct00074
식(10)
여기서,
Figure 112008048141099-pct00075
은 억제된 섹터(
Figure 112008048141099-pct00076
)에 대한 신호 성분을 가진 N 개의 간섭-제거된 샘플들을 포함하고 있는 N×1 벡터이고,
Figure 112008048141099-pct00077
은
Figure 112008048141099-pct00078
로서 제공되는 N×N 대각 행렬이고,
Figure 112008048141099-pct00079
는
Figure 112008048141099-pct00080
의 트레이스(trace)인데, 이는
Figure 112008048141099-pct00081
의 대각 엘리먼트들의 합이고,
Figure 112008048141099-pct00082
는 sj ,n의 비가중된 LMMSE 추정치이며,
Figure 112008048141099-pct00083
는 sj ,n의 가중된 LMMSE 추정치이다.
식(8)은 하나의 간섭성 섹터(
Figure 112008048141099-pct00084
)에 대한 간섭 제거를 나타낸다. 본 명세서의 설명에서, 식(8)의 간섭 제거는 QLIC(quasi-linear interference cancellation)로서 지칭된다. 벡터
Figure 112008048141099-pct00085
는 억제된 섹터(
Figure 112008048141099-pct00086
)로부터의 간섭을 갖는 샘플들을 포함한다. 식(9)는, sj ,n에 대한 나머지 LMMSE 심볼 추정이 식(4)에 도시된 바와 같이, CDMA 수신기에 의해 통상적으로 이루어지는 간단한 역확산 및 디커버 연산들을 포함한다는 것을 나타낸다. 특히, 벡터
Figure 112008048141099-pct00087
는 원하는 섹터(j)에 대한 확산 코드를 통해서 역확산되고, 이어서 원하는 트래픽 채널(n)에 대한 월시 코드를 통해서 디커버링된다. 식(10)은 후속 디코딩을 위한 가중된 추정치를 획득하기 위해서 LMMSE 스케일링을 나타낸다.
식(6)에 제시된 바와 같이,
Figure 112008048141099-pct00088
의 대각 엘리먼트들은 간섭성 섹터(
Figure 112008048141099-pct00089
)에 대한 이득 행렬
Figure 112008048141099-pct00090
에 의해서 부분적으로 결정된다. 만약 섹터(
Figure 112008048141099-pct00091
)의 모든 N 개의 트래픽 채널들에 대한 이득들이 동일하다면(즉,
Figure 112008048141099-pct00092
에 대해서
Figure 112008048141099-pct00093
이라면),
Figure 112008048141099-pct00094
및
Figure 112008048141099-pct00095
이고, 여기서
Figure 112008048141099-pct00096
는
Figure 112008048141099-pct00097
로서 제공되는 전체적인 전력 이득이다.
Figure 112008048141099-pct00098
에 의한 스케일링은,
Figure 112008048141099-pct00099
가 등-대각적이고 대각선을 따라
Figure 112008048141099-pct00100
를 포함하고 있는 경우에,
Figure 112008048141099-pct00101
이
Figure 112008048141099-pct00102
과 동일하게 만든다. 이 경우에, 식(9)으로부터의 비가중된 심볼 추정치
Figure 112008048141099-pct00103
는 간섭 제거가 없는 식(4)으로부터의 심볼 추정치
Figure 112008048141099-pct00104
와 동일하다. 간섭 제거는 행렬
Figure 112008048141099-pct00105
에서의 이득들이 동일하지 않을 때 달성되고, 따라서 더 큰 이득을 갖는 트래픽 채널들이 식(8)에서 반전된 공분산 행렬
Figure 112008048141099-pct00106
과의 곱셈에 의해 감쇠된다. 사실상, 식(8)은
Figure 112008048141099-pct00107
의 정규화된 월시 빈 스케일링을 적용하고, 이는 간섭 억제를 위한 상대적인 조정을 달성하는 동시에 N 개의 월시 빈들에 걸쳐 일관된 전체 이득을 제공한다.
도 4는 도 2의 간섭 제거기(260)에 대한 실시예인, 단일-섹터 간섭 제거기(260a)를 블록도로 나타낸다. 간섭 제거기(260a) 내에서, 곱셈기(412)는 수신 샘플들(r)을 섹터(
Figure 112008048141099-pct00108
)에 대한 복소공액 확산 코드(
Figure 112008048141099-pct00109
)와 곱하고, 입력 샘플들을 제공한다. 직렬-병렬(S/P) 변환기(414)는 각각의 심볼 주기 동안에 N 개의 입력 샘플들의 벡터를 형성하고, N 개의 입력 샘플들을 병렬로 제공한다. 고속 하다마드 변환(FHT) 유닛(416)은 각각의 심볼 주기 동안에 N 개의 입력 샘플들에 대해 N-포인트 FHT를 수행하여, N 개의 월시 빈들에 대한 N 개의 수신 심볼들을 제공한다.
유닛(422)은 각각의 월시 빈에 대한 수신 심볼의 제곱화된 크기를 계산하고, 그 월시 빈에 대한 전력 값을 제공한다. 필터(424)는 각각의 월시 빈에 대한 여러 심볼 주기들로부터의 전력 값들을 평균화하고, 그 월시 빈에 대한 전력 추정치
Figure 112008048141099-pct00110
를 제공한다. 필터(424)는
Figure 112008048141099-pct00111
의 대각 엘리먼트들의 추정치들을 제공한다. 필터(424)는 유한 임펄스 응답(FIR) 필터, 무한 임펄스 응답(IIR) 필터, 또는 어떤 다른 타입의 필터를 통해 구현될 수 있다. 필터(424)는 아래에 설명되는 바와 같이 선택되는 시상수를 가질 수 있다. 유닛(426)은 각각의 월시 빈에 대한 전력 추정치의 역을 계산하여 N 개의 역 전력 추정치들을 제공하는데, 상기 N 개의 역 전력 추정치들은
Figure 112008048141099-pct00112
의 대각 엘리먼트들의 추정치들이다. 합산기(432)는 N 개의 역 전력 추정치들을 합산하고,
Figure 112008048141099-pct00113
의 트레이스를 계산한다. 유닛(434)은
Figure 112008048141099-pct00114
의 트레이스의 역을 계산하여, 스케일링 계수
Figure 112008048141099-pct00115
를 제공한다. 곱셈기(436)는 유닛(426)으로부터의 N 개의 역 전력 추정치들 각각을 스케일링 계수
Figure 112008048141099-pct00116
와 곱하여, N 개의 월시 빈들에 대한 N 개의 정규화된 역 전력 추정치들을 제공한다. 곱셈기(436)는 또한 식(8)에 제시된 바와 같이 곱셈기(446) 이후에 위치될 수 있다.
곱셈기(440)는 각각의 심볼 주기에서 N 개의 월시 빈들에 대한 N 개의 수신 심볼들을 획득하고, 각각의 월시 빈에 대한 그 수신 심볼을 그 월시 빈에 대한 정규화된 역 전력 추정치와 곱하며, N 개의 월시 빈들에 대한 N 개의 스케일링된 심볼들을 제공한다. 유닛들(422 내지 440)은 월시 빈 마다에 기초해서 처리를 수행한다. 역 FHT(IFHT) 유닛(442)은 각각의 심볼 주기 동안에 N 개의 스케일링된 심볼들에 대해 N-포인트 IFHT를 수행하고, 그 심볼 주기 동안에 N 개의 출력 샘플들 을 제공한다. 병렬-직렬(P/S) 변환기(444)는 각각의 심볼 주기 동안에 N 개의 출력 샘플들을 직렬로 나열한다. 곱셈기(446)는 출력 샘플들을 섹터(
Figure 112008048141099-pct00117
)에 대한 확산 코드와 곱하여, 섹터(
Figure 112008048141099-pct00118
)에 대한 간섭-제거된 샘플들
Figure 112008048141099-pct00119
을 제공한다.
도 4에서, 곱셈기(412)는 섹터(
Figure 112008048141099-pct00120
)에 대한 역확산을 수행하는데, 이는 식(8)에서
Figure 112008048141099-pct00121
와의 곱이다. 직렬-병렬 변환기(414)는 각각의 심볼 주기 동안에 입력 샘플들을 벡터화한다. FHT 유닛(416)은 N 개의 트래픽 채널들에 대한 디커버링을 수행하는데, 이는 식(8)에서
Figure 112008048141099-pct00122
와의 곱이다. FHT 유닛(416)은 벡터화된 샘플들을 월시 코드들을 사용하여 직교 빈들에 효율적으로 투영하고(project), 공분산 행렬
Figure 112008048141099-pct00123
을 디지털화한다. 곱셈기(412), 변환기(414), 및 FHT 유닛(416)은 식(5)을 구현하고,
Figure 112008048141099-pct00124
를 제공한다. 유닛(422), 필터(424), 및 유닛(426)은
Figure 112008048141099-pct00125
의 추정치를 유도한다. 합산기(432) 및 유닛(434)은 스케일링 계수
Figure 112008048141099-pct00126
를 계산한다. 곱셈기(436)는 전력 추정치들의 역을 정규화하는데, 이는 식(8)에서
Figure 112008048141099-pct00127
와의 곱이다. 곱셈기(440)는 N 개의 월시 빈들에 대한 정규화된 역 전력 추정치들에 기초하여 이러한 N 개의 월시 빈들을 스케일링하는데, 이는 식(8)에서
Figure 112008048141099-pct00128
와의 곱이다. 따라서, 더 큰 전력들을 갖는 월시 빈들이 더욱 감쇠되고, 이는 이러한 월시 빈들로부터의 간섭 기여를 감소시킨다. IFHT 유닛(442)은 N 개의 월시 빈들에 대한 커버링을 수행하는데, 이는 식(8)에서
Figure 112008048141099-pct00129
와의 곱이다. 곱셈기(446)는 섹터(
Figure 112008048141099-pct00130
)에 대한 확산(또는 재확산)을 수행하는데, 이는 식(8)에서
Figure 112008048141099-pct00131
과의 곱이다.
간섭 제거는 식(6)에 제시된 형태를 갖는 공분산 행렬
Figure 112008048141099-pct00132
에 기초하여 수행된다. 간섭 제거 성능은
Figure 112008048141099-pct00133
를 정확히 추정하는 능력에 따라 좌우된다. 간섭 제거와 관련해서, 추적은 가변적인 동작 환경에서 행렬
Figure 112008048141099-pct00134
을 정확히 추정하는 능력을 지칭한다.
행렬
Figure 112008048141099-pct00135
은 여러 방식들로 추정될 수 있다. 도 4에 도시된 실시예에서, 행렬
Figure 112008048141099-pct00136
은 여러 심볼 주기들에 걸쳐서 수신 심볼들에 대한 전력 값들을 벡터
Figure 112008048141099-pct00137
로 평균화함으로써 추정된다. 이러한 실시예에서, 필터(424)는 예상된 동작 환경에 대한 적절한 평균화를 제공하도록 설계될 수 있다. 아래에 설명되는 다른 실시예에서, 행렬
Figure 112008048141099-pct00138
은
Figure 112008048141099-pct00139
의 성분들에 기초하여 추정된다.
식(6)으로부터,
Figure 112008048141099-pct00140
의 대각 엘리먼트들이 다음과 같이 표현될 수 있다:
Figure 112008048141099-pct00141
식(11)
식(11)은 섹터(
Figure 112008048141099-pct00142
)에 대한 월시 빈 n의 전력
Figure 112008048141099-pct00143
이 섹터(
Figure 112008048141099-pct00144
)에 대한 채널 이득
Figure 112008048141099-pct00145
, 섹터(
Figure 112008048141099-pct00146
)에서의 트래픽 채널 n에 대한 이득
Figure 112008048141099-pct00147
, 및 섹터(
Figure 112008048141099-pct00148
)에 대한 잡음 및 간섭
Figure 112008048141099-pct00149
에 의해서 결정된다. 이득
Figure 112008048141099-pct00150
은 또한 월시 빈 n에 대한 빈 이득으로도 지칭된다. 채널 이득
Figure 112008048141099-pct00151
과 잡음 및 간섭
Figure 112008048141099-pct00152
은 모든 N 개의 월시 빈들에 대해 공통적이다. 채널 이득
Figure 112008048141099-pct00153
은 해당 분야에 공지된 임의의 채널 추정 방식을 사 용하여 섹터(
Figure 112008048141099-pct00154
)에 의해 전송되는 파일럿에 기초해서 추정될 수 있다. 섹터(
Figure 112008048141099-pct00155
)에 대한 채널 이득 추정은
Figure 112008048141099-pct00156
로 표기된다.
실시예에서, 섹터(
Figure 112008048141099-pct00157
)에 대한 잡음 및 간섭
Figure 112008048141099-pct00158
은 사용되지 않는 트래픽 채널에 상응하는 월시 빈에 대한 전력 추정치에 기초해서 추정된다. 사용되지 않는 트래픽 채널은 '0'인 이득을 갖는데, 즉,
Figure 112008048141099-pct00159
이다. 이 경우에, 상응하는 널 월시 빈의 전력은 잡음 및 간섭만을 포함하는데, 즉,
Figure 112008048141099-pct00160
이고, 여기서
Figure 112008048141099-pct00161
는 널 월시 빈의 전력이다. 잡음 및 간섭 추정치는 다음과 같이, 널 월시 빈에 대한 전력 추정치와 동일하게 설정될 수 있고:
Figure 112008048141099-pct00162
식(12)
여기서,
Figure 112008048141099-pct00163
은 (예컨대, 도 4의 필터(424)로부터의)
Figure 112008048141099-pct00164
의 추정치이고,
Figure 112008048141099-pct00165
는
Figure 112008048141099-pct00166
의 추정치이다. 사용되지 않는 트래픽 채널은 섹터로부터의 시그널링, 트래픽 채널들의 구조 등에 기초하여 식별될 수 있다. 예컨대, 만약 간섭 제거를 위한 처리가 여러 심볼들의 간격들(예컨대, 2N 또는 4N)에서 수행된다면 그리고 만약 파일럿이 모두 제로들인 월시 코드를 가지고 전송된다면, 파일럿 월시 코드의 서브-브랜치에 상응하는 사용되지 않는 트래픽 채널이 잡음 및 간섭 추정을 위해 사용될 수 있다.
다른 실시예에서는, 섹터(
Figure 112008048141099-pct00167
)에 대한 잡음 및 간섭
Figure 112008048141099-pct00168
이 다음과 같이 섹터(
Figure 112008048141099-pct00169
)에 대해서 모든 월시 빈들에 대한 가장 작은 전력 추정치에 기초하여 추정된 다:
Figure 112008048141099-pct00170
식(13)
상기 가장 작은 전력 추정치는 사용되지 않는 트래픽 채널에 대한 것으로 가정될 수 있다.
Figure 112008048141099-pct00171
은 랜덤한 변수이기 때문에,
Figure 112008048141099-pct00172
를 상기 가장 작은 전력 추정치로 설정하는 것은
Figure 112008048141099-pct00173
가 네거티브 바이어스를 가지면서 또한 잡음 및 간섭의 추정하에 있게 한다. 스케일링 계수가 상기 네거티브 바이어스를 고려하기 위해 사용될 수 있다.
또 다른 실시예에서는, 섹터(
Figure 112008048141099-pct00174
)에 대한 잡음 및 간섭
Figure 112008048141099-pct00175
이 섹터(
Figure 112008048141099-pct00176
)에 대해 모든 월시 빈들에 대한 미리 결정된 수의 가장 작은 전력 추정치들의 평균에 기초해서 추정된다. 잡음 및 간섭은 또한 다른 방식들로도 추정될 수 있다.
실시예에서, 빈 이득
Figure 112008048141099-pct00177
은 다음과 같이 월시 빈 n에 대한 전력 추정치 및 파일럿 전력 추정치에 기초하여 추정되는데:
Figure 112008048141099-pct00178
식(14)
여기서,
Figure 112008048141099-pct00179
는 월시 빈 n의 전력 추정치이고,
Figure 112008048141099-pct00180
는 파일럿에 대한 월시 빈의 전력 추정치이며,
Figure 112008048141099-pct00181
는 빈 이득
Figure 112008048141099-pct00182
의 추정치이다.
식(14)은 파일럿 채널 이득에 상대적인(또는 그에 의해 정규화된) 빈 이득 추정치 를 제공한다. 간섭 제거에 있어서, 비례적으로 정확해지는 빈 이득 추정치들을 갖는 것으로 충분하다.
채널 이득 추정치
Figure 112008048141099-pct00183
, 잡음 및 간섭 추정치
Figure 112008048141099-pct00184
, 및 빈 이득 추정치
Figure 112008048141099-pct00185
가 양호한 추정 성능을 제공하기 위해서 선택되는 필터들을 통해 유도될 수 있다. 각각의 성분은 그 성분에 대한 정확한 추정치를 제공하기 위해서 선택되는 시상수를 가진 각각의 필터를 통해 유도될 수 있다. 일반적으로, 더 긴 시상수는 추정치 에러들의 랜덤한 변동들에 걸쳐 더 나은 평균을 제공하지만 그 환경에 있어서 급속한 변화들을 추적하는데 있어 떨어진 능력을 갖는다. 더 짧은 시상수에 대해서는 그 반대의 경우가 일어난다. 더 짧은 시상수는 고속 페이딩을 조정하기 위해서 채널 이득 추정치
Figure 112008048141099-pct00186
를 위해 사용될 수 있다. 더 긴 시상수는 빈 이득 추정치
Figure 112008048141099-pct00187
를 위해 사용될 수 있으며, 전력 제어로 인한 트래픽 채널 이득의 변화들을 추적하기 위해 선택될 수 있는데, 그것은 cdma2000에 있어서 1.25㎳마다 0.5dB일 수 있다. 더 짧은 시상수도 또한 고속 페이딩으로 인해 발생하는 다른 섹터들에 대한 채널 이득들
Figure 112008048141099-pct00188
의 급속한 변화들을 조정하기 위해서 잡음 및 간섭 추정치
Figure 112008048141099-pct00189
를 위해 사용될 수 있다. 상이한 성분들에 대한 시상수들이 컴퓨터 시뮬레이션, 실험 측정들 등에 기초하여 선택될 수 있다.
행렬
Figure 112008048141099-pct00190
의 엘리먼트들이 채널 이득 추정치, 잡음 및 간섭 추정치, 및 빈 이득 추정치들에 기초하여 다음과 같이 유도될 수 있고:
Figure 112008048141099-pct00191
식(15)
여기서,
Figure 112008048141099-pct00192
는 섹터(
Figure 112008048141099-pct00193
)의 월시 빈 n에 대한 향상된 전력 추정치인데, 이는
Figure 112008048141099-pct00194
의 성분들의 추정치들에 기초하여 유도된다. 행렬
Figure 112008048141099-pct00195
은 N 개의 월시 빈들에 대해 n=1,...,N인 경우에 N 개의 전력 추정치들
Figure 112008048141099-pct00196
을 통해서 수행될 수 있으며, 간섭 제거를 위해 사용될 수 있다.
도 5는 간섭 제거를 수행하기 위한 처리(500)의 실시예를 나타낸다. 시간-도메인 수신 샘플들(예컨대, CDMA에 대한) 또는 주파수-도메인 수신 샘플들(예컨대, OFDM에 대한)이 초기에 획득된다. 그 수신 샘플들은 간섭성 전송기(
Figure 112010087210788-pct00197
)로부터의 신호를 분리하기 위해서 처리된다(블록 512). 블록(512)에서의 처리는 cdma2000의 경우의 역확산, W-CDMA의 경우의 디스크램블링 등과 같은 동작일 수 있다. 다음으로, 전송기(
Figure 112010087210788-pct00198
)에 대한 다수의 직교 빈들을 획득하기 위해서 분해가 N행된다(블록 516). 직교 빈들은 직교 채널들, 월시 빈들, 고유모드들, 모드들, 트래픽 채널들, 물리 채널들 등으로도 지칭될 수 있다. cdma2000에서의 상이한 월시 코드들 및 W-CDMA에서의 상이한 OVSF에 대해서 직교 빈들이 획득된다. 그 분해는 cdma2000 및 W-CDMA의 경우의 FHT를 통해서, OFDM의 경우의 고속 푸리에 변환(FFT)을 통해서, 및 다른 시스템들의 경우의 다른 타입들의 변환을 통해서 달성될 수 있다.
간섭 제거가 각각의 직교 빈에 대해 LMMSE 스케일링을 수행함으로써 달성될 수 있다. 이 경우에, 전송기(
Figure 112008048141099-pct00199
)에 대한 각 직교 빈의 전력이 추정된다(블록 522). 각 직교 빈에 대한 전력 추정치의 역이 계산된다(블록 526). 다음으로, 각각의 직교 빈이 그 직교 빈에 대한 역 전력 추정치에 의해 스케일링되고, 그럼으로써 더 큰 전력 추정치들을 갖는 직교 빈들이 더욱 감쇠된다(블록 540). 다음으로, 직교 빈들이 분해를 위해 사용된 변환의 역을 사용하여 이산 시간(discrete time)으로 변환된다(블록 542). 다음으로, 전송기(
Figure 112008048141099-pct00200
)를 분리하기 위한 처리가 취소된다(블록 546). 블록(546)에서의 처리는 cdma2000의 경우의 확산, W-CDMA의 경우의 스크램블링 등과 같은 동작일 수 있다.
도 6A는 간섭 제거를 수행하기 위한 처리(600)의 실시예를 나타낸다. 다수의 직교 빈들에 대한 전력 추정치들이, 아래에 설명되는 바와 같이, 전력 추정치들의 적어도 두 가지 성분들을 추정함으로써 유도된다(블록 610). 다음으로, 다수의 직교 빈들 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거가 수행된다(블록 620). 블록(610)은 도 5의 블록(522)에 상응할 수 있고, 블록(620)은 도 5의 나머지 블록들을 포함할 수 있다.
도 6B는 도 6A의 블록(610)에 대한 실시예를 나타낸다. 예컨대 수신 파일럿에 기초하여 통신 채널에 대한 채널 이득 추정치
Figure 112008048141099-pct00201
가 유도된다(블록 632). 예컨대 직교 빈들에 대한 수신 심볼들에 기초하여 상기 직교 빈들에 대한 초기 전력 추정치들
Figure 112008048141099-pct00202
이 유도된다(블록 634). 널 직교 빈에 대한 초기 전력 추정치
Figure 112008048141099-pct00203
, 모든 직교 빈들에 대한 가장 작은 초기 전력 추정치 등에 기초해서 잡음 및 간섭 추정치
Figure 112008048141099-pct00204
가 유도될 수 있다(블록 636). 식(14)에 제시된 바와 같이, 예컨대 각 각의 직교 빈에 대한 초기 전력 추정치
Figure 112008048141099-pct00205
, 파일럿 전력 추정치
Figure 112008048141099-pct00206
, 및 잡음 및 간섭 추정치
Figure 112008048141099-pct00207
에 기초하여 각각의 직교 빈에 대한 빈 이득 추정치
Figure 112008048141099-pct00208
가 유도될 수 있다(블록 638). 동일하거나 혹은 상이한 시상수들을 갖는 필터들이 3 가지의 성분들(
Figure 112008048141099-pct00209
,
Figure 112008048141099-pct00210
및
Figure 112008048141099-pct00211
)을 위해 사용될 수 있다. 채널 이득 추정치
Figure 112008048141099-pct00212
와 잡음 및 간섭 이득 추정치
Figure 112008048141099-pct00213
는 모든 직교 빈들에 대해 공통적이다. 다음으로, 식(15)에 제시된 바와 같이, 채널 이득 추정치
Figure 112008048141099-pct00214
, 잡음 및 간섭 추정치
Figure 112008048141099-pct00215
, 및 각각의 직교 빈에 대한 빈 이득 추정치
Figure 112008048141099-pct00216
에 기초하여 상기 각각의 직교 빈에 대한 전력 추정치
Figure 112008048141099-pct00217
가 유도될 수 있다(블록 640).
도 6에 도시된 실시예에서, 채널 이득, 잡음 및 간섭, 및 빈 이득들은 개별적으로 추정되어 직교 빈들에 대한 전력 추정치들을 유도하기 위해 결합되는 3 가지 성분들이다. 다른 실시예들에서는, 성분들의 다른 조합이 개별적으로 추정되어 전력 추정치들을 유도하기 위해 사용될 수 있다. 예컨대, 채널 이득 및 빈 이득들이 함께 추정될 수 있다.
도 4 내지 도 6B는 하나의 간섭성 섹터(
Figure 112008048141099-pct00218
)에 대한 간섭 제거를 나타낸다. 원하는 섹터를 복조하기 이전에 여러 섹터들로부터의 간섭이 또한 추정되어 제거될 수 있다.
각각의 섹터(
Figure 112008048141099-pct00219
)에 대한 제거 항
Figure 112008048141099-pct00220
는 다음과 같이 정의될 수 있다:
Figure 112008048141099-pct00221
식(16)
벡터
Figure 112008048141099-pct00222
는 섹터(
Figure 112008048141099-pct00223
)에 대한 신호 성분뿐만 아니라 식(6)에서의
Figure 112008048141099-pct00224
로 인한 왜곡 잡음을 포함한다. 벡터
Figure 112008048141099-pct00225
는 다른 섹터들에 대한 간섭 성분을 나타내며,
Figure 112008048141099-pct00226
이 등-대각적인 경우에는 제로와 같다. 다른 섹터들에 대한 벡터들
Figure 112008048141099-pct00227
은 다른 섹터들에 의한 다른 확산 코드들의 사용으로 인해서 비상관적이다. 간섭성 섹터(
Figure 112008048141099-pct00228
)에 대한 벡터
Figure 112008048141099-pct00229
도 또한 다른 확산 코드들의 사용으로 인해 원하는 섹터(j)에 대한 전송되는 벡터
Figure 112008048141099-pct00230
와 비상관적이다.
Figure 112008048141099-pct00231
에 대한 식(8)에서의 스케일링 계수
Figure 112008048141099-pct00232
는 다른 간섭성 섹터들로부터 간섭 기여의 최적의 가중화를 유도한다.
원하는 섹터(j)에 대한 전송되는 벡터
Figure 112008048141099-pct00233
의 추정치는 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00234
식(17)
여기서,
Figure 112008048141099-pct00235
는
Figure 112008048141099-pct00236
의 추정치이고,
Figure 112008048141099-pct00237
는 다른 섹터들로부터의 제거 신호들의 합이다. 벡터
Figure 112008048141099-pct00238
는 원하는 섹터(j)로부터의 신호 성분을 포함하며, 제거된 다른 섹터들로부터의 간섭 성분들을 갖는다. 식(16) 및 식(17)은 각 섹터로부터의 데이터 심볼들이 독립적이며 제로 평균을 갖는다는 가정 하에서 벡터
Figure 112008048141099-pct00239
의 신호-대-잡음 및 간섭 비율(SINR)을 극대화시킨다.
벡터
Figure 112008048141099-pct00240
는, 다음과 같이, 원하는 섹터(j)로부터의 원하는 트래픽 채널 n에 대한 데이터 심볼 추정치들을 획득하기 위해서 역확산 및 디커버링될 수 있다:
Figure 112008048141099-pct00241
식(18)
도 7은 도 2의 간섭 제거기(260)의 다른 실시예인, 병렬 다중-섹터 간섭 제거기(260b)의 블록도를 나타낸다. 간섭 제거기(260b)는 다중(L) 섹터들에 대한 간섭 제거를 수행하며, 이러한 L 개의 섹터들에 의해서 전송되는 신호들의 추정치들을 제공한다.
간섭 제거기(260b) 내에서는, 수신되는 신호 r(수신기(254)로부터의 수신 샘플들에 상응함)이 L 개의 섹터들에 대한 L 개의 QLIC 블록들(710a 내지 710l)에 제공된다. 각각의 QLIC 블록(710)은 자신의 할당된 섹터에 대한 제거 신호를 유도하며, 아래에 설명된 바와 같이 구현될 수 있다. 결합기(720)는 L 개의 모든 섹터들에 대한 제거 신호들(e1 내지 eL)을 합산하여, 총 제거 신호 etotal을 제공한다. 각각의 섹터(j)에 대해서, 합산기(712)는 그 섹터에 대한 제거 신호 ej를 총 제거 신호 etotal로부터 감산하여, 다른 섹터 제거 신호 eos ,j를 제공하는데, 이는 식(17)에서
Figure 112008048141099-pct00242
인 항에 상응한다. 각각의 섹터(j)에 대해서, 합산기(714)는 그 섹터에 대한 다른-섹터 제거 신호 eos ,j를 수신 신호 r로부터 감산하여, 그 섹터에 대한 신호 추정치
Figure 112008048141099-pct00243
를 제공한다. 각각의 섹터에 대한 신호 추정치
Figure 112008048141099-pct00244
는 다른 L-1 개의 제거된 섹터들로부터의 제거 신호들을 갖는다. 합산기들(714a 내지 714l)은 L 개의 섹터들에 대한 신호 추정치들(
Figure 112008048141099-pct00245
내지
Figure 112008048141099-pct00246
)을 레이크 수신기(270) 내에 있는 L 개의 핑거 프로세서들(750a 내지 750l)에 각각 제공한다. 각각의 핑거 프로세서(750)는 자신의 할당된 섹터에 대해서 식(18)에 제시된 바와 같이 복조를 수행할 수 있다.
도 7은 병렬로 여러 섹터들에 대한 간섭을 제거하는 실시예를 나타낸다. L 개의 섹터들에 대한 제거 신호들이 수신 신호 r에 기초하여 병렬로 유도된다. 각각의 섹터에 대한 제거 신호의 정확도는 모든 다른 섹터들로부터의 간섭에 의해서 영향을 받는다. 각각의 섹터에 대한 신호 추정치
Figure 112008048141099-pct00247
가 그 섹터에 대한 제거 신호 ej, L 개의 모든 섹터들에 대한 총 제거 신호 etotal, 및 수신 신호 r에 기초하여 유도된다.
여러 섹터들에 대한 간섭 제거는 또한 연속적인 방식, 즉, 순차적이거나 혹은 직렬적인 방식으로 수행될 수 있다. L 개의 섹터들에 대한 연속적인 간섭 제거는 L 개의 연속적인 스테이지들에서 수행될 수 있는데, 각각의 스테이지는 하나의 섹터로부터의 간섭을 제거한다. 각 스테이지에서의 간섭 제거는 이전 스테이지로부터의 출력에 기초하여 수행될 수 있는데, 상기 출력은 제거되어지는 모든 이전 스테이지들로부터의 간섭을 가질 수 있으며, 따라서 수신 신호보다 "더욱 클리어"될 수 있다. 연속적인 간섭 제거가 성능을 향상시킬 수 있다. 예컨대, 만약 상이한 섹터들이 상이한 양의 간섭을 야기한다면, 간섭 제거는 먼저 강한 섹터로부터의 신호를 억제시키기 위해서 상기 강한 섹터에 대해 수행될 수 있고, 이어서 약한 섹터에 대해 수행될 수 있다. 약한 섹터에 대한 간섭 제거는 강한 섹터로부터의 신호 기여들이 감쇠되었기 때문에 향상될 수 있다. 강한 섹터의 제거는 약한 섹터에 대한 식(6)에서
Figure 112008048141099-pct00248
항을 감소시키고, 이는 약한 섹터에 대한 이득 행렬
Figure 112008048141099-pct00249
이 더 욱 두드러지게 만들며, 약한 섹터에 대한 공분산 행렬
Figure 112008048141099-pct00250
의 특징들을 향상시킨다. 따라서, 강한 섹터의 제거는 약한 섹터에 대한 간섭 제거를 향상시킬 수 있다.
도 8A는 직렬적인 2-섹터 간섭 제거기(260c)의 블록도를 나타내는데, 이는 도 2의 간섭 제거기(260)의 또 다른 실시예이다. 이 실시예에서, 섹터(a)로부터의 간섭이 먼저 제거되고, 이어서 섹터(b)로부터의 간섭이 원하는 섹터(j)에 대한 신호 추정치를 생성하기 위해 제거된다.
간섭 제거기(260c) 내에서는, 수신 신호 r이 QLIC 블록(810a)에 제공되고, 상기 QLIC 블록(810a)은 섹터(a)에 대한 제거 신호
Figure 112008048141099-pct00251
를 유도한다.
Figure 112008048141099-pct00252
에서 위첨자 '1'은 스테이지 번호에 대한 것이고, 아래첨자 'a'는 그 스테이지에 의해 처리되는 섹터에 대한 것이다. 합산기(812a)는 수신 신호 r로부터 제거 신호
Figure 112008048141099-pct00253
를 감산하며, 억제된 섹터(a)에 대한 신호 성분 및 왜곡 잡음을 갖는 중간 신호 r1을 제공한다. QLIC 블록(810b)은 중간 신호 r1을 수신하고, 섹터(b)에 대한 제거 신호
Figure 112008048141099-pct00254
를 유도한다. 합산기(812b)는 수신 신호 r로부터 제거 신호
Figure 112008048141099-pct00255
를 감산하고, 원하는 섹터(j)에 대한 신호 성분을 포함하지만 억제된 섹터들(a 및 b)로부터의 간섭을 갖는 신호 추정치
Figure 112008048141099-pct00256
를 제공한다. 레이크 수신기(270) 내의 핑거 프로세서(750j)는 원하는 섹터(j)에 대한 신호 추정치
Figure 112008048141099-pct00257
에 대해 복조를 수행한다.
섹터(a)는 원하는 섹터(j) 또는 다른 섹터일 수 있다. 만약 섹터(a)가 원하는 섹터(j)라면, 그 원하는 섹터에 대한 신호 성분이 먼저 제거되는데, 이는 제 2 스테이지에서 섹터(b)로부터의 간섭의 제거를 향상시킬 수 있다.
도 8B는 직렬적인 다중-섹터 간섭 제거기(260d)의 블록도를 나타내는데, 이는 도 2의 간섭 제거기(260)에 대한 또 다른 실시예이다. 이 실시예에서는, L 개의 섹터들에 대한 신호 성분들이 L 개의 스테이지들에서 연속적으로 억제된다.
간섭 제거기(260d) 내에서, 수신 신호 r은 QLIC 블록(810a)에 제공되고, 상기 QLIC 블록(810a)은 섹터(a)에 대한 제거 신호
Figure 112008048141099-pct00258
를 유도한다. 합산기(812a)는 수신 신호 r로부터 제거 신호
Figure 112008048141099-pct00259
를 감산하고, 억제된 섹터(a)에 대한 신호 성분을 갖는 중간 신호 r1을 제공한다. QLIC 블록(810b)은 중간 신호 r1을 수신하고, 섹터(b)에 대한 제거 신호
Figure 112008048141099-pct00260
를 유도한다. 합산기(812b)는 중간 신호 r1로부터 제거 신호
Figure 112008048141099-pct00261
를 감산하고, 억제된 두 섹터들(a 및 b)에 대한 신호 성분들을 갖는 중간 신호 r2를 제공한다.
각각의 후속 스테이지(i)는 스테이지(2)와 유사한 방식으로 동작한다. 스테이지(i)에 대한 QLIC 블록(810)은 이전 스테이지(i-1)로부터 중간 신호 ri-1을 수신하고, 스테이지(i)에 할당된 섹터(i)에 대한 제거 신호
Figure 112008048141099-pct00262
를 유도한다. 스테이지(i)에 대한 합산기(812)는 중간 신호 ri-1로부터 제거 신호
Figure 112008048141099-pct00263
를 감산하고, 억제된 현재 및 이전 스테이지들에 할당된 모든 섹터들에 대한 신호 성분들을 갖는 중 간 신호 ri를 다음 스테이지에 제공한다.
마지막 스테이지에 대한 합산기(812l)는 억제된 L 개의 모든 섹터들로부터의 신호 성분들을 갖는 중간 신호 rL를 제공한다. 각각의 섹터(i)에 대해서(i=1,...,L-1), 합산기(814)는 섹터(i)에 대한 제거 신호
Figure 112008048141099-pct00264
를 중간 신호 rL와 더하고, 그 섹터에 대한 신호 추정치 신호 추정치
Figure 112008048141099-pct00265
를 제공한다. 중간 신호 rL-1은 억제된 섹터들(1 내지 L-1)로부터의 간섭을 갖고, 섹터(L)에 대한 신호 추정치
Figure 112008048141099-pct00266
로서 제공된다.
실시예에서, 섹터들은 그들의 신호 세기에 기초하여 스테이지들에 할당된다. 예컨대, 가장 강한 수신 섹터는 스테이지 1에 할당될 수 있고, 그 다음으로 가장 강한 수신 섹터는 스테이지 2에 할당될 수 있으며, 계속해서 이러한 방식을 따른다. 다른 실시예에서는, 가장 일찍 도달하는 신호를 갖는 섹터가 스테이지 1에 할당될 수 있고, 그 다음으로 도달하는 신호를 갖는 섹터가 스테이지 2에 할당될 수 있으며, 계속해서 이러한 방식을 따른다. 섹터들은 또한 방식들로 스테이지들에 할당될 수 있다.
도 9는 병렬적인 2-스테이지 간섭 제거기(260e)의 블록도를 나타내는데, 이는 도 2의 간섭 제거기(260)의 또 다른 실시예이다. 간섭 제거기(260e)는 도 6의 간섭 제거기(260b)와 도 8A의 간섭 제거기(260c)의 조합이다.
제 1 스테이지에서는, 수신 신호 r가 L 개의 섹터들에 대한 L 개의 QLIC 블 록들(910a 내지 910l)에 제공된다. 각각의 QLIC 블록(910)은 수신 신호에 기초해서 자신의 할당된 섹터에 대한 제거 신호를 유도한다. 결합기(920a)는 L 개의 모든 QLIC 블록들(910a 내지 910l)로부터의 제거 신호들(
Figure 112008048141099-pct00267
내지
Figure 112008048141099-pct00268
)을 합산하여, 제 1 스테이지에 대한 총 제거 신호
Figure 112008048141099-pct00269
을 제공한다. 각각의 섹터(j)에 대해서, 합산기(912)는 그 섹터에 대한 제거 신호
Figure 112008048141099-pct00270
를 총 제거 신호
Figure 112008048141099-pct00271
로부터 감산하고, 섹터에 대한 다른-섹터 제거 신호
Figure 112008048141099-pct00272
를 제공한다. 각각의 섹터(j)에 대해서, 합산기(914)는 상기 다른-섹터 제거 신호
Figure 112008048141099-pct00273
를 수신 신호 r로부터 감산하고, 섹터에 대한 초기 신호 추정치
Figure 112008048141099-pct00274
를 제공한다. 각각의 섹터에 대한 초기 신호 추정치는 제거된 다른 L-1 개의 섹터들로부터의 제거 신호들을 갖는다. 합산기들(914a 내지 914l)은 L 개의 섹터들에 대한 초기 신호 추정치들(
Figure 112008048141099-pct00275
내지
Figure 112008048141099-pct00276
)을 제공한다.
제 2 스테이지에서는, QLIC 블록들(930a 내지 930l)이 초기 신호 추정치들(
Figure 112008048141099-pct00277
내지
Figure 112008048141099-pct00278
)을 각각 수신한다. 각각의 QLIC 블록(930)은 자신의 초기 신호 추정치
Figure 112008048141099-pct00279
에 기초하여 자신의 할당된 섹터(j)에 대한 제거 신호
Figure 112008048141099-pct00280
를 유도한다. 각각의 섹터(j)에 대해서, 제 2 스테이지로부터의 제거 신호
Figure 112008048141099-pct00281
는 통상적으로 제 1 스테이지로부터의 제거 신호
Figure 112008048141099-pct00282
보다 섹터(j)에 대한 신호 성분의 더 나은 추정치인데, 그 이유는
Figure 112008048141099-pct00283
가 억제된 다른 L-1 개의 섹터들로부터의 간섭을 갖는 초기 신호 추정치
Figure 112008048141099-pct00284
에 기초하여 유도되기 때문이다. 결합기(920b)는 L 개의 모든 QLIC 블록들(930a 매지 930l)로부터의 제거 신호들(
Figure 112008048141099-pct00285
내지
Figure 112008048141099-pct00286
)을 합산하고, 제 2 스테이지에 대한 총 제거 신호
Figure 112008048141099-pct00287
를 제공한다. 각각의 섹터(j)에 대해서, 합산기(932)는 그 섹터에 대한 제거 신호 를 총 제거 신호
Figure 112008048141099-pct00289
로부터 감산하고, 그 섹터에 대한 다른-섹터 제거 신호
Figure 112008048141099-pct00290
를 제공한다. 각각의 섹터(j)에 대해서, 합산기(934)는 수신 신호 r로부터 상기 다른-섹터 제거 신호
Figure 112008048141099-pct00291
를 감산하고, 그 섹터에 대한 최종 신호 추정치
Figure 112008048141099-pct00292
를 제공한다. 각각의 섹터에 대한 최종 신호 추정치
Figure 112008048141099-pct00293
는 억제된 다른 L-1 개의 섹터들로부터의 신호 성분들을 갖는다. 합산기들(934a 내지 934l)은 L 개의 섹터들에 대한 최종 신호 추정치들(
Figure 112008048141099-pct00294
내지
Figure 112008048141099-pct00295
)을 레이크 수신기(270) 내의 L 개의 핑거 프로세서들(750a 내지 750l)에 각각 제공한다.
도 7 내지 도 9는 하나 또는 여러 섹터들에 대한 간섭 제거를 수행하는 일부 간섭 제거기들을 나타낸다. 도 7 내지 도 9의 각각의 QLIC 블록은 (경로 처리마다) 한 섹터의 하나의 신호 경로에 대한 제거 신호, (섹터 처리마다) 한 섹터의 여러 신호 경로들에 대한 제거 신호, 또는 (다중-섹터 처리마다) 여러 섹터들의 여러 신호 경로들에 대한 제거 신호를 유도할 수 있다. 정해진 QLIC 블록에 의해 처리되는 여러 신호 경로들은 하나 또는 여러 수신 안테나에 대한 것일 수 있다. 다른 간섭 제거기들은 또한 본 명세서에 제공된 설명에 기초하여 설계될 수 있다. 예컨대, 도 9에 도시된 실시예는 둘 보다 많은 수의 직렬적인 간섭 제거 스테이지들을 포함하도록 확장될 수 있다.
도 10A는 도 7 내지 도 9의 간섭 제거기들(260b 매지 260e)에서 각각의 QLIC 블록을 위해 사용될 수 있는 QLIC 블록(1010a)의 블록도를 나타낸다. 명확히 하기 위해서, 도 10A는 제 1 스테이지에서 사용되고 있는 QLIC 블록(1010a)을 나타내고, 그럼으로써 인입 샘플들은 수신 신호 r에 대한 수신 샘플들이다. QLIC 블록(1010a)은 도 4의 간섭 제거기(260a)에 있는 유닛들 모두를 포함한다. QLIC 블록(1010a)은 또한 합산기(448)를 포함하는데, 상기 합산기(448)는 수신 샘플들 r로부터 간섭-제거된 샘플들
Figure 112008048141099-pct00296
을 감산하고, 섹터(
Figure 112008048141099-pct00297
)에 대한 제거 샘플들(
Figure 112008048141099-pct00298
)을 제공한다.
도 10B는 간섭 제거기들(260b 내지 260e)에서 각 QLIC 블록을 위해 또한 사용될 수 있는 QLIC 블록(1010b)의 블록도를 나타낸다. QLIC 블록(1010b)은 적절한 칩 타이밍에 대해 인입 샘플들의 리샘플링을 수행한다. 그로 인해서, QLIC 블록(1010b)은, 비록 섹터들이 비동기적이고 이러한 섹터들로부터의 신호들이 무선 장치에서 시간적으로 정렬되지 않고 수신되더라도, 간섭 제거기들(260b 내지 260e)에서 사용될 수 있다. QLIC 블록(1010b)은 도 4의 간섭 제거기(260a) 내에 있는 유닛들 모두 이외에도 유닛들(410 및 450)을 포함한다. 유닛(410)은 칩 타이밍에 동기시키기 위해서 섹터의 타이밍에 기초해서 인입 샘플들에 대해 리샘플링(예컨대, 보간)을 수행한다. 유닛(410)은 칩 속도의 두 배(즉, 칩x2)로 수신 샘플들을 획득할 수 있고, 칩 속도(즉, 칩x1)로 그리고 섹터(
Figure 112008048141099-pct00299
)의 타이밍을 통해 보간된 샘플들을 생성할 수 있다. 유닛(450)은 합산기(448)로부터의 샘플들에 대해 외삽(extrapolation)을 수행하고, 인입 샘플들과 동일한 속도로 그리고 동일한 타이밍을 통해 제거 샘플들을 제공한다.
도 7 내지 도 9에서, 각각의 QLIC 블록은 그 QLIC 블록에 할당된 섹터의 타이밍에 기초하여 동작할 수 있다. 유닛(450)에 의한 외삽은 모든 섹터들에 대한 제거 샘플들의 타이밍을 정렬시키고, 그로 인해서 이러한 샘플들은 결합기들(720, 920a 및 920b)에 의해 합산될 수 있다.
각 QLIC 블록에서의 간섭 제거가 공분산 행렬
Figure 112008048141099-pct00300
에 기초하여 수행되는데, 상기 공분산 행렬
Figure 112008048141099-pct00301
은, (1) 도 4, 도 10A 및 도 10B에 도시된 바와 같은 벡터
Figure 112008048141099-pct00302
의 수신 심볼들에 기초하거나 또는 (2) 위에 설명된 바와 같이
Figure 112008048141099-pct00303
의 성분들을 추정함으로써, 추정될 수 있다. 행렬
Figure 112008048141099-pct00304
의 추정은 양호한 추정 성능을 제공하고 또한 동작 환경의 변화들을 추적하기 위해서 선택되는 하나 이상의 시상수들을 가진 하나 이상의 필터들을 통해 수행될 수 있다. 이러한 변화들은 무선 채널 응답 hi에 대한 변화들, 전력 제어로 인한 트래픽 채널 이득 gi,n에 대한 변화들(예컨대 cdma2000에서 1.25㎳마다 0.5dB), 데이터 속도들 및/또는 트래픽 채널 할당의 변화들로 인한 프레임 경계들에서 트래픽 채널들의 순간적인 변화들, 및/또는 다른 변화들을 포함할 수 있다. 환경의 변화들에 신속하게 적응하는 동시에
Figure 112008048141099-pct00305
의 정확한 추정치를 획득하는 것이 바람직하다. 이러한 강력한 추적 능력은 간섭 제거 성능을 향상시킬 수 있다.
추적은 각 스테이지에 의해 야기되는 지연으로 인해서 여러 스테이지들을 갖는 직렬적인 간섭 제거기에 있어서 더욱 난제점이다. 직렬적인 간섭 제거기에 대한 추적 성능은 아래에 설명된 바와 같이 향상될 수 있다.
M 개의 스테이지들을 갖는 직렬적인 간섭 제거기에 있어서(여기서, M≥2), 각 스테이지에서 각 섹터에 대한 간섭-제거된 신호는 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00306
식(19)
여기서,
Figure 112008048141099-pct00307
는 스테이지(m)에서 섹터(
Figure 112008048141099-pct00308
)에 대한 인입 신호이고,
Figure 112008048141099-pct00309
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00310
)에 대한 간섭-제거된 신호이며,
Figure 112008048141099-pct00311
는 스테이지(m)에서 섹터(
Figure 112008048141099-pct00312
)에 대한 공분산 행렬이다.
도 9에 도시된 바와 같이, 인입 신호는 제 1 스테이지에 대한 수신 신호와 동일하고, 즉,
Figure 112008048141099-pct00313
, 각각의 후속하는 스테이지에 대한 이전 스테이지의 출력과 동일하다.
식(19)으로부터, 각각의 스테이지에서 각 섹터에 대한 수신 심볼들은 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00314
식(20)
여기서,
Figure 112008048141099-pct00315
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00316
)에 대한 수신 심볼들이다.
각각의 스테이지에서 각 섹터에 대한 제거 신호는 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00317
식(21)
여기서,
Figure 112008048141099-pct00318
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00319
)에 대한 제거 신호이다.
각각의 스테이지에서 각 섹터에 대한 신호 추정치는 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00320
식(22)
여기서,
Figure 112008048141099-pct00321
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00322
)에 대한 신호 추정치이고,
Figure 112008048141099-pct00323
는 스테이지(m)에서 섹터(
Figure 112008048141099-pct00324
)에 대한 다른-섹터 제거 신호이다.
각각의 스테이지에서 각 섹터에 대한 공분산 행렬
Figure 112008048141099-pct00325
은 다음과 같이 표현될 수 있고:
Figure 112008048141099-pct00326
식(23)
여기서,
Figure 112008048141099-pct00327
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00328
)에 대한 잡음 및 간섭이다.
제 1 스테이지에서, 인입 신호의 간섭은 억제되지 않고,
Figure 112008048141099-pct00329
이 다음과 같이 제공될 수 있다:
Figure 112008048141099-pct00330
식(24)
식(24)에서, NO는 잡음 성분이고, 이중 합산은 다른 섹터들로부터의 간섭 성분들에 대한 것이다. 각각의 후속하는 스테이지에서는,
Figure 112008048141099-pct00331
의 간섭 성분들이 이전 스테이지(들)에서의 간섭 제거에 의해 감소된다.
식(23) 및 식(24)은
Figure 112008048141099-pct00332
및 그로 인한
Figure 112008048141099-pct00333
가 이전 스테이지들에서의 QLIC 동작에 따라 좌우된다는 것을 나타낸다. 각각의 스테이지는 예컨대 도 10A 및 도 10B에 도시된 바와 같이 필터를 통해
Figure 112008048141099-pct00334
를 추정할 수 있으며, 그 스테이지에 대한 제거 신호
Figure 112008048141099-pct00335
를 유도하기 위해서
Figure 112008048141099-pct00336
의 추정치를 사용할 수 있다. 각 스테이지의 필터는 지연을 발생시킨다. 한 스테이지의 출력
Figure 112008048141099-pct00337
이 다음 스테이지의 입력으로서 제공되기 때문에, 각각의 스테이지에서의 필터 지연은 다음 스테이지에 파문처럼 번진다. 임의의 정해진 스테이지에서의 총 지연은 제 1 스테이지로부터 그 스테이지까지의 모든 스테이지들에 대한 축적된 지연과 동일하다. 지연은 직렬적인 간섭 제거기에 있어서 문제가 된다.
후속하는 스테이지들에 대한 가속된 추적은 공분산 행렬
Figure 112008048141099-pct00338
의 구조를 활용함으로써 달성될 수 있다. 식(23)은
Figure 112008048141099-pct00339
이 두 항들의 합, 즉, 모든 스테이지에 대해 공통적인 제 1항
Figure 112008048141099-pct00340
과 상이한 스테이지들에 있어서 각기 상이한 제 2 항
Figure 112008048141099-pct00341
(통상적으로 나중 스테이지들에 있어서 더 작음)의 합이라는 것을 나타낸다.
Figure 112008048141099-pct00342
의 정확한 추정치는 이러한 구조를 활용함으로써 각각의 스테이지에서 유도될 수 있다.
스테이지들(1 및 m)에 대한 공분산 행렬들은 다음가 같이 표현될 수 있다:
Figure 112008048141099-pct00343
및 식(25)
Figure 112008048141099-pct00344
식(26)
상기 두 공분산 행렬들은 다음과 같이 결합될 수 있다:
Figure 112008048141099-pct00345
식(27)
식(26)의 항들을 재정렬하면,
Figure 112008048141099-pct00346
은 다음과 같이 표현될 수 있다:
Figure 112008048141099-pct00347
식(28)
식(28)은 스테이지(m)에 대한
Figure 112008048141099-pct00348
이 스테이지(1)에 대한
Figure 112008048141099-pct00349
과 또한
Figure 112008048141099-pct00350
과
Figure 112008048141099-pct00351
간의 차이를 나타내는 스칼라에 기초하여 유도될 수 있다는 것을 나타낸다.
각각의 스테이지에 대한
Figure 112008048141099-pct00352
의 N 개의 엘리먼트들은 다음과 같이 합산될 수 있다:
Figure 112008048141099-pct00353
식(29)
식(29)의 항들을 재정렬하면,
Figure 112008048141099-pct00354
는 다음과 같이 표현될 수 있다:
Figure 112008048141099-pct00355
식(30)
식(30)을 식(28)으로 대체하면,
Figure 112008048141099-pct00356
은 다음과 같이 표현될 수 있다:
Figure 112008048141099-pct00357
식(31)
식(31)은
Figure 112008048141099-pct00358
이
Figure 112008048141099-pct00359
과 또한
Figure 112008048141099-pct00360
및
Figure 112008048141099-pct00361
의 트레이스들에 기초하여 획득될 수 있다는 것을 나타낸다.
Figure 112008048141099-pct00362
의 트레이스는 그 트레이스가 N 개의 월시 빈들에 걸쳐 합산된다는 사실로 인해서
Figure 112008048141099-pct00363
이 추정될 수 있는 것보다 훨씬 빠르게 추정될 수 있고, 이는 N 개의 월시 빈들에 걸친 평균화로 인해 신뢰도를 향상시킨다. 일예로서, 만약 N=128이라면,
Figure 112008048141099-pct00364
의 트레이스는 정해진 추정 정확도를 위해
Figure 112008048141099-pct00365
보다 128배 더 빠르게 추정될 수 있다.
Figure 112008048141099-pct00366
의 추정치가 다음과 같이 제 1 스테이지 이후에 각각의 스테이지에서 유도될 수 있고:
Figure 112008048141099-pct00367
식(32)
여기서,
Figure 112008048141099-pct00368
은 스테이지(m)에서 섹터(
Figure 112008048141099-pct00369
)에 대한 N 개의 모든 월시 빈들의 총 전력이고,
Figure 112008048141099-pct00370
은
Figure 112008048141099-pct00371
의 추정치이며,
Figure 112008048141099-pct00372
은
Figure 112008048141099-pct00373
의 추정치이다.
식(32)에서,
Figure 112008048141099-pct00374
은 우측의 양이 제로보다 작은 경우에는 제로로 설정될 수 있는데, 그 이유는 잡음+간섭이 제로보다 작을 수 없기 때문이다.
도 11은 다중-스테이지 간섭 제거기(260f)의 블록도를 나타내는데, 이는 도 2의 간섭 제거기(260)의 또 다른 실시예이다. 간섭 제거기(260f)는 M 개의 스테이지들에서 하나 이상의 섹터들에 대한 간섭 제거를 수행하는데, 여기서 M≥2이다. 간략히 하기 위해서, 하나의 섹터(
Figure 112008048141099-pct00375
)에 대한 간섭 제거에 적절한 유닛들만이 도 11에 도시되어 있으며, 아래에서 설명된다.
제 1 스테이지에서는, QLIC 블록(1110)이 수신 신호 r에 기초하여 섹터(
Figure 112008048141099-pct00376
)에 대한 제거 신호
Figure 112008048141099-pct00377
를 유도한다. QLIC 블록(1110)은 또한 제 1 스테이지 동안에 전력 추정치
Figure 112008048141099-pct00378
및 빈 마다의 전력 추정치들
Figure 112008048141099-pct00379
을 유도하여 제공한다. 결합기(1120a)는 제 1 스테이지에서 모든 QLIC 블록들로부터의 제거 신호들을 합산하고, 제 1 스테이지에 대한 총 제거 신호
Figure 112008048141099-pct00380
를 제공한다. 결합기(1112)는 수신 신호 r, 섹터(
Figure 112008048141099-pct00381
)에 대한 제거 신호
Figure 112008048141099-pct00382
, 및 총 제거 신호
Figure 112008048141099-pct00383
에 기초하여 섹터(
Figure 112008048141099-pct00384
)에 대한 신호 추정치
Figure 112008048141099-pct00385
를 유도한다. 결합기(1112)는 도 9의 합산기들(912 및 914)을 통해 구현될 수 있다.
각각의 후속하는 스테이지(m)에서(1＜m≤M), QLIC 블록(1130)은 인입 신호
Figure 112008048141099-pct00386
(이전 스테이지(m-1)로부터의 출력임)와 또한 제 1 스테이지의 QLIC 블록(1110)으로부터의 전력 추정치들(
Figure 112008048141099-pct00387
및
Figure 112008048141099-pct00388
) 에 기초하여 섹터(
Figure 112008048141099-pct00389
)에 대한 제거 신호
Figure 112008048141099-pct00390
를 유도한다. 결합기(1120)는 스테이지(m)의 모든 QLIC 블록들로부터의 제거 신호들을 합산하고, 스테이지(m)에 대한 총 제거 신호
Figure 112008048141099-pct00391
를 제공한다. 결합기(1132)는 수신 신호 r, 섹터(
Figure 112008048141099-pct00392
)에 대한 제거 신호
Figure 112008048141099-pct00393
, 총 제거 신호
Figure 112008048141099-pct00394
에 기초하여 섹터(
Figure 112008048141099-pct00395
)에 대한 신호 추정치
Figure 112008048141099-pct00396
를 유도한다. 마지막 스테이지에 대한 결합기(1132m)는 섹터(
Figure 112008048141099-pct00397
)에 대한 최종 신호 추정치
Figure 112008048141099-pct00398
를 레이크 수신기(270) 내의 핑거 프로세서(750l)에 제공한다.
도 12A는 도 11에 도시된 것과 같은 직렬적인 간섭 제거기의 제 1 스테이지에서 사용될 수 있는 QLIC 블록(1110)의 실시예를 블록도로 나타낸다. QLIC 블록(1110)은 도 10A의 QLIC 블록(1010a)에 있는 유닛들 이외에도 합산기(462) 및 필터(464)를 구비한다. 각각의 심볼 주기에서, 유닛(422)은 N 개의 월시 빈들에 대한 수신 심볼들의 제곱된 크기인 N 개의 전력 값들을 제공한다. 합산기(462)는 각각의 심볼 주기에서 유닛(422)으로부터의 N 개의 전력 값들을 합산하고, 그 심볼 주기 동안에 총 전력 값을 제공한다. 필터(464)는 고속 시상수를 통해 합산기(462)의 출력을 필터링하고, 제 1 스테이지에 대한 총 전력 추정치
Figure 112008048141099-pct00399
를 제공한다. 필터(424)는 저속 시상수를 통해 유닛(422)으로부터의 N 개의 전력 값들을 필터링하여, N 개의 월시 빈들에 대한 N 개의 빈 마다의 전력 추정치들(
Figure 112008048141099-pct00400
내지
Figure 112008048141099-pct00401
)을 제공하는데, 상기 N 개의 전력 추정치들은 제 1 스테이지에 대한 행렬
Figure 112008048141099-pct00402
의 N 개의 대각 엘리먼트들이다. QLIC 블록(1110) 내의 다른 유닛들은 도 4 및 도 10A에 관련하여 위에 설명된 바와 같이 동작한다.
도 12B는 QLIC 블록(1130)의 실시예를 블록도로 나타내는데, 이는 직렬적인 간섭 제거기의 제 1 스테이지 이후에 있는 각각의 스테이지에서 사용될 수 있다. QLIC 블록(1130)은 필터(424)를 제외하고는 QLIC 블록(1110)의 유닛들 모두를 구비한다. QLIC 블록(1130)은 또한 합산기들(466 및 470) 및 분배기(468)를 구비한다.
QLIC 블록(1130) 내에서는, 합산기(462) 및 필터(464)가 도 12A에 관련하여 위에서 설명된 바와 같이 스테이지(m)에 대한 총 전력 추정치
Figure 112008048141099-pct00403
를 유도한다. 합산기(466)는 제 1 스테이지에 대한 총 전력 추정치
Figure 112008048141099-pct00404
를 수신하고,
Figure 112008048141099-pct00405
로부터
Figure 112008048141099-pct00406
를 감산한다. 분배기(468)는 합산기(466)의 출력을 N으로 나누어,
Figure 112008048141099-pct00407
인 양을 제공한다. 합산기(470)는 제 1 스테이지에 대한 QLIC 블록(1110)으로부터 행렬
Figure 112008048141099-pct00408
의 빈 마다의 전력 추정치들(
Figure 112008048141099-pct00409
내지
Figure 112008048141099-pct00410
)을 수신하고, 각각의 빈 마다의 전력 추정치
Figure 112008048141099-pct00411
를 분배기(468)의 출력과 합산하며, N 개의 월시 빈들에 대한 N 개의 빈 마다의 전력 추정치들(
Figure 112008048141099-pct00412
내지
Figure 112008048141099-pct00413
)을 제공하는데, 이것은 스테이지(m)에 대한 행렬
Figure 112008048141099-pct00414
의 N 개의 대각 엘리먼트들이다. 도 12B에 도시된 바와 같이, 후속하는 스테이지(m)에 대한 빈 마다의 전력 추정치들은 필터(464)만을 통해 유도될 수 있고, 필터(424)는 필요하지 않다. 유닛들(426 내지 440)은 도 4 및 도 10A에 관련하여 위에서 설명된 바와 같이 스테이지(m)에 대한 빈 마다의 전력 추정치들에 대해 동작한다.
가속된 추적 및 양호한 추정 성능을 달성하기 위해서, 더 짧은 시상수가
Figure 112008048141099-pct00415
및
Figure 112008048141099-pct00416
을 유도하는데 사용되는 "고속" 필터(464)를 위해 선택될 수 있고, 더 긴 시 상수는
Figure 112008048141099-pct00417
를 유도하는데 사용되는 "저속" 필터(424)를 위해 선택될 수 있다. 실시예에서, 저속 필터를 위한 시상수는 지속시간이 거의 64 개의 심볼들일 수 있는데, 이는 cdma2000의 경우에 1.2288 Mcps의 칩 속도에서 128-칩 심볼들에 대한 6.7 ㎳에 상응한다. 실시예에서, 고속 필터를 위한 시상수는 지속시간이 거의 0 내지 4 개의 심볼들일 수 있는데, 이는 1.2288 Mcps의 칩 속도에서 128-칩 심볼들에 대한 0 내지 416 ㎲에 상응한다. '0'인 시상수는 비-필터링에 상응하는데, 이 경우에는 합산기(462)의 출력이
Figure 112008048141099-pct00418
또는
Figure 112008048141099-pct00419
로서 제공된다. 고속 및 저속 필터들을 위한 시상수들로 다른 값들이 또한 사용될 수 있다.
도 13은 여러 스테이지들에서 간섭 제거를 수행하기 위한 처리(1300)의 실시예를 나타낸다. 다수의 직교 빈들에 대한 총 전력 추정치 및 빈 마다의 전력 추정치들이 예컨대 제 1 스테이지에 대한 수신 심볼들에 기초하여 상기 제 1 스테이지에 대해 유도된다(블록 1312). 제 1 스테이지에 대한 총 전력 추정치는 제로이거나 또는 더 클 수 있는 제 1 시상수를 가진 제 1 필터에 기초하여 유도될 수 있다. 제 1 스테이지에 대한 빈 마다의 전력 추정치들은 제 1 시상수보다 더 긴 제 2 시상수를 가진 제 2 필터에 기초하여 유도될 수 있다. 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 1 스테이지에 대해 간섭 제거가 수행된다(블록 1314). 예컨대 제 2 스테이지에 대한 수신 심볼들에 기초하여 상기 제 2 스테이지에 대해 총 전력 추정치가 유도된다(블록 1316). 제 1 및 제 2 스테이지들에 대한 총 전력 추정치들과 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 제 2 스테이지에 대해 빈 마다의 전력 추정치들이 또한 유도된다(블록 1318). 제 2 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에 대해 간섭 제거가 수행된다(블록 1320). 각각의 후속하는 스테이지에 대한 처리는 제 2 스테이지에 대한 처리와 유사한 방식으로 수행될 수 있다.
무선 장치는 (1) 무선 장치가 통신하고 있는 섹터들을 포함하는 활성 세트, (2) 활성 세트의 섹터들에 이웃하는 섹터들을 포함하는 이웃 세트, (3) 무선 장치에 의해 강하게 수신되고 활성 세트에 포함될 가능성이 있는 섹터들을 포함하는 후보 세트, 및/또는 (4) 어떤 다른 섹터 세트들과 같은 하나 이상의 섹터 세트들을 유지한다. 간섭 제거는 여러 방식들로 수행될 수 있다. 실시예에서, 간섭 제거는 활성 세트에 있는 섹터들에 대해 수행된다. 무선 장치는 통상적으로 이러한 섹터들을 강하게 수신하고, 이러한 섹터들에 대한 간섭 제거를 효과적으로 수행하기 위해서 타이밍 및 다중경로 정보를 또한 갖는다. 다른 실시예들에서, 간섭 제거는 무선 장치의 처리 능력에 기초하여 가능한 많은 섹터들에 대해 수행된다. 그 섹터들은 자신들의 수신 신호 세기나 또는 어떤 다른 기준에 기초해서 간섭 제거를 위해 선택될 수 있다.
본 명세서에 설명된 간섭 제거 기술들은 여러 방법에 의해서 구현될 수 있다. 예컨대, 이러한 기술들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 결합으로 구현될 수 있다. 하드웨어 구현의 경우에, 간섭 제거를 수행하기 위해 사용되는 처리 유닛들은 하나 이상의 ASIC들(application specific integrated circuits), DSP(digital signal processors), DSPD들(digital signal processing devices), PLD들(programmable logic devices), FPGA들(field programmable gate arrays), 프로세서들, 제어기들, 마이크로-제어기들, 마이크로프로세서들, 전자 장치들, 본 명세서에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 또는 이들의 결합 내에서 구현될 수 있다.
소프트웨어 또는 펌웨어 구현의 경우에, 간섭 제거 기술들은 본 명세서에 설명된 기능들을 수행하는 모듈들(예컨대, 프로시저들, 함수들 등)을 통해서 구현될 수 있다. 소프트웨어 및/또는 펌웨어 코드들이 메모리(예컨대, 도 2의 메모리(292))에 저장될 수 있고, 프로세서(예컨대, 프로세서(290))에 의해 실행될 수 있다. 메모리는 프로세서 내에 구현될 수 있거나 혹은 프로세서의 외부에 구현될 수 있다.
기재된 실시예에 대한 위의 설명은 당업자가 본 발명을 실시하거나 사용할 수 있도록 제공되었다. 이러한 실시예들에 대한 여러 변경들이 당업자에게는 쉽게 자명할 것이고, 본 명세서에서 정의된 일반적인 원리들은 본 발명의 사상 또는 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 본 명세서에 제시된 실시예들로 제한되도록 의도되지 않고, 본 명세서에 기재된 원리들 및 신규한 특징들에 따른 가장 넓은 범위가 제공되어야 한다.

Claims (40)

  1. 삭제
  2. 삭제
  3. 통신 채널에 대한 채널 이득 추정치를 유도하고, 잡음 및 간섭 추정치를 유도하고, 상기 채널 이득 추정치와 상기 잡음 및 간섭 추정치에 기초하여 다수의 직교 빈들에 대한 전력 추정치들을 유도하고, 상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하고,
    상기 적어도 하나의 프로세서는 널 직교 빈(null orthogonal bin)에 대한 초기 전력 추정치를 유도하고, 상기 널 직교 빈에 대한 초기 전력 추정치에 기초하여 상기 잡음 및 간섭 추정치를 유도하도록 구성되는, 장치.
  4. 통신 채널에 대한 채널 이득 추정치를 유도하고, 잡음 및 간섭 추정치를 유도하고, 상기 채널 이득 추정치와 상기 잡음 및 간섭 추정치에 기초하여 다수의 직교 빈들에 대한 전력 추정치들을 유도하고, 상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하고,
    상기 적어도 하나의 프로세서는 상기 다수의 직교 빈들에 대한 초기 전력 추정치들을 획득하고, 상기 다수의 직교 빈들에 대한 초기 전력 추정치들 중 가장 작은 초기 전력 추정치에 기초하여 상기 잡음 및 간섭 추정치를 유도하도록 구성되는, 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 통신 채널을 통해 수신되는 파일럿에 기초하여 상기 채널 이득 추정치를 유도하도록 구성되는, 장치.
  6. 통신 채널에 대한 채널 이득 추정치를 유도하고, 잡음 및 간섭 추정치를 유도하고, 다수의 직교 빈들 각각에 대한 빈 이득 추정치를 유도하며, 상기 채널 이득 추정치, 상기 잡음 및 간섭 추정치, 및 상기 직교 빈에 대한 빈 이득 추정치에 기초하여 각각의 직교 빈에 대한 전력 추정치를 유도하고, 상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 프로세서는 각각의 직교 빈에 대한 초기 전력 추정치를 유도하고, 상기 각각의 직교 빈에 대한 초기 전력 추정치 및 파일럿 전력 추정치에 기초하여 상기 각각의 직교 빈에 대한 빈 이득 추정치를 유도하도록 구성되는, 장치.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 적어도 하나의 프로세서는 제 1 필터를 통해 상기 채널 이득 추정치를 유도하고, 제 2 필터를 통해 상기 잡음 및 간섭 추정치를 유도하며, 제 3 필터를 통해 각각의 직교 빈에 대한 빈 이득 추정치를 유도하도록 구성되는, 장치.
  10. 제 9 항에 있어서,
    상기 제 1, 제 2, 및 제 3 필터들은 적어도 두 개의 상이한 시상수들을 갖는, 장치.
  11. 삭제
  12. 삭제
  13. 다수의 직교 빈들에 대한 전력 추정치들을 유도하는 단계; 및
    상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하는 단계를 포함하고,
    상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하는 단계는,
    통신 채널에 대한 채널 이득 추정치를 유도하는 단계,
    잡음 및 간섭 추정치를 유도하는 단계,
    상기 다수의 직교 빈들 각각에 대한 빈 이득 추정치를 유도하는 단계, 및
    상기 채널 이득 추정치, 상기 잡음 및 간섭 추정치, 및 상기 직교 빈에 대한 빈 이득 추정치에 기초하여 각각의 직교 빈에 대한 전력 추정치를 유도하는 단계를 포함하는, 방법.
  14. 다수의 직교 빈들에 대한 전력 추정치들을 유도하는 단계; 및
    상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하는 단계를 포함하고,
    상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하는 단계는,
    통신 채널에 대한 채널 이득 추정치를 유도하는 단계,
    상기 다수의 직교 빈들에 대한 초기 전력 추정치들을 유도하는 단계,
    상기 초기 전력 추정치들에 기초하여 잡음 및 간섭 추정치를 유도하는 단계,
    상기 초기 전력 추정치들에 기초하여 상기 다수의 직교 빈들에 대한 빈 이득 추정치들을 유도하는 단계, 및
    상기 채널 이득 추정치, 상기 잡음 및 간섭 추정치, 및 상기 빈 이득 추정치들에 기초하여 상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하는 단계를 포함하는, 방법.
  15. 제 14항에 있어서,
    상기 채널 이득 추정치는 제 1 필터를 통해 유도되고,
    상기 잡음 및 간섭 추정치는 제 2 필터를 통해 유도되며,
    상기 빈 이득 추정치들은 제 3 필터를 통해 유도되는, 방법.
  16. 삭제
  17. 삭제
  18. 다수의 직교 빈들에 대한 전력 추정치들을 유도하기 위한 수단; 및
    상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하기 위한 수단
    을 포함하고,
    상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하기 위한 수단은,
    통신 채널에 대한 채널 이득 추정치를 유도하기 위한 수단,
    잡음 및 간섭 추정치를 유도하기 위한 수단,
    상기 다수의 직교 빈들 각각에 대한 빈 이득 추정치를 유도하기 위한 수단, 및
    상기 채널 이득 추정치, 상기 잡음 및 간섭 추정치, 및 상기 직교 빈에 대한 빈 이득 추정치에 기초하여 각각의 직교 빈에 대한 전력 추정치를 유도하기 위한 수단을 포함하는, 장치.
  19. 다수의 직교 빈들에 대한 전력 추정치들을 유도하기 위한 수단; 및
    상기 다수의 직교 빈들에 대한 전력 추정치들을 사용하여 간섭 제거를 수행하기 위한 수단
    을 포함하고,
    상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하기 위한 수단은,
    통신 채널에 대한 채널 이득 추정치를 유도하기 위한 수단,
    상기 다수의 직교 빈들에 대한 초기 전력 추정치들을 유도하기 위한 수단,
    상기 초기 전력 추정치들에 기초하여 잡음 및 간섭 추정치를 유도하기 위한 수단,
    상기 초기 전력 추정치들에 기초하여 상기 다수의 직교 빈들에 대한 빈 이득 추정치들을 유도하기 위한 수단, 및
    상기 채널 이득 추정치, 상기 잡음 및 간섭 추정치, 및 상기 빈 이득 추정치들에 기초하여 상기 다수의 직교 빈들에 대한 전력 추정치들을 유도하기 위한 수단을 포함하는, 장치.
  20. 제 1 스테이지에서 간섭 제거를 수행하고, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하며, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하고,
    상기 적어도 하나의 프로세서는 상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하고, 상기 빈 마다의 전력 추정치들에 기초하여 상기 제 1 스테이지에서 간섭 제거를 수행하도록 구성되는, 장치.
  21. 삭제
  22. 제 20 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 제 1 스테이지에 대한 총 전력 추정치를 유도하도록 구성되고,
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치는 상기 제 1 스테이지에 대한 총 전력 추정치 및 빈 마다의 전력 추정치들을 포함하는, 장치.
  23. 제 22 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 제 2 스테이지에 대한 총 전력 추정치를 유도하고, 상기 제 1 및 제 2 스테이지들에 대한 총 전력 추정치들과 상기 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들을 유도하며, 상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에서 간섭 제거를 수행하도록 구성되는, 장치.
  24. 제 20 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 제 1 스테이지에서 상기 다수의 직교 빈들에 대한 전력 값들을 획득하고, 총 전력 값을 획득하기 위해서 상기 다수의 직교 빈들에 대한 전력 값들을 합산하고, 상기 총 전력 값에 기초하여 상기 제 1 스테이지에 대한 총 전력 추정치를 유도하며, 상기 다수의 직교 빈들에 대한 전력 값들에 기초하여 상기 제 1 스테이지에 대한 빈 마다의 전력 추정치들을 유도하도록 구성되는, 장치.
  25. 제 1 스테이지에서 간섭 제거를 수행하고, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하며, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하고,
    상기 적어도 하나의 프로세서는 제 1 필터에 기초하여 상기 제 1 스테이지에 대한 총 전력 추정치를 유도하고, 제 2 필터에 기초하여 상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하도록 구성되는, 장치.
  26. 제 25 항에 있어서,
    상기 제 1 필터는 제 1 시상수를 갖고,
    상기 제 2 필터는 상기 제 1 시상수보다 더 긴 제 2 시상수를 갖는, 장치.
  27. 제 25 항에 있어서,
    상기 제 1 필터는 제로인 시상수를 갖는, 장치.
  28. 제 1 스테이지에서 간섭 제거를 수행하고, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하며, 상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리
    를 포함하고,
    상기 간섭 제거의 제 1 스테이지에 대해서, 상기 적어도 하나의 프로세서는 전송기로부터의 신호를 분리하여 입력 샘플들을 획득하기 위해 수신 샘플들을 처리하고, 다수의 직교 빈들에 대한 수신 심볼들을 획득하기 위해 제 1 변환에 기초하여 상기 입력 샘플들을 변환하고, 상기 적어도 하나의 전력 추정치에 기초하여 상기 다수의 직교 빈에 대한 빈 이득 추정치들을 유도하고, 스케일링된 심볼들을 획득하기 위해 상기 다수의 직교 빈에 대한 빈 이득 추정치들을 이용하여 상기 수신 심볼들을 스케일링하며, 전송기로부터의 간섭이 제거된 출력 샘플들을 획득하기 위해 제 2 변환에 기초하여 상기 스케일링된 심볼들을 변환하도록 구성되는, 장치.
  29. 제 28 항에 있어서,
    상기 간섭 제거의 제 1 스테이지에 대해서, 상기 적어도 하나의 프로세서는 상기 수신 심볼들에 기초하여 상기 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하고, 상기 빈 마다의 전력 추정치들에 기초하여 상기 다수의 직교 빈에 대한 빈 이득 추정치들을 유도하도록 구성되는, 장치.
  30. 제 28 항에 있어서,
    상기 간섭 제거의 제 1 스테이지에 대해서, 상기 적어도 하나의 프로세서는 각각의 직교 빈에 대한 수신 심볼들에 기초하여 상기 각각의 직교 빈에 대한 빈 마다의 전력 추정치를 유도하고, 상기 각각의 직교 빈에 대한 빈 마다의 전력 추정치의 역에 기초하여 상기 각각의 직교 빈에 대한 빈 이득 추정치를 유도하며, 상기 각각의 직교 빈에 대한 이득에 기초하여 상기 각각의 직교 빈에 대한 수신 심볼들을 스케일링하도록 구성되는, 장치.
  31. 제 28 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 입력 샘플들을 변환하기 이전에 상기 전송기의 타이밍에 기초하여 리샘플링을 수행하고, 상기 스케일링된 심볼들을 변환한 이후에 상기 전송기의 타이밍에 기초하여 외삽(extrapolation)을 수행하도록 구성되는, 장치.
  32. 삭제
  33. 제 1 스테이지에서 간섭 제거를 수행하는 단계;
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하는 단계; 및
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하는 단계
    를 포함하고,
    상기 제 1 스테이지에서 간섭 제거를 수행하는 단계는,
    상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하는 단계, 및
    상기 빈 마다의 전력 추정치들에 기초하여 상기 제 1 스테이지에서 간섭 제거를 수행하는 단계를 포함하는, 방법.
  34. 제 1 스테이지에서 간섭 제거를 수행하는 단계;
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하는 단계; 및
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하는 단계
    를 포함하고,
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하는 단계는,
    상기 제 1 스테이지에 대한 총 전력 추정치를 유도하는 단계, 및
    상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하는 단계를 포함하고,
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치는 상기 제 1 스테이지에 대한 총 전력 추정치 및 빈 마다의 전력 추정치들을 포함하는, 방법.
  35. 제 34 항에 있어서,
    상기 총 전력 추정치는 제 1 시상수를 갖는 제 1 필터에 기초하여 유도되고,
    상기 빈 마다의 전력 추정치들은 상기 제 1 시상수보다 더 긴 제 2 시상수를 갖는 제 2 필터에 기초하여 유도되는,
    방법.
  36. 제 34 항에 있어서,
    상기 제 2 스테이지에서 간섭 제거를 수행하는 단계는,
    상기 제 2 스테이지에 대한 총 전력 추정치를 유도하는 단계,
    상기 제 1 및 제 2 스테이지들에 대한 총 전력 추정치들과 상기 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들을 유도하는 단계, 및
    상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에서 간섭 제거를 수행하는 단계를 포함하는, 방법.
  37. 삭제
  38. 제 1 스테이지에서 간섭 제거를 수행하기 위한 수단;
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하기 위한 수단; 및
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하기 위한 수단
    을 포함하고,
    상기 제 1 스테이지에서 간섭 제거를 수행하기 위한 수단은,
    상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하기 위한 수단, 및
    상기 빈 마다의 전력 추정치들에 기초하여 상기 제 1 스테이지에서 간섭 제거를 수행하기 위한 수단을 포함하는, 장치.
  39. 제 1 스테이지에서 간섭 제거를 수행하기 위한 수단;
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하기 위한 수단; 및
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 사용하여 상기 제 1 스테이지에 후속하는 제 2 스테이지에서 간섭 제거를 수행하기 위한 수단
    을 포함하고,
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치를 유도하기 위한 수단은,
    상기 제 1 스테이지에 대한 총 전력 추정치를 유도하기 위한 수단, 및
    상기 제 1 스테이지에 대해 다수의 직교 빈들에 대한 빈 마다의 전력 추정치들을 유도하기 위한 수단을 포함하고,
    상기 제 1 스테이지에 대한 적어도 하나의 전력 추정치는 상기 제 1 스테이지에 대한 총 전력 추정치 및 빈 마다의 전력 추정치들을 포함하는, 장치.
  40. 제 39 항에 있어서,
    상기 제 2 스테이지에서 간섭 제거를 수행하기 위한 수단은,
    상기 제 2 스테이지에 대한 총 전력 추정치를 유도하기 위한 수단,
    상기 제 1 및 제 2 스테이지들에 대한 총 전력 추정치들과 상기 제 1 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들을 유도하기 위한 수단, 및
    상기 제 2 스테이지에 대한 빈 마다의 전력 추정치들에 기초하여 상기 제 2 스테이지에서 간섭 제거를 수행하기 위한 수단을 포함하는, 장치.
KR1020087016237A 2005-12-06 2006-12-06 무선 통신에서 전력 추정 및 추적을 통한 간섭 제거 KR101108832B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US74806205P 2005-12-06 2005-12-06
US60/748,062 2005-12-06
US11/535,848 2006-09-27
US11/535,848 US8630378B2 (en) 2005-12-06 2006-09-27 Interference cancellation with improved estimation and tracking for wireless communication
PCT/US2006/061706 WO2007117317A2 (en) 2005-12-06 2006-12-06 Interference cancellation with power estimation and tracking for wireless communication

Publications (2)

Publication Number Publication Date
KR20080071626A KR20080071626A (ko) 2008-08-04
KR101108832B1 true KR101108832B1 (ko) 2012-02-08

Family

ID=38118694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016237A KR101108832B1 (ko) 2005-12-06 2006-12-06 무선 통신에서 전력 추정 및 추적을 통한 간섭 제거

Country Status (7)

Country Link
US (1) US8630378B2 (ko)
EP (1) EP1966899B1 (ko)
JP (1) JP4861430B2 (ko)
KR (1) KR101108832B1 (ko)
CN (1) CN101371452B (ko)
AT (1) ATE518315T1 (ko)
WO (1) WO2007117317A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611311B2 (en) * 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US7190749B2 (en) * 2001-06-06 2007-03-13 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
WO2005015775A1 (en) * 2003-08-11 2005-02-17 Nortel Networks Limited System and method for embedding ofdm in cdma systems
US8422955B2 (en) * 2004-12-23 2013-04-16 Qualcomm Incorporated Channel estimation for interference cancellation
US8442441B2 (en) * 2004-12-23 2013-05-14 Qualcomm Incorporated Traffic interference cancellation
US8099123B2 (en) * 2004-12-23 2012-01-17 Qualcomm Incorporated Adaptation of transmit subchannel gains in a system with interference cancellation
US8406695B2 (en) 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US8472877B2 (en) * 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) * 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples
EP2160065B1 (de) * 2008-08-28 2012-06-27 Tektronix International Sales GmbH Verfahren und Ortungsvorrichtung zur Ortung mindestens eines Mobilfunkgerätes in einem Mobilfunknetz
US8149899B2 (en) * 2008-11-26 2012-04-03 Advanced Receiver Technologies, Llc Efficient despread and respread of multi-rate CDMA signals
US8854944B2 (en) * 2009-01-17 2014-10-07 Qualcomm Incorporated Methods and apparatus for interference cancellation
TW201130239A (en) * 2009-10-12 2011-09-01 Qualcomm Inc Methods and apparatus for interference cancellation
US8295331B2 (en) * 2010-08-06 2012-10-23 Telefonaktiebolaget Lm Ericsson (Publ) Multi-user interference cancellation in a single-carrier radio receiver
US8811451B2 (en) * 2011-10-04 2014-08-19 Qualcomm Incorporated Apparatus and method for selection of a set of cells for interference cancellation in a wireless communication system
US20130101063A1 (en) * 2011-10-19 2013-04-25 Nec Laboratories America, Inc. Dft-based channel estimation systems and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040131134A1 (en) * 2001-05-25 2004-07-08 Sano Hiroyasu Interference canceller

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927657B2 (ja) * 1993-11-05 1999-07-28 ケイディディ株式会社 スペクトル拡散信号復調装置
JP3272940B2 (ja) * 1996-03-07 2002-04-08 ケイディーディーアイ株式会社 スペクトル拡散信号復調装置
KR100255565B1 (ko) * 1997-12-26 2000-05-01 정선종 코드분할 다중접속 시스템의 비동기 다중 경로 채널에서의다중 모드 감산형 잡음 제거 방법 및 장치
US6426983B1 (en) * 1998-09-14 2002-07-30 Terayon Communication Systems, Inc. Method and apparatus of using a bank of filters for excision of narrow band interference signal from CDMA signal
FI19992694A (fi) * 1999-12-15 2001-06-16 Nokia Networks Oy Menetelmä hajaspektrisignaalin vastaanottamiseksi ja vastaanotin
US6931292B1 (en) * 2000-06-19 2005-08-16 Jabra Corporation Noise reduction method and apparatus
WO2002013395A2 (en) * 2000-08-04 2002-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Spreading factor detector
US6967990B1 (en) * 2000-08-29 2005-11-22 Mitsubishi Denki Kabushiki Kaisha Interference cancellation apparatus applied in CDMA communication system and method for the same
JP3840412B2 (ja) * 2001-12-28 2006-11-01 株式会社日立製作所 無線端末装置
US6836647B2 (en) * 2002-04-10 2004-12-28 Nokia Corporation Device and method for CDMA-signal power estimation
US7263118B2 (en) * 2002-04-26 2007-08-28 Electronics And Telecommunications Research Institute Interference canceling device and method in mobile communication system
JP4134609B2 (ja) 2002-07-01 2008-08-20 三菱電機株式会社 マルチキャリアｃｄｍａ通信システム及びその復調処理回路、受信装置、並びに復調処理方法及び受信方法
US7437135B2 (en) * 2003-10-30 2008-10-14 Interdigital Technology Corporation Joint channel equalizer interference canceller advanced receiver
US7623569B2 (en) * 2004-01-14 2009-11-24 Samsung Electronics Co., Ltd. Apparatus and method for estimating interference and noise in a communication system
JP4604796B2 (ja) 2005-03-29 2011-01-05 ソニー株式会社 無線通信装置及び無線通信方法
US7675985B1 (en) * 2005-11-14 2010-03-09 Lockheed Martin Corporation Digital channelizer unit for processing multiple digital input signals
US7881412B2 (en) 2005-11-21 2011-02-01 Qualcomm Incorporated Quasi-linear interference cancellation for wireless communication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040131134A1 (en) * 2001-05-25 2004-07-08 Sano Hiroyasu Interference canceller

Also Published As

Publication number Publication date
US20070127558A1 (en) 2007-06-07
WO2007117317A2 (en) 2007-10-18
WO2007117317A3 (en) 2007-12-27
CN101371452A (zh) 2009-02-18
US8630378B2 (en) 2014-01-14
EP1966899A2 (en) 2008-09-10
JP4861430B2 (ja) 2012-01-25
KR20080071626A (ko) 2008-08-04
ATE518315T1 (de) 2011-08-15
CN101371452B (zh) 2012-05-30
JP2009518977A (ja) 2009-05-07
EP1966899B1 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101108832B1 (ko) 무선 통신에서 전력 추정 및 추적을 통한 간섭 제거
US7881412B2 (en) Quasi-linear interference cancellation for wireless communication
JP4177901B2 (ja) スペクトラム拡散雑音を低減するための方法及び装置
JP4268712B2 (ja) Ｄｓ−ｃｄｍａシステムにおいて干渉抑圧のための通信装置および方法
US6222498B1 (en) CDMA multiuser receiver featuring a combination of array antenna and multiuser cancelers
EP2162994B1 (en) Efficient method for forming and sharing impairment covariance matrix
EP1569355A2 (en) Interference cancellation in a CDMA receiver
US8781043B2 (en) Successive equalization and cancellation and successive mini multi-user detection for wireless communication
JP3024750B2 (ja) Ｄｓ−ｃｄｍａマルチユーザ干渉キャンセラ装置及びｄｓ−ｃｄｍａ通信システム
US8565287B2 (en) Method and system for per-cell interference estimation for interference suppression
EP1605601B1 (en) Interference eliminating apparatus and method
US7991041B2 (en) Iterative detection and cancellation for wireless communication
JP2002077104A (ja) スペクトル拡散受信装置
ES2367924T3 (es) Cancelación de interferencia usando estimación de potencia y seguimiento para comunicación inalámbrica.
JP2683761B2 (ja) 符号分割多重信号の受信方法及びその受信装置
KR0168708B1 (ko) 부호분할 다중신호의 수신방법 및 그 수신장치
GB2377864A (en) Interference cancellor including correlators for despreading signals and calculating the difference between correlation values and interference replicas
JP2003324367A (ja) 無線受信装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8