KR101102034B1 - 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents
반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101102034B1 KR101102034B1 KR1020040108443A KR20040108443A KR101102034B1 KR 101102034 B1 KR101102034 B1 KR 101102034B1 KR 1020040108443 A KR1020040108443 A KR 1020040108443A KR 20040108443 A KR20040108443 A KR 20040108443A KR 101102034 B1 KR101102034 B1 KR 101102034B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- storage capacitor
- electrode
- array substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 21
- 238000003860 storage Methods 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 15
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 80
- 238000002161 passivation Methods 0.000 description 30
- 239000004973 liquid crystal related substance Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 스토리지 캐패시터의 용량값 저하없이 투과영역의 개구율을 향상시킬 수 있는 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 반투과형 박막트랜지스터 어레이 기판은 게이트라인과; 상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인과; 상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터와; 상기 박막트랜지스터의 드레인전극과 적어도 한 층의 제1 절연막을 사이에 두고 중첩되어 제1 스토리지캐패시터를 형성하는 반사전극과; 상기 제1 스토리지 캐패시터와 병렬로 연결되며 상기 반사전극과 적어도 한 층의 제2 절연막을 사이에 두고 중첩되어 제2 스토리지캐패시터를 형성하는 화소전극을 구비한다.
Description
도 1은 종래 액정 표시 패널을 나타내는 사시도이다.
도 2는 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판을 나타내는 평면도이다.
도 3은 도 2에서 선"Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 4는 도 3에 도시된 박막트랜지스터 어레이 기판을 포함하는 반투과형 액정표시패널을 나타내는 단면도이다.
도 5a 내지 도 5f는 도 3에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 102 : 게이트라인
104 : 데이터라인 106 : 게이트전극
108 : 소스전극 110 : 드레인전극
112 : 게이트절연막 114 : 활성층
116 : 오믹접촉층 118,124,126 : 보호막
120 : 콘택홀 122 : 화소전극
130 : 반사전극 128 : 공급라인
132 : 투과홀 140 : 백라이트 유닛
본 발명은 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로, 특히 스토리지 캐패시터의 용량값 저하없이 투과영역의 개구율을 향상시킬 수 있는 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
이러한 액정 표시 장치는 도 1에 도시된 바와 같이 액정(52)을 사이에 두고 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(70) 및 칼러 필터 어레이 기판 (80)을 구비한다.
칼라 필터 어레이 기판(80)은 빛샘 방지를 위한 블랙 매트릭스(54)와, 칼러 구현을 위한 칼러 필터(50), 화소 전극(22)과 수직전계를 이루는 공통전극(60)과, 그들 위에 액정 배향을 위해 도포된 상부 배향막으로 구성된다.
박막 트랜지스터 어레이 기판(70)은 서로 교차되게 형성된 게이트라인(2) 및 데이터라인(4)과, 그들(2,4)의 교차부에 형성된 박막트랜지스터(30)와, 박막트랜지스터(30)와 접속된 화소 전극(22)과, 그들 위에 액정 배향을 위해 도포된 하부 배향막으로 구성된다.
이러한 액정 표시 장치는 백라이트 유닛(Back light unit)으로부터 입사된 광을 이용하여 화상을 표시하는 투과형과, 자연광과 같은 외부광을 반사시켜 화상을 표시하는 반사형으로 대별된다. 투과형은 백라이트 유닛의 전력 소모가 크고, 반사형은 외부광에 의존함에 따라 어두운 환경에서는 화상을 표시할 수 없는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 백라이트 유닛을 이용하는 투과 모드와 외부광을 이용하는 반사 모드가 선택 가능한 반투과형 액정 표시 장치가 대두되고 있다. 반투과형 액정 표시 장치는 외부광이 충분하면 반사 모드로, 불충분하면 백라이트 유닛을 이용한 투과 모드로 동작하게 되므로 투과형 보다 소비 전력을 줄일 수 있으면서 반사형과 달리 외부광 제약을 받지 않게 된다.
이러한 반투과형 액정 표시 장치는 화소 전극(22)에 충전된 비디오 신호가 안정적으로 유지되게 하기 위해 스토리지 캐패시터(Cst)를 구비한다. 스토리지 캐 패시터(Cst)는 화소영역을 가로지르도록 형성되는 스토리지 라인과, 화소 전극과 콘택홀을 통해 접속되는 스토리지 전극이 게이트절연막, 활성층 및 오믹접촉층을 사이에 두고 중첩되어 형성된다. 여기서, 콘택홀은 유기막, 제1 및 제2 보호막을 관통하여 스토리지 전극을 노출시킨다.
종래 스토리지 캐패시터(Cst)는 그 용량값을 확보하기 위해 용량값에 비례하는 스토리지라인의 면적을 증가시킨다. 이 경우, 스토리지라인이 각 화소영역에서 차지하는 면적만큼 투과영역의 개구율이 줄어드는 문제점이 있다.
따라서, 본 발명의 목적은 스토리지 캐패시터의 용량값 저하없이 투과영역의 개구율을 향상시킬 수 있는 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판은 게이트라인과; 상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인과; 상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터와; 상기 박막트랜지스터의 드레인전극과 적어도 한 층의 제1 절연막을 사이에 두고 중첩되어 제1 스토리지캐패시터를 형성하는 반사전극과; 상기 화소영역에 상기 박막트랜지스터와 접속됨과 아울러 상기 반사전극과 적 어도 한 층의 제2 절연막을 사이에 두고 중첩되어 제2 스토리지캐패시터를 형성하는 화소전극을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트라인을 형성하는 단계와; 상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인을 형성하는 단계와; 상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터의 드레인전극과 적어도 한 층의 제1 절연막을 사이에 두고 중첩되어 제1 스토리지캐패시터를 이루는 반사전극을 형성하는 단계와; 상기 화소영역에 상기 박막트랜지스터와 접속됨과 아울러 상기 반사전극과 적어도 한 층의 제2 절연막을 사이에 두고 중첩되어 제2 스토리지캐패시터를 이루는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 5f를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2는 본 발명에 따른 반투과형 액정 표시 패널의 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 3은 도 2에서 선"Ⅱ-Ⅱ'"를 따라 절단한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 반투과형 액정 표시 패널의 박막트랜지스터 어레이 기판은 게이트 라인(102) 및 데이터 라인(104)과 접속된 박막트 랜지스터와, 박막트랜지스터와 접속되며 화소영역에 형성된 화소전극(122)과, 화소영역의 반사영역에 형성된 반사전극(130)을 구비한다.
박막트랜지스터는 게이트라인(102)으로부터의 게이트신호에 응답하여 데이터라인(104)으로부터의 데이터신호를 선택적으로 화소전극(122)에 공급한다. 이를 위해, 박막트랜지스터는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)에 포함된 소스 전극(108), 제1 내지 제3 보호막(118,124,126)을 관통하는 콘택홀(120)을 통해 화소전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.
화소전극(122)은 데이터라인(104)과 게이트라인(102)의 교차로 마련된 화소영역에 위치하며 투과율이 높은 투명전도성물질로 이루어진다. 화소전극(122)은 하부기판(101) 전면에 도포되는 제3 보호막(126) 위에 형성되며, 제1 내지 제3 보호막(118,124,126)에 형성된 콘택홀(120)을 통해 드레인전극(110)과 전기적으로 접속된다. 화소전극(122)은 박막트랜지스터를 통해 공급된 데이터 신호에 의해 공통전극(도시하지 않음)과 전위차를 발생시킨다. 이 전위차에 의해 액정이 회전하게 되며 반사영역과 투과영역 각각의 액정의 회전 정도에 따라서 광투과량이 결정된다.
반사전극(130)은 칼라 필터 기판(도시하지 않음)을 통해 입사되는 외부광을 칼라필터 기판 쪽으로 반사시킨다. 이 반사전극(130)은 그 하부에 엠보싱 표면을 갖도록 형성된 제1 보호막(118)을 따라 엠보싱 형상을 갖게 됨으로써 산란효과로 반사효율이 증대된다. 이러한 반사전극(130)이 형성된 영역은 각 화소영역 중 반사영역이 되며, 반사전극(130)이 형성되지 않은 영역은 각 화소영역 중 투과영역이 된다.
이 반사영역과 투과영역에서 액정층을 경유하는 광 경로의 길이가 동일하도록 투과영역에 제1 내지 제3 보호막(118,124,126)을 관통하는 투과홀(132)이 형성된다. 이 결과, 반사영역으로 입사된 반사광(RL)은 도 4에 도시된 바와 같이 액정층을 경유하여 반사전극(130)에서 반사되어 액정층을 경유하여 외부로 방출된다. 그리고, 투과영역으로 입사된 백라이트 유닛(140)의 투과광(TL)은 액정층을 투과하여 외부로 방출된다. 이에 따라서, 반사영역과 투과영역에서의 광 경로의 길이가 동일하므로 액정표시장치의 반사모드와 투과모드의 투과효율이 같아진다. 상기 제1 및 제2 보호막(118,124) 중 적어도 하나의 층으로 형성될 수도 있다.
그리고, 본 발명에 따른 박막트랜지스터 어레이 기판은 화소전극(122)에 충전된 비디오 신호가 안정적으로 유지되게 하기 위해 스토리지 캐패시터(Cst)를 더 구비한다. 스토리지 캐패시터(Cst)는 제1 스토리지 상부 전극 역할을 하는 반사전극(130)과, 제1 스토리지 하부 전극 역할을 하며 화소전극(122)과 콘택홀(120)을 통해 접속되는 드레인전극(110)이 제1 및 제2 보호막(118,124)을 사이에 두고 중첩되어 형성되는 제1 스토리지캐패시터(Cst1)를 구비한다. 또한, 스토리지 캐패시터(Cst)는 제2 스토리지 상부 전극 역할을 하는 화소전극(122)과, 제2 스토리지 하부 전극 역할을 하는 반사전극(130)이 제3 보호막(126)을 사이에 두고 중첩되어 형성 되는 제2 스토리지캐패시터(Cst2)를 구비한다. 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)의 반사전극(130)은 각 화소영역의 반사전극(130)끼리 공급라인(128)을 통해 연결되며, 그 반사전극(130)에는 공급라인(128)을 통해 기준전압, 예를 들어 공통전압(VCOM) 또는 기저전압(GND)이 공급된다. 여기서, 공급라인(128)은 도 2에 도시된 바와 같이 게이트라인(102) 및 데이터라인(104) 중 적어도 어느 하나와 나란하게 형성된다.
이와 같이, 본 발명에 따른 박막트랜지스터 어레이 기판의 제1 및 제2 스토리지캐패시터(Cst1,Cst2)는 병렬로 연결되어 종래 박막트랜지스터 어레이 기판의 스토리지캐패시터에 비해 용량값이 커진다. 또한, 본 발명에 따른 박막트랜지스터 어레이 기판의 제2 스토리지 캐패시터는 두 전극 간의 거리가 종래 스토리지캐패시터의 두 전극 간의 거리보다 가까워져 종래보다 스토리지 캐패시터 용량값이 커진다. 이 경우, 본 발명에 따른 스토리지캐패시터 용량값이 종래 스토리지 캐패시터의 용량값과 동일해지면, 반사전극(130)의 면적을 종래보다 줄일 수 있어 투과영역의 개구율이 향상된다.
도 5a 내지 도 5f는 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 5a를 참조하면, 하부기판(101) 상에 게이트라인(102) 및 게이트전극(106)을 포함하는 제1 도전패턴군이 형성된다.
하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 게이트금속층이 형성된다. 이 게이트금속층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 게이 트라인(102) 및 게이트전극(106)을 포함하는 제1 도전패턴군이 형성된다. 게이트금속층으로는 Al, Mo, Cr, Cu, Al합금, Mo합금, Cr합금, Cu합금 등 금속의 단일층 또는 다중층 구조가 이용된다.
도 5b를 참조하면, 제1 도전패턴군이 형성된 하부기판(101) 상에 게이트절연막(112)이 형성되고, 그 위에 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴과; 데이터라인(104), 소스전극(108), 및 드레인전극(110)을 포함하는 제2 도전패턴군이 형성된다.
제1 도전패턴군이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(112), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 게이트 절연막(112)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Al, Mo, Cr, Al합금, Mo합금, Cr합금, Cu합금 등 금속의 단일층 또는 이중층 구조가 이용된다.
그리고, 소스/드레인 금속층 위에 채널부가 다른 소스/드레인패턴부보다 낮은 높이를 가지는 포토레지스트패턴이 형성된다. 이 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(108), 그 소스 전극(108)과 일체화된 드레인 전극(110)을 포함하는 제2 도전패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층 (116)과 활성층(114)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 패턴 및 오믹 접촉층(116)이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출되고 소스 전극(108)과 드레인 전극(110)은 분리된다.
이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 5c를 참조하면, 제2 도전패턴군이 형성된 게이트 절연막(112) 상에 오픈홀(160)과 투과홀(132)을 갖으며 엠보싱 형상의 표면을 갖는 제1 보호막(118)이 형성된다.
제2 도전패턴군이 형성된 게이트 절연막(112) 상에 제1 보호막(118)이 형성된다. 제1 보호막(118)으로는 아크릴 등과 같은 감광성 유기 물질이 이용된다. 이 제1 보호막(118)이 포토리소그래피공정으로 패터닝됨으로써 제1 보호막(118)을 관통하는 오픈홀(160)과 투과홀(132)이 형성된다. 이 때, 제1 보호막(118)을 형성하기 위한 마스크는 오픈홀과 투과홀과 대응하는 투과부를 제외한 나머지 부분이 차단부와 회절 노광부가 반복되는 구조를 가진다. 이에 따라, 제1 보호막(118)은 단차를 가지는 차단영역(돌출부) 및 회절 노광 영역(홈부)이 반복되는 구조로 패터닝된다. 이어서, 돌출부 및 홈부가 반복된 제1 보호막(118)을 소성함으로써 제1 보호막(118)의 표면이 엠보싱 형상을 갖게 된다.
도 5d를 참조하면, 엠보싱 형상을 갖는 제1 보호막(118) 위에 제2 보호막 (124)이 형성되고, 그 위에 반사 전극(130) 및 공급라인(128)을 포함하는 제3 도전 패턴군이 형성된다.
엠보싱 표면을 갖는 제1 보호막(118) 위에 제2 보호막(124) 및 반사 금속층이 엠보싱 형상을 유지하며 적층된다. 제2 보호막(124)으로는 게이트절연막(112)과 같은 무기 절연 물질이, 반사 금속층으로는 Al,lNd 등과 같이 반사율이 높은 금속이 이용된다. 상기 제2 보호막(124)은 형성되지 않을 수도 있다.
이어서, 반사 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 반사전극(130), 그 반사전극(130)을 각 화소영역마다 연결하기 위한 공급라인(128)이 형성된다.
도 5e를 참조하면, 제3 도전패턴군을 덮는 제3 보호막(126)이 형성되고, 제2 및 제3 보호막(124,126)을 관통하는 콘택홀(132)이 형성된다.
제3 도전패턴군이 형성된 기판(101) 상에 제3 보호막(126)이 형성되고 포토리소그래피공정과 식각공정으로 제2 및 제3 보호막(124,126)을 관통하는 콘택홀(120)이 형성된다. 이 콘택홀(120)은 드레인전극(110)을 노출시킨다. 제3 보호막(126)으로는 제2 보호막(124)과 같이 무기 절연 물질이 이용된다.
도 5f를 참조하면, 제3 보호막(126) 상에 화소 전극(122)을 포함하는 제4 도전 패턴군이 형성된다.
제3 보호막(126) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층이 형성되고, 그 투명 도전층이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 각 화소 영역에 화소 전극(122)이 형성된다. 화소 전극(122)은 콘택홀(120)을 통해 드레인 전극(110)과 접속된다. 투명 도전층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등이 이용된다.
상술한 바와 같이, 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법은 적어도 한 층의 절연막을 사이에 두고 중첩되는 화소전극과 반사전극으로 이루어진 스토리지캐패시터를 구비한다. 이 스토리지캐패시터의 용량값은 종래 드레인전극과 게이트절연막 및 반도체패턴을 사이에 두고 중첩되는 스토리지라인으로 이루어진 스토리지캐패시터에 비해 두 전극 간의 거리가 가까워져 종래 스토리지캐패시터의 용량값에 비해 증가한다. 또한, 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법은 스토리지캐패시터와 병렬로 연결됨과 아울러 반사전극과 적어도 한 층의 절연막을 사이에 두고 중첩되는 드레인전극으로 이루어진 보조스토리지캐패시터를 더 구비한다. 병렬로 연결된 스토리지캐패시터와 보조 스토리지캐패시터에 의해 종래 박막트랜지스터 어레이 기판의 스토리지캐패시터에 비해 용량값이 커진다. 이 경우, 본 발명에 따른 스토리지캐패시터 용량값이 종래 스토리지 캐패시터의 용량값과 동일해지면, 반사전극의 면적을 종래보다 줄일 수 있어 투과영역의 개구율이 향상된다. 또한, 투과영역 중심의 제품들이 바뀌어지고 있는 반투과 시장에서 투과영역을 기존 대비 면적을 증가시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (9)
- 게이트라인과;상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인과;상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터와;상기 박막트랜지스터의 드레인전극과 한 층 또는 복층의 제1 절연막을 사이에 두고 중첩되어 제1 스토리지캐패시터를 형성하는 반사전극과;상기 제1 스토리지 캐패시터와 병렬로 연결되며 상기 반사전극과 한 층 또는 복층의 제2 절연막을 사이에 두고 중첩되어 제2 스토리지캐패시터를 형성하는 화소전극을 구비하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 각 화소영역에 형성된 상기 반사전극을 서로 연결하기 위한 공급라인을 추가로 구비하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판.
- 제 2 항에 있어서,상기 공급라인을 통해 상기 반사전극에는 공통전압이 공급되는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판.
- 제 2 항에 있어서,상기 공급라인은 상기 게이트라인 및 데이터 라인 중 어느 하나와 나란하게 형성되는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 한 층 또는 복층의 제1 절연막은상기 박막트랜지스터를 덮도록 형성되며 엠보싱 표면을 가지는 유기막을 포함하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판.
- 게이트라인을 형성하는 단계와;상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인을 형성하는 단계와;상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터를 형성하는 단계와;상기 박막트랜지스터의 드레인전극과 한 층 또는 복층의 제1 절연막을 사이에 두고 중첩되어 제1 스토리지캐패시터를 이루는 반사전극을 형성하는 단계와;상기 제1 스토리지캐패시터와 병렬로 연결됨과 아울러 상기 반사전극과 한 층 또는 복층의 제2 절연막을 사이에 두고 중첩되어 제2 스토리지캐패시터를 이루는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 각 화소영역에 형성된 상기 반사전극을 서로 연결하며 공통전압을 공급하는 공급라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 공급라인을 형성하는 단계는상기 게이트라인 및 데이터 라인 중 어느 하나와 나란하게 상기 공급라인을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 한 층 또는 복층의 제1 절연막은상기 박막트랜지스터를 덮도록 형성되며 엠보싱 표면을 가지는 유기막을 포함하는 것을 특징으로 하는 반투과형 박막트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108443A KR101102034B1 (ko) | 2004-12-18 | 2004-12-18 | 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108443A KR101102034B1 (ko) | 2004-12-18 | 2004-12-18 | 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060069766A KR20060069766A (ko) | 2006-06-22 |
| KR101102034B1 true KR101102034B1 (ko) | 2012-01-04 |
Family
ID=37163684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040108443A KR101102034B1 (ko) | 2004-12-18 | 2004-12-18 | 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101102034B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101481690B1 (ko) | 2008-07-23 | 2015-01-12 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 |
| CN105487315A (zh) * | 2016-01-19 | 2016-04-13 | 武汉华星光电技术有限公司 | Tft阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040055394A (ko) * | 2002-12-21 | 2004-06-26 | 삼성전자주식회사 | 액정표시장치 |
| KR20040089221A (ko) * | 2003-04-11 | 2004-10-21 | 삼성전자주식회사 | 반사-투과형 다결정실리콘 액정 표시 장치 및 그 제조 방법 |
-
2004
- 2004-12-18 KR KR1020040108443A patent/KR101102034B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040055394A (ko) * | 2002-12-21 | 2004-06-26 | 삼성전자주식회사 | 액정표시장치 |
| KR20040089221A (ko) * | 2003-04-11 | 2004-10-21 | 삼성전자주식회사 | 반사-투과형 다결정실리콘 액정 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060069766A (ko) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4142672B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5124657B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7403245B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3923501B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3923500B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4439448B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20060138429A1 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101127817B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법 | |
| KR101037085B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101102034B1 (ko) | 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101603224B1 (ko) | 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20110030209A (ko) | 반사투과형 액정표시장치 | |
| KR101296898B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101107243B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101147830B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20070072116A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070072115A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070103565A (ko) | 반투과형 액정표시장치 및 그 제조방법 | |
| KR20080058961A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20090126072A (ko) | 반투과형 액정 표시 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 9 |