KR101098017B1 - 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막 - Google Patents

적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막 Download PDF

Info

Publication number
KR101098017B1
KR101098017B1 KR1020100014536A KR20100014536A KR101098017B1 KR 101098017 B1 KR101098017 B1 KR 101098017B1 KR 1020100014536 A KR1020100014536 A KR 1020100014536A KR 20100014536 A KR20100014536 A KR 20100014536A KR 101098017 B1 KR101098017 B1 KR 101098017B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic
template
thick film
piezoelectric
Prior art date
Application number
KR1020100014536A
Other languages
English (en)
Other versions
KR20110094852A (ko
Inventor
정순종
김민수
송재성
김인성
이대수
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020100014536A priority Critical patent/KR101098017B1/ko
Publication of KR20110094852A publication Critical patent/KR20110094852A/ko
Application granted granted Critical
Publication of KR101098017B1 publication Critical patent/KR101098017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

본 발명은 적층형 압전 액츄에이터용 후막에 관한 것으로서, 전극이 코팅된 기판 위에 판상 형태의 템플릿 세라믹층을 증착하고, 그 상층에 압전 세라믹 모조성층을 증착한 후, 그 상층에 다시 템플릿 세라믹층을 증착하여 고온소결하여 제작되는 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막을 기술적 요지로 한다. 이에 의해 판상 형태의 템플릿 세라믹층 사이에 형성되는 상기 압전 세라믹 모조성층은 고온 소결 과정 중에 상기 템플릿 세라믹층의 판상 형태에 대응되어 평행하게 결정 배향되어 형성되며, 상기 압전 세라믹 모조성층 상층부의 템플릿 세라믹층은 압전 세라믹 모조성층 성분 중의 휘발성 성분의 휘발을 방지하게 되어 보다 치밀한 미세구조를 갖도록 함으로써, 저전압 구동을 위한 성능이 우수한 적층형 압전 액츄에이터용 후막을 제공할 수 있는 이점이 있다.

Description

적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막{manufacturing method of tape for multilayered piezoelectric actuators and tape for multilayered piezoelectric actuators thereby}
본 발명은 적층형 압전 액츄에이터용 후막에 관한 것으로서, 템플릿 세라믹층 사이에 압전 세라믹 모조성층을 형성하여 고온소결함으로써 결정 배향성을 향상시키고, 보다 치밀한 미세구조를 갖도록 하여 성능을 향상시킨 적층형 압전 액츄에이터용 후막의 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막에 관한 것이다.
압전소재를 액추에이터로 사용하기 위해서는 필연적으로 전기적, 기계적 안정성이 유지되면서 높은 압전 특성도 요구된다.
이러한 액추에이터의 구동 전압을 낮추기 위해 사용되는 후막테이프의 경우 저전압화를 위하여 20~50㎛ 두께까지 개발되고 있으며, 900~1100℃의 온도에서 직접 소성이 가능한 조성이 개발되었다. 그리고, NEC-Tokin사는 5V에서 구현되는 0.3x0.3x1.2mm 크기의 압전 적층 액추에이터를 개발하였으며, 향후 초소형 가전제품에서 종래의 DC-DC 컨버터없이 외부 2차 전지 전원(3.3V, 5V)으로 직접 구동이 가능하리라고 예상된다.
한편, 적층 구조의 소자에서 저전압 구동을 위해서는 후막테이프의 두께가 점차로 얇아져야 하나, 이러한 경우 출력 전압이 감소하게 된다. 그러므로 후막테이프를 되도록 얇게 제조하면서 동시에 밀도가 감소되지 않게 하는 기술개발이 필요하다.
기존의 테이프 캐스팅 방법으로는 후막테이프를 10㎛ 이하로 제조하는 것은 어렵다. 그러므로 두께가 얇고 치밀한 후막테이프 제작을 위해서는 기존의 테이프 캐스팅법의 개량과 더불어 새로운 극막형 치밀 미세 구조를 가지는 후막 제조 신 공정이 요구되고 있다.
여러 새로운 방식이 제안되고 있으며, 이 중 전기영동 증착법(Electrophoretic Deposition, EPD)(대한민국 특허청 공개특허공보 10-2009-0126372호)이 가장 쉽고 여러 두께(1nm~100㎛)의 형상 제작이 가능한 방법이다. EPD는 서스팬션(suspension)의 하전 입자가 전기장 하에서 충전의 형태로 전극 위에 증착되는 방법으로, 전극(AgPd 또는 PT)이 코팅되어 있는 알루미나 기판 위에 압전 모조성 분말을 EPD로 증착시켜서 0.1~100㎛의 세라믹 후막을 제작하고, 이를 열처리하여 소결하여 제작하게 된다. 이 방법은 빠르고 대량 생산에 적합하며, 여러 복잡한 형상의 전극에서도 사용가능하다.
그러나, 상기의 제조방법은 세라믹이 소결될 때 기판과의 수축률 차이 때문에 기판과 세라믹 사이에서 균열이 발생될 수 있으며, 이에 따라 세라믹 벌크 성능이 나빠지게 된다. 또한, 소결 공정 중에 휘발성이 강한 성분이 쉽게 대기 중으로 날라가게 되며, 성능을 저하시키는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 템플릿 세라믹층 사이에 압전 세라믹 모조성층을 형성하여 고온소결함으로써 결정 배향성을 향상시키고, 보다 치밀한 미세구조를 갖도록 하여 성능을 향상시킨 적층형 압전 액츄에이터용 후막의 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 전극이 코팅된 기판 위에 판상 형태의 템플릿 세라믹층을 증착하고, 그 상층에 압전 세라믹 모조성층을 증착한 후, 그 상층에 다시 템플릿 세라믹층을 증착하여 고온소결하여 제작되는 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막을 기술적 요지로 한다.
또한, 상기 템플릿 세라믹층/압전 세라믹 모조성층/템플릿 세라믹층 구조를 기판 상층에 반복적으로 적층형성하는 것이 바람직하다.
또한, 상기 기판은 알루미나(Al2O3)를 사용하고, 상기 압전 세라믹 모조성층은, PMNZT 또는 BNKLT-BT로 이루어지며, 전기영동 증착법에 의해 형성되는 것이 바람직하다.
또한, 상기 압전 세라믹 모조성층은, 상기 템플릿 세라믹층에 대응되어 결정배향되어 형성되는 것이 바람직하다.
삭제
상기 과제 해결 수단에 의해 본 발명은, 판상 형태의 템플릿 세라믹층 사이에 형성되는 상기 압전 세라믹 모조성층은 고온 소결 과정 중에 상기 템플릿 세라믹층의 판상 형태에 대응되어 평행하게 결정 배향되어 형성되며, 상기 압전 세라믹 모조성층 상층부의 템플릿 세라믹층은 압전 세라믹 모조성층 성분 중의 휘발성 성분의 휘발을 방지하게 되어 보다 치밀한 미세구조를 갖도록 함으로써, 저전압 구동을 위한 성능이 우수한 적층형 압전 액츄에이터용 후막을 제공할 수 있는 효과가 있다.
도 1 - 본 발명에 따른 적층형 압전 액츄에이터용 후막의 제조방법에 대한 모식도.
도 2 - 본 발명의 다른 실시예에 따른 적층형 압전 액츄에이터용 후막의 제조방법에 대한 모식도.
도 3 - 본 발명의 비교예에 대한 실험 데이타를 나타낸 것으로, 도 3(a)는 열처리 과정 중에 휘발성 성분이 날아가는 모습을 도식화한 것, 도 3(b)는 이에 대한 표면 사진을 나타낸 도.
도 4 - 본 발명의 실시예 1에 따른 모식도(a)와, 단면 사진(b), 이에 대한 XRD 데이타(c)를 나타낸 도.
도 5 - 본 발명의 실시예 2에 따른 모식도(a)와, 단면 사진(b)을 나타낸 도.
도 6 - 본 발명의 실시예 2에 따라 제조된 후막의 결정 배향도를 나타낸 도.
도 7 - 상기 비교예 및 실시예 2에 따른 강유전 특성을 측정한 도.
도 8 - 상기 비교예 및 실시예 2에 대한 여러가지 특성을 측정한 도.
본 발명은 적층형 압전 액츄에이터용 후막에 관한 것으로서, 압전 세라믹 모조성층(40)의 결정 배향성을 향상시키고, 고온의 열처리 소결 과정 중에 압전 세라믹 모조성층(40) 중에 존재하는 휘발성 성분의 증발을 방지하기 위해 압전 세라믹 모조성층(40) 상하층에 판상의 템플릿을 형성하여 치밀 미세구조를 가지는 후막을 제조하여 적층형 압전 액츄에이터의 성능을 보다 향상시키기 위한 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 적층형 압전 액츄에이터용 후막의 제조방법에 대한 모식도이고, 도 2는 본 발명의 다른 실시예에 따른 적층형 압전 액츄에이터용 후막의 제조방법에 대한 모식도이다.
도 1에 도시된 바와 같이 본 발명에 따른 적층형 압전 액츄에이터용 후막은, 전극(20)이 코팅된 기판(10) 위에 판상 형태의 템플릿 세라믹층(30)을 증착하고, 그 상층에 압전 세라믹 모조성층(40)을 증착한 후, 그 상층에 다시 템플릿 세라믹층(30)을 증착하여 고온에서 열처리 또는 고온소결하여 제작되게 된다. 이렇게 제작된 후막이 두께는 0.1~100㎛로 사용 목적에 따라 다양한 두께로의 형성이 가능하다.
상기 기판(10)은 열전도율 및 가공성이 우수하고, 어느 정도 취성이 있는 알루미나(Al2O3)를 사용하며, 상기 기판(10) 상층에는 전극(20)으로 AgPd 또는 Pt 등이 코팅되어 있다. 그리고, 상기 템플릿 세라믹층(30)은 고온 소결 온도에서도 안정한 물질인 SrTiO3을 재료로 사용하며, 압전 세라믹 모조성층(40)은 모조성인 PMNZT 또는 BNKLT-BT 재료를 사용한다.
한편, 상기 압전 세라믹 모조성층(40)은 전기영동 증착법에 의해 증착형성하는 것으로, 압전 모조성 분말이 콜로이드 상태로 용해되어 있는 서스펜션(suspension) 내에 상기 기판(10)을 작업전극으로 침지하여 하전 입자가 전극 위에 증착되는 방법으로, 이는 공지된 방법으로 상세한 기술은 생략하고자 한다.
이와 같이 판상 형태의 템플릿 세라믹층(30) 사이에 형성되는 상기 압전 세라믹 모조성층(40)은 하층부의 템플릿 세라믹층(30)에 의해 고온 소결 과정 중에 기판(10)과의 수축률 차이 때문에 발생되는 균열이 방지되면서, 상기 템플릿 세라믹층(30)의 판상 형태에 대응되어 평행하게 결정 배향되어 형성되며, 상기 압전 세라믹 모조성층(40) 상층부의 템플릿 세라믹층(30)은 압전 세라믹 모조성층(40) 성분 중의 휘발성 성분의 휘발을 방지하게 되는 것이다.
삭제
또한, 도 2와 같이 상기의 기판(10) 상층에 형성되는 템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30) 구조는 반복적으로 적층형성하여 템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30)....과 같은 샌드위치형 구조로의 제작이 가능하며, 이는 배향 성장이 가능한 두께로 성장하기 위해서는 어느 정도 두꺼운 막이 필요하며, 사용 목적에 따라 이러한 구조를 다수개 형성하여 두께를 제어하여 후막을 형성할 수도 있다.
이하에서는 본 발명의 일실시예에 따라 제조된 적층형 압전 액츄에이터용 후막과 일반적인 적층형 압전 액츄에이터용 후막의 물성을 비교하여 나타내고자 한다.
<비교예>
압전 세라믹 모조성층 : (BiNaK)TiO3
판상 형태의 템플릿 세라믹층 : SrTiO3(소결 온도에서도 안정한 물질)
전극(AgPd)(20)이 코팅된 알루미나 기판(10) 위에 압전 모조성 분말을 전기영동 증착법으로 증착하여 압전 세라믹 모조성층(40)을 형성하여 후막을 제작한다. 상기 후막을 열처리를 이용하여 소결하며, 이때의 열처리 조건은 1080℃이다. 이에 의해 제조된 압전 세라믹 모조성층(40)은 상기 열처리 소결 공정 중에서 압전 세라믹 모조성층(40) 성분 중에 Bi, Na, K 등과 같이 휘발성이 강한 원소들은 증발하게 되어, 압전 후막에서 원하지 않는 미세구조와 결정상이 나타내게 되는 원인이 된다.
도 3은 상기 비교예에 대한 실험 데이타를 나타낸 것으로, 도 3(a)는 열처리 과정 중에 휘발성 성분이 날아가는 모습을 도식화한 것이고, 도 3(b)는 이에 대한 표면 사진으로 용융된 면들이 보이며 전형적인 결정 입도가 보이지 않는다. 또한, 도 3(c)는 이에 대한 XRD 데이타로 원하지 않는 결정상 구조가 발견되었으며, 이는 증발이 용이한 Bi, Na가 증발되었기 때문이다.
<실시예 1>
압전 세라믹 모조성층 : (BiNaK)TiO3
판상 형태의 템플릿 세라믹층 : SrTiO3
전극(AgPd)(20)이 코팅된 알루미나 기판(10) 위에 템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30)을 제작한 것이다.
도 4는 상기 실시예 1에 따른 모식도(a)와, 단면 사진(b), 이에 대한 XRD 데이타(c)를 나타낸 것으로, 왼쪽 것은 1080℃에서 열처리한 것이고, 오른쪽 것은 1170℃에서 열처리한 것이다. 도시된 바와 같이 전형적인 결정입도를 보여주고 있으며, 1080℃에서 열처리한 것은 아직 결정 배향 성장이 일어나기 전의 모습이고, 1170℃에서 열처리하여 결정 배향이 되어서 결정이 옆 방향을 향하는 것을 관찰할 수 있었다. 또한 XRD 데이타에서도 전형적인 압전 결정상인 페로브스카이트 구조를 나타내었다.
<실시예 2>
압전 세라믹 모조성층 : (BiNaK)TiO3
판상 형태의 템플릿 세라믹층 : SrTiO3
전극(AgPd)(20)이 코팅된 알루미나 기판(10) 위에 템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30)/압전 세라믹 모조층/템플릿 세라믹층(30)을 제작한다. 상기 실시예 1과 동일한 방법으로 압전 세라믹 모조층 및 템플릿 세라믹층(30)은 형성된다.
도 5는 상기 실시예 2에 따른 모식도(a)와, 단면 사진(b)을 나타낸 것으로, 왼쪽 것은 1080℃에서 열처리한 것이고, 오른쪽 것은 1170℃에서 열처리한 것이다. 도시된 바와 같이 전형적인 결정입도를 보여주고 있으며, 1080℃에서 열처리한 것은 아직 결정 배향 성장이 일어나기 전의 모습이고, 1170℃에서 열처리하여 결정 배향이 되어서 결정이 옆 방향을 향하는 것을 관찰할 수 있었다.
도 6은 상기 실시예 2에 따른 후막을 1170℃에서 12시간 열처리하여서 성장시킨 경우의 결정 배향도를 나타낸 것으로서, 1170℃에서 12시간 열처리한 경우에 결정 배향도가 [001] 방향으로 60~70% 배향된 것을 알 수 있었다(100%인 경우는 단경정인 경우이다). 즉, 이러한 방법으로 열처리하면 효과적으로 결정 배향이 가능함을 확인할 수 있었다.
도 7은 상기 비교예 및 실시예 2에 따라 결정 배향되지 않은 후막과 결정 배향된 후막에 대한 강유전 특성을 측정한 것으로, 도시된 바와 같이 본 발명에 따른 실시예에 따라 제조된 결정 배향된 후막이 훨씬 높은 값을 나타냄을 알 수 있었다.
도 8은 상기 비교예 및 실시예 2에 대한 여러가지 특성을 측정한 것으로, 결정 배향된 후막이 일반 후막보다 유전율(T33)도 높았고, 압전 상수인 d31도 우수하였으며, 전기기계결합계수 k31도 우수하였다. 표에 나타난 다른 특성에 대한 설명 추가 바랍니다. 필요치 않으면 표에서 삭제해도 됩니다.
이와 같이, 판상 형태의 템플릿 세라믹층(30) 사이에 형성되는 상기 압전 세라믹 모조성층(40)은 고온 소결 과정 중에 상기 템플릿 세라믹층(30)의 판상 형태에 대응되어 평행하게 결정 배향되어 형성되며, 상기 압전 세라믹 모조성층(40) 상층부의 템플릿 세라믹층(30)은 압전 세라믹 모조성층(40) 성분 중의 휘발성 성분의 휘발을 방지하게 되어 보다 치밀한 미세구조를 가짐으로써, 저전압 구동을 위한 성능이 우수한 적층형 압전 액츄에이터용 후막을 제공할 수 있게 된다.
10 : 기판 20 : 전극
30 : 템플릿 세라믹층 40 : 압전 모조성 세라믹층

Claims (8)

  1. 전극(20)이 코팅된 기판(10) 위에 판상 형태의 템플릿 세라믹층(30)을 증착하고, 그 상층에 압전 세라믹 모조성층(40)을 증착한 후, 그 상층에 다시 템플릿 세라믹층(30)을 증착하여 고온소결하여 제작되되,
    상기 기판 위에 판상 형태로 형성된 템플렛 세라믹층(30)은 압전 세라믹 모조성층(40)의 고온 소결 과정 중에 기판(10)과의 수축률 차이 때문에 발생 되는 균열을 방지시키고,
    상기 압전 세라믹 모조성층(40)의 상면에 형성된 템플릿 세라믹층(30)은 상기 압전 세라믹 모조성층(40) 성분 중의 휘발성 성분의 휘발을 방지시키게 됨을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  2. 제 1항에 있어서, 상기 템플릿 세라믹층(30)/압전 세라믹 모조성층(40)/템플릿 세라믹층(30) 구조를 기판(10) 상층에 반복적으로 적층형성하는 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  3. 제 1항에 있어서, 상기 기판(10)은 알루미나(Al2O3)인 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  4. 제 1항에 있어서, 상기 압전 세라믹 모조성층(40)은, PMNZT 또는 BNKLT-BT로 이루어진 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  5. 제 1항에 있어서, 상기 압전 세라믹 모조성층(40)은, 전기영동 증착법에 의해 형성되는 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 압전 세라믹 모조성층(40)은, 상기 템플릿 세라믹층(30)에 대응되어 결정배향되는 것을 특징으로 하는 적층형 압전 액츄에이터용 후막 제조방법.
  8. 제 1항 내지 제 5항, 제7 항 중 어느 한 항의 제조방법에 의해 제조됨을 특징으로 하는 적층형 압전 액츄에이터용 후막.
KR1020100014536A 2010-02-18 2010-02-18 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막 KR101098017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100014536A KR101098017B1 (ko) 2010-02-18 2010-02-18 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100014536A KR101098017B1 (ko) 2010-02-18 2010-02-18 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막

Publications (2)

Publication Number Publication Date
KR20110094852A KR20110094852A (ko) 2011-08-24
KR101098017B1 true KR101098017B1 (ko) 2011-12-22

Family

ID=44930793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100014536A KR101098017B1 (ko) 2010-02-18 2010-02-18 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막

Country Status (1)

Country Link
KR (1) KR101098017B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287918A (ja) * 2006-04-17 2007-11-01 Seiko Epson Corp 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ、ならびに圧電体積層体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287918A (ja) * 2006-04-17 2007-11-01 Seiko Epson Corp 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ、ならびに圧電体積層体の製造方法

Also Published As

Publication number Publication date
KR20110094852A (ko) 2011-08-24

Similar Documents

Publication Publication Date Title
Balaraman et al. Inorganic dielectric materials for energy storage applications: a review
JP6044719B2 (ja) 圧電薄膜素子及びその製造方法
Kimura et al. Lead zirconate titanate-based piezoceramics
Li et al. Effects of Nb, Mn doping on the structure, piezoelectric, and dielectric Properties of 0.8 Pb (Sn 0.46 Ti 0.54) O 3–0.2 Pb (Mg 1/3 Nb 2/3) O 3 piezoelectric ceramics
JP2011181764A (ja) 圧電体素子及びその製造方法
JP5718910B2 (ja) 圧電素子
US20210184100A1 (en) Electret
JP2010269983A (ja) 圧電磁器組成物及び圧電素子
CN107235724B (zh) 压电陶瓷溅射靶材、无铅压电薄膜以及压电薄膜元件
JP2010537937A (ja) セラミック材料、セラミック材料を製造する方法、および、セラミック材料を含むエレクトロセラミック構成要素
TW202235704A (zh) 積層結構體及其製造方法
WO2017203211A1 (en) Temperature stable lead-free piezoelectric/electrostrictive materials with enhanced fatigue resistance
Safari et al. Ferroelectric ceramics and composites for piezoelectric transducer applications
Jayakrishnan et al. Recent Development of Lead-free Relaxor Ferroelectric and Antiferroelectric Thin Films as Energy Storage Dielectric Capacitors
Zhang et al. Improved Curie temperature, electromechanical properties and thermal stability in ZnO-modified 0.68 Pb (Mg1/3Nb2/3) O3-0.32 PbTiO3 ceramics with coexisting monoclinic and tetragonal phases
JPWO2004057683A1 (ja) 圧電変換シート
JP2006295142A (ja) 圧電素子
KR101098017B1 (ko) 적층형 압전 액츄에이터용 후막 제조방법 및 이에 의해 제조된 적층형 압전 액츄에이터용 후막
JP2003277143A (ja) 圧電セラミックス
JP2011029537A (ja) 積層型電子部品およびその製法
JP5044437B2 (ja) 圧電／電歪磁器焼結体の製造方法
Panda et al. Tape Casting Technique for Fabrication of Piezoelectric Ceramics and Other Multilayered Devices-A Review
KR101352778B1 (ko) 입자 배향된 ｎｋｎ계 압전체의 제조방법
JP2010527143A5 (ko)
US20210114364A1 (en) Brittle material structure and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee