KR101097203B1 - 상호 도핑된 박막 트랜지스터 및 그 제조 방법 - Google Patents

상호 도핑된 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101097203B1
KR101097203B1 KR1020090128764A KR20090128764A KR101097203B1 KR 101097203 B1 KR101097203 B1 KR 101097203B1 KR 1020090128764 A KR1020090128764 A KR 1020090128764A KR 20090128764 A KR20090128764 A KR 20090128764A KR 101097203 B1 KR101097203 B1 KR 101097203B1
Authority
KR
South Korea
Prior art keywords
channel layer
thin film
film transistor
group
forming
Prior art date
Application number
KR1020090128764A
Other languages
English (en)
Other versions
KR20110072007A (ko
Inventor
이상렬
이득희
조경철
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020090128764A priority Critical patent/KR101097203B1/ko
Publication of KR20110072007A publication Critical patent/KR20110072007A/ko
Application granted granted Critical
Publication of KR101097203B1 publication Critical patent/KR101097203B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 접촉하는 절연막을 형성하는 단계; 리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 형성하는 단계; 및 상기 채널층과 접촉하며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다. 상기 박막 트랜지스터의 제조 방법은, 상기 채널층 내의 산소 공공을 감소시키기 위하여, 기체 분위기에서 상기 채널층을 가열하는 단계를 더 포함할 수 있다. 박막 트랜지스터는, 상호 도핑된 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 가질 수 있다.
박막 트랜지스터, TFT, 산화물 반도체, 상호 도핑, 아연

Description

상호 도핑된 박막 트랜지스터 및 그 제조 방법{Co-doped thin film transistor and method for manufacturing the same}
실시예들은 상호 도핑된 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 갖는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
유기 발광 다이오드(Organic Light Emitting Diode; OLED)나 액정 표시 장치(Liquid Crystal Display; LCD) 등과 같은 표시 장치는 스위칭 소자로서 박막 트랜지스터를 구비할 수 있다.
박막 트랜지스터에 있어서, 채널층은 비정질 실리콘 또는 다결정 실리콘으로 이루어질 수 있다. 채널층으로 비정질 실리콘을 이용하는 경우 전자 이동도가 1cm2/Vs 이하로 낮아 능동형 유기 발광 다이오드(Active Matrix OLED; AMOLED) 등에 적용하기 어렵다는 단점이 있다. 채널층으로 다결정 실리콘(poly-Si)을 이용하는 경우에는 전자 이동도가 우수하나 제조 공정이 어렵고 제조 단가가 높은 문제점이 있다.
또한, 박막 트랜지스터에 있어서, 게이트 절연막은 산화실리콘(SiO2) 또는 질화 실리콘(SiNx) 등으로 이루어질 수 있다.
본 발명의 일 측면에 따르면, 기존의 실리콘 기반 소재를 대체할 수 있는 새로운 산화물 박막을 채널층에 도입하여 구성되는 박막 트랜지스터 및 그 제조 방법을 제공할 수 있다.
일 실시예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 접촉하는 절연막을 형성하는 단계; 리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 형성하는 단계; 및 상기 채널층과 접촉하며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 채널층을 형성하는 단계는, 리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 타겟 물질에 레이저를 조사하여 기화시키는 단계; 및 기화된 타겟 물질을 박막으로 증착하여 상기 채널층을 형성하는 단계를 포함할 수도 있다.
상기 박막 트랜지스터의 제조 방법은, 상기 채널층 내의 산소 공공을 감소시키기 위하여, 기체 분위기에서 상기 채널층을 가열하는 단계를 더 포함할 수도 있 다.
일 실시예에 따른 박막 트랜지스터는, 리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 포함할 수 있다.
본 발명의 일 측면에 따르면, 종래의 박막 트랜지스터에서는 사용되지 않는 물질인 상호 도핑된 산화물 반도체를 포함하여 이루어지는 채널층을 갖는 박막 트랜지스터를 제공할 수 있다. 이와 같이 구성된 박막 트랜지스터는 채널층이 인듐(In)을 포함하지 않는 물질로 이루어지므로 종래의 박막 트랜지스터에 비해 생산 단가를 낮출 수 있다. 또한, 상기 채널층의 제조 공정은 상온에서도 가능하여 공정이 용이한 이점이 있다.
이하에서는, 도면을 참조하여 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 1은 일 실시예에 따른 박막 트랜지스터의 개략적인 사시도이다.
도 1을 참조하면, 박막 트랜지스터는 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14) 및 드레인 전극(15)을 포함할 수 있다. 소스 전극(14) 및 드레인 전극(15)은 채널층(13)을 사이에 두고 서로 이격되어 위치할 수 있다.
게이트 전극(11)은 금속 등 도전 물질로 이루어질 수 있다. 예를 들어, 게이 트 전극(11)은 인듐주석산화물(Indium Tin Oxide; ITO), 갈륨아연산화물(Gallium Zinc Oxide; GZO), 인듐갈륨아연산화물(Indium Gallium Zinc Oxide; IGZO), 인듐갈륨산화물(Indium Gallium Oxide; IGO), 인듐아연산화물(Indium Zinc Oxide; IZO) 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다. 게이트 전극(11)은 기판(미도시)상에 도전 물질을 형성하고 패터닝함으로써 형성될 수도 있다.
일 실시예에서는, 게이트 전극(11)이 기판의 형태일 수도 있다. 이 경우 게이트 전극(11)은 도핑된 실리콘(Si) 또는 폴리실리콘(poly-silicon) 등의 실리콘 화합물로 이루어질 수도 있다. 예를 들어, 게이트 전극(11)은 비저항이 약 0.001 Ω㎝ 미만이 되도록 p+ 형으로 도핑된 실리콘(Si) 기판일 수 있으나, 이에 한정되는 것은 아니다.
게이트 전극(11)상에는 게이트 절연막(12)이 위치할 수 있다. 게이트 절연막(12)은 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소 화합물(Ba-Sr-Ti-O), 비스무스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O) 및 다른 적당한 물질로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
채널층(13)은 게이트 절연막(12)상에 위치할 수 있다. 채널층(13)은 리튬(Li), 나트륨(Na), 칼륨(K), 구리(Cu), 은(Ag) 및 금(Au) 등의 주기율표상의 1족 원소로부터 선택되는 어느 하나와 스칸듐(Sc), 이트륨(Y), 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등의 주기율표상의 3족 원소로부터 선택되는 어느 하나의 조합, 및 아연(Zn)이 포함된 산화물을 포함하여 이루어질 수 있다. 예를 들어, 채널층(13)은 은알루미늄아연산화물(AgAlZnO)을 포함하여 이루어질 수도 있다.
아연산화물에 1족 원소를 도핑함으로써 p형 산화물 반도체를 형성할 수 있다. 그러나 산화물 반도체의 경우 도핑이 쉽지 않은 특성이 있으므로, 본 발명의 실시예들에서는 1족 원소의 도핑을 용이하게 하기 위하여 1족 원소와 함께 3족 원소를 도핑한 것이다. 예를 들어, 채널층(13)에서 1족 원소는 약 0 내지 약 5 중량%(wt%)로 도핑될 수 있으며, 3족 원소 또한 마찬가지로 약 0 내지 약 5 wt%로 도핑될 수 있다.
일 실시예에서, 채널층(13)의 폭(W)은 약 50 ㎛이며, 채널층(13)의 길이(L)는 약 150 ㎛일 수 있다. 그러나 이는 예시적인 것으로서, 채널층(13)의 크기는 채널층(13)은 박막 트랜지스터에서 구현하고자 하는 특성에 따라 적절히 구성될 수 있다.
일 실시예에서, 채널층(13)은 약 105/cm3 내지 약 1018/cm3 의 캐리어 농도를 갖도록 형성될 수 있다. 전술한 범위의 캐리어 농도를 갖는 채널층(13)은 반절연성을 갖게 되며, 박막 트랜지스터가 온 상태일 경우 p-형 또는 n-형의 채널을 형성할 수 있다. 채널층(13)의 캐리어 농도는 채널층(13)의 증착시 산소 분압의 조절 및/또는 채널층(13) 형성 후 열처리 등의 후공정을 통해 산소 공공(vacancy)을 조절하 는 것에 의하여 목적하는 범위로 제어될 수 있다. 채널층(13)의 형성 및 열처리 공정에 대해서는 도 2를 참조하여 상세히 후술한다.
소스 전극(14) 및 드레인 전극(15)은 게이트 절연막(12)상에 채널층(13)을 사이에 두고 서로 이격되어 위치할 수 있다. 소스 전극(14) 및 드레인 전극(15)은 각각 채널층(13)과 접촉하여 위치하게 된다. 소스 전극(14) 및 드레인 전극(15)은 금속 등 도전 물질로 이루어질 수 있다. 예를 들어, 소스 전극(14) 및 드레인 전극(15)은 ITO, GZO, IGZO, IGO, IZO 및 In2O3로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
일 실시예에서, 소스 전극(14) 및 드레인 전극(15)은 티타늄(Ti)으로 이루어지는 제1 층(140, 150) 및 도전 물질로 이루어지는 제2 층(145, 155)을 포함할 수 있다. 예컨대 제2 층(145, 155)은 금(Au), 알루미늄(Al) 또는 다른 적당한 물질로 이루어질 수도 있다. 제2 층(145, 155)만으로 전극을 형성할 경우 기판(11)으로부터 쉽게 분리될 수도 있기 때문에 티타늄(Ti) 재질의 제1 층(140, 150)을 이용하여 접착력을 증가시킨 것이다. 예를 들어, 제1 층(140, 150)은 약 10 nm의 두께로 형성될 수 있으며, 제2 층(145, 155)은 약 100 nm의 두께로 형성될 수도 있다.
소스 전극(14) 및 드레인 전극(15)은 전자선 증착법(e-beam evaporation) 또는 열 증착법(thermal evaporation) 등에 의하여 물질을 증착하고, 증착된 물질을 포토리소그래피(photolithography) 공정 또는 리프트오프(lift-off) 공정 등에 의하여 패터닝함으로써 형성될 수 있다. 예컨대, 전자선 리소그래피(e-beam lithography) 공정을 이용하여 기판(11)상의 채널층(13)의 위치를 찾고, 채널층(13)과 인접하여 소스 전극(14) 및 드레인 전극(15)을 형성할 수도 있다.
이상에서 살펴본 실시예에 따른 박막 트랜지스터는 게이트 전극(11)이 전체 구조의 하부에 위치하는 하부 게이트(bottom gate) 방식의 박막 트랜지스터로 설명되었다. 그러나 다른 실시예에 따른 박막 트랜지스터는 게이트 전극이 전체 구조의 상부에 위치하는 상부 게이트(top gate) 방식 또는 공지된 다른 구조의 박막 트랜지스터로 구현될 수 있으며, 특정 구조에 한정되지 않는다는 점이 당업자에게 이해될 수 있다.
상기 실시예에 따른 박막 트랜지스터는, 종래의 박막 트랜지스터에서는 사용되지 않는 물질로서 상호 도핑된 아연(ZnO)이 포함된 산화물로 이루어지는 채널층을 갖는다. 상기 박막 트랜지스터는 채널층이 인듐(In)을 포함하지 않는 물질로 이루어지므로 종래의 박막 트랜지스터에 비해 생산 단가를 낮출 수 있다. 또한, 상기 채널층의 제조 공정은 상온에서도 가능하므로 공정이 용이한 이점이 있다.
도 2a 내지 2c는 일 실시예에 따른 박막 트랜지스터의 제조 방법을 나타내는 개략적인 단면도들이다.
도 2a를 참조하면, 먼저 게이트 전극(11) 및 게이트 절연막(12)을 형성할 수 있다. 예를 들어, 게이트 전극(11)은 기판(미도시) 상에 금속 등 도전물질을 형성한 후 이를 패터닝하여 형성될 수 있다. 게이트 전극(11)은 ITO, GZO, IGZO, IGO, IZO 및 In2O3로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다. 또는 게이트 전극(11) 자체가 기판의 형태일 수 있다. 기판 형태의 게이트 전극(11)은 도핑된 실리콘(Si) 또는 실리콘 화합물 등으로 이루어질 수 있다.
게이트 절연막(12)은 게이트 전극(11)상에 위치하며, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연막은 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소 화합물(Ba-Sr-Ti-O), 비스무스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O) 및 다른 적당한 물질로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
도 2b를 참조하면, 게이트 절연막(12)상에 채널층(13)을 형성할 수 있다. 채널층(13)은 펄스 레이저 증착법(pulsed laser deposition)이나 스퍼터링(sputtering) 등과 같은 물리 기상 증착법(physical vapor deposition), 열화학 기상 증착법(thermal chemical vapor deposition)이나 유기화학 기상 증착법(organic chemical vapor deposition) 등과 같은 화학 기상 증착법, 은(Ag)을 포함하는 수용성 반응 원료를 소스로 이용하는 용액 기반 합성법(solution-based synthesis), 또는 다른 적당한 방법에 의하여 형성될 수 있다.
이하에서는, 일 예로 펄스 레이저 증착법에 의하여 채널층(13)을 형성하는 경우의 공정에 대하여 설명한다.
먼저, 게이트 절연막(12)을 소정의 타겟 물질(미도시)과 인접하여 위치시킬 수 있다. 예컨대, 타겟 물질은 게이트 절연막(12)으로부터 수 cm 정도의 거리에 배치될 수 있다. 타겟 물질은 형성하고자 하는 채널층(13)의 조성과 동일한 조성을 가질 수 있는 물질로서, 가루 또는 덩어리 등 다양한 형태일 수 있다.
예를 들어, 타겟 물질은 리튬(Li), 나트륨(Na), 칼륨(K), 구리(Cu), 은(Ag) 및 금(Au) 등의 주기율표상의 1족 원소로부터 선택되는 어느 하나와 스칸듐(Sc), 이트륨(Y), 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등의 주기율표상의 3족 원소로부터 선택되는 어느 하나의 조합, 및 아연(Zn)을 포함하여 이루어질 수 있다. 이와 같이 도핑된 타겟 물질을 형성하는 방법에 대해서는 당업자들에게 널리 알려져 있으므로, 본 명세서에서는 자세한 설명을 생략한다.
게이트 절연막(12) 및 타겟 물질이 위치되는 공간(예컨대, 소정의 챔버)의 압력은 적절히 조절될 수 있다. 예를 들어, 챔버 내로 약 80 sccm의 산소를 주입하면서 압력이 약 350 mTorr 인 조건하에서 채널층(13)을 형성할 수 있다. 또한, 온도가 상온에서 약 400℃의 범위인 조건 하에서 채널층(13)이 형성될 수 있다.
펄스 레이저 증착법에 의해 채널층(13)을 형성하기 위해서는, 타겟 물질에 레이저를 조사(irradiate)함으로써 타겟 물질을 기화시킬 수 있다. 타겟 물질에 레이저가 조사되면, 레이저와 타겟 물질의 상호 작용으로 인하여 타겟 물질의 열적 및/또는 비열적 분해 현상이 발생할 수 있다. 레이저에 의해 기화된 타겟 물질은 게이트 절연막(12)상에 박막으로 증착될 수 있으며, 이와 같이 형성된 박막이 채널층(13)에 해당한다.
타겟 물질에 조사되는 레이저는 약 248 nm의 파장을 갖는 불화크립톤(KrF) 레이저, 약 193 nm의 파장을 갖는 불화아르곤(ArF) 레이저, 또는 약 308nm 의 파장을 갖는 염화크세논(XeCl) 레이저 등의 엑시머(excimer) 레이저, 약 355 nm의 파장을 갖는 네오디뮴(neodymium)-이트륨(yttrium)·알루미늄(aluminum)·가닛(garnet) 레이저(Nd:YAG laser) 또는 다른 적당한 레이저일 수 있다. 또한 레이저는 약 1 내지 약 20 Hz의 주파수를 갖는 펄스 레이저일 수도 있다. 또한 타겟 물질의 단위 면적에 전달되는 에너지가 펄스 당 수 J/cm2 정도가 되도록 레이저가 집속될 수 있다. 예컨대, 약 1.5 J/cm2 의 에너지 밀도를 갖는 엑시머 레이저를 약 2분간 타겟 물질에 조사하여 채널층(13)을 형성할 수도 있다.
채널층(13)의 증착시 게이트 전극(11)과 게이트 절연막(12) 및/또는 타겟 물질을 회전시키면서 증착시킬 수도 있다. 이 경우 타겟 물질의 동일한 영역에만 지속적으로 레이저가 조사되지 않으므로 타겟 물질의 부분적인 열산화나 온도차의 형성을 방지하여, 채널층(13)에 덩어리 등의 이상 증착이 일어나는 방지할 수 있다.
채널층(13)은 타겟 물질과 동일한 조성을 갖도록 형성된다. 예를 들어, 채널층(13)은 리튬(Li), 나트륨(Na), 칼륨(K), 구리(Cu), 은(Ag) 및 금(Au) 등의 주기율표상의 1족 원소로부터 선택되는 어느 하나와 스칸듐(Sc), 이트륨(Y), 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등의 주기율표상의 3족 원소로부터 선택되는 어느 하나의 조합 및 아연(Zn)이 포함된 산화물을 포함하여 이루어질 수 있다. 예를 들어, 채널층(13)은 은알루미늄아연산화물(AgAlZnO)을 포함하여 이루어질 수도 있다. 채널층(13)에서 각 원소의 함량은, 박막 트랜지스터의 특성을 고려하여 타겟 물질의 조성에 의해 적절하게 결정될 수 있다.
이상에서는 펄스 레이저 증착법에 의하여 채널층(13)을 형성하는 과정을 예시적으로 설명하였다. 그러나, 채널층(13)을 형성하기 위한 방법은 펄스 레이저 증착법으로 한정되지 않으며 공지된 다른 상이한 방법이 사용될 수도 있다.
일 실시예에서는, 게이트 절연막(12)상에 채널층(13)을 형성한 후 채널층(13)을 열처리할 수도 있다. 예컨대, 산소 및 비활성 기체 중 하나 이상을 포함하는 분위기에서 채널층(13)을 가열함으로써 열처리할 수 있다. 비활성 기체로는 예컨대 헬륨(He), 아르곤(Ar) 등이 사용될 수 있다. 일 실시예에서, 채널층(13)을 약 50℃ 내지 약 1500℃의 온도로 가열하여 열처리를 수행할 수 있다. 또한, 열처리시 채널층(13)을 약 1초 내지 약 600분간 가열할 수 있다. 또는, 채널층(13)을 약 10초 내지 약 300분간 가열할 수도 있다.
전술한 열처리 공정은 산화아연(ZnO)의 침입형 격자에 도핑되어 존재하는 도펀트를 치환형 격자로 확산시켜 주는 기능을 한다. 그 결과, 산화아연(ZnO) 내에 존재하는 산소 공공(vacancy)이 감소될 수 있다. 산소 공공은 n형 전하 운반자(carrier)이므로, 산소 공공을 감소시키면 산소 공공에 의한 자기 보상(self-compensation) 현상이 감소되어 도핑된 산화아연(ZnO)의 p형 전도 특성이 향상될 수 있다. 또한, 산소 분위기에서 열처리를 수행하는 경우에는, 산소 분압의 증가로 인하여 산소 공공의 감소를 유도할 수 있다.
도 2c를 참조하면, 다음으로 채널층(13)의 양단에 각각 소스 전극(14) 및 드 레인 전극(15)을 형성할 수 있다. 소스 전극(14) 및 드레인 전극(15)은 전자선 증착법(e-beam evaporation) 또는 열 증착법(thermal evaporation) 등에 의하여 물질을 증착하고, 포토리소그래피(photolithography) 공정 또는 리프트오프(lift-off) 공정 등에 의하여 이를 패터닝함으로써 형성될 수 있다. 그러나 소스 전극(14) 및 드레인 전극(15)을 형성하기 위한 공정은 전술한 것에 제한되는 것은 아니다.
일 실시예에서, 소스 전극(14) 및 드레인 전극(15)은 티타늄(Ti)으로 이루어지는 제1 층(140, 150) 및 금(Au)로 이루어지는 제2 층(145, 155)을 포함할 수도 있다. 예를 들어, 먼저 전자선을 이용하여 게이트 절연막(12)상에 티타늄(Ti)을 증착한 후 열 증착법에 의하여 금(Au)을 증착하고, 이를 리프트오프 공정에 의하여 부분적으로 제거하여 서로 이격된 소스 전극(14) 및 드레인 전극(15)을 형성할 수 있다. 제2 층(145, 155)은 알루미늄(Al)이나 다른 적당한 도전 물질을 포함하여 이루어질 수도 있다.
도 2a 내지 2c를 참조하여 전술한 박막 트랜지스터의 제조 방법은 하부 게이트 방식의 박막 트랜지스터를 대상으로 하여 설명되었다. 그러나 이는 예시적인 것으로서, 박막 트랜지스터의 제조 방법은 상부 게이트 방식 또는 다른 상이한 구성의 박막 트랜지스터의 제조를 위하여 구성될 수도 있다. 또한, 도 2a 내지 2c를 참조하여 전술한 단계들 중 하나 이상의 단계가 본 명세서에 설명된 것과 상이한 순서로 이루어질 수 있으며, 나아가 박막 트랜지스터의 제조를 위하여 반드시 전술한 단계들이 전부 수행되어야 하는 것은 아니다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였 으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은 일 실시예에 따른 박막 트랜지스터의 사시도이다.
도 2a 내지 2c는 일 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도이다.

Claims (6)

  1. 게이트 전극 및 상기 게이트 전극과 접촉하는 절연막을 형성하는 단계;
    리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹부터 선택되는 어느 하나의 조합 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층을 형성하는 단계;
    산소를 포함하는 기체 분위기에서 상기 채널층을 가열함으로써, 상기 채널층 내의 산소 공공을 감소시키는 단계; 및
    상기 채널층과 접촉하며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되,
    상기 소스 전극 및 상기 드레인 전극은, 티타늄으로 이루어지는 제1 층 및 도전 물질로 이루어지는 제2 층을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1항에 있어서,
    상기 채널층을 형성하는 단계는,
    리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 타겟 물질에 레이저를 조사하여 기화시키는 단계; 및
    기화된 타겟 물질을 박막으로 증착하여 상기 채널층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 삭제
  4. 제 1항에 있어서,
    상기 채널층 내의 산소 공공을 감소시키는 단계에서, 상기 기체 분위기는 비활성 기체를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 리튬, 나트륨, 칼륨, 구리, 은 및 금으로 이루어지는 그룹으로부터 선택되는 어느 하나와 스칸듐, 이트륨, 붕소, 알루미늄, 갈륨 및 인듐으로 이루어지는 그룹으로부터 선택되는 어느 하나의 조합 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층; 및
    상기 채널층과 접촉하며 서로 이격된 소스 전극 및 드레인 전극을 포함하되,
    상기 채널층은 산소를 포함하는 기체 분위기에서 열처리되어 산소 공공이 감소되도록 구성되며,
    상기 소스 전극 및 상기 드레인 전극은, 티타늄으로 이루어지는 제1 층 및 도전 물질로 이루어지는 제2 층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  6. 삭제
KR1020090128764A 2009-12-22 2009-12-22 상호 도핑된 박막 트랜지스터 및 그 제조 방법 KR101097203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128764A KR101097203B1 (ko) 2009-12-22 2009-12-22 상호 도핑된 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128764A KR101097203B1 (ko) 2009-12-22 2009-12-22 상호 도핑된 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110072007A KR20110072007A (ko) 2011-06-29
KR101097203B1 true KR101097203B1 (ko) 2011-12-22

Family

ID=44402986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128764A KR101097203B1 (ko) 2009-12-22 2009-12-22 상호 도핑된 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101097203B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333316B1 (ko) 2012-02-17 2013-11-27 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR102130322B1 (ko) * 2019-01-03 2020-07-06 청주대학교 산학협력단 박막 트랜지스터 논리회로 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333316B1 (ko) 2012-02-17 2013-11-27 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR102130322B1 (ko) * 2019-01-03 2020-07-06 청주대학교 산학협력단 박막 트랜지스터 논리회로 및 그 제조방법

Also Published As

Publication number Publication date
KR20110072007A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
KR102147849B1 (ko) 박막 트랜지스터 및 그 제조방법
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101445478B1 (ko) 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
JP2009295997A (ja) 薄膜デバイス及びその製造方法
JP2009177120A (ja) 薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
JP2014154382A (ja) 薄膜デバイスの製造方法
KR101097203B1 (ko) 상호 도핑된 박막 트랜지스터 및 그 제조 방법
JP6036984B2 (ja) 酸窒化物半導体薄膜
KR100685396B1 (ko) 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
JP2014140005A (ja) 薄膜トランジスタおよびその製造方法
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
KR101088367B1 (ko) 은이 도핑된 산화아연 박막 트랜지스터 및 그 제조 방법
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
KR101539294B1 (ko) ZnO/MgZnO 활성층 구조의 박막트랜지스터
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR102524882B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR101139134B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
US20130020567A1 (en) Thin film transistor having passivation layer comprising metal and method for fabricating the same
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee