KR101088086B1 - 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지 - Google Patents

전자파 차폐 및 열방출 수단을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101088086B1
KR101088086B1 KR1020090094190A KR20090094190A KR101088086B1 KR 101088086 B1 KR101088086 B1 KR 101088086B1 KR 1020090094190 A KR1020090094190 A KR 1020090094190A KR 20090094190 A KR20090094190 A KR 20090094190A KR 101088086 B1 KR101088086 B1 KR 101088086B1
Authority
KR
South Korea
Prior art keywords
electromagnetic shielding
heat
substrate
heat dissipation
semiconductor package
Prior art date
Application number
KR1020090094190A
Other languages
English (en)
Other versions
KR20110036978A (ko
Inventor
김기정
김재윤
구본완
박영국
조성환
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090094190A priority Critical patent/KR101088086B1/ko
Publication of KR20110036978A publication Critical patent/KR20110036978A/ko
Application granted granted Critical
Publication of KR101088086B1 publication Critical patent/KR101088086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아를 통해 여러개의 칩이 적층된 패키지의 전자파 차폐 및 열방출 효과를 극대화시킬 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 기판과; 상기 기판상에 전기적으로 접속되며 부착되는 지지용 메인칩과; 상기 지지용 메인칩상에 적층되되, 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 수직방향으로 적층된 다수개의 칩과; 상기 기판의 접지용 패턴에 접속되는 동시에 상기 메인칩의 테두리 부위와 상기 다수개의 칩중 가장 위쪽 칩에 접촉되는 전자파 차폐 및 열방출용 히트스프레더와; 상기 전자파 차폐 및 열방출수단의 상면을 노출시키면서 다수개의 칩을 봉지하도록 기판상에 몰딩된 몰딩수지; 를 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.
반도체 패키지, 기판, 관통 실리콘 비아, 히트스프레더, 전자파, 차폐, 열방출

Description

전자파 차폐 및 열방출 수단을 갖는 반도체 패키지{Semiconductor package having electromagnetic waves shielding and heat emission means}
본 발명은 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아를 통해 여러개의 칩이 적층된 패키지의 전자파 차폐 및 열방출 효과를 극대화시킬 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것이다.
잘 알려진 바와 같이, 각종 전자기기에는 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 전자소자들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 전자소자들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.
통상, 전자파는 전계(電界)와 자계(磁界)의 합성파로 정의되는데, 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
이러한 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 오작동을 유발하는 것으로 밝혀지고 있다.
즉, 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SIP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되면서 패키지 레벨에서도 전자파 장해 문제가 발생하고 있다.
이러한 전자파 장애를 해결하기 위하여, 디커플링 커패시터(decoupling capacitor)를 사용하거나, 차동 회선(differential line) 구조를 채택하거나, 전원/접지 배선의 배치를 최적화하는 등 여러가지 방안 등이 모색되고 있으나, 이러한 방안을 다양해지면서도 복잡해지고 있는 패키지 구조에 적용하는데 한계가 있다.
또한, 열 방출 효과를 극대화하기 위하여 칩의 전면에 금속(METAL) 방열판을 사용하면 반도체 패키지의 열을 쉽게 방출 수 있어 좋고, 또한 금속으로 모든 막으면 외부에서 발생한 전자파를 쉽게 차단할 수 있으나, 그러나 반도체 패키지 전부를 금속으로 차패하면 패키지 내부에서 발생되는 전자파가 밖으로 내보내어지지 않고 오히려 금속에 의하여 반사되어 공진이 발생할 수 있으며, 이 공진 주파수에 영 향으로 전자파 즉 노이즈(NOISE)가 패키지내의 어느 한곳으로 모이게 되어, 결국 반도체 패키지에 대한 오작동을 유발하게 되어 반도체 패키지의 신뢰성을 크게 떨어뜨리게 된다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 관통 실리콘 비아를 통해 복수개의 칩이 적층된 패키지에 있어서, 반도체 칩의 상부 및 그 둘레 일부에 금속 히트스프레더를 적층된 구조로 탑재하여, 전자파 차폐 효과 뿐만아니라 열방출 효과, 그리고 히트스프레더가 기판상에 그라운드로 접지되어 그라운드 효과를 극대화 시킬 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 기판과; 상기 기판상에 전기적으로 접속되며 부착되는 지지용 메인칩과; 상기 지지용 메인칩상에 적층되되, 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 수직방향으로 적층된 다수개의 칩과; 상기 기판의 접지용 패턴에 접속되는 동시에 상기 메인칩의 테두리 부위와 상기 다수개의 칩중 가장 위쪽 칩에 접촉되는 전자파 차폐 및 열방출용 히트스프레더와; 상기 전자파 차폐 및 열방출수단의 상면을 노출시키면서 다수개의 칩을 봉지하도록 기판상에 몰딩된 몰딩수지; 를 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.
바람직한 일 구현예로서, 상기 전자파 차폐 및 열방출용 히트스프레더는 적층된 다수개의 칩중 가장 위쪽 칩상에 안착되는 차폐판과; 상기 차폐판의 테두리에 연결다리를 통해 일체로 형성되는 사이드프레임과; 상기 사이드프레임의 사방 모서리 위치에서 아래쪽으로 절곡 형성되어, 상기 기판의 접지용 패턴에 접속되는 그라운드단과; 상기 그라운드단의 안쪽 위치에 이격 배열되면서 사이드프레임에 일체로 형성되어, 상기 메인칩상에 안착되는 열방출용 거치단; 으로 구성된 것을 특징으로 한다.
또한, 상기 전자파 차폐 및 열방출용 히트스프레더의 그라운드단와 상기 기판의 접지용 패턴간에는 도전 역할외에 열전달을 부가하는 열전달물질(TIM)이 부착된 것을 특징으로 한다.
또한, 상기 전자파 차폐 및 열방출용 히트스프레더의 열방출용 거치단과 상기 메인칩의 테두리간에는 열전달을 위한 열전달물질이 부착된 것을 특징으로 한다.
특히, 상기 메인칩상에 적층된 각 칩의 테두리 부위 상하면과 측면에는 전자파 차폐물질이 더 코팅된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 관통 실리콘 비아 및 전도성범프를 통해 수직방향으로 적층된 칩 적층형 패키지에 있어서, 히트스프레더를 기판과 전기적으로 연결시키는 동시에 칩과 접촉되게 실장시킴으로써, 외부에서 전달되는 전자파를 용이하게 차폐할 수 있을 뿐만아니라, 패키지 내부에서 발생되는 전자파가 밖으로 내보내어지지 않고 반사되는 전자파 노이즈(NOISE)를 접지시켜 제거할 수 있다.
또한, 각 칩에서 발생되는 열을 히트스프레더를 통해 기판 또는 외부로 용이하게 방출시켜 열방출 효과를 극대화시킬 수 있다.
특히, 각 칩의 측면부에도 전자파 차폐물질을 코팅하여 줌으로써, 칩의 측면부로부터 발산되는 전자파도 차폐할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
전술한 바와 같이, 외부의 반도체 패키지에서 발생하는 전자파(EMI)를 해결하는 가장 쉬운 방법은 전자파 자체를 벽으로 막아 버리는 방법이 최적이나, 이미 알려진 바와 같이 전자파는 금속을 투과하지 못하고 오히려 반사되어 공진을 발생시키게 되고, 이 공진 주파수는 패키지내에 전자파 노이즈를 모이게 하는 역할을 하게 한다.
이러한 점을 감안하여, 본 발명은 외부에서 전달되는 전자파를 용이하게 차폐할 수 있고, 특히 패키지 내부에서 발생되는 전자파가 밖으로 내보내어지지 않고 오히려 반사되어 공진되는 현상 및 이 공진 주파수에 영향으로 전자파 노이즈(NOISE)가 패키지내의 어느 한 곳에 모이게 되는 현상을 방지하여 패키지 성능을 향상시킬 수 있으며, 동시에 열방출 효과 또한 크게 얻어낼 수 있도록 한 점에 주안점이 있다.
즉, 본 발명의 패키지는 열방출 효과 뿐만아니라, 공진에 의한 전자파 노이즈를 제거하기 위하여 자기장에 의한 인덕턴스(L)와 전기장에 의한 캐패시던스(C)에 의한 특정 주파수 에너지 축적이 이루어지지 않는 구조로 제작된다.
첨부한 도 1 및 도 2는 본 발명에 따른 반도체 패키지의 전자파 차폐 및 열방출 수단을 나타내는 사시도 및 측면도이고, 도 3은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 나타내는 단면도이다.
먼저, 인쇄회로기판(PCB)와 같은 기판(10)이 구비된 상태에서 기판(10)상에 메인칩(12)이 부착되는 바, 기판(10)의 전도성패턴(19)과 메인칩(12)의 관통 실리콘 비아(14)가 전도성범프(42)를 매개로 전기적으로 연결된다.
이어서, 상기 지지용 메인칩(12)상에 다수개의 칩(16a~16n)이 관통 실리콘 비아(14)를 통해 전기적으로 연결되며 수직방향으로 적층된다.
즉, 상기 다수개의 칩(16a~16n)중 가장 아래쪽 칩(16a)의 관통 실리콘 비아(14)와, 상기 메인칩(12)의 관통 실리콘 비아(14)가 전도성 범프(42)를 매개로 전기적으로 연결되고, 또한 다수개의 칩(16a~16n)들도 각 관통 실리콘 비아(14)까리 전도성 범프(42)로 연결하여 전기적으로 적층 연결되는 상태가 된다.
이어서, 본 발명에 따른 전자파 차폐 및 열방출용 히트스프레더(20)가 구비 되어, 상기 기판(10)의 접지용 패턴(18)에 접속되는 동시에 상기 메인칩(12)의 테두리 부위와 상기 다수개의 칩(16a~16n)중 가장 위쪽 칩(16n)에 접촉되며 적층된다.
이때, 상기 전자파 차폐 및 열방출용 히트스프레더(20)의 상면을 외부로 노출시키면서 기판(10)상의 메인칩(12)을 비롯하여 다수개의 칩(16a~16n)들이 몰딩수지(30) 즉, 통상의 몰딩 컴파운드 수지에 의하여 봉지되며 몰딩된다.
여기서, 상기 전자파 차폐 및 열방출용 히트스프레더(20)에 대한 구조를 좀더 상세하게 설명하면 다음과 같다.
첨부한 도 1 및 도 2에 도시된 바와 같이, 상기 전자파 차폐 및 열방출용 히트스프레더(20)는 통상의 전자파 차폐물질(22)로 코팅된 것으로서, 그 구성을 보면 적층된 다수개의 칩(16a~16n)중 가장 위쪽 칩(16n)상에 안착되는 원형판체 형상을 갖는 차폐판(23)과, 이 차폐판(23)의 테두리에 연결다리(24)를 통해 일체로 형성되는 사각틀 형상의 사이드프레임(25)으로 크게 나누어진다.
특히, 상기 사이드프레임(25)의 사방 모서리 위치에는 아래쪽으로 절곡 형성되는 그라운드단(26)이 일체로 형성되는 바, 이 그라운드단(26)은 전자파 접지 제거를 위하여 상기 기판(10)의 접지용 패턴(18)에 접속 연결된다.
또한, 상기 그라운드단(26)의 안쪽 위치에서 사이드프레임(25)에는 열방출용 거치단(28)이 일체로 형성되는 바, 이 열방출용 거치단(28)은 상기 메인칩(12)의 테두리 상면에 안착되며 열전달 가능하게 접촉된다.
한편, 상기 전자파 차폐 및 열방출용 히트스프레더(20)의 그라운드단(26)의 저면과, 상기 기판(10)의 접지용 패턴(18)간에는 도전 역할 이외에 열전달을 부가하는 통상의 열전달물질(40: TIM)이 부착되는데, 이 열전달물질(TIM, thermal interface material)은 접지용 패턴(11)상에 스크린 인쇄 방식에 의해 도포될 수 있다.
또한, 상기 전자파 차폐 및 열방출용 히트스프레더(20)의 열방출용 거치단(28)의 저면과 상기 메인칩(12)의 테두리 상면간에도 열전달을 보다 원할하게 해주는 열적 인터페이스 물질인 열전달물질(40)이 부착된다.
본 발명의 다른 실시예로서, 상기 메인칩(12)상에 적층된 각 칩(16a~16n)의 테두리 부위 상하면과 측면에도 통상의 전자파 차폐물질(22)이 더 코팅되어, 각 칩(16a~16n)의 측면을 통해 발산되는 전자파를 차폐할 수 있다.
이와 같은 본 발명의 반도체 패키지에서, 그 열방출 경로를 살펴보면, 상기 메인칩(12)에서 발생된 열은 열전달물질(40)을 통해 히트스프레더(20)로 전달된 후, 기판(10)쪽으로 배출되거나, 히트스프레더(20)의 노출된 상면을 통하여 외부로 배출되며, 또한 상기 각 칩(16a~16n)에서 발생된 열은 관통 실리콘 비아(14) 및 전도성범프(42)를 통하여 가장 위쪽 칩(16n)까지 전달된 후, 히트스프레더(20)를 통해 외부로 방출된다.
또한, 본 발명의 반도체 패키지에서, 그 전자파 차폐 경로를 살펴보면, 외부로부터 전달되어온 전자파는 히트스프레더(20)를 통해 용이하게 차폐될 수 있고, 특히 메인칩(12)을 비롯하여 각 칩(16a~16n)으로부터 발산되는 전자파는 히트스프레더(20)에 반사되어 어느 한 곳에 노이즈로서 모이지 않고, 히트스프레더(20)를 통하여 기판(10)의 접지용 패턴(18)을 통하여 접지되어 제거될 수 있다.
또한, 본 발명의 반도체 패키지에서 메인칩(12)상에 적층된 각 칩(16a~16n)의 측면에서 발산되는 전자파는 각 칩의 테두리 상하면과 측면에 코팅된 전자파 차폐물질(22)에서 차단해줌에 따라, 전자파 차폐 효과를 보다 극대화시킬 수 있다.
도 1 및 도 2는 본 발명에 따른 반도체 패키지의 전자파 차폐 및 열방출 수단을 나타내는 사시도 및 측면도,
도 3은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 ; 메인칩
14 : 관통 실리콘 비아 16a~16n : 칩
18 : 접지용 패턴 19 : 전도성 패턴
20 : 전자파 차폐 및 열방출용 히트스프레더
22 : 전자파 차폐물질 23 : 차폐판
24 : 연결 다리 25 : 사이드 프레임
26 : 그라운드단 28 : 열방출용 거치단
30 : 몰딩수지 40 : 열전달물질
42 : 전도성 범프

Claims (5)

  1. 기판(10)과;
    상기 기판(10)상에 전기적으로 접속되며 부착되는 지지용 메인칩(12)과;
    상기 지지용 메인칩(12)상에 적층되되, 다수의 관통 실리콘 비아(14)를 통해 전기적으로 연결되며 수직방향으로 적층된 다수개의 칩(16a~16n)과;
    상기 기판(10)의 접지용 패턴(18)에 접속되는 동시에 상기 메인칩(12)의 테두리 부위와 상기 다수개의 칩(16a~16n)중 가장 위쪽 칩(16n)에 접촉되는 전자파 차폐 및 열방출용 히트스프레더(20)와;
    상기 전자파 차폐 및 열방출용 히트스프레더(20)의 상면을 노출시키면서 다수개의 칩(16a~16n)을 봉지하도록 기판(10)상에 몰딩된 몰딩수지(30);
    를 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 전자파 차폐 및 열방출용 히트스프레더(20)는 전자파 차폐물질(22)로 코팅된 것으로서,
    적층된 다수개의 칩(16a~16n)중 가장 위쪽 칩(16n)상에 안착되는 차폐판(23)과;
    상기 차폐판(23)의 테두리에 연결다리(24)를 통해 일체로 형성되는 사이드프레임(25)과;
    상기 사이드프레임(25)의 사방 모서리 위치에서 아래쪽으로 절곡 형성되어, 상기 기판(10)의 접지용 패턴(18)에 접속되는 그라운드단(26)과;
    상기 그라운드단(26)의 안쪽 위치에 이격 배열되면서 사이드프레임(25)에 일체로 형성되어, 상기 메인칩(12)상에 안착되는 열방출용 거치단(28);
    으로 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 전자파 차폐 및 열방출용 히트스프레더(20)의 그라운드단(26)과 상기 기판(10)의 접지용 패턴(18)간에 도전 역할 이외에 열전달을 부가하는 열전달물질(40: TIM)이 부착된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.
  4. 청구항 2에 있어서,
    상기 전자파 차폐 및 열방출용 히트스프레더(20)의 열방출용 거치단(28)과 상기 메인칩(12)의 테두리간에는 열전달을 위한 열전달물질(40)이 부착된 것을 특 징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 메인칩(12)상에 적층된 각 칩(16a~16n)의 테두리 부위 상하면과 측면에는 전자파 차폐물질(22)이 더 코팅된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.
KR1020090094190A 2009-10-05 2009-10-05 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지 KR101088086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094190A KR101088086B1 (ko) 2009-10-05 2009-10-05 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094190A KR101088086B1 (ko) 2009-10-05 2009-10-05 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110036978A KR20110036978A (ko) 2011-04-13
KR101088086B1 true KR101088086B1 (ko) 2011-11-30

Family

ID=44044516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094190A KR101088086B1 (ko) 2009-10-05 2009-10-05 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101088086B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981554B2 (en) 2013-05-16 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and method of forming the same
US9871016B2 (en) 2015-07-29 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332857B1 (ko) * 2011-12-22 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101546575B1 (ko) 2013-08-12 2015-08-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10164602B2 (en) 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
CN110581110A (zh) * 2019-08-16 2019-12-17 珠海零边界集成电路有限公司 一种功率模块组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344680A (ja) 2005-06-07 2006-12-21 Fujitsu Ltd Ｉｃパッケージ、その製造方法及び集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344680A (ja) 2005-06-07 2006-12-21 Fujitsu Ltd Ｉｃパッケージ、その製造方法及び集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981554B2 (en) 2013-05-16 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and method of forming the same
US9871016B2 (en) 2015-07-29 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20110036978A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
KR101088086B1 (ko) 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
US7098080B2 (en) Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US8946886B1 (en) Shielded electronic component package and method
US20180040541A1 (en) Semiconductor chip package having heat dissipating structure
KR101099577B1 (ko) 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US7923822B2 (en) Integrated circuit package system including shield
KR20090063084A (ko) 전자기 장애를 차폐하는 집적회로 패키지 시스템
JP2004521496A (ja) 干渉遮蔽を有する集積回路ダイ
US6956285B2 (en) EMI grounding pins for CPU/ASIC chips
WO2011071603A2 (en) Module package with embedded substrate and leadframe
KR102451167B1 (ko) 반도체 패키지
US6943436B2 (en) EMI heatspreader/lid for integrated circuit packages
WO2014012370A1 (zh) 一种芯片封装及封装方法
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
KR101056748B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지
US11848275B2 (en) Integrated shield package and method
KR20060039044A (ko) 스택형 반도체 멀티칩 패키지
KR20160036945A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
CN109801900A (zh) 一种电力用逆变电路装置
US20210035916A1 (en) Semiconductor package
KR101011888B1 (ko) 반도체 패키지
US7327025B2 (en) Heat spreader for thermally enhanced semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9