KR101087378B1 - Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same - Google Patents

Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same Download PDF

Info

Publication number
KR101087378B1
KR101087378B1 KR1020090131565A KR20090131565A KR101087378B1 KR 101087378 B1 KR101087378 B1 KR 101087378B1 KR 1020090131565 A KR1020090131565 A KR 1020090131565A KR 20090131565 A KR20090131565 A KR 20090131565A KR 101087378 B1 KR101087378 B1 KR 101087378B1
Authority
KR
South Korea
Prior art keywords
ceramic
external electrode
piezoelectric
piezoelectric multilayer
multilayer ceramic
Prior art date
Application number
KR1020090131565A
Other languages
Korean (ko)
Other versions
KR20110075193A (en
Inventor
이형규
강형원
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090131565A priority Critical patent/KR101087378B1/en
Publication of KR20110075193A publication Critical patent/KR20110075193A/en
Application granted granted Critical
Publication of KR101087378B1 publication Critical patent/KR101087378B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

압전 적층 세라믹 소자는 둘 이상의 세라믹 그린 시트들을 적층하여 제조하는 압전 적층 세라믹 소자로서, 상기 둘 이상의 세라믹 그린 시트들에 형성되는 내부 전극들, 및 상기 내부 전극들 사이에 각각 형성되어 상기 내부 전극들을 전기적으로 분리하는 세라믹 층들을 포함하는 세라믹 적층체, 상기 세라믹 적층체는 그 각각이 하나 또는 양 측면 표면으로부터 상기 세라믹 적층체의 중심 방향으로 파여 형성되며, 상기 압전 세라믹 적층체의 상부로부터 하부로 연장되는 제 1 오목부 및 제 2 오목부를 가지며; 및 상기 세라믹 적층제의 상기 제 1 오목부 및 상기 제 2 오목부에 각각 형성되는 제 1 외부 전극 및 제 2 외부 전극을 포함하며, 상지 제 1 외부 전극은 상기 다수의 내부 전극들 중 홀수 번째 전극들을 전기적으로 연결시키며, 상기 제 2 외부 전극은 상기 내부 전극들 중 짝수 번째 전극들을 전기적으로 연결시키는 것을 특징으로 한다.A piezoelectric multilayer ceramic device is a piezoelectric multilayer ceramic device manufactured by stacking two or more ceramic green sheets. The piezoelectric multilayer ceramic device is formed between the internal electrodes formed on the two or more ceramic green sheets and between the internal electrodes to electrically connect the internal electrodes. A ceramic laminate comprising ceramic layers separated by the ceramic laminate, the ceramic laminate being formed from each of the one or both side surfaces in the center direction of the ceramic laminate, and extending from the top to the bottom of the piezoelectric ceramic laminate. Having a first recess and a second recess; And a first external electrode and a second external electrode respectively formed on the first concave portion and the second concave portion of the ceramic laminate, wherein the upper outer first electrode is an odd-numbered electrode among the plurality of internal electrodes. And the second external electrode electrically connects the even-numbered electrodes among the internal electrodes.

압전, 세라믹, 외부 전극, 내부 전극, 금속 Piezoelectric, Ceramic, External Electrode, Internal Electrode, Metal

Description

압전 적층 세라믹 소자 및 그 제조 방법{Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same}Piezoelectric Laminated Ceramic Device and Method for Manufacturing the Same

본 발명은 압전 액튜에이터 또는 압전 발전기로 사용되는 압전 적층 세라믹 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a piezoelectric multilayer ceramic element used as a piezoelectric actuator or a piezoelectric generator and a method of manufacturing the same.

도 1은 압전 액튜에이터 및 압전 발전기의 원리를 설명하기 위한 도면이다.1 is a view for explaining the principle of a piezoelectric actuator and a piezoelectric generator.

도 1에 도시된 바와 같이, 압전 발전기는 외부의 기계적 에너지를 받아서 직접 전기를 발생시키는 압전체를 이용하는 발전기이다. 이와 반대로 압전 액튜에이너는 전기 에너지를 받아 기계적인 힘을 발생시킨다. 그러나, 압전 발전기의 압전체는 탄력성이 부족하다. 따라서, 외부의 힘 또는 전기에 의해 압전체가 변형될 때의 파손을 방지하기 위해, 압전체는 탄성이 양호한 폴리머 또는 금속 기판과 접합하여 사용한다. As shown in FIG. 1, a piezoelectric generator is a generator using a piezoelectric body that generates electricity directly by receiving external mechanical energy. In contrast, piezoelectric actuators receive electrical energy to generate mechanical forces. However, piezoelectric bodies of piezoelectric generators lack elasticity. Therefore, in order to prevent breakage when the piezoelectric material is deformed by external force or electricity, the piezoelectric material is used in conjunction with a polymer or metal substrate having good elasticity.

유니모프(Unimorph)형 또는 바이모프(Bimorph)형으로 압전 액튜에이터 또는 압전 발전기를 제조하는 경우, 압전 적층 세라믹을 금속 기판 상에 접합한다. 이때 압전 세라믹은 저전압 구동을 위해 대부분 적층 구조로 제작된다. 이러한 적층 구조의 압전 세라믹은 통상의 MLCC(Multi-layer, Ceramic Capacitor)와 같이, 그 내 부의 전극들을 연결해야 하기 때문에 압전 세라믹의 외부에는 외부 전극들이 형성된다.When manufacturing piezoelectric actuators or piezoelectric generators in unimorph type or bimorph type, piezoelectric laminated ceramics are bonded onto a metal substrate. At this time, the piezoelectric ceramic is mostly manufactured in a laminated structure for low voltage driving. Since the piezoelectric ceramic of such a laminated structure has to connect the electrodes inside thereof, as in the conventional MLCC (Multi-layer, Ceramic Capacitor), external electrodes are formed on the outside of the piezoelectric ceramic.

압전 적층 세라믹과 지지 기판을 부착할 때 지지 기판이 절연체 예컨대, 폴리머인 경우에는 문제가 되지 않지만, 상기 지지 기판으로 금속이 사용되는 경우에는 외부 전극들 즉 양 전극들이 금속 기판에 의해 쇼트(Short)되는 문제가 있다. 상기 지지 기판은 고 탄성의 특성을 갖춰야 하며 특히, 기계적 특성이 요구되는 액튜에이터에서는 지지 기판으로서 대부분 금속을 사용한다. This is not a problem when the supporting substrate is an insulator such as a polymer when attaching the piezoelectric laminated ceramic and the supporting substrate. However, when metal is used as the supporting substrate, external electrodes, that is, both electrodes are shortened by the metal substrate. There is a problem. The support substrate should have a high elasticity property, and in particular, in the actuator requiring mechanical properties, most of the metal is used as the support substrate.

도 2는 종래의 제 1 및 제 2 외부 전극들(102 및 103)이 형성된 압전 적층 세라믹(101)을 도시한 사시도이고, 도 3은 도 2에 도시된 압전 적층 세라믹(101)의 단면도이며, 도 4는 도 1 및 도 2에 도시된 압전 적층 세라믹(101)을 금속 기판(105) 상에 접합한 상태를 나타낸 단면도이다. FIG. 2 is a perspective view of a piezoelectric multilayer ceramic 101 in which first and second external electrodes 102 and 103 are formed, and FIG. 3 is a cross-sectional view of the piezoelectric multilayer ceramic 101 shown in FIG. 4 is a cross-sectional view illustrating a state in which the piezoelectric multilayer ceramics 101 illustrated in FIGS. 1 and 2 are bonded to the metal substrate 105.

먼저, 도 2 내지 도 4를 참조하면, 압전 적층 세라믹(101)은 그 내부에 형성된 다수의 내부 전극들(104)을 갖는다, 상기 다수의 내부 전극들(104)은 교차하여 상기 제 1 및 제 2 외부 전극들(102 및 103)에 각각 전기적으로 연결된다. 즉, 홀수(Odd) 번째 내부 전극들은 예컨대 상기 제 1 외부 전극(102)에 연결되고, 짝수(Even) 번째 내부 전극들은 제 2 외부 전극(103)에 연결된다. 그리고, 상기 제 1 및 제 2 외부 전극들(102 및 103)이 형성된 상기 압전 적층 세라믹(101)은 도 4에 도시된 바와 같이, 금속 기판(105) 상에 접합된다. First, referring to FIGS. 2 to 4, the piezoelectric multilayer ceramic 101 has a plurality of internal electrodes 104 formed therein, and the plurality of internal electrodes 104 intersect the first and the first electrodes. 2 are electrically connected to the external electrodes 102 and 103 respectively. That is, odd-numbered internal electrodes are connected to the first external electrode 102, for example, and even-numbered internal electrodes are connected to the second external electrode 103. In addition, the piezoelectric multilayer ceramics 101 on which the first and second external electrodes 102 and 103 are formed are bonded to the metal substrate 105 as shown in FIG. 4.

그러나, 상술한 압전 적층 세라믹의 상기 제 1 외부 전극(102) 및 상기 제 2 외부 전극(103)이 상기 금속 기판(105)에 의해 쇼트되는 문제가 있으며, 이를 해결 하기 위해 도 5에 도시된 바와 같이, 압전 적층 세라믹(101)에 상기 제 1 및 제 2 외부 전극들(102 및 103)을 형성할 때, 상기 제 1 및 제 2 외부 전극들(102 및 103)이 상기 압전 적층 세라믹(101)의 상부 선단 및 하부 선단까지 형성되지 않도록 상기 제 1 및 제 2 외부 전극들(102 및 103)을 형성하는 방법이 사용되고 있다. 그러나, 이와 같이, 상기 제 1 및 제 2 외부 전극들(102 및 103)을 상기 압전 적층 세라믹(101)의 상부 선단 및 하부 선단까지 형성되지 않도록 제작한다는 것은 공정상 매우 어려운 문제가 있다. 상기 내부 전극들(104) 사이의 세라믹 두께가 대략 수십 ㎛이기 때문에, 상기 압전 적층 세라믹(101) 전체 수백 ㎛ 또는 수 ㎜의 두께에서 수십 ㎛ 만을 남겨두고 외부 전극을 형성하는데에는 고도의 주의와 기술이 요구된다.However, there is a problem in that the first external electrode 102 and the second external electrode 103 of the piezoelectric multilayer ceramic described above are shorted by the metal substrate 105, and as illustrated in FIG. 5 to solve this problem. Likewise, when the first and second external electrodes 102 and 103 are formed on the piezoelectric multilayer ceramic 101, the first and second external electrodes 102 and 103 are formed on the piezoelectric multilayer ceramic 101. A method of forming the first and second external electrodes 102 and 103 is used such that the upper and lower ends of the first and second external electrodes are not formed. However, as described above, it is very difficult to manufacture the first and second external electrodes 102 and 103 such that the first and second external electrodes 102 and 103 are not formed to the upper and lower ends of the piezoelectric multilayer ceramics 101. Since the thickness of the ceramic between the inner electrodes 104 is approximately tens of micrometers, a high degree of care and technique is required to form the outer electrode leaving only tens of micrometers in the thickness of the entire hundreds of micrometers or several millimeters of the piezoelectric multilayer ceramic 101. Is required.

도 5에 도시된 압전 적층 세라믹 소자와는 달리, 도 6에 도시된 바와 같이, 압전 적층 세라믹의 외부에 전극들을 형성하지 않고, 비아(Via) 홀들(403 및 404)을 통해 내부 전극들을 연결할 수 있다. 도 7은 도 6에 도시된 비아 홀들을 통해 내부 전극들을 연결한 압전 적층 세라믹을 도시한 평면도이다. 비아 홀들(403 및 404)을 통해 내부 전극들을 연결할 때에는, 도 8 및 도 9에 도시된 바와 같이, 적층 공정 이전에 매 시트마다 2개의 비아 홀들을 형성하고, 내부 전극들 형성시, 그 하나는 내부 전극에 연결되고, 다른 하나는 내부 전극과 이격된다(405, 406). 그리고, 이와 같이 제작된 시트들을 고립된 비아 홀이 매 층마다 교변되도록 적층한다. 그러나, 시트의 내면에 전극용 비아 홀들을 형성하는 경우, 압전체의 압전 효과를 발생시키는 활성 영역이 감소하는 단점이 있다(비아가 형성되는 부분). 또한, 비아 홀의 충진이 미흡하거나 시트들의 층간 정렬이 정밀하지 못하는 경우, 비아 홀을 통한 연결이 않되는 문제가 있다. 또한, 이러한 비아 홀을 통한 연결은 그 확인이 어렵고, 제품을 완성한 후 그 특성을 평가해야 확인할 수 있는 비효율적인 문제가 있다.Unlike the piezoelectric multilayer ceramic device illustrated in FIG. 5, as shown in FIG. 6, internal electrodes may be connected through via holes 403 and 404 without forming electrodes on the outside of the piezoelectric multilayer ceramic. have. FIG. 7 is a plan view illustrating a piezoelectric multilayer ceramic in which internal electrodes are connected through the via holes illustrated in FIG. 6. When connecting the internal electrodes through the via holes 403 and 404, as shown in Figs. 8 and 9, two via holes are formed in every sheet before the lamination process, and in forming the internal electrodes, one is Connected to the internal electrode, the other being spaced apart from the internal electrode (405, 406). The sheets thus produced are stacked so that the isolated via holes are alternated every layer. However, when the via holes for the electrodes are formed on the inner surface of the sheet, there is a disadvantage in that the active region that generates the piezoelectric effect of the piezoelectric body is reduced (part where the vias are formed). In addition, when the filling of the via holes is insufficient or the interlayer alignment of the sheets is not accurate, there is a problem in that the connection through the via holes is not possible. In addition, the connection through the via hole is difficult to check, and there is an inefficient problem that can be confirmed only after evaluating its characteristics after completing the product.

이에 본 발명은 상술한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 압전 적층 세라믹을 금속 기판에 접합할 때 전극들이 쇼트되는 것을 방지할 수 있고, 적층 공정을 단순화하여 생산성을 향상시킬 수 있는 압전 적층 세라믹 소자 및 그 제조 방법을 제공하는 것이다.Accordingly, the present invention has been made in view of the above-described circumstances, and an object of the present invention is to prevent the short circuit of electrodes when joining a piezoelectric laminated ceramic to a metal substrate, and to simplify the lamination process to improve productivity. It is to provide a piezoelectric multilayer ceramic device and a method of manufacturing the same.

상기 목적을 실현하기 위한 본 발명의 제 1 관점에 따른 압전 적층 세라믹 소자는 둘 이상의 세라믹 그린 시트들을 적층하여 제조하는 압전 적층 세라믹 소자로서, 상기 둘 이상의 세라믹 그린 시트들에 형성되는 내부 전극들, 및 상기 내부 전극들 사이에 각각 형성되어 상기 내부 전극들을 전기적으로 분리하는 세라믹 층들을 포함하는 세라믹 적층체, 상기 세라믹 적층체는 그 각각이 하나 또는 양 측면 표면으로부터 상기 세라믹 적층체의 중심 방향으로 파여 형성되며, 상기 압전 세라믹 적층체의 상부로부터 하부로 연장되는 제 1 오목부 및 제 2 오목부를 가지며; 및 상기 세라믹 적층제의 상기 제 1 오목부 및 상기 제 2 오목부에 각각 형성되는 제 1 외부 전극 및 제 2 외부 전극을 포함하며, 상지 제 1 외부 전극은 상기 다수의 내부 전극들 중 홀수 번째 전극들을 전기적으로 연결시키며, 상기 제 2 외부 전극은 상기 내부 전극들 중 짝수 번째 전극들을 전기적으로 연결시키는 것을 특징으로 한다.A piezoelectric multilayer ceramic device according to the first aspect of the present invention for realizing the above object is a piezoelectric multilayer ceramic device manufactured by stacking two or more ceramic green sheets, the internal electrodes formed on the two or more ceramic green sheets, and A ceramic laminate comprising ceramic layers respectively formed between the internal electrodes and electrically separating the internal electrodes, the ceramic laminate being formed by digging in a direction toward the center of the ceramic laminate from each one or both side surfaces thereof; A first recess and a second recess extending from an upper portion to a lower portion of the piezoelectric ceramic laminate; And a first external electrode and a second external electrode respectively formed on the first concave portion and the second concave portion of the ceramic laminate, wherein the upper outer first electrode is an odd-numbered electrode among the plurality of internal electrodes. And the second external electrode electrically connects the even-numbered electrodes among the internal electrodes.

상기 제 1 및 제 2 외부 전극들은 그 단면이 대략적으로 반원 형상을 갖는 다. The first and second external electrodes have a substantially semicircular cross section.

상기 제 1 외부 전극 및 상기 제 2 외부 전극은 상기 압전 세라믹 적층체의 제 1 측면 및 제 2 측면에 각각 형성되며, 상기 제 1 측면 및 상기 제 2 측면은 상호 대향한다.The first external electrode and the second external electrode are respectively formed on the first side and the second side of the piezoelectric ceramic laminate, and the first side and the second side face to each other.

실시 예에 따라서는, 상기 제 1 및 제 2 외부 전극들은 그 단면이 대략적으로 부채꼴 형상을 갖는다.In some embodiments, the first and second external electrodes have a substantially fan shape in cross section.

다른 실시 예에 따라서는, 상기 제 1 외부 전극 및 상기 제 2 외부 전극은 상기 압전 세라믹 적층체의 제 1 모리서 및 제 2 모서리에 각각 형성되며, 상기 제 1 및 제 2 모서리들은 상호 대향한다. According to another embodiment, the first external electrode and the second external electrode are formed at the first corner and the second corner of the piezoelectric ceramic laminate, respectively, and the first and second corners face each other.

본 발명의 제 2 관점에 따른 압전 적층 세라믹 소자 제조 방법은 a) 세라믹 그린 시트를 준비하는 단계; b) 상기 세라믹 그린 시트에 외부 전극 형성을 위해 소정의 절단선 상에 비아 홀을 형성하고, 형성된 비아 홀을 전도체 재료로 충진하는 단계; c) 상기 비아 홀이 형성된 세라믹 그린 시트에 홀수 번째 내부 전극을 형성하는 단계; d) 상기 비아 홀이 형성된 세라믹 그린 시트에 짝수 번째 내부 전극을 형성하는 단계; e) 상기 단계 c) 및 단계 d)에 의한 세라믹 그린 시트들을 차례로 적층하는 단계; f) 단계 e)에 의해 적층된 세라믹 그린 시트들을 상기 절단선을 따라 제품 단위로 절단하는 단계; g) 제품 단위의 세라믹 적층체를 소성하여 압전 적층 세라믹 소자를 완성하는 단계를 포함하며, 상기 절단선은 제조하고자하는 압전 적층 세라믹 소자의 단부에 대응하는 것을 특징으로 한다.A piezoelectric multilayer ceramic device manufacturing method according to a second aspect of the present invention includes the steps of: a) preparing a ceramic green sheet; b) forming a via hole on a predetermined cutting line to form an external electrode in the ceramic green sheet, and filling the formed via hole with a conductor material; c) forming an odd-numbered internal electrode on the ceramic green sheet on which the via holes are formed; d) forming even-numbered internal electrodes on the ceramic green sheet on which the via holes are formed; e) sequentially stacking the ceramic green sheets according to steps c) and d); f) cutting the ceramic green sheets laminated in step e) into product units along the cutting line; g) firing the ceramic laminate of the product unit to complete the piezoelectric multilayer ceramic device, wherein the cutting line corresponds to an end portion of the piezoelectric multilayer ceramic device to be manufactured.

실시 예에 따라서는, 상기 외부 전극 형성을 위한 상기 비아 홀은 상기 절단 선들의 교차점 상에 형성된다.In some embodiments, the via hole for forming the external electrode is formed on an intersection point of the cutting lines.

본 발명에 의하면, 비아 홀이 제품의 끝단의 중앙 또는 모서리에 위치하므로 비아 홀 펀칭 공정상에서 내부에 비아홀이 위치한 경우보다 펀칭 횟수가 줄어드는 이점이 있다. 또한, 소자의 압전 활성 면적이 넓어지는 효과가 있다. 층간 비아홀의 연결 정도를 커팅 공정 후 현미경을 통한 육안 검사로 확인이 가능하여 불량을 즉시 찾아 낼 수 있는 이점이 있다. According to the present invention, since the via hole is located at the center or the edge of the end of the product, there is an advantage in that the punching frequency is reduced in the via hole punching process than when the via hole is located inside. In addition, there is an effect that the piezoelectric active area of the device is widened. Since the degree of connection between the interlayer via holes can be confirmed by visual inspection through a microscope after the cutting process, there is an advantage of immediately finding a defect.

이하, 첨부된 도면을 참조로 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 10은 본 발명의 일 실시 예에 따른 압전 적층 세라믹 소자의 단면을 도시한 단면도이다.10 is a cross-sectional view illustrating a cross section of a piezoelectric multilayer ceramic device according to an exemplary embodiment.

도 11은 도 10에 도시된 압전 적층 세라믹 소자의 평면도이다.FIG. 11 is a plan view of the piezoelectric multilayer ceramic element illustrated in FIG. 10.

도 10 및 도 11을 참조하면, 본 발명의 일 실시 예에 따른 압전 적층 세라믹 소자는 다수의 내부 전극들(501) 및 상기 다수의 내부 전극들(501) 사이에 각각 형성되는 다수의 세라믹 층들(502)을 갖는 세라믹 적층체(503), 및 상기 다수의 내부 전극들(501)을 전기적으로 연결하는 제 1 및 제 2 외부 전극(504 및 505)을 포함한다.10 and 11, a piezoelectric multilayer ceramic device according to an exemplary embodiment may include a plurality of internal electrodes 501 and a plurality of ceramic layers formed between the plurality of internal electrodes 501, respectively. Ceramic laminate 503 having 502, and first and second external electrodes 504 and 505 that electrically connect the plurality of internal electrodes 501.

상기 세라믹 적층체(503)는 양 측면에 형성된 제 1 오목부(506) 및 제 2 오목부(507)를 포함한다. 상기 제 1 오목부(506)는 상기 세라믹 적층체(503)의 일 측면으로부터 상기 세라믹 적층체(503)의 중심 방향으로 파여 형성된다. 상기 제 1 오목부(506)는 상기 세라믹 적층체(503)의 상부로부터 하부로 연장된다. 또한, 상기 제 2 오목부(506)는 상기 제 1 오목부(506)에 대향하는 위치의 상기 세라믹 적층체(503)의 다른 측면에 형성된다. 동일하게, 상기 제 2 오목부(506)는 상기 세라믹 적층체(503)의 다른 측면으로부터 그 중심 방향으로 파여 형성되며, 상기 세라믹 적층체(503)의 상부로부터 하부까지 연장된다. The ceramic laminate 503 includes a first recess 506 and a second recess 507 formed at both sides. The first concave portion 506 is formed by digging in the direction of the center of the ceramic laminate 503 from one side of the ceramic laminate 503. The first recess 506 extends from the top to the bottom of the ceramic laminate 503. In addition, the second concave portion 506 is formed on the other side of the ceramic laminate 503 at a position opposite to the first concave portion 506. Similarly, the second concave portion 506 is formed in the center direction from the other side of the ceramic laminate 503, and extends from the top to the bottom of the ceramic laminate 503.

상기 제 1 및 제 2 외부 전극(504 및 505)은 상기 세라믹 적층제(503)의 상기 제 1 오목부(506) 및 상기 제 2 오목부(507)에 각각 형성된다.The first and second external electrodes 504 and 505 are formed in the first concave portion 506 and the second concave portion 507 of the ceramic laminate 503, respectively.

상기 제 1 외부 전극(504)은 상기 다수의 내부 전극들(501) 중 홀수 번째 전극들(즉,- 또는 + 전극)을 전기적으로 연결시킨다. 그리고, 상기 제 2 외부 전극(505)은 상기 다수의 내부 전극들(501) 중 짝수 번째 전극들을 전기적으로 연결시킨다. The first external electrode 504 electrically connects odd-numbered electrodes (ie, negative or negative electrodes) of the plurality of internal electrodes 501. The second external electrode 505 electrically connects even-numbered electrodes of the plurality of internal electrodes 501.

상기 제 1 외부 전극 및 제 2 외부 전극(504 및 505)은 그 단면이 대략적으로 반원 형상을 갖는다. 따라서, 상기 제 1 외부 전극 및 제 2 외부 전극(504 및 504)는 대략적으로 반원 기둥의 형상이다The first and second external electrodes 504 and 505 have a substantially semicircular cross section. Thus, the first external electrode and the second external electrode 504 and 504 are approximately in the shape of a semicircular column.

도 12는 본 발명의 다른 실시 예에 따른 압전 적층 세라믹 소자의 단면을 도시한 단면도이고, 도 13은 도 12에 도시된 압전 적층 세라믹 소자의 평면을 도시한 평면도이다. 도 12 및 도 13에서 도 10 및 도 11과 동일한 부분에는 동일한 도면부호를 사용하고 그 자세한 설명은 생략한다.12 is a cross-sectional view illustrating a piezoelectric multilayer ceramic device according to another exemplary embodiment, and FIG. 13 is a plan view illustrating a plane of the piezoelectric multilayer ceramic device illustrated in FIG. 12. In FIGS. 12 and 13, the same reference numerals are used for the same parts as FIGS. 10 and 11, and detailed descriptions thereof will be omitted.

도 12 및 도 13을 참조하면, 본 발명의 다른 실시 예에 따른 압전 적층 세라믹 소자는 상기 제 1 외부 전극(601) 및 상기 제 2 외부 전극(602)은 상기 세라믹 적층체(503)의 제 1 모리서 및 제 2 모서리에 각각 형성된다. 상기 제 1 및 제 2 모서리들은 상호 대향한다. 상기 제 1 외부 전극 및 제 2 전극(504 및 505)은 그 단면이 대략적으로 부채꼴 형상을 갖는다. 따라서, 상기 제 1 외부 전극(601) 및 제 2 외부 전극(602)은 대략적으로 1/4원의 기둥 형상을 갖는다.12 and 13, a piezoelectric multilayer ceramic device according to another embodiment of the present invention may include the first external electrode 601 and the second external electrode 602 as the first layer of the ceramic laminate 503. It is formed at the edger and the second corner, respectively. The first and second corners face each other. The first external electrode and the second electrode 504 and 505 have a substantially fan-shaped cross section. Accordingly, the first external electrode 601 and the second external electrode 602 have a columnar shape of approximately 1/4 circle.

이하, 도 10 내지 도 13에 도시된 압전 적층 세라믹 소자의 제조 과정을 설명한다. Hereinafter, a manufacturing process of the piezoelectric multilayer ceramic elements illustrated in FIGS. 10 to 13 will be described.

도 14는 본 발명에 따른 압전 적층 세라믹 소자의 제조 과정을 설명하기 위한 공정 흐름도이다.14 is a flowchart illustrating a manufacturing process of the piezoelectric multilayer ceramic device according to the present invention.

도 14를 참조하면, 세라믹 분말(Dielectric Ceramic Powder), 바인더(Binder), 용제(Solvent) 등의 재료 물질을 준비한다(S1).Referring to FIG. 14, material materials such as a ceramic ceramic powder, a binder, a solvent, and the like are prepared (S1).

이어, 상기 세라믹 분말에 PVB(Polyvinyl Butyral) 등과 같은, 바인더와 용제를 첨가한 후 볼 밀링(Ball Milling)을 수행하여 일정 점도를 갖는 슬러리(Slurry)를 제조한다(S2).Subsequently, a slurry and a slurry having a predetermined viscosity are prepared by adding a binder and a solvent, such as PVB (Polyvinyl Butyral), to the ceramic powder, followed by ball milling (S2).

단계 S2에서 제조한 슬러리를 닥터 블레이드(Doctor Blade) 방법에 의해 테이프 캐스팅(Tape Casting) 한 후 일정한 크기로 절단하여 세라믹 그린 시트(Ceramic Green Sheet)를 만든 다음, 세라믹 그린 시트를 적절한 크기로 커팅하여, 세라믹 그린 시트를 준비한다(S3, S4).The slurry prepared in step S2 is tape casted by a doctor blade method, cut into a predetermined size to make a ceramic green sheet, and then the ceramic green sheet is cut to an appropriate size. To prepare a ceramic green sheet (S3, S4).

이어, 단계 S3 및 S4에 의해 준비된 상기 세라믹 그린 시트들에 외부 전극 형성을 위해 도 15에 도시된 바와 같이, 절단선 상에 비아 홀들을 형성한다. 실시 예에 따라서는 상기 비아 홀들은 도 17과 같이 절단선들이 교차하는 교차점들에 형 성된다. 이어, 상기 도 15 또는 도 17과 같이 형성된 비아 홀들에 전도체 재료를 충진한다(S5).Subsequently, via holes are formed on cut lines as shown in FIG. 15 to form external electrodes in the ceramic green sheets prepared by steps S3 and S4. In some embodiments, the via holes are formed at intersections where the cutting lines cross as shown in FIG. 17. Subsequently, the conductive material is filled in the via holes formed as shown in FIG. 15 or 17 (S5).

이어, 도 15과 같이, 비아 홀들의 충진에 의해 외부 전극들이 형성된 세라믹 그린 시트들 각각에 예컨대 스크린 프린팅 방법으로 도 16과 같이, 내부 전극들을 형성한다(S6). Next, as shown in FIG. 15, internal electrodes are formed in each of the ceramic green sheets on which external electrodes are formed by filling the via holes, for example, by screen printing, as shown in FIG. 16 (S6).

이어, 내부 전극이 형성된 세라믹 그린 시트들을 차례로 적층하여, 도 15 또는 도 17에 도시된 바와 같이, 바를 형성한다(S7).Subsequently, ceramic green sheets on which internal electrodes are formed are sequentially stacked to form bars as illustrated in FIG. 15 or 17 (S7).

이어, 단계 S7에 의해 형성된 바를 상기 절단선에 따라 제품 단위로 절단한다(S8). Subsequently, the bar formed by step S7 is cut into product units according to the cutting line (S8).

그리고, 단계 S8의 절단에 따른 개별 부품들을 태워 바인더를 제거한 후 800~1600 정도의 온도에서 금속 기판 또는 세라믹과 동시 소성하여 압전 적층 세라믹 소자를 완성한다.Then, the individual components according to the cutting of step S8 are burned to remove the binder, and then co-fired with a metal substrate or ceramic at a temperature of about 800 to 1600 to complete the piezoelectric multilayer ceramic device.

실시 예에 따라서는, 도 16에 도시된 내부 전극 인쇄 패턴과는 다르게, 도 18에 도시된 바와 같이, 내부 전극을 그린 시트의 한쪽의 비아 홀을 남기고 형성할 수 있다. 이러한 경우, 도 17에 도시된 바와 같이, 얼라인에 약간의 오차가 발생해도, 내부 전극들이 쇼트되는 것을 확실히 방지할 수 있다.According to an embodiment, unlike the internal electrode printing pattern illustrated in FIG. 16, as illustrated in FIG. 18, the internal electrode may be formed leaving one via hole of the green sheet. In this case, as shown in FIG. 17, even if a slight error occurs in the alignment, it is possible to reliably prevent the internal electrodes from shorting.

이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.The present invention has been described above by way of example, but the present invention is not limited to the above-described embodiment, and those skilled in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Anyone can make a variety of variations.

도 1은 압전 액튜에이터 및 압전 발전기의 원리를 설명하기 위한 도면이다.1 is a view for explaining the principle of a piezoelectric actuator and a piezoelectric generator.

도 2는 종래의 제 1 및 제 2 외부 전극들이 형성된 압전 적층 세라믹을 도시한 사시도이다.FIG. 2 is a perspective view illustrating a piezoelectric multilayer ceramic in which first and second external electrodes are formed.

도 3은 도 2에 도시된 압전 적층 세라믹의 단면도이다.3 is a cross-sectional view of the piezoelectric multilayer ceramic illustrated in FIG. 2.

도 4는 도 1 및 도 2에 도시된 압전 적층 세라믹을 금속 기판 상에 접합한 상태를 나타낸 단면도이다.4 is a cross-sectional view illustrating a state in which the piezoelectric multilayer ceramics illustrated in FIGS. 1 and 2 are bonded to a metal substrate.

도 5는 종래의 외부 전극이 부분적으로 형성된 압전 적층 세라믹 소자를 도시한 단면도이다. 5 is a cross-sectional view of a piezoelectric multilayer ceramic device in which a conventional external electrode is partially formed.

도 6은 비아 홀을 이용하여 내부 전극을 연결한 종래의 압전 적층 세라믹 소자를 도시한 단면도이다.6 is a cross-sectional view of a conventional piezoelectric multilayer ceramic device in which internal electrodes are connected using via holes.

도 7은 도 6에 도시된 압전 적층 세라믹 소자의 평면도이다.FIG. 7 is a plan view of the piezoelectric multilayer ceramic device illustrated in FIG. 6.

도 8 및 도 9는 도 6에 도시된 압전 적층 세라믹 소자에 형성된 비아 홀의 충전 상태를 도시한 평면도들이다.8 and 9 are plan views illustrating a state of charge of a via hole formed in the piezoelectric multilayer ceramic device illustrated in FIG. 6.

도 10은 본 발명의 일 실시 예에 따른 압전 적층 세라믹 소자의 단면을 도시한 단면도로서, 501은 내부 전극, 502는 세라믹 층, 503은 세라믹 적층체, 504는 제1 외부 전극, 505는 제2 외부 전극, 506은 제1 오목부, 507은 제2 오목부를 도시한 도면.10 is a cross-sectional view illustrating a piezoelectric multilayer ceramic device according to an exemplary embodiment of the present disclosure, where 501 is an internal electrode, 502 is a ceramic layer, 503 is a ceramic laminate, 504 is a first external electrode, and 505 is a second 506 shows an external electrode, 506 a first recess, and 507 a second recess.

도 11은 도 10에 도시된 압전 적층 세라믹 소자의 평면도이다.FIG. 11 is a plan view of the piezoelectric multilayer ceramic element illustrated in FIG. 10.

도 12는 본 발명의 다른 실시 예에 따른 압전 적층 세라믹 소자의 단면을 도시한 단면도로서, 501은 내부 전극, 502는 세라믹 층, 503은 세라믹 적층체, 601은 제1 외부 전극, 602는 제2 외부 전극을 도시한 도면.12 is a cross-sectional view illustrating a piezoelectric multilayer ceramic device according to another embodiment of the present invention, where 501 is an internal electrode, 502 is a ceramic layer, 503 is a ceramic laminate, 601 is a first external electrode, and 602 is a second Figure shows an external electrode.

도 13은 도 12에 도시된 압전 적층 세라믹 소자의 평면도이다.FIG. 13 is a plan view of the piezoelectric multilayer ceramic device illustrated in FIG. 12.

도 14는 본 발명에 따른 압전 적층 세라믹 소자의 제조 과정의 일 예를 나타낸 공정 흐름도이다.14 is a process flowchart illustrating an example of a manufacturing process of a piezoelectric multilayer ceramic device according to the present invention.

도 15는 도 14의 적층 공정이 완료된 후의 제조된 바의 평면을 나타낸 평면도이다.15 is a plan view illustrating a plane of a manufactured bar after the lamination process of FIG. 14 is completed.

도 16은 도 14의 절단 공정 완료 후, 각 개별 제품들의 각 층에 형성된 내부 전극들의 평면 및 단면을 나타낸 도면이다.FIG. 16 is a view showing a plane and a cross-section of internal electrodes formed in each layer of each individual product after completion of the cutting process of FIG. 14.

도 17은 비아 홀이 절단선의 모서리에 형성되는 예를 나타낸 바의 평면도이다.17 is a plan view illustrating an example in which a via hole is formed at an edge of a cutting line.

도 18은 본 발명의 또 다른 실시 예에 따라 각 개별 제품들의 각 층에 형성된 내부 전극들의 평면 및 단면을 나타낸 도면이다.18 is a plan view and a cross-sectional view of internal electrodes formed on each layer of each individual product according to another embodiment of the present invention.

도 19는 도 18에 도시된 내부 전극들을 갖는 압전 적층 세라믹 소자의 단면도이다.FIG. 19 is a cross-sectional view of the piezoelectric multilayer ceramic device having the internal electrodes shown in FIG. 18.

Claims (11)

둘 이상의 세라믹 그린 시트들을 적층하여 제조하는 압전 적층 세라믹 소자로서, A piezoelectric multilayer ceramic device manufactured by stacking two or more ceramic green sheets, 상기 둘 이상의 세라믹 그린 시트들에 형성되는 내부 전극들, 및 상기 내부 전극들 사이에 각각 형성되어 상기 내부 전극들을 전기적으로 분리하는 세라믹 층들을 포함하는 세라믹 적층체, 상기 세라믹 적층체는 그 각각이 하나 또는 양 측면 표면으로부터 상기 세라믹 적층체의 중심 방향으로 파여 형성되며, 상기 압전 세라믹 적층체의 상부로부터 하부로 연장되는 제 1 오목부 및 제 2 오목부를 가지며; 및A ceramic laminate including internal electrodes formed on the two or more ceramic green sheets, and ceramic layers formed between the internal electrodes to electrically separate the internal electrodes, respectively, wherein the ceramic laminate is one Or a first concave portion and a second concave portion which are formed by digging in the direction of the center of the ceramic laminate from both side surfaces and extending from the top to the bottom of the piezoelectric ceramic laminate; And 상기 세라믹 적층제의 상기 제 1 오목부 및 상기 제 2 오목부에 각각 형성되는 제 1 외부 전극 및 제 2 외부 전극을 포함하며, A first external electrode and a second external electrode formed on the first concave portion and the second concave portion of the ceramic laminate; 상지 제 1 외부 전극은 상기 다수의 내부 전극들 중 홀수 번째 전극들을 전기적으로 연결시키며, 상기 제 2 외부 전극은 상기 내부 전극들 중 짝수 번째 전극들을 전기적으로 연결시키는 것을 특징으로 하는 압전 적층 세라믹 소자. The upper external electrode electrically connects odd-numbered electrodes of the plurality of internal electrodes, and the second external electrode electrically connects even-numbered electrodes of the internal electrodes. 제 1 항에 있어서, 상기 제 1 외부 전극은 그 단면이 대략적으로 반원 형상을 갖는 것을 특징으로 하는 압전 적층 세라믹 소자.The piezoelectric multilayer ceramic device of claim 1, wherein the first external electrode has a substantially semicircular cross section. 제 2 항에 있어서, 상기 제 2 외부 전극은 그 단면이 대략적으로 반원 형상 을 갖는 것을 특징으로 하는 압전 적층 세라믹 소자.3. The piezoelectric multilayer ceramic device of claim 2, wherein the second external electrode has a substantially semicircular cross section. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 외부 전극 및 상기 제 2 외부 전극은 상기 압전 세라믹 적층체의 제 1 측면 및 제 2 측면에 각각 형성되는 것을 특징으로 하는 압전 적층 세라믹 소자.The piezoelectric multilayer ceramic according to any one of claims 1 to 3, wherein the first external electrode and the second external electrode are formed on the first side and the second side of the piezoelectric ceramic laminate, respectively. device. 제 4 항에 있어서, 상기 제 1 측면 및 상기 제 2 측면은 상호 대향하는 것을 특징으로 하는 압전 적층 세라믹 소자.The piezoelectric multilayer ceramic device of claim 4, wherein the first side surface and the second side surface face each other. 제 1 항에 있어서, 상기 제 1 외부 전극은 그 단면이 대략적으로 부채꼴 형상을 갖는 것을 특징으로 하는 압전 적층 세라믹 소자.The piezoelectric multilayer ceramic device of claim 1, wherein the first external electrode has a substantially fan shape in cross section. 제 6 항에 있어서, 상기 제 2 외부 전극은 그 단면이 대략적으로 부채꼴 형상을 갖는 것을 특징으로 하는 압전 적층 세라믹 소자.7. The piezoelectric multilayer ceramic device of claim 6, wherein the second external electrode has a substantially fan shape in cross section. 제 1 항, 제 6 항 및 제 7 항 중 어느 한 항에 있어서, 상기 제 1 외부 전극 및 상기 제 2 외부 전극은 상기 압전 세라믹 적층체의 제 1 모리서 및 제 2 모서리에 각각 형성되는 것을 특징으로 하는 압전 적층 세라믹 소자.The method of claim 1, wherein the first external electrode and the second external electrode are formed at first corners and second corners of the piezoelectric ceramic laminate, respectively. Piezoelectric multilayer ceramic elements. 제 8 항에 있어서, 상기 제 1 및 제 2 모서리들은 상호 대향하는 것을 특징 으로 하는 압전 적층 세라믹 소자.9. The piezoelectric multilayer ceramic device of claim 8, wherein the first and second edges face each other. a) 세라믹 그린 시트를 준비하는 단계;a) preparing a ceramic green sheet; b) 상기 세라믹 그린 시트에 외부 전극 형성을 위해 소정의 절단선 상에 비아 홀을 형성하고, 형성된 비아 홀을 전도체 재료로 충진하는 단계 ;b) forming a via hole on a predetermined cutting line to form an external electrode in the ceramic green sheet, and filling the formed via hole with a conductor material; c) 상기 비아 홀이 형성된 세라믹 그린 시트에 홀수 번째 내부 전극을 형성하는 단계;c) forming an odd-numbered internal electrode on the ceramic green sheet on which the via holes are formed; d) 상기 비아 홀이 형성된 세라믹 그린 시트에 짝수 번째 내부 전극을 형성하는 단계; d) forming even-numbered internal electrodes on the ceramic green sheet on which the via holes are formed; e) 상기 단계 c) 및 단계 d)에 의한 세라믹 그린 시트들을 차례로 적층하는 단계; e) sequentially stacking the ceramic green sheets according to steps c) and d); f) 단계 e)에 의해 적층된 세라믹 그린 시트들을 상기 절단선을 따라 제품 단위로 절단하는 단계;f) cutting the ceramic green sheets laminated in step e) into product units along the cutting line; g) 제품 단위의 세라믹 적층체를 소성하여 압전 적층 세라믹 소자를 완성하는 단계를 포함하며,g) firing the ceramic laminate of the product unit to complete the piezoelectric multilayer ceramic device, 상기 절단선은 제조하고자하는 압전 적층 세라믹 소자의 단부에 대응하는 것을 특징으로 하는 압전 적층 세라믹 소자 제조 방법. The cut line corresponds to an end portion of the piezoelectric multilayer ceramic device to be manufactured. 제 10 항에 있어서, 상기 외부 전극 형성을 위해 소정의 절단선 상에 형성되는 비아홀은 절단선들의 교차점상에 형성되는 압전 적층 세라믹 소자 제조 방법. The method of claim 10, wherein the via hole formed on a predetermined cutting line for forming the external electrode is formed on an intersection point of the cutting lines.
KR1020090131565A 2009-12-28 2009-12-28 Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same KR101087378B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131565A KR101087378B1 (en) 2009-12-28 2009-12-28 Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131565A KR101087378B1 (en) 2009-12-28 2009-12-28 Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20110075193A KR20110075193A (en) 2011-07-06
KR101087378B1 true KR101087378B1 (en) 2011-11-25

Family

ID=44915231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131565A KR101087378B1 (en) 2009-12-28 2009-12-28 Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR101087378B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677109B1 (en) * 2015-09-21 2016-11-17 주식회사 아모센스 Multilayered piezoelectric element and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173320A (en) 2005-12-19 2007-07-05 Denso Corp Laminate piezoelectric element and its manufacturing method
KR100816533B1 (en) 2006-05-11 2008-03-26 박영진 Multi layer capacitor device and multi layer varistor device and method for manufacturing the same
JP2009200359A (en) 2008-02-22 2009-09-03 Denso Corp Laminated piezoelectric element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173320A (en) 2005-12-19 2007-07-05 Denso Corp Laminate piezoelectric element and its manufacturing method
KR100816533B1 (en) 2006-05-11 2008-03-26 박영진 Multi layer capacitor device and multi layer varistor device and method for manufacturing the same
JP2009200359A (en) 2008-02-22 2009-09-03 Denso Corp Laminated piezoelectric element

Also Published As

Publication number Publication date
KR20110075193A (en) 2011-07-06

Similar Documents

Publication Publication Date Title
US10276774B2 (en) Multilayer ceramic structure, manufacturing method therefor and piezoelectric actuator
KR101019323B1 (en) Multi-terminal type laminated capacitor and manufacturing method thereof
US8056199B2 (en) Methods of producing multilayer capacitor
JP2015026841A (en) Multilayer ceramic capacitor
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JP6867745B2 (en) Multilayer capacitor and mounting structure of multilayer capacitor
CN109148156B (en) Electronic assembly and method of manufacturing the same
US9961768B2 (en) Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card
JP4502130B2 (en) Manufacturing method of laminated electronic component
KR101087378B1 (en) Piezoelectric Laminated Ceramic Device And Method of Manufacturing The Same
KR20190024083A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2000150292A (en) Layered ceramic capacitor
JP4539489B2 (en) Manufacturing method of multilayer capacitor
JP5869335B2 (en) Multilayer capacitor
JP2000195754A (en) Laminated ceramic chip capacitor array and its manufacture
JP4651930B2 (en) Electronic components
KR102505445B1 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2007123505A (en) Stacked capacitor
KR100846079B1 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JP4581744B2 (en) Ceramic element
KR20190024084A (en) Capacitor component
KR102137436B1 (en) Multi-layered piezoelectric element
JP2010129657A (en) Capacitor
JP2007013253A (en) Process for manufacturing multilayer ceramic electronic component
JPH0279482A (en) Electrostriction effect element and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9