KR101078063B1 - 고효율 발광 다이오드 - Google Patents

고효율 발광 다이오드 Download PDF

Info

Publication number
KR101078063B1
KR101078063B1 KR1020100060291A KR20100060291A KR101078063B1 KR 101078063 B1 KR101078063 B1 KR 101078063B1 KR 1020100060291 A KR1020100060291 A KR 1020100060291A KR 20100060291 A KR20100060291 A KR 20100060291A KR 101078063 B1 KR101078063 B1 KR 101078063B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor
emitting diode
electrode
Prior art date
Application number
KR1020100060291A
Other languages
English (en)
Inventor
임홍철
이준희
유종균
김창연
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100060291A priority Critical patent/KR101078063B1/ko
Priority to US12/986,774 priority patent/US8618565B2/en
Priority to US13/077,371 priority patent/US8410506B2/en
Application granted granted Critical
Publication of KR101078063B1 publication Critical patent/KR101078063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

지지기판; 상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 반도체 적층 구조체에 오믹 콘택하고, 상기 반도체 적층 구조체의 외부로 노출된 영역을 갖는 제1 전극; 상기 제1 전극의 외부로 노출된 영역 상에 위치하고, 상기 제1 전극에 전기적으로 접속된 제1 본딩 패드; 및 상기 반도체 적층 구조체 상에 위치하는 제2 전극을 포함하되; 상기 반도체 적층 구조체는 상부 표면에 복수의 콘들이 형성되되, 상기 복수의 콘들은 에칭 표면과, 상기 에칭 표면위에 형성된 유전 물질의 증착 표면을 가지는 것을 특징으로 하는 발광 다이오드가 제공된다.

Description

고효율 발광 다이오드{HIGH EFFICIENCY LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 기판 분리 공정을 적용하여 성장기판을 제거한 질화갈륨 계열의 고효율 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나, 사파이어는 전기적으로 부도체이므로, 발광 다이오드 구조를 제한한다. 이에 따라, 최근에는 사파이어와 같은 이종기판 상에 질화물 반도체층과 같은 에피층들을 성장시키고, 상기 에피층들에 지지기판을 본딩한 후, 레이저 리프트 오프 기술 등을 이용하여 이종기판을 분리하여 수직형 구조의 고효율 발광 다이오드를 제조하는 기술이 개발되고 있다(예컨대, 미국등록특허공보 US7,704,763호 참조).
도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 종래의 수직형 구조의 발광 다이오드는 성장기판(도시하지 않음) 상에 질화갈륨계열의 n형 층(23), 활성층(25) 및 p형 층(27)을 차례로 형성하고, p형 층(27) 상에 p형 전극(39)을 형성하고, p형 전극(39)을 본딩 금속(43)을 통해 Si 서브마운트(41)에 플립본딩한 후, 성장 기판을 제거하고, 노출된 n형 층(23) 상에 n-전극(37)을 형성함으로써 제조된다. 한편, Si 서브마운트(41)의 하부면에는 n형 전극(45)이 형성된다. 나아가, 상기 미국등록특허공보 US7,704,763호는 노출된 n형 층(23)의 표면에 건식 또는 PEC 에칭 기술을 사용하여 거칠어진 면을 형성함으로써 광 추출 효율을 향상시킨다.
미국등록특허공보 US7,704,763호
본 발명이 해결하려는 과제는, 광추출 효율을 극대화할 수 있는 고효율 발광 다이오드를 제공하는 것이다.
본 발명의 일측면에 의하면, 지지기판; 상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 및 상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 반도체 적층 구조체에 오믹 콘택하고, 상기 반도체 적층 구조체의 외부로 노출된 영역을 갖는 제1 전극; 상기 제1 전극의 외부로 노출된 영역 상에 위치하고, 상기 제1 전극에 전기적으로 접속된 제1 본딩 패드; 및 상기 반도체 적층 구조체 상에 위치하는 제2 전극을 포함하되; 상기 반도체 적층 구조체는 상부가 하부에 비하여 좁은 면적을 가지도록 형성된 측벽을 포함하며, 상기 반도체층 적층 구조는 상부 표면 및 상기 측벽에 복수의 콘들이 형성된 발광 다이오드가 제공된다.
상기 측벽은 계단형 측벽이며, 상기 계단형 측벽에는 복수의 콘들이 형성될 수 있다.
상기 측벽은 경사진 측벽이며, 상기 경사진 측벽에는 복수의 콘들이 형성될 수 있다.
상기 측벽에 형성된 복수의 콘들은 같은 방향을 향하도록 형성될 수 있다.
상기 복수의 콘들은 PEC 에칭에 의해 형성된 형상일 수 있다.
상기 지지기판은 도전성일 필요가 없으며, 예컨대 사파이어 기판일 수 있다. 견고한 사파이어 기판을 지지기판으로 사용함으로써 발광 다이오드의 변형을 방지할 수 있다.
한편, 상기 제1 전극은 반사층을 포함할 수 있으며, 나아가 상기 반사층을 보호하기 위한 보호 금속층을 포함할 수 있다. 또한, 상기 반사층은 상기 보호 금속층과 상기 반도체 적층 구조체 사이에 매립되고, 상기 보호 금속층이 외부로 노출될 수 있다.
상기 p형 화합물 반도체층이 n형 화합물 반도체층보다 지지기판측에 가깝게 위치할 수 있으며, 상기 제1 전극은 p형 화합물 반도체층에 오믹 콘택할 수 있다.
본 발명에 따르면, 반도체 적층 구조체의 상부와 측벽의 표면을 PEC 에칭하여 거칠게 처리함으로써 활성층에서 발광되어 반도체층의 측면으로 진행한 광을 효과적으로 외부로 방출시킬 수 있다. 이에 따라 발광 다이오드의 광추출 효과를 개선할 수 있다.
본 발명에 의하면, 반도체 적층 구조체가 계단형 측벽 및 경사진 측벽을 가짐에 따라, PEC 에칭의 효과를 높여서 PEC 에칭에 의한 콘들의 형성율을 높여서 광추출 효율을 향상시킬 수 있다.
또한, 본 발명에 의하면 반도체 적층 구조체의 측벽에 형성된 복수의 콘들은 같은 방향을 향하도록 형성될 수 있음에 따라, 활성층에서 생성된 광이 외부로 방출될 때 일률적인 방향을 가지게 할 수 도 있고, 다른 방향에 비하여 특정 방향에 대한 발광 효율만을 향상시킬 수 있도록 조절할 수 도 있다.
도 1은 종래기술에 따른 수직형 구조의 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 3은 도 2에 도시된 발광 다이오드를 제조하는 공정을 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 5는 도 4에 도시된 발광 다이오드를 제조하는 공정을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 2는 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이ㅇ이다.
도 2를 참조하면, 상기 발광 다이오드는 지지기판(71), 본딩 금속(73), 반도체 적층 구조체(50), p-전극(61), n-전극(69), p-본딩 패드(65)를 포함한다.
지지기판(71)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(71)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖기 때문에 지지기판을 본딩하고 성장기판을 제거할 때, 웨이퍼 휨을 방지할 수 있으며, 또한 반도체 적층 구조체(50)를 견고하게 지지할 수 있다.
반도체 적층 구조체(50)는 지지기판(51) 상에 위치하며, p형 화합물 반도체층(57), 활성층(55) 및 n형 화합물 반도체층(53)을 포함한다. 여기서, 상기 반도체 적층 구조체(50)는 일반적인 수직형 발광 다이오드와 유사하게 p형 화합물 반도체층(57)이 n형 화합물 반도체층(53)에 비해 지지기판(71) 측에 가깝게 위치한다. 상기 반도체 적층 구조체(50)는 지지기판(71)의 일부 영역 상에 위치한다. 즉, 지지기판(71)이 반도체 적층 구조체(50)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(50)는 상기 지지기판(71)의 가장자리로 둘러싸인 영역 내에 위치한다.
n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. n형 화합물 반도체층(53) 및 p형 화합물 반도체층(57)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, n형 화합물 반도체층(53) 및/또는 p형 화합물 반도체층(57)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(55)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 저항이 상대적으로 작은 n형 화합물 반도체층(53)이 지지기판(71)의 반대쪽에 위치함으로써 n형 화합물 반도체층(53)의 상부면에 거칠어진 면을 형성하는 것이 용이하며, 거칠어진 면은 활성층(55)에서 생성된 광의 추출 효율을 향상시킨다.
한편, 반도체 적층 구조체(50)의 상부 및 측벽에는 건식 또는 PEC 에칭 기술을 사용하여 표면에 거칠어진 면을 가지게 되어 광 추출 효율을 향상시키게 된다.
n형 화합물 반도체층(53)의 표면(53a) 및 반도체 적층 구조체(50)의 측벽(53b, 55a, 57a)에는 복수의 콘들이 형성되어 있다. 이때, 반도체 적층 구조체(50)의 측벽은 계단식으로 형성되어 있으며, 각 계단의 평평한 면에 복수의 콘들이 형성되어 있다. 반도체 적층 구조체(50)의 측벽에 형성된 복수의 콘들은 같은 방향을 향하도록 형성될 수 있다. 이에 따라, 활성층에서 생성된 광이 외부로 방출될 때 일률적인 방향을 가질 수 있다. 발광 다이오드 전체에 걸쳐 고르게 방출될 수 있음에 따라 발광 효율을 향상시킬 수 있다. 또한, PEC 에칭 조건을 변경하여 다른 방향에 비하여 특정 방향에 대한 발광 효율만을 향상시킬 수 있도록 조절할 수 도 있다.
p-전극(59, 61)은 p형 화합물 반도체층(57)과 지지기판(71) 사이에 위치하며, p형 화합물 반도체층(57)에 오믹 콘택한다. p-전극(59, 61)은 반사층(59) 및 보호 금속층(61)을 포함할 수 있으며, 반사층(59)이 반도체 적층 구조체(50)와 지지기판(71) 사이에 매립되도록 보호 금속층(61)이 반사층(59)을 감쌀 수 있다. 상기 반사층(59)은 예컨대 Ag와 같은 반사 금속으로 형성될 수 있으며, 보호 금속층(61)은 예컨대, Ni로 형성될 수 있다. 상기 p-전극, 예컨대 상기 보호 금속층(61)은 지지기판(71)의 전면 상에 위치할 수 있으며, 따라서, 상기 보호 금속층(61)은 반도체 적층 구조체(50)의 외부로 노출된 영역을 갖는다.
반도체 적층 구조체(50)의 외부로 노출된 p-전극, 예컨대 보호 금속층(61) 상에 p형 본딩 패드(65)가 위치할 수 있다. 상기 p형 본딩 패드(65)는 p-전극(59, 61)을 통해 p형 화합물 반도체층(57)에 전기적으로 접속한다.
한편, 본딩 금속(73)은 지지기판(71)과 p-전극(59, 61) 사이에 위치하여 반도체 적층 구조체(30)와 지지기판(71)을 결합시킨다. 본딩 금속(73)은 예컨대 Au-Sn으로 공융 본딩을 이용하여 형성될 수 있다.
p형 전극(59, 61)은 본딩 금속(73)을 통해 지지기판(71)에 플립본딩되고, n형 화합물 반도체층(53)은 성장 기판의 제거를 통해 노출된다.
한편, n-전극(69)은 반도체 적층 구조체(50) 상에 위치하며, 성장 기판의 제거를 통해 노출된 n형 화합물 반도체층(53)에 전기적으로 접속된다.
반도체 적층 구조체(50)의 상부 및 측벽에 형성된 거칠어진 면은 수많은 콘(요철)들이 형성되어 있다. 이러한 콘들은 PEC 에칭에 의해 형성될 수 있다. 즉, n형 화합물 반도체층(53)의 표면과, 반도체 적층 구조체(50)의 측벽에 건식 또는 PEC(photo electro chemical) 에칭 기술을 사용하여 거칠어진 면을 형성함으로써 광 추출 효율을 향상시킬 수 있다.
PEC 에칭은 발광 다이오드에 GaN의 에너지 밴드갭보다 에너지가 큰 자외선 영역의 광을 쏘여주면서 수용액 상태에서 수행될 수 있다. PEC 에칭은 예를 들어 KOH 용액을 전해액으로, Xe 램프를 광원으로 사용하여 PEC 에칭을 수행할 수 있다. 이때, KOH 용액에는 산화제와 Ga2O3 같은 중간체를 에칭하는 에천트가 포함될 수 있다. 한편, 광원으로는 Hg 램프가 사용될 수도 있다. 이에 따라, n형 화합물 반도체층(53)의 표면들 및 반도체 적층 구조체(50)의 측벽이 에칭되어진다. n형 화합물 반도체층(53)의 표면들 및 반도체 적층 구조체(50)의 측벽이 에칭되는 것은 반도체층의 결정성 방향과 관계가 있다. 즉, 반도체층의 표면에 PEC(photo electro chemical) 에칭을 수행하게 되면 반도체층 표면의 결정 방향 차이에 의해 콘이 형성된다.
결정성을 가지는 화합물 반도체층에 대하여 PEC(photo electro chemical) 에칭을 수행하게 되는 경우, 표면의 결정 방향에 따라 에칭의 진행 속도에 차이가 있다. 이에 따라, 표면에서 물질의 결정면을 따라 에칭이 진행되며 결과적으로 결정면이 드러나도록 에칭이 이루어진다.
이 과정 중에 표면에는 피라미드 형태의 콘들이 형성 되어진다. GaN의 10-1-1면은 안정하기 때문에 일반적으로 육각형태의 피라미드 콘이 형성 되어진다. 또한 표면에 형성되는 콘들은 GaN내에 존재하는 결정 결함과 연관되어져 있다. 그렇기 때문에 표면에는 여러 형태의 피라미드 콘들이 형성되어 진다.
한편, 도 3은 도 2에 도시된 발광 다이오드를 제조하는 공정을 설명하기 위한 도면으로, PEC 에칭을 수행하기 전의 단계를 보여준다.
도 3을 참조하면, 반도체 적층 구조체(50)는 계단형 측벽(50a)을 가지고 있다. 반도체 적층 구조체(50)에 계단형 측벽(50a)을 형성하는 공정은 지지 기판(71)의 일부 영역에 배치된 반도체 적층 구조체(50)를 형성하는 공정 이후에 수행될 수 있다.
이를 위해 성장 기판(도시하지 않음) 상에 질화갈륨계열의 n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)을 차례로 형성하고, p형 화합물 반도체층(57) 상에 p형 전극(39)을 형성하고, p형 전극(39)을 본딩 금속(73)을 통해 지지기판(71)에 결합시킨 후 성장 기판을 제거하고, 노출된 n형 화합물 반도체층(57)을 노출시킨다.
그 다음, n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)의 일부를 메사 에칭하여 지지 기판(71)의 일부 영역에 배치된 반도체 적층 구조체(50)를 형성한다.
이때, n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)의 일부를 메사 에칭하는 공정에서 메사 면적을 줄여가면서 반도체 적층 구조체(50)의 측벽이 계단 형태를 형성되게 할 수 있다.
즉, 메사 에칭의 전체 공정동안 메사 영역을 동일하게 고정하여 메사에칭을 수행하지 않고, 시간 주기별로 메사 영역을 넓혀 가면서 수행하도록 한다. 따라서, 보호 금속층(61)과 반도체 적층 구조체(50)가 만나는 지점에서의 메사 면적을 최소로 하고, 반도체 적층 구조체(50)의 상부에서의 메사 면적으로 최대로 설정하도록 한다.
반도체 적층 구조체(50)의 상부에서 최초 메사 면적을 최대로 설정한 상태에서 하나의 시간 주기동안 메사 에칭을 수행하고, 하나의 시간 주기가 지나면, 메사 면적을 미리 설정된 단위 면적 만큼 줄이고 또 하나의 시간 주기동안 메사 에칭을 수행한다. 메사 에칭이 진행될수록 반도체 적층 구조체(50)의 수평 길이는 점점 길어지고, 반도체 적층 구조체(50)는 도 3에 도시된 바와 같이 계단 형태의 측벽(50a)을 가지게 된다. 메사 에칭 공정이 완료된 후에는 노출된 n형 화합물 반도체층(53)의 상부에 n형 전극(69)를 형성하고, 반도체 적층 구조체(50)에 대하여 PEC 에칭을 수행하여 도 2에 도시된 발광 다이오드를 완성한다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 4를 참조하면, 반도체 적층 구조체(50)의 상부 표면 및 측벽에 복수의 콘들(50c, 50d)이 형성되어 있다. 복수의 콘들의 형상이나 기능들은 도 2에 도시된 발광 다이오드에서 설명된 바와 유사하다. 다만, 도 2에 도시되었던 발광 다이오드는 계단형 측벽을 가짐에 반하여, 도 4에 도시된 반도체 적층 구조체(50)는 계단형 측벽을 가지지 않고, 완만하게 경사진 측벽을 가지고 있다.
도 5는 도 4에 도시된 발광 다이오드를 제조하는 공정을 설명하기 위한 단면도로서, PEC 에칭을 수행하기 전의 단계를 보여준다. 도 5에서 볼 수 있는 바와 같이 반도체 적층 구조체(50)는 완만한 측벽(50b)을 가지고 있다. 반도체 적층 구조체(50)의 측벽(50b)은 반도체 적층 구조체(50)의 상부면에 대하여 예컨대, 120 °에서 150°의 경사 각도를 갖도록 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않고 PEC 에칭의 수행 조건과 반도체 적층 구조체의 재질에 따라 적절하게 가변될 수 있다.반도체 적층 구조체(50)에 완만한 측벽(50b)을 형성하는 공정은 지지 기판(71)의 일부 영역에 배치된 반도체 적층 구조체(50)를 형성하는 공정 이후에 수행될 수 있다.
이를 위해 성장 기판(도시하지 않음) 상에 질화갈륨계열의 n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)을 차례로 형성하고, p형 화합물 반도체층(57) 상에 p형 전극(39)을 형성하고, p형 전극(39)을 본딩 금속(73)을 통해 지지기판(71)에 결합시킨 후 성장 기판을 제거하고, 노출된 n형 화합물 반도체층(57)을 노출시킨다.
그 다음, n형 화합물 반도체층(53), 활성층(55) 및 p형 화합물 반도체층(57)의 일부를 에칭하여 지지 기판(71)의 일부 영역에 배치된 반도체 적층 구조체(50)를 형성한다.
이때, 반도체 적층 구조체(50)의 상부에 발광 영역을 한정하는 포토레지스트 패턴들(미도됨)을 형성한다. 포토레지스트 패턴은 발광 영역의 상부면을 덮도록 형성된다. 한편, 그 측벽이 지지 기판(71)의 상부면에 대해 경사지도록 포토레지스트 패턴들은 리플로우(reflow)된다. 이에 따라, 포토레지스트 패턴의 측벽이 지지 기판(71)의 상부면에 완만한 경사를 가지도록 형성될 수 있다.
한편, 포토레지스트 패턴을 형성하기 전, 발광 영역의 상부면을 한정하는 식각정지 패턴(미도시됨)을 형성할 수 있다. 식각정지 패턴은 반도체 적층 구조체(50)을 식각하는 에천트에 대해 낮은 식각선택 특성을 갖는 물질로 형성되는 것이 바람직하며, 예컨대 금속물질로 형성될 수 있다.
이어서, 포토레지스트 패턴을 식각마스크로 사용하여 반도체 적층 구조체(50)를 차례로 식각한다. 이에 따라, 포토레지스트 패턴들의 형상이 반도체 적층 구조체(50)에 도 5에 도시된 바와 같이 경사진 측벽이 형성된다.
본 발명의 몇몇 실시예들에 대해 예시적으로 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능할 것이다. 따라서 앞서 설명된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 단지 더 잘 이해할 수 있도록 설명하기 위한 것으로 이해되어야 한다. 본 발명의 권리 범위는 이러한 실시예들에 의해 한정되지 않으며, 아래 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
예컨대, 앞에서 설명한 실시예들에 있어서, p형 화합물 반도체층(57)이 n형 화합물 반도체층(53)에 비해 지지기판(71)측에 가깝게 위치하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 그 역으로 배치될 수도 있다. 이 경우, n-전극(69)과 p-전극(59, 61) 및 p형 본딩 패드(65)는 극성이 서로 바뀐다.

Claims (9)

  1. 지지기판;
    상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 및
    상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 반도체 적층 구조체에 오믹 콘택하고, 상기 반도체 적층 구조체의 외부로 노출된 영역을 갖는 제1 전극;
    상기 제1 전극의 외부로 노출된 영역 상에 위치하고, 상기 제1 전극에 전기적으로 접속된 제1 본딩 패드; 및
    상기 반도체 적층 구조체 상에 위치하는 제2 전극을 포함하되;
    상기 반도체 적층 구조체는 상부가 하부에 비하여 좁은 면적을 가지도록 형성된 측벽을 포함하며,
    상기 반도체층 적층 구조는 상부 표면 및 상기 측벽에 복수의 콘들이 형성된 것을 특징으로 하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 측벽은 계단형 측벽이며,
    상기 계단형 측벽에는 복수의 콘들이 형성된 것을 특징으로 하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 측벽은 경사진 측벽이며,
    상기 경사진 측벽에는 복수의 콘들이 형성된 것을 특징으로 하는 발광 다이오드.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 복수의 콘들은 PEC 에칭에 의해 형성된 형상을 가지는 것을 특징으로 하는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 측벽에 형성된 복수의 콘들은 같은 방향을 향하도록 형성된 것을 특징으로 하는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 지지기판은 사파이어인 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제1 전극은 반사층; 및
    상기 반사층을 보호하기 위한 보호 금속층을 포함하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 반사층은 상기 보호 금속층과 상기 반도체 적층 구조체 사이에 매립되고, 상기 보호 금속층이 외부로 노출된 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 제1 전극은 p형 화합물 반도체층에 오믹 콘택하는 발광 다이오드.
KR1020100060291A 2010-03-22 2010-06-25 고효율 발광 다이오드 KR101078063B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100060291A KR101078063B1 (ko) 2010-06-25 2010-06-25 고효율 발광 다이오드
US12/986,774 US8618565B2 (en) 2010-03-22 2011-01-07 High efficiency light emitting diode
US13/077,371 US8410506B2 (en) 2010-03-22 2011-03-31 High efficiency light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060291A KR101078063B1 (ko) 2010-06-25 2010-06-25 고효율 발광 다이오드

Publications (1)

Publication Number Publication Date
KR101078063B1 true KR101078063B1 (ko) 2011-10-31

Family

ID=45033596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060291A KR101078063B1 (ko) 2010-03-22 2010-06-25 고효율 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101078063B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108067A1 (de) 2012-06-11 2013-07-25 Potemkin Alexander Optische anpassungsvorrichtung für leuchtdiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732191B1 (ko) 2006-04-21 2007-06-27 한국과학기술원 다층 반사기 구조의 고효율 발광다이오드 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732191B1 (ko) 2006-04-21 2007-06-27 한국과학기술원 다층 반사기 구조의 고효율 발광다이오드 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108067A1 (de) 2012-06-11 2013-07-25 Potemkin Alexander Optische anpassungsvorrichtung für leuchtdiode

Similar Documents

Publication Publication Date Title
US8410506B2 (en) High efficiency light emitting diode
JP5165276B2 (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
US9153739B2 (en) Light emitting devices with textured active layer
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
JP2011216882A (ja) 高効率発光ダイオード及びその製造方法
CN101689593A (zh) 半导体发光器件及其制造方法
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
US9385267B2 (en) Light-emitting diode
TW201312792A (zh) 發光二極體結構及其製造方法
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR100897871B1 (ko) 발광 다이오드 및 그 제조방법
KR20150012538A (ko) 발광 소자 제조 방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR101078063B1 (ko) 고효율 발광 다이오드
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR101156451B1 (ko) 고효율 발광 다이오드
KR20130104518A (ko) 반도체 발광소자의 제조방법
CN103782399B (zh) 氮化物半导体发光元件
KR100644215B1 (ko) 발광소자와 그 제조방법
KR101154510B1 (ko) 고효율 발광 다이오드
KR101171328B1 (ko) 고효율 발광 다이오드
KR101340322B1 (ko) 수평형 파워 led 소자
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 7