KR101073737B1 - 희생층을 절연층으로 사용하는 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 - Google Patents
희생층을 절연층으로 사용하는 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR101073737B1 KR101073737B1 KR1020100072034A KR20100072034A KR101073737B1 KR 101073737 B1 KR101073737 B1 KR 101073737B1 KR 1020100072034 A KR1020100072034 A KR 1020100072034A KR 20100072034 A KR20100072034 A KR 20100072034A KR 101073737 B1 KR101073737 B1 KR 101073737B1
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial layer
- thin film
- top gate
- layer
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000009975 flexible effect Effects 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 132
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000002952 polymeric resin Substances 0.000 claims description 4
- 229920003002 synthetic resin Polymers 0.000 claims description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 abstract description 37
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 description 31
- 239000011521 glass Substances 0.000 description 12
- 239000004033 plastic Substances 0.000 description 11
- 229920003023 plastic Polymers 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 방법에 관한 것으로, 레이저 리프트 오프 공정을 통해 우수한 전기적 특성을 가지면서 제조 공정이 단순한 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 높은 열처리를 가할 수 있는 모재 기판을 사용하여 먼저 시료를 제조함으로써, 우수한 스위칭 특성을 가지는 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다. 또한 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법는 레이저 리프트 오프 공정을 통해 박리된 기판 위에 게이트 전극을 직접 형성함으로써, 별도의 플렉서블 기판으로 전사하지 않으며 간단한 공정으로 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있으며, 신속하고 높은 수율로 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 높은 열처리를 가할 수 있는 모재 기판을 사용하여 먼저 시료를 제조함으로써, 우수한 스위칭 특성을 가지는 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다. 또한 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법는 레이저 리프트 오프 공정을 통해 박리된 기판 위에 게이트 전극을 직접 형성함으로써, 별도의 플렉서블 기판으로 전사하지 않으며 간단한 공정으로 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있으며, 신속하고 높은 수율로 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
Description
본 발명은 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 방법에 관한 것으로, 레이저 리프트 오프 공정을 통해 플렉서블 탑 게이트 박막 트랜지스터의 제조시 희생층을 절연층으로 사용하여 제조 공정이 단순하며 저렴하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있는 방법에 관한 것이다.
단결정(mono crystalline) 또는 다결정(poly crystalline) 실리콘 트랜지스터는 높은 전자 이동도를 통한 우수한 스위칭 특성으로 인하여 평판 디스플레이에 널리 사용되고 있다. 우수한 스위칭 특성을 가지는 실리콘 트랜지스터를 제조하기 위하여 질소 분위기의 500℃ 내지 1000℃의 오븐에서 1시간 정도 열처리를 하여야 하는데, 높은 공정 온도로 인하여 실리콘 트랜지스터를 성막하기 위한 모재 기판으로 유리 기판 또는 사파이어 기판과 같이 높은 온도에서 열변형이 적은 재질의 기판을 사용하여야 한다.
우수한 스위칭 특성을 위한 열처리 공정을 극복할 수 있는 플렉서블한 모재 기판의 제한성으로 인하여, 스위칭 특성이 양호하면서도 저온에서도 공정 가능한 산화물 박막 트랜지스터가 제안되었다. 그러나 현재까지 산화물 박막 트랜지스터의 경우에도 350℃ 이상의 열처리가 필요한 실정이며, 350℃ 이상의 열처리를 극복할 수 있는 플렉서블한 모재 기판은 고가이며 불량이 적은 높은 수율을 기대하기 곤란하다.
차세대 디스플레이로 얇고 가벼울 뿐만 아니라 충격에도 강하며 휘거나 굽힐 수 있는 다양한 형태로 제작이 가능한 플렉서블 디스플레이에 대한 연구가 많이 진행되고 있다. 종래 유리 기판 또는 사파이어 기판을 모재 기판으로 사용하는 실리콘 박막 트랜지스터 또는 산화물 박막 트랜지스터의 경우 낮은 플렉서블 특성과 모재 기판의 제한성으로 인하여 플렉서블 디스플레이에 적용하기 곤란하다는 문제점을 가진다. 최근 들어 플렉서블 박막 트랜지스터를 제조하는 방법으로 박형 유리판을 기판으로 이용하는 방법, 금속판을 기판으로 사용하는 방법, 플라스틱 기판을 사용하는 방법 등에 대한 연구가 진행되고 있다. 플라스틱 기판을 이용하여 플렉서블 박막 트랜지스터를 제조하는 방법은 크게 고온의 열처리가 가능한 플라스틱 기판을 이용하는 방법과 유리 기판 또는 사파이어 기판에서 성막한 박막 트랜지스터를 플라스틱 기판으로 전사하는 방법으로 나누어 볼 수 있다.
플라스틱 기판을 이용하여 플렉서블 박막 트랜지스터를 제조하는 방법은 유리 기판 또는 사파이어에서 성막한 박막 트랜지스터를 플라스틱 기판으로 전사하는 방법으로, 유리 기판 또는 사파이어에 제작된 박막 트랜지스터를 레이저 리프트 오프 공정을 이용하여 플렉서블한 기판, 즉 플라스틱 기판으로 전사한다. 고성능의 플렉서블 박막 트랜지스터를 제조하기 위하여, 유리 기판 또는 사파이어 기판에서 제작된 반도체 소자를 플라스틱 기판으로 전사하기 위한 레이저 리프트 오프 공정에 대한 연구 및 레이저 리프트 오프에서 모재 기판과 완벽하게 격리되는 희생층의 재질, 형성 공정 등에 대한 개발이 진행 중이다.
레이저 리프트 오프 공정은 사파이어 기판 위에 희생층을 증착하고 500℃ 내지 1000℃의 공정 온도를 사용하여 우수한 특성의 박막 트랜지스터를 제조함으로써, 기존의 공정 설비를 그대로 이용 가능함과 동시에 높은 경제성, 높은 양산성 확보가 가능하며 우수한 전기적 특성을 가지는 박막 트랜지스터를 제조할 수 있다.
레이저 리프트 오프 공정을 통한 플렉서블 박막 트랜지스터의 제조 기술 중 하나인 세이코 엡손(Seiko Epson)사의 SUFTLA(Surface Free Technology by Laser Annealing) 기술(이하 종래기술)을 도 1을 참고로 살펴보면, 먼저 도 1(a)에서와 같이 유리 기판(1) 상면에 희생층(2)을 형성하고 희생층(2) 상면에 박막 트랜지스터(3)를 형성한다. 도 1(b)와 같이 광경화성 임시 접착층(4)을 박막 트랜지스터(3) 위에 코팅한 후, 임시 기판(5)을 임시 접착층(4)에 UV를 이용하여 임시 접착층(4)을 경화시키며 접착시킨다. 도 1(c)와 같이 유리 기판(1)에 308nm의 파장을 가지는 XeCL 엑시머 레이저(L)를 조사하여 희생층(2)에서 레이저 에너지를 흡수시킨다. 희생층(2)에 흡수된 레이저 에너지에 의해 희생층(2)에서는 수소(H2) 가스를 발생시켜 유리 기판(1)과 희생층(2)의 계면 결합력을 약화시킨다. 도 1(d)와 같이 물리적 힘을 가하여 유리 기판(1)과 상부의 피박리층(2, 3, 4, 5)을 서로 분리시킨다. 도 1(e)와 같이 영구 접착층(7)을 플라스틱 기판(6)의 상면에 형성하고 희생층(2)이 제거된 피박리층(3, 4, 5)을 영구 접착층(7)을 통해 플라스틱 기판(6)에 접착시킨다. 도 1(f)와 같이 임시 기판(5)을 물리적으로 제거하고 박막 트랜지스터를 플라스틱 기판(6)으로 전사시켜 플렉서블 박막 트랜지스터를 제조한다.
위에서 설명한 종래 플렉서블 박막 트랜지스터의 제조 방법은 레이저 리프트 오프 공정을 통해 박리된 피박리층에 희생층(2)이 존재하며, 희생층(2)을 식각 공정을 통해 제거할 필요가 있다. 통상적으로 식각 공정을 통해 희생층을 제거하여 플렉서블 박막 트랜지스터를 제조하는데 오랜 시간과 복잡한 공정을 거쳐야 하며, 희생층(2)만 피박리층에서 제거하기 위한 식각 용액 농도 또는 식각 시간 등의 식각 안정성을 확보하기 요인을 제어하기 어려워 높은 수율을 보장하기 곤란하다는 문제점을 가진다.
따라서 본 발명이 이루고자 하는 목적은 레이저 리프트 오프 공정을 이용하여 플렉서블 탑 게이트 박막 트랜지스터의 제조시 희생층을 제거하기 위한 별도의 공정이 필요하지 않은 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 목적은 레이저 리프트 오프 공정시 사용되는 희생층을 절연층으로 사용하여 저렴하면서도 간단하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 모재 기판 위에 희생층을 형성하는 단계와, 희생층 위에 활성층, 소스 전극 및 드레인 전극을 형성하는 단계와, 활성층, 소오스 전극 및 드레인 전극의 위에 블렉서블 지지기판을 형성하는 단계와, 모재 기판에 레이저를 조사하여 레이저 리프트 공정을 통해 모재 기판과 희생층 사이를 박리하는 단계와, 박리한 희생층 박리면에 게이트 전극을 형성하는 단계를 포함하며, 희생층은 절연층으로 동작하는 것을 특징으로 한다.
여기서 플렉서블 지지기판은 폴리머 수지이며, 폴리머 수지를 활성층, 소오스 전극 및 드레인 전극 위에 도포하여 형성되는 것을 특징으로 한다.
바람직하게 희생층은 Ga-O, Ga-N, Ga-O-N 계열 중 어느 하나이며, 희생층, 절연층, 활성층, 소스 전극, 드레인 전극 및 게이트 전극은 스퍼터링 공정을 통해 형성되는 것을 특징으로 한다.
바람직하게, 모재 기판에 가해지는 레이저는 ArF, KrCl, KrF, XeCl, XeF 레이저 중 어느 하나인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 모재 기판 위에 희생층을 형성하는 단계와, 희생층 위에 활성층, 소스 전극 및 드레인 전극을 형성하여 시료를 제조하는 단계와, 모재 기판에 레이저를 조사하여 레이저 리프트 공정을 통해 모재 기판과 희생층 사이를 박리하는 단계와, 모재 기판과 박리된 시료에 임시 접착층을 접착하여 플렉서블 지지기판으로 박리된 시료를 전사하는 단계와, 박리한 희생층 박리면에 게이트 전극을 형성하는 단계를 포함하며, 희생층은 절연층으로 동작하는 것을 특징으로 한다.
본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 종래 플렉서블 박막 트랜지스터의 제조 방법과 비교하여 다음과 같은 다양한 효과들을 가진다.
첫째, 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 레이저 리프트 오프 공정에 이용되는 희생층을 절연층으로 사용함으로써, 별도로 희생층을 제거하는 과정없이 간단하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
둘째, 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법은 희생층을 식각 공정으로 제거하는 과정이 없음으로 인하여, 식각 공정으로 인하여 발생하는 불량률을 줄임과 동시에 저렴하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
도 1은 종래 레이저 리프트 오프 공정을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 시료(200)를 제조하는 방법을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터를 제조하기 위한 레이저 리프트 오프 공정을 설명하기 위한 도면이다.
도 4는 레이저 리프트 오프 공정을 통해 모재 기판이 박리된 시료로부터 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 시료(200)를 제조하는 방법을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터를 제조하기 위한 레이저 리프트 오프 공정을 설명하기 위한 도면이다.
도 4는 레이저 리프트 오프 공정을 통해 모재 기판이 박리된 시료로부터 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
이하 첨부한 도면을 참고로 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법에 대해 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터의 시료(200)를 제조하는 방법을 설명하기 위한 도면이다.
도 2를 참고로 살펴보면, 모재 기판(205)의 상면에 희생층(210)을 형성한다. 모재 기판(205)은 1000℃의 온도에도 상천이가 일어나지 않는 물질로 바람직하게 사파이어 기판, 석영 또는 세락믹이 사용될 수 있다. 희생층(210)은 157nm 내지 350nm 파장를 가지는 다양한 종류의 엑시머 레이저를 효과적으로 흡수할 수 있으며 절연층으로 사용될 수 있는 부도성 물질로 Ga-O, Ga-N, Ga-O-N 계열의 물질이 사용될 수 있다. 바람직하게 희생층(210)으로 GaON이 사용된다.
희생층(210)의 상면에 비정질 실리콘 박막(231)을 형성한다. 비정질 실리콘 박막(231)은 전자 이동도(mobility)가 낮아 스위칭 특성이 좋지 않다. 따라서 우수한 스위칭 특성을 가지도록 하기 위하여 500℃ 내지 1000℃의 가열 챔버 또는 가열 플레이트에서 1시간 정도 열처리하여 비정질 실리콘 박막을 단결정 또는 다결정, 즉 결정질 실리콘 박막의 채널층으로 변환시킨다. 바람직하게, 비정질 실리콘 박막(135)을 결정화하기 위하여 교번자기장 결정화 방법을 사용할 수 있는데, 교번자기장 결정화는 약 750℃의 가열챔버 또는 가열 플레이트 상에서 비정질 실리콘에 교번자기장을 인가하면 비정질 실리콘에 와전류가 발생하고 와전류에 의해 비정질 실리콘 내에서 국부적인 소용돌이 형상의 전류가 유도되어 비정질 실리콘의 온도를 상스시킴으로써 비정질 실리콘의 결정화를 촉진한다.
본 발명이 적용되는 분야에 따라 채널층(135)은 금속이 도핑된 산화물 채널층으로 형성될 수 있으며 이는 본 발명의 범위에 속한다.
모재 기판(205)의 상면에 결정질 실리콘 박막의 채널층(231)이 형성된 후, 채널층(231)이 배치되어 있는 모재 기판(205) 위에 포토리소그래피 공정을 이용하여 소오스 전극(233)과 드레인 전극(235)을 형성한다. 채널층(231), 소오스 전극(233) 및 드레인 전극(233)이 형성되어 있는 모재 기판(205)에 폴리머를 도포하여 플렉서블 지지기판(240)을 형성한다. 폴리머는 열경화성 수지와 열강화성 수지를 모두 포함하는 것으로, 바람직하게 플렉서블 지지기판(240)은 열을 가하는 경우 경화되며 플렉서블한 성질을 가지는 열경화성 수지인 것을 특징으로 한다. 본 발명이 적용되는 분야에 따라 폴리머는 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 설파이드(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르 에테르 케톤(PEEK), 폴리술폰(PSF), 폴리에테르 이미드(PEI), 폴리아크릴레이트(PAR), 폴리부틸렌 테레프탈레이트(PBT) 및 극성기를 갖는 노보넨 수지로 이루어진 ARTON 중 어느 하나가 선택적으로 사용될 수 있다.
여기서 희생층(210), 채널층(231), 소오스 전극(233), 드레인 전극(235)은 화학기상성장법(chemical vapor deposition, CVD) 또는 물리적기상성장법(PVD:Physical vapor deposition)에 의해 형성될 수 있다. 바람직하게, 희생층(210), 채널층(231), 소오스 전극(233), 드레인 전극(235)은 물리적기상성장법 중 스퍼터링 방식에 의해 형성될 수 있다.
도 3은 본 발명에 따른 플렉서블 탑 게이트 박막 트랜지스터를 제조하기 위한 레이저 리프트 오프 공정을 설명하기 위한 도면이다.
도 3을 참고로 살펴보면, 도 2에서 설명한 시료(200)에 ArF, KrCl, KrF, XeCl, XeF 등의 레이저를 조사하여 모재 기판(205)과 희생층(210)의 계면을 분리한다. 레이저를 모재 기판(205)에 조사하면, 모재 기판(205)의 에너지 밴드갭은 레이저의 파장보다 커 조사된 레이저는 용이하게 모재 기판(205)을 통과하여 희생층(210)에 흡수된다. 레이저를 조사시 모재 기판(205)과 희생층(210) 사이에서는 플라즈마가 발생하며, 높은 온도의 플라즈마는 모재 기판(205)과 희생층(210) 계면 사이의 온도를 상승시켜 희생층(210)을 국부적인 용융 상태로 변화시킨다. 이 때 플라즈마의 높은 온도로 인한 국부적인 용융과 더불어 질소(N2) 가스가 발생하며, 질소 가스의 기화로 모재 기판(205)과 희생층(210)의 계면을 박리한다. 바람직하게, 희생층(210)을 형성시 반응성 수소 가스(H2)를 희생층(210) 성막시 유입시킬 수 있으며, 레이저 리프트 오프 공정시 플라즈마의 높은 온도에 따른 국부적인 용융에 따라 질소 가스(N2) 발생과 더불어 수소 가스(H2)의 기화를 통하여 희생층(210)과 모재 기판(205)의 계면이 보다 용이하게 박리된다.
레이저 박리 공정을 통해 모재 기판(205)과 희생층(210)을 완벽하게 분리하고 절연층으로 동작하기 위하여 희생층(210)의 두께는 5nm 이상 10㎛ 이하인 것을 특징으로 한다. 5nm 이하인 경우, 레이저 흡수의 효율성과 레이저 박리 공정 중의 열적인 영향 그리고 낮은 두께에 따른 절연특성 저하 등의 이유로 모재 기판과 희생층의 완벽한 분리 또는 완벽한 절연이 이루어지지 않으며, 10㎛ 이상인 경우 희생층 형성 시간 증대 및 타겟의 비효율적 소모등의 이유로 양산화 적용에 문제점이 될 수 있다.
도 4는 레이저 리프트 오프 공정을 통해 모재 기판이 박리된 시료로부터 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면이다.
도 4를 참고로 살펴보면, 모재 기판(205)이 박리된 시료(200)에 게이트 전극(237)을 형성하여 탑 게이트 박막 트랜지스터를 제조한다. 게이트 전극(237)은 화학기상증착법(chemical vapor deposition, CVD) 또는 물리적기상증착법(PVD:Physical vapor deposition)에 의해 형성될 수 있는데, 바람직하게 스퍼터링 공정을 통해 형성된다.
게이트 전극(237)을 형성하기 위하여 모재 기판(205)을 박리한 시료(200)의 희생층(210)을 타켓 금속과 대향하도록 스퍼터 플레이트에 배치한 후, 스퍼터링 공정으로 희생층(210) 상면에 게이트 전극(237)을 증착한다.
본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터는 희생층(210)을 제거하지 않고 절연층으로 사용함으로써, 희생층을 식각 공정에 의해 제거하기 위한 별도의 공정이 필요없으며 간단한 공정으로 저렴하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다. 또한 본 발명의 일 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터는 레이저 리프트 오프 후, 제조한 박막 트랜지스터를 플렉서블 기판에 전사하지 않고 플렉서블 지지기판을 그대로 사용함으로써 간단한 공정으로 저렴하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면이다.
도 5(a)를 참고로 살펴보면, 사파이어 기판, 유리 기판, 석역 기판 또는 세라믹 등의 모재 기판(205)의 상면에 희생층(210)을 형성한다. 희생층(210)은 157nm 내지 350nm 파장를 가지는 다양한 종류의 엑시머 레이저를 효과적으로 흡수할 수 있으며 절연층으로 사용될 수 있는 부도성 물질인 것을 특징으로 한다.
희생층(210)의 상면에 열처리를 통해 단결정 또는 다결정의 결정질 실리콘 박막 채널층(231)을 형성한다. 모재 기판(205)의 상면에 결정질 실리콘 박막의 채널층(231)이 형성된 후, 채널층(231)이 배치되어 있는 모재 기판(205) 위에 포토리소그래피 공정을 통해 소오스 전극(233)과 드레인 전극(235)을 형성하여 시료(200)을 제조한다.
도 5(b)를 참고로 살펴보면, 제조한 시료(200)에 ArF, KrCl, KrF, XeCl, XeF 등의 레이저를 조사하여 모재 기판(205)과 희생층(210)의 계면을 분리한다. 레이저를 모재 기판(205)에 조사하면, 모재 기판(205)의 에너지 밴드갭은 레이저의 파장보다 커 조사된 레이저는 용이하게 모재 기판(205)을 통과하여 희생층(210)에 흡수되어 모재 기판(205)과 희생층(210) 사이에서 플라즈마를 발생시켜 모재 기판(205)과 희생층(210)의 계면을 박리한다. 모재 기판(205)과 희생층(210) 사이의 계면이 박리된 시료(200)에 임시 접착층(240)을 부착시켜 채널층(231), 소오스 전극(233) 및 드레인 전극(235)가 형성되어 있는 희생층(210)을 모재 기판(205)로부터 분리시킨다.
도 5(c)를 참고로 살펴보면, 플렉서블 지지기판(250)에 임시 접착층(240)을 접착한다. 임시 접착층(240) 상면에는 모재기판(205)로부터 분리된 채널층(231), 소오스 전극(233), 드레인 전극(235) 및 희생층(210)이 위치한다. 희생층(210)의 상면에 게이트 전극(237)을 형성하여 탑 게이트 박막 트랜지스터를 제조한다. 게이트 전극(237)은 화학기상증착법(chemical vapor deposition, CVD) 또는 물리적기상증착법(PVD:Physical vapor deposition)에 의해 형성될 수 있는데, 바람직하게 스퍼터링 공정을 통해 형성된다.
게이트 전극(237)을 형성하기 위하여 희생층(210)을 타켓 금속과 대향하도록 스퍼터 플레이트에 배치한 후, 스퍼터링 공정으로 희생층(210) 상면에 게이트 전극(237)을 증착한다.
본 발명의 다른 실시예에 따른 플렉서블 탑 게이트 박막 트랜지스터는 희생층(210)을 제거하지 않고 절연층으로 사용함으로써, 희생층을 식각 공정에 의해 제거하기 위한 별도의 공정이 필요없으며 간단한 공정으로 저렴하게 플렉서블 탑 게이트 박막 트랜지스터를 제조할 수 있다.
본 발명은 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 모재 기판 2: 비결정질 실리콘 희생층
3: TFT 반도체 소자 4: 임시 접착층
5: 임시 기판 6: 플라스틱 기판
7: 영구 접착층
200: 시료 205: 모재 기판
210: 희생층 231: 활성층
233: 소오스 전극 235: 드레인 전극
237: 게이트 전극 240: 임시 접착층
250: 지지 기판
3: TFT 반도체 소자 4: 임시 접착층
5: 임시 기판 6: 플라스틱 기판
7: 영구 접착층
200: 시료 205: 모재 기판
210: 희생층 231: 활성층
233: 소오스 전극 235: 드레인 전극
237: 게이트 전극 240: 임시 접착층
250: 지지 기판
Claims (10)
- 모재 기판 위에 희생층을 형성하는 단계;
상기 희생층 위에 활성층, 소스 전극 및 드레인 전극을 형성하는 단계;
상기 활성층, 소오스 전극 및 드레인 전극의 위에 블렉서블 지지기판을 형성하는 단계;
상기 모재 기판에 레이저를 조사하여 레이저 리프트 공정을 통해 상기 모재 기판과 희생층 사이를 박리하는 단계; 및
상기 박리한 희생층 박리면에 게이트 전극을 형성하는 단계를 포함하며,
상기 희생층은 절연층으로 동작하는 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 1 항에 있어서,
상기 플렉서블 지지기판은 폴리머 수지이며, 상기 폴리머 수지를 상기 활성층, 소오스 전극 및 드레인 전극 위에 도포하여 형성되는 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 1 항에 있어서, 상기 희생층은
Ga-O, Ga-N, Ga-O-N 계열 중 어느 하나인 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 3 항에 있어서,
상기 희생층의 두께는 5nm 내지 10㎛인 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 1 항에 있어서, 상기 희생층, 절연층, 활성층, 소스 전극, 드레인 전극 및 게이트 전극은 스퍼터링 공정을 통해 형성되는 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 모재 기판에 가해지는 레이저는 ArF, KrCl, KrF, XeCl, XeF 레이저 중 어느 하나인 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법.
- 모재 기판 위에 희생층을 형성하는 단계;
상기 희생층 위에 활성층, 소스 전극 및 드레인 전극을 형성하여 시료를 제조하는 단계;
상기 모재 기판에 레이저를 조사하여 레이저 리프트 공정을 통해 상기 모재 기판과 희생층 사이를 박리하는 단계;
상기 모재 기판과 박리된 시료에 임시 접착층을 접착하여 플렉서블 지지기판으로 상기 박리된 시료를 전사하는 단계; 및
상기 박리한 희생층 박리면에 게이트 전극을 형성하는 단계를 포함하며,
상기 희생층은 절연층으로 동작하는 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 7 항에 있어서, 상기 희생층은
Ga-O, Ga-N, Ga-O-N 계열 중 어느 하나인 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법. - 제 7 항에 있어서, 상기 희생층, 절연층, 활성층, 소스 전극, 드레인 전극 및 게이트 전극은 스퍼터링 공정을 통해 형성되는 것을 특징으로 하는 플렉서블 탑 게이트 트랜지스터의 제조 방법.
- 제 7 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 모재 기판에 가해지는 레이저는 ArF, KrCl, KrF, XeCl, XeF 레이저 중 어느 하나인 것을 특징으로 하는 플렉섭르 탑 게이트 트랜지스터의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100043584 | 2010-05-10 | ||
| KR20100043584 | 2010-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101073737B1 true KR101073737B1 (ko) | 2011-10-13 |
Family
ID=45032850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100072034A KR101073737B1 (ko) | 2010-05-10 | 2010-07-26 | 희생층을 절연층으로 사용하는 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101073737B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647631B1 (ko) | 2004-11-05 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 기판의 제조방법 및 상기방법을 이용한 평판 디스플레이 장치의 제조방법 |
| KR100781953B1 (ko) | 2006-12-29 | 2007-12-06 | 전자부품연구원 | 유기 박막 트랜지스터 및 그 제조방법 |
-
2010
- 2010-07-26 KR KR1020100072034A patent/KR101073737B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647631B1 (ko) | 2004-11-05 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 기판의 제조방법 및 상기방법을 이용한 평판 디스플레이 장치의 제조방법 |
| KR100781953B1 (ko) | 2006-12-29 | 2007-12-06 | 전자부품연구원 | 유기 박막 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101262551B1 (ko) | 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법 | |
| JP5357675B2 (ja) | 剥離層材料、それを含む基板構造およびその作製方法 | |
| US7192818B1 (en) | Polysilicon thin film fabrication method | |
| JP5374494B2 (ja) | ガラスを主成分とする基板の製造方法および該基板を採用した装置 | |
| KR101120139B1 (ko) | 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법 | |
| KR101602997B1 (ko) | 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 | |
| KR101063361B1 (ko) | 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
| CN102386329B (zh) | 一种柔性电子器件的制作方法 | |
| KR20120106659A (ko) | 플렉서블 장치의 제조 방법 | |
| WO2013021560A1 (ja) | フレキシブルデバイスの製造方法 | |
| CN103000694A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20120055997A (ko) | 레이저를 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
| WO2016201725A1 (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| KR101328275B1 (ko) | 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
| CN106128940B (zh) | 一种低温多晶硅薄膜的制备方法 | |
| US20160240377A1 (en) | Method of defining poly-silicon growth direction | |
| US20170222027A1 (en) | Oxide thin film transistor and method of fabricating the same | |
| CN112687799B (zh) | 一种高结晶度半导体膜转移制造方法 | |
| CN104576969A (zh) | 一种柔性光电器件的制备方法 | |
| KR101073737B1 (ko) | 희생층을 절연층으로 사용하는 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 | |
| US20150249006A1 (en) | Method of defining poly-silicon growth direction | |
| KR20130026007A (ko) | 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판 | |
| KR101073727B1 (ko) | 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법 | |
| KR101102662B1 (ko) | Ｇａ-Ｏ-Ｎ 계열의 희생층을 이용한 플렉서블 반도체 소자의 제조 방법 | |
| CN109378267B (zh) | 一种硫化钼薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150916 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |