KR101058609B1 - 디지털 시스템에서 전력/접지 안정화를 위한 디커플링 커패시터 장착 방법 - Google Patents

Abstract

본 발명은 디커플링 커패시터의 실장을 위한 마운트 패드(Mount Pad)와 전력/접지면(Power/Ground Plane)간을 연결하는 비아(Via)의 설치 방법을 제공한다. 이를 위해 본 발명은 칩과 상기 칩 주위에 설치되는 다수의 디커플링 커패시터를 구비하는 디지털 시스템의 전력망(Power Distribution Network; PDN)에서 상기 디커플링 커패시터의 설치 방법에 있어서, 전류의 루프를 줄이기 위해 상기 칩과 가까운 쪽에 있는 디커플링 커패시터의 제 1비아를 전력면 또는 접지면 중에 더 멀리 있는 면과 연결하는 과정과, 상기 디커플링 커패시터의 제 2비아를 전력면 또는 접지면 중에 더 가까이 있는 면과 연결하는 과정을 포함함을 특징으로 한다.

스킨 효과, 디커플링 커패시터, 디지털 시스템, 전력망.

Description

디지털 시스템에서 전력/접지 안정화를 위한 디커플링 커패시터 장착 방법{METHOD OF SETTING DECOUPLING CAPACITOR FOR STABILIZATION POWER/GROUND IN DIGITAL SYSTEM}

도 1은 일반적인 PCB기판에 장착되는 디커플링 커패시터를 도시하는 도면,

도 2는 디커플링 커패시터가 전력/접지판에 연결될 시 전류의 흐름을 설명하기 위한 도면,

도 3a 및 3b는 디커플링 커패시터 장착 시 칩에 접지판이 가까운 경우를 설명하기 위한 도면,

도 4a 및 4b는 디커플링 커패시터 장착 시 칩에 전력판이 가까운 경우를 설명하기 위한 도면,

도 5a, 5b는 본 발명의 실시 예에 따라 칩과 가까운 디커플링 커패시터의 비아를 전력/접지판중 멀리 있는 판과 실장하는 것을 도시하는 도면,

도 6a 내지 6d는 본 발명의 실시 예에 따른 디커플링 커패시터 장착을 도시하는 도면,

도 7은 본 발명의 실시 예에 따라 칩 주변에 장착되는 디커플링 커패시터를 도시하는 도면.

본 발명은 디지털 시스템의 전력망(Power Distribution Network; PDN)의 디커플링 커패시터의 설치 방법에 관한 것으로, 특히 디커플링 커패시터의 실장을 위한 마운트 패드(Mount Pad)와 전력/접지면(Power/Ground Plane)간을 연결하는 비아(Via)의 설치 방법에 관한 것이다.

현재 개발된 모든 보드(이하 "B'd"라 함)의 PCB(Printed Circuit Board)상에서 가장 많이 사용된 소자는 커패시터(Capacitor)이다. 이와 같은 커패시터 중에서도 95%이상은 IC(Integrated Circuit)의 전력/접지(Power/Ground) 핀들의 근처에 실장되여 IC에 안정적인 전력을 공급하는 전력의 저장탱크로써의 역할을 하는 디커플링 커패시터이다. 이와 같이 많은 양의 디커플링 커패시터를 사용하는 이유는 IC에 안정적인 전력을 공급하는 것이 중요하기 때문이다.

그러나 현재 디커플링 커패시터를 PCB에 실장할 때 사용하고 있는 실장 방법은 루프 인덕턴스(Loop Inductance)라는 잡음(Noise) 성분을 줄이기 위해서 IC의 전력/접지 핀에 가깝게 실장하는 방법밖에 없는 실정이다. 하지만, 디커플링 커패시터를 IC의 전력/접지 핀들에 가깝게 실장한다고 하여도 디커플링 커패시터를 사용하는 목적을 이루기 위해서는 디커플링 커패시터가 어떻게 전력/접지판에 연결되는 것인가가 중요하다. 주파수(Frequency)가 MHz이상이 되면 스킨 효과(Skin Effect)에 따라 컨덕터(Coductor)를 통하여 흐르는 전류는 컨덕터의 중심부가 아닌 표면을 통하여 거의 대부분이 집중되어 흐른다.

이에 따라 전력/접지 판에 디커플링 커패시터를 연결할 때 생기는 전력 비아(Power VIA)의 내부가 아닌 표면으로 전류가 흐르기 때문에 Power VIA의 표면과 Power VIA의 Anti-PAD가 전류의 통로가 된다. 이와 같이 전류가 흐를 때는 전류의 패스 길이에 따라 발생하는 루프 인덕턴스(Loop Inductance) 성분이 발생하고, 이러한 성분은 디커플링 커패시터의 역할인 안정적인 전력 공급에 장애물 역할을 한다.

이와 같이 발생하는 디커플링 커패시터 마운트 패드의 루프 인덕턴스를 최소화하기 위하여 현재는 도 1에 도시되는 바와 같이 디커플링 커패시터 마운트 패드(200)의 양단에 연결하는 두개의 전력/접지 비아(Power Via/Ground Via)(202, 201)간의 거리를 최소화하고 비아들이 칩(210) 가까이에 오도록 설치한다.

그러나, 상기와 같은 설치 방법은 두개의 비아가 반드시 Chip의 Powew/Ground Pin들의 가까이 위치해야 하므로, 주변 신호선의 배치와 디커플링 커패시터 위치 자체에 많은 공간적 제약을 가져온다. 이뿐만 아니라, 주파수 상승에 따른 스킨 효과를 무시하였기 때문에 디커플링 커패시터와 능동 소자간의 전류 흐름 분석에 오류를 범하고 있으며, 이러한 오류는 근본적으로 칩 가까이에 비아를 설치해야만 함으로써 발생하는 문제점을 야기시키는 원인을 제공한다.

따라서 본 발명의 목적은 디지털 시스템의 전력/접지 안정화를 위한 디커플 링 커패시터의 실장을 위한 마운트 패드(Mount Pad)와 전력/접지면(Power/Ground Plane)간을 연결하는 비아(Via)의 설치 방법에 관한 것이다.

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 칩과 상기 칩 주위에 설치되는 다수의 디커플링 커패시터를 구비하는 디지털 시스템의 전력망(Power Distribution Network; PDN)에서 상기 디커플링 커패시터의 설치 방법에 있어서, 전류의 루프를 줄이기 위해 상기 칩과 가까운 쪽에 있는 디커플링 커패시터의 제 1비아를 전력면 또는 접지면 중에 더 멀리 있는 면과 연결하는 과정과, 상기 디커플링 커패시터의 제 2비아를 전력면 또는 접지면 중에 더 멀리 있는 면과 연결하는 과정을 포함함을 특징으로 한다. 이때, VIA까지의 길이는 동일한 조건이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

디커플링 커패시터가 PCB(printedcircuit board)에 실장되면 디커플링 커패시터와 디커플링 커패시터로부터 전력을 사용하는 IC의 전력/접지 핀들과의 루프가 인덕턴스의 양을 결정하게 된다. 즉, 디커플링 커패시터가 PCB에 실장되면서 추가적인 인덕턴스가 발생하는 것이다. 따라서, 이와 같은 인덕턴스의 양을 줄이기 위해 디커플링 커패시터를 어떻게 전력/접지 면에 연결하는지에 대하여 살펴보도록 한다.

먼저, 현재 디커플링 커패시터를 PCB에 실장할 때 루프 인덕턴스를 줄이기 위해 IC의 전력/접지 핀과 가깝게 배치하고 있다. 또한 디커플링 커패시터의 각각의 전력 비아(Power VIA)를 IC 방향을 향하도록 하고 있다. 그로 인하여 칩 근방의 협소한 영역에 비아들이 집중되여 있어 라우팅 유연성(Routing Flexibilty)도 떨어뜨리는 상황이다.

하지만, 전력 비아를 IC방향을 향하도록 한다고 해서 루프 인덕턴스가 줄어드는 것이 아니며, 전력/접지면에 전력 비아를 어떻게 연결하느냐에 따라서 전혀 효과가 없을 수도 있다. 따라서, 루프 인덕턴스를 감소시키면서 라우팅 유연성도 높일 수 있는 디커플링 커패시터의 실장방법에 대하여 본 발명에서 살펴보도록 한다.

먼저, 디커플링 커패시터와 전력면들과의 연결도를 나타내는 도 2를 참조하여 전류의 흐름을 살펴보도록 한다.

일반적으로 주파수가 상승함에 따라 전류는 도체를 관통하지 못하고 표면으로만 흐르게 되며, 이러한 현상을 스킨 효과라고 한다. 이러한 스킨 효과 현상에 의해 전류가 흐를 수 있는 도체의 두께는 다음과 같은 스킨 깊이(Skin Depth)로 표현된다.

PCB에 일반적으로 사용되는 구리(Copper)의 경우 10MHz에서 Skin Depth가 21마이크론이 되며 그 이상의 주파수에서는 1온즈의 구리판을 관통하지 못하게 된다. 또한, 디커플링 커패시터가 전력/접지망의 안정화를 위해 동작하는 주파수 영역은 수MHz에서 수백MHz에 이르므로, 능동소자에서 디커플링 커패시터로의 전류의 흐름은 전력 혹은 접지판을 관통하여 이루어질 수 없다. 따라서 능동 소자로부터의 전류의 흐름은 다음과 같이 도시될 수 있다.

도 2에 도시된 바와 같이, 전류의 흐름은 전력/접지판 내부로부터, 두개의 비아의 내부를 를 통과 하는 것이 아니라, 비아의 표면을 통하여 실장면에 있는 디커플링 커패시터로 흐르게 된다.

전류는 전력면(Power plane)의 표면을 흐르다가 전력면과 연결된 비아를 만나게 된다. 전력면과 연결된 비아는 접지면과는 연결되어서는 안되기 때문에 접지면에 안티-패드(Anti-Pad)가 존재하게 된다. 여기서, 전류는 가장 임피던스(Impedanece)가 적은 쪽으로 흐르기 때문에 전력면에 연결된 비아표면을 통해 흐른다. 그리고, 디커플링 커패시터를 지나서 다시 접지면과 연결된 비아와 만나게 된다. 여기서, 전류는 비아의 표면으로 흐르기 때문에 접지면과 연결된 비아의 표면으로 내려오다가 오픈된 안티-패트가 존재하지 않기 때문에 더이상 내려가지 못하고 접지면의 표면을 통해 가장 가까운 쪽의 오픈된 공간인 전력 비아에 의해 만들어진 안티 패드방향으로 흘러서 안티 패트 공간을 이용하여 전류는 흐르게 된다.

즉, 오픈된 공간인 안티 패드가 전류의 통로(Path)가 된다. 근접한 전력면에 안티 패드가 발생치 않은 비아에서는 비아의 안쪽이 아닌 표면으로 전류는 흐르기 때문에 비아를 통과하지 못하고 주위에서 가장 가까운 오픈된 공간인 안티패드를 찾아서 그 공간으로 전류는 흐르는 것이다.

그러면, 여기서 실제 PCB에 디커플링 커패시터가 실장될 때의 발생할 수 있 는 4가지 경우에 대하여 도 3a, 도 3b 및 도 4a, 4b를 참조하여 살펴보도록 한다.

여기서, 도 3a 및 3b는 칩에 접지면에 가까운 경우의 예이고, 도 4a 및 4b는 칩이 전력면에 가까운 경우의 예이다.

먼저 도 3a를 참조하면, 루프 인덕턴스가 커져서 전류의 흐름에 방해를 일으키게 된다.

도 3a와 같이 루프 인덕턴스의 증가 즉, 전류의 루프를 줄이기 위해서는 도 3b와 같이 칩과 가까운 쪽에 있는 비아를 칩과 더 멀리 떨어진 면인 전력면에 연결한다. 그러면, 안티-패드가 칩의 가까운 쪽에 생기게 하여 전류의 흐름을 원활하게 해줌으로써 전류 루프를 줄이는 것이다.

그러면 이제 도 4a 및 4b를 참조하여 칩에 전력면이 가까운 경우에 대하여 살펴본다.

도 4a를 참조하면, 루프 인덕턴스가 커져서 전류의 흐름에 방해를 일으키게 된다. 따라서, 도 4a와 같이 루프 인덕턴스의 증가 즉, 전류의 루프를 줄이기 위해서는 도 4b와 같이 칩과 가까운 쪽에 있는 비아를 칩과 더 멀리 떨어진 면인 전력면에 연결한다. 그러면, 안티-패드가 칩의 가까운 쪽에 생기게 하여 전류의 흐름을 원활하게 해줌으로써 전류 루프를 줄이는 것이다.

따라서, 상기한 도 3a 및 3b, 도 4a 및 4b에서 살펴본 바와 같이 칩과 가까운 쪽에 있는 비아를 전력/접지면 중에 더 멀리 있는 면과 연결하여 안티 패드를 발생시켜 전류의 루프를 줄임으로써 루프 인덕턴스를 줄임으로써 디커플링 커패시터의 수행(Decoupling Capacitor의 Performance)을 높일 수 있다. 이와 같이 안티 패드를 발생시켜 전류의 루프를 줄이기 위해 칩과 가까운 쪽에 있는 비아를 전력/접지면 중에 더 멀리 있는 면과 연결하는 것은 도 5a 및 5b에 도시된다.

즉, 전류의 흐름도에서 보여준 데로 하나의 비아만의 위치를 고려하면 성능의 최적화가 가능하고, 나머지 비아의 위치에는 자유도가 생기게 되어 PCB 상의 공간 활용도를 최적화 할 수 있게 된다. 예를 들어 도 6a내지 6d와 같이 디커플링 커패시터를 장착할 수 있다.

또한, 기존에 설계방식은 무조건 디커플링 커패시터에서 전력/접지면에 연결할 때 사용되는 2개의 비아 모두를 칩의 전력/접지핀들에 가깝게 배치하여 실제 신호 배치(Signal trace) 라우팅함에 있어서 많은 제약이 있었다. 그러나, 상기한 바에서 살펴보았듯이 본 발명에서는 1개의 비아만 전력/접지면에 전력 루프를 줄이게끔 칩의 전력/접지핀들에 가깝게 배치해도 동일한 효과를 가진다.

그러므로 도 7과 같이 신호 배치의 라우팅에 많은 자유도를 가질 수 있다. 고려되는 비아와 반대의 전위를 가지는 전력 비아 혹은 접지 비아의 위치는 각 비아와 연결되는 배치의 길이를 짧게 유지하면서 어느 곳에든 위치시키게 된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은, 디커플링 커패시터 마운트 패드을 이루는 두개의 비아가 인접할 필요가 없기에, 즉, 실장면과 인접한 전력면 혹은 접지면과 반대의 전위를 가지는 비아에 대해서만 위치를 고려함으로, 고려하지 않은 비아의 위치에 자유도를 높여 주게된다. 이로 인해 설계 공간 확보를 가져오게 된다.

Claims (1)

1. 칩과 상기 칩 주위에 설치되는 다수의 디커플링 커패시터를 구비하는 디지털 시스템의 전력망(Power Distribution Network; PDN)에서 상기 디커플링 커패시터의 설치 방법에 있어서,

   상기 다수의 디커플링 커패시터 중 상기 칩과 가까운 쪽에 위치한 디커플링 커패시터의 제1 비아를, 전력면과 접지면 중에 더 멀리 있는 면과 연결하는 과정과,

   상기 칩과 가까운 쪽에 위치한 디커플링 커패시터의 제2 비아를, 상기 전력면과 상기 접지면 중에 더 가까이 있는 면과 연결하는 과정을 포함하는 디커플링 커패시터의 설치 방법.

Images