KR101051959B1 - 반도체 패키지용 기판 및 그 제조방법 - Google Patents

반도체 패키지용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101051959B1
KR101051959B1 KR1020090095358A KR20090095358A KR101051959B1 KR 101051959 B1 KR101051959 B1 KR 101051959B1 KR 1020090095358 A KR1020090095358 A KR 1020090095358A KR 20090095358 A KR20090095358 A KR 20090095358A KR 101051959 B1 KR101051959 B1 KR 101051959B1
Authority
KR
South Korea
Prior art keywords
insulating member
circuit pattern
insulating
semiconductor package
substrate
Prior art date
Application number
KR1020090095358A
Other languages
English (en)
Other versions
KR20110037790A (ko
Inventor
이성규
Original Assignee
이성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이성규 filed Critical 이성규
Priority to KR1020090095358A priority Critical patent/KR101051959B1/ko
Publication of KR20110037790A publication Critical patent/KR20110037790A/ko
Application granted granted Critical
Publication of KR101051959B1 publication Critical patent/KR101051959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 절연부재와, 상기 절연부재에 의해 덮혀지도록 상기 절연부재의 내부에 형성되는 도전성 재질의 회로패턴과, 상기 절연부재의 일면에 형성되는 개구부, 및 상기 회로패턴 상에 형성되며 전기적 접속을 위하여 상기 개구부를 통해 외부로 노출되는 접속부를 포함하는 반도체 패키지용 기판 및 그 제조방법을 개시한다.

Description

반도체 패키지용 기판 및 그 제조방법{SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 패키지를 제조하기 위한 반도체 패키지용 기판 및 그 제조방법에 관한 것이다.
반도체 패키지(Semiconductor Package)는 반도체 소자를 외부의 물리적, 전기적 충격으로부터 보호하고 반도체 소자를 전자기기와 전기적으로 연결시킴으로써 반도체가 그 기능을 구현하도록 하기 위한 구조를 말하며, 메모리, 주문형 반도체 등 다양한 형태로 구현되고 있다.
이러한 반도체 패키지는 일반적으로 반도체 패키지용 기판에 반도체 소자를 실장시킨 형태를 갖는다. 반도체 패키지용 기판은 절연부재, 전기적 회로를 구성하는 회로패턴, 회로패턴을 땜납으로 보호하기 위한 솔더 레지스트 등 다양한 구성을 갖는다.
상기와 같은 구성을 갖는 반도체 패키지용 기판을 제조하기 위해서는 패터닝 공정, 라미네이션 공정, 에칭 공정 등 다양한 공정이 수행되며, 현재 이러한 공정들의 수행시 제조 비용을 감소시키기 위한 다양한 시도가 이루어지고 있는 실정이 다.
본 발명은 반도체 패키지용 기판의 제조 공정을 단순화시키고 제조 비용을 감소시킴과 아울러 신뢰성이 향상된 반도체 패키지용 기판의 구조를 제공하기 위한 것이다.
상기한 과제를 실현하기 위해 본 발명은 절연부재와, 상기 절연부재에 의해 덮혀지도록 상기 절연부재의 내부에 형성되는 도전성 재질의 회로패턴과, 상기 절연부재의 일면에 형성되는 개구부, 및 상기 회로패턴 상에 형성되며 전기적 접속을 위하여 상기 개구부를 통해 외부로 노출되는 접속부를 포함하는 반도체 패키지용 기판을 개시한다.
상기 절연부재는 상기 접속부가 형성되는 제1면과, 반도체 소자가 장착되기 위한 제2면, 및 상기 접속부와 반도체 소자를 전기적으로 연결시키기 위한 관통슬롯을 포함할 수 있다.
상기 반도체 패키지는 상기 회로패턴 상에 형성되며 솔더볼과 연결되기 위한 솔더볼 접속부와, 상기 절연부재의 일면에 형성되며 상기 솔더볼 접속부를 외부로 노출시키기 위한 솔더볼용 개구부를 더 포함할 수 있다.
한편, 본 발명은 절연부재의 일면에 도전체를 형성시키는 단계와, 상기 도전체에 접속부를 갖는 회로패턴을 형성시키는 단계와, 상기 회로패턴이 상기 절연부재에 의해 덮혀지도록 상기 회로패턴을 상기 절연부재의 내부에 매립시키는 단계, 및 상기 절연부재의 일면에 개구부를 형성시켜 상기 접속부를 상기 개구부를 통해 외부로 노출시키는 단계를 포함하는 반도체 패키지용 기판의 제조방법을 개시한다.
상기 반도체 패키지용 기판의 제조방법은 상기 회로패턴에 에칭부를 형성시키는 단계와, 상기 회로패턴의 일면에 상기 회로패턴의 매립을 가이드하는 가이드 부재를 위치시키는 단계, 및 반경화 상태의 상기 절연부재가 상기 에칭부를 통해 유입되어 상기 회로패턴을 덮도록 상기 가이드 부재를 열 프레스시키는 단계를 더 포함할 수 있다.
상기 반도체 패키지용 기판의 제조방법은 한 쌍으로 형성된 상기 절연부재들에 상기 도전체들이 각각 형성되도록 상기 절연부재들 사이에 분리용 시트를 위치시킨 상태에서 열 프레스시키는 단계와, 상기 분리용 시트를 기준으로 상기 절연부재들을 분리시키는 단계를 더 포함할 수 있다.
상기 분리용 시트는 상기 절연부재들과 동일한 면적을 가지며, 상기 분리용 시트가 갖는 면은 열 프레스시 상기 절연부재들과 접착되지 않는 비접착 영역과, 상기 비접착 영역의 외곽에 형성되며 열 프레스시 상기 절연부재들과 접착되는 접착 영역을 포함할 수 있다.
본 발명은 회로패턴을 절연부재의 내부에 매립시켜 회로패턴과 절연부재의 접합력을 향상시킴으로써 보다 신뢰성 있는 기판 구조를 제공할 수 있다.
또한, 본 발명은 회로패턴의 접속부만 외부로 노출시키고 나머지 부분은 절연부재에 의해 덮혀진 구조를 구현함으로써, 솔더 레지스트 등과 같은 구조가 불필 요하므로 기판의 구조와 제조 공정의 단순화 및 제조 비용 감소의 효과를 갖는다.
또한, 본 발명은 분리용 시트를 사용함으로써 단일의 공정으로서 두 개의 기판을 제조할 수 있는 방법을 제공한다. 아울러, 분리용 시트로서 접착 영역과 비접착 영역을 갖는 분리용 시트를 사용함으로써, 열 프레스시 재료들의 정렬을 용이함과 아울러 절연부재들 사이를 접착시킴으로써 외곽 충격에 따른 영향을 최소화시킬 수 있다.
이하, 본 발명에 관련된 반도체 패키지용 기판 및 그 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
도 1 내지 도 10은 본 발명의 일실시예와 관련된 반도체 패키지용 기판의 제조공정을 나타내는 도면들이다.
먼저 도 1과 같이, 절연부재(110)의 일면에 도전체(120)를 형성시킨다.
절연부재(110)는 반도체 소자(200, 도 11 참조)를 지지함과 아울러 전기 신호를 전달하기 위한 매개체로서의 기능을 하기 위한 것이다. 절연부재(110)는 에폭시 수지, 페놀 수지, 폴리이미드 등의 재질로 형성될 수 있다.
본 실시예에 의한 제조방법에 따르면, 절연부재(110)로서 프리프레그(Prepreg) 또는 RCC(Resin Coated Copper foel)가 사용될 수 있다. 프리 프레그는 유리 섬유에 열경화성 수지를 침투시켜 반경화 상태로 형성시킨 것을 말한다.
이와 같이, 반경화 상태의 절연부재(110)의 일 면에 도전체(120)를 위치시킨 후 이들을 열 프레스시킴으로써, 도전체(120)를 절연부재(110)에 부착시킬 수 있 다. 이러한 도전체(120)로서 구리 포일(copper foil)이 사용될 수 있다.
본 실시예에 따르면, 절연부재(110)는 한 쌍으로 형성된 제1 및 제2절연부재(111,112)를 포함하며, 도전체(120)는 한 쌍으로 형성된 제1 및 제2도전체(121,122)를 포함할 수 있다.
제1절연부재(111)와 제2절연부재(112)의 사이에 분리용 시트(130, seprating sheet)을 위치시키고, 제1 및 제2절연부재(111,112)의 외면에 제1 및 제2도전체(121,122)를 위치시킨 상태에서 이들을 열 프레스시키면, 제1 및 제2절연부재(111,112)에 제1 및 제2도전체(121,122)가 각각 부착되게 된다.
분리용 시트(130)는 추후 공정에서 제1 및 제2절연부재(111,112)의 고정 상태를 유지시킴과 아울러 공정 완료시 이들을 분리시키기 위한 것으로서, 도 12 및 도 13은 분리용 시트(130)의 개략적인 평면도와 측면도이다.
분리용 시트(130)는 절연부재들(110), 즉, 제1 및 제2절연부재(111,112)와 동일한 면적을 가질 수 있다. 이는 제1 및 제2절연부재(111,112)와 분리용 시트(130)의 정렬을 용이하게 하기 위함이다.
분리용 시트(130)가 갖는 면은 열 프레스시 제1 및 제2절연부재(111,112)와 접착되지 않도록 형성되는 비접착 영역(Ⅰ)과, 비접착 영역(Ⅰ)의 외곽에 형성되어 열 프레스시 제1 및 제2절연부재(111,112)와 각각 접착되는 접착 영역(Ⅱ)을 포함한다.
분리용 시트(130)는 베이스 시트(131), 비접착층(132), 및 접착층(133)을 포함할 수 있다. 비접착층(132)는 베이스 시트(131)에 비접착성 재질(예를 들어, 소 수성 재질)의 물질이 코팅되어 형성되며, 이는 비접착 영역(Ⅰ)을 이루게 된다. 그리고, 접착층(133)은 베이스 시트(131)의 가장자리에 접착성 재질(예를 들어, 친수성 재질)의 물질이 코팅되어 형성되며, 이는 접착 영역(Ⅱ)을 이루게 된다.
열 프레스시 분리용 시트(130)의 접착 영역(Ⅱ)은 제1 및 제2절연부재(111,112)와 접착되게 되며, 이에 따라 제1 및 제2절연부재(111,112)의 외곽에 가해지는 충격에 의해 이들 사이가 벌어지는 현상을 방지할 수 있다. 아울러, 제1 및 제2절연부재(111,112)와 분리용 시트(130)가 동일한 사이즈를 가지므로, 이들을 정확하고 용이하게 정렬시킬 수 있다.
한편, 분리용 시트(130)는 도 15와 같이 시트 형태를 갖는 비접착층(132)의 가장자리에 접착층(133)이 부착되는 형태를 가질 수 있으며, 도 16과 같이 시트 형태를 갖는 접착층(133)의 가장자리를 제외한 영역에 비접착층(132)이 부착된 형태를 가질 수도 있다.
본 실시예에서는 분리용 시트(130)를 이용하여 단일의 공정으로 두 개의 기판을 제조하는 방식이 적용되나, 본 발명과 관련된 반도체 패키지용 기판은 단일의 절연부재만을 이용하여 제조되는 것도 가능하다 할 것이다.
다음으로, 도 2와 같이 제1 및 제2도전체(121,122)를 각각 패터닝하여 회로패턴들(123,124)을 형성시킨다. 회로패턴들(123,124)은 제1 및 제2도전체(121,122)가 일정 패턴을 갖도록 제1 및 제2도전체(121,122)를 에칭함으로써 형성될 수 있다. 회로패턴들(123,124)의 형성시 다른 소자와의 전기적 연결을 위한 접속부들(151,152, 도 7 참조)를 함께 형성시킨다.
아울러, 제1 및 제2도전체(121,122)에 에칭부들(125,126)을 형성시킨다. 에칭부들(125,126) 또한 회로패턴들(123,124)과 마찬가지로 제1 및 제2도전체(121,122)를 에칭함으로써 형성될 수 있다.
다음으로, 도 3과 같이 회로패턴(123,124)의 외면에 가이드 부재(141)들을 위치시킨 후, 이들에 열 프레스를 가한다. 이에 따라, 도 4와 같이 회로패턴(123,124)들이 반 경화 상태의 절연부재들(111.112) 내부로 매립되게 된다.
가이드 부재(141)들은 회로패턴들(123,124)이 절연부재(111,112)의 내부로 매립되는 것을 가이드하기 위한 것으로서, 시트(sheet) 또는 플레이트(plate) 형태를 갖는다. 가이드 부재(141)로서 구리 포일(copper foil) 또는 비접착성 릴리즈 필름이 사용될 수 있다.
열프레스 공정에 따라 절연부재들(111,112)을 이루는 물질들이 에칭부(125,126)을 통과하게 되며, 절연부재들(111,112)을 이루는 물질들은 가이드 부재들(141)과 회로패턴들(121,122)의 사이로 진입하여 가이드 부재들(141)과 회로패턴들(121,122)의 사이에 위치하게 된다. 이에 따라 가이드 부재들(141)과 회로패턴들(121,122)의 사이에는 절연부재(111,112)에 의한 박막(113,114)이 형성되며, 회로패턴들(121,122)은 이러한 박막(113,114)에 의해 덮혀지게 된다. 이러한 공정을 수행한 후, 반경화 상태의 절연부재들(111,112)들을 경화시킨다.
다음으로, 도 5와 같이 가이드 부재(141)를 패터닝하여 패턴홀들(142,143)를 형성시킨다. 그리고, 도 6과 같이 리소그라피(lithograpphy) 공정을 이용하여 절연부재(111,112)에 개구부들(115,116)을 형성시킬 수 있다. 절연부재들(111,112)을 약품, 플라즈마, 또는 레이져 등으로 에칭하여 개구부들(115,116)을 형성시킬 수 있다. 여기서, 개구부들(115,116)은 접속부들(151,152)들의 위치에 대응되는 위치에 형성되며, 제1개구부(115)와 제2개구부(116)를 포함할 수 있다.
다음으로, 도 7과 같이 절연부재들(111,112)로부터 가이드 부재(141)들을 제거시킨다. 회로패턴(123,124)의 접속부들(151,152)은 개구부들(115,116)을 통해 외부로 노출되며, 접속부들(151,152)을 제외한 나머지 부분은 절연부재(111,112)에 의해 덮여지게 된다. 여기서, 접속부들(151,152)은 반도체 소자(200)와의 전기적 연결을 위하여 제1개구부(115)를 통해 노출되는 제1접속부(151)와, 메인 보드와의 전기적 연결을 위하여 제2개구부(116, 솔더볼용 개구부)를 통해 노출되는 제2접속부(152,솔더볼 접속부)를 포함할 수 있다.
다음으로, 도 8과 같이 접속부들(151,152)에 산화 방지막들(161,162)을 추가로 형성시킬 수 있다. 산화 방지막들(161,162)은 접속부들(151,152) 상에 금 도금 등을 가함으로써 형성될 수 있다.
다음으로, 도 9와 같이 분리용 시트(130)를 기준으로 절연부재들(111,112)을 분리시킨다. 여기서, 절연부재들(111,112)은 분리용 시트(130)의 접착 영역(Ⅱ)에 해당하는 부분을 커팅함으로써 서로 분리될 수 있다. 즉, 분리용 시트(130)와 절연부재들(111,112)의 비접착 영역(Ⅰ)은 서로 접착되지 않은 상태에 있으므로, 접착 영역(Ⅱ)을 제거하면 분리용 시트(130)와 절연부재들(111,112)이 서로 분리되게 되는 것이다.
이와 같이 절연부재들(111,112)을 서로 분리함에 따라 동일한 구조를 갖는 두 개의 기판이 만들어지게 된다. 이하의 설명에서는 제1절연부재(111, 이하 '절연부재'라 함)에 가해지는 공정을 기초로 설명하나, 제2절연부재(112)에도 동일한 공정이 가해질 수 있다.
다음으로, 도 10과 같이 절연부재(111)에 관통슬롯(118)을 형성시킨다. 관통슬롯(118)은 절연부재(111)의 아래에 연결된 반도체 소자와 전기적으로 연결시키기 위한 것으로서, 절연부재(111)를 드릴, 레이저 드릴로 가공하거나 금형을 이용한 펀치를 통해 형성시킬 수 있다.
이에 따라, 본 발명의 일실시예와 관련된 반도체 패키지용 기판의 제조가 완료되게 된다. 본 발명의 반도체 패키지용 기판은 회로 패턴(123) 중 반도체 소자, 메인 보드 등과의 전기적 연결을 위한 부분은 외부로 노출되고, 나머지 부분은 절연부재(111)에 의해 덮혀져 절연부재(111) 내부에 매립된 구조를 갖는다.
회로패턴(123)은 절연부재(111)의 내부에 매립되어 있어 절연부재(111)와의 접합 면적이 증가하게 되므로, 회로패턴(123)과 절연부재(111)의 접합력을 증가시킬 수 있다.
절연부재(111)의 회로패턴(123)을 덮는 부분은 회로패턴(123)을 땜납으로부터 보호하기 위한 솔더 레지스트(Solder Resist)로서의 기능을 하게 된다. 즉, 본 발명과 관련된 반도체 패키지용 기판은 절연부재(111) 자체로서 솔더 레지스트의 기능을 구현할 수 있으므로, 솔더 레지스트의 적층과 같은 추가적인 공정이 필요치 않게 되어 제조 공정을 간소화시킬 수 있게 된다.
도 11은 도 10의 반도체 패키지용 기판이 적용된 반도체 패키지의 일 예를 나타낸 도면이다.
도 11을 참조하면, 절연부재(111)는 제1면(111a)과 제2면(111b)를 구비한다. 절연부재(111)의 제1면(111a)에는 제1접속부(151)와 제2접속부(152)가 각각 구비된다. 그리고, 절연부재(111)의 제2면(111b)에는 반도체 소자(200)가 장착된다.
제1접속부(151)는 관통슬롯(118)을 관통하는 도전성 와이어(210)에 의해 반도체 소자(200)와 전기적으로 연결된다. 제2접속부(152)에는 솔더볼(240)에 연결되며, 반도체 패키지는 솔더볼(240)에 의하여 전자기기의 메인 보드에 실장될 수 있다.
관통슬롯(118)에는 합성 수지 재질의 몰드(220)가 충전되어 도전성 와이어를 보호하며, 절연부재(111)의 제2면(111b)에는 반도체 소자(200)를 외부로부터 보호하기 위한 몰드(230)가 추가적으로 구비될 수 있다.
다만, 본 발명과 관련된 반도체 패키지는 이와 같은 구조에 한정되는 것은 아니며, 절연부재(111)의 제1면(111a)에 반도체 소자(200)가 장착되는 구조도 가능하다 할 것이다. 이러한 경우 도체 소자(200)와 접속부(152)가 동일면에 위치하므로 관통슬롯(118)이 필요치 않으며, 반도체 소자(200)는 접속부(152)와 와이어 본딩될 수 있다.
이상에서 설명한 반도체 패키지용 기판 및 그 제조방법은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
도 1 내지 도 10은 본 발명의 일실시예와 관련된 반도체 패키지용 기판의 제조공정을 나타내는 도면.
도 11은 도 10의 반도체 패키지용 기판이 적용된 반도체 패키지의 일예를 나나태는 도면.
도 12는 도 1 내지 9에 도시된 분리용 시트의 평면도.
도 13은 도 1 내지 9에 도시된 분리용 시트의 측면도.
도 14 및 15는 분리용 시트의 다른 실시예들을 나타내는 측면도들.

Claims (7)

  1. 절연부재;
    상기 절연부재에 의해 덮혀지도록 상기 절연부재의 내부에 형성되는 도전성 재질의 회로패턴;
    상기 절연부재의 일면에 형성되는 개구부; 및
    상기 회로패턴 상에 형성되며, 전기적 접속을 위하여 상기 개구부를 통해 외부로 노출되는 접속부를 포함하는 반도체 패키지용 기판.
  2. 제1항에 있어서,
    상기 절연부재는 상기 접속부가 형성되는 제1면과, 반도체 소자가 장착되기 위한 제2면과, 상기 접속부와 반도체 소자를 전기적으로 연결시키기 위한 관통슬롯을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  3. 제1항에 있어서,
    상기 회로패턴 상에 형성되며, 솔더볼과 연결되기 위한 솔더볼 접속부; 및
    상기 절연부재의 일면에 형성되며, 상기 솔더볼 접속부를 외부로 노출시키기 위한 솔더볼용 개구부를 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  4. 절연부재의 일면에 도전체를 형성시키는 단계;
    상기 도전체에 접속부를 갖는 회로패턴을 형성시키는 단계;
    상기 회로패턴이 상기 절연부재에 의해 덮혀지도록 상기 회로패턴을 상기 절연부재의 내부에 매립시키는 단계; 및
    상기 절연부재의 일면에 개구부를 형성시켜 상기 접속부를 상기 개구부를 통해 외부로 노출시키는 단계를 포함하는 반도체 패키지용 기판의 제조방법.
  5. 제4항에 있어서,
    상기 회로패턴에 에칭부를 형성시키는 단계;
    상기 회로패턴의 일면에 상기 회로패턴의 매립을 가이드하는 가이드 부재를 위치시키는 단계; 및
    반경화 상태의 상기 절연부재가 상기 에칭부를 통해 유입되어 상기 회로패턴을 덮도록 상기 가이드 부재를 열 프레스시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판의 제조방법.
  6. 제4항에 있어서,
    한 쌍으로 형성된 상기 절연부재들에 상기 도전체들이 각각 형성되도록 상기 절연부재들 사이에 분리용 시트를 위치시킨 상태에서 열 프레스시키는 단계; 및
    상기 분리용 시트를 기준으로 상기 절연부재들을 분리시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판의 제조방법.
  7. 제6항에 있어서,
    상기 분리용 시트는 상기 절연부재들과 동일한 면적을 가지며,
    상기 분리용 시트가 갖는 면은 열 프레스시 상기 절연부재들과 접착되지 않는 비접착 영역과, 상기 비접착 영역의 외곽에 형성되며 열 프레스시 상기 절연부재들과 접착되는 접착 영역을 포함하는 것을 특징으로 하는 반도체 패키지용 기판의 제조방법.
KR1020090095358A 2009-10-07 2009-10-07 반도체 패키지용 기판 및 그 제조방법 KR101051959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090095358A KR101051959B1 (ko) 2009-10-07 2009-10-07 반도체 패키지용 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095358A KR101051959B1 (ko) 2009-10-07 2009-10-07 반도체 패키지용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110037790A KR20110037790A (ko) 2011-04-13
KR101051959B1 true KR101051959B1 (ko) 2011-07-26

Family

ID=44045214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095358A KR101051959B1 (ko) 2009-10-07 2009-10-07 반도체 패키지용 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101051959B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302652B1 (ko) 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
KR20080029835A (ko) * 2006-09-29 2008-04-03 신닛테츠가가쿠 가부시키가이샤 플렉시블 기판의 제조 방법
KR20090093673A (ko) * 2008-02-29 2009-09-02 엘지마이크론 주식회사 인쇄회로기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302652B1 (ko) 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
KR20080029835A (ko) * 2006-09-29 2008-04-03 신닛테츠가가쿠 가부시키가이샤 플렉시블 기판의 제조 방법
KR20090093673A (ko) * 2008-02-29 2009-09-02 엘지마이크론 주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20110037790A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4883203B2 (ja) 半導体装置の製造方法
US8826526B2 (en) Method of manufacturing multilayer wiring substrate
JP2006173232A (ja) 半導体装置およびその製造方法
JP2011029585A (ja) 半導体パッケージ及びこれの製造方法
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
JP4636090B2 (ja) 半導体装置およびその製造方法
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5302920B2 (ja) 多層配線基板の製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
US20180054891A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR101051959B1 (ko) 반도체 패키지용 기판 및 그 제조방법
KR101311707B1 (ko) 다이스택 패키지 및 제조 방법
KR101269903B1 (ko) 다이스택 패키지 및 제조 방법
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP6387226B2 (ja) 複合基板
JP4341484B2 (ja) 半導体装置およびその製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP4977169B2 (ja) 半導体装置およびその製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101195463B1 (ko) 반도체 패키지 및 그 형성방법
KR101078665B1 (ko) 초박형 인쇄회로기판 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee