KR101047249B1 - 대면적 기판들의 균일성 강화를 위한 방법 및 장치 - Google Patents

대면적 기판들의 균일성 강화를 위한 방법 및 장치 Download PDF

Info

Publication number
KR101047249B1
KR101047249B1 KR1020087025688A KR20087025688A KR101047249B1 KR 101047249 B1 KR101047249 B1 KR 101047249B1 KR 1020087025688 A KR1020087025688 A KR 1020087025688A KR 20087025688 A KR20087025688 A KR 20087025688A KR 101047249 B1 KR101047249 B1 KR 101047249B1
Authority
KR
South Korea
Prior art keywords
substrate
plasma
chamber
generating
magnetic field
Prior art date
Application number
KR1020087025688A
Other languages
English (en)
Other versions
KR20080111081A (ko
Inventor
수 영 최
존 엠. 화이트
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080111081A publication Critical patent/KR20080111081A/ko
Application granted granted Critical
Publication of KR101047249B1 publication Critical patent/KR101047249B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예들은 일반적으로 대면적 기판상에 증착된 막, 특히, PECVD 시스템에서 증착된 막들의 균일성을 강화하기 위한 방법들 및 장치들을 제공한다. 일실시예에서, 플라즈마-프로세싱 챔버는 원치 않는 자계들에 의해 야기된 챔버의 플라즈마 밀도 불균일성들을 보상하기 위하여 기판에 대하여 비대칭적이도록 구성된다. 다른 실시예에서, 플라즈마-프로세싱 챔버는 챔버에서 자계-발생 피쳐를 통한 전류 흐름을 감소시키는 중성 전류 바이패스 경로를 생성하도록 구성된다. 다른 실시예에서, 플라즈마-프로세싱 챔버의 대면적 기판상에 균일한 막을 증착하기 위한 방법이 제공된다. 챔버는 실질적으로 챔버의 자계-발생 피쳐를 통한 중성 전류 흐름을 감소시키는 중성 전류 바이패스 경로를 생성함으로써 프로세싱 동안에 전기적으로 대칭되도록 만들어진다.

Description

대면적 기판들의 균일성 강화를 위한 방법 및 장치{METHOD AND APPARATUS FOR IMPROVING UNIFORMITY OF LARGE-AREA SUBSTRATES}
본 발명의 실시예들은 일반적으로 대면적 기판상에 박막의 증착에 관한 것이다.
액정 디스플레이들 또는 평면 패널들은 일반적으로 컴퓨터 또는 텔레비전 모니터와 같은 엑티브 매트릭스 디스플레이에 사용된다. 플라즈마 강화 화학 기상 증착(PECVD)은 일반적으로 평면 패널 디스플레이 또는 반도체 웨이퍼를 위한 투명 기판과 같은 기판상에 박막을 증착하는데 이용된다. PECVD는 기판을 포함하는 진공 챔버로 선구물질 가스 또는 가스 혼합물을 주입함으로써 달성된다. 선구물질 가스 또는 가스 혼합물은 통상적으로 챔버의 최상부 근처에 위치된 분배 플레이트를 통해 아래쪽으로 지향된다. 챔버의 선구물질 가스 또는 가스 혼합물은 챔버에 결합된 하나 이상의 RF소스들로부터 챔버로 무선 주파수(RF) 전력을 인가함으로써 플라즈마로 에너지화(energized)된다(즉, 여기(excited)된다). 여기된 가스 또는 가스 혼합물은 온도 제어 기판 지지부상에 위치되는 기판의 표면상에 물질층을 형성하도록 반응한다. 반응 동안에 생성된 휘발성 부산물들은 배기 시스템을 통해 챔버로부터 펌핑된다.
PECVD 기술들에 의해 프로세싱된 평면 패널들은 통상적으로 크며, 통상적으로 1m × 1m이다. 5 제곱 미터에 근접하거나 초과하는 대면적 기판들이 가까운 미래에 계획된다. 프로세싱 동안에 평면 패널들 위에 균일한 프로세스 가스 흐름을 제공하기 위하여 이용되는 가스 분배 플레이트들, 또는 확산기 플레이트들은 또한 특히, 200mm 및 300mm 반도체 웨이퍼 프로세싱을 위해 이용되는 가스 분배 프레이트들과 비교하여 상대적으로 크기가 크다. 본 명세서에서 사용되는 바와 같은 "기판 크기" 및 "확산기 플레이트 크기"는 기판 또는 확산기 플레이트의 공칭(nominal) 표면 면적으로 참조되고, 웨팅(wetted) 표면 면적으로 참조되지 않는데, 즉, 결합된 모든 측면들 및 표면들의 전체 표면 면적으로 참조된다. 예를 들어, 1,000mm × 1,000mm 확산기 플레이트는 1,000,000mm2의 공칭 크기를 갖지만, 최상부 및 바닥부 표면들, 측면 에지들, 및 확산기의 표면으로 머시닝된(machined) 모든 피쳐들을 포함하는 더욱 고도의 웨팅 표면 면적을 갖는다.
기판들의 크기가 계속해서 성장함에 따라, 특히, 기판 크기가 적어도 약 1300mm × 약 1500mm(또는 2.0m2)일 때, 대면적, 플라즈마 강화 화학 기상 증착(PECVD)을 위한 막 두께 균일성 및 막 특성 균일성은 더욱 문제가 된다. 본 명세서에서 사용되는 "대면적"은 상당을 참조할 때, 약 2.0m2보다 큰 크기의 기판으로서 정의된다. 대면적 기판들의 상당한 막 균일성 문제점의 일실시예가 플라즈마-프로세싱 챔버에서 플라즈마 프로세싱 동안 발생한다. 통상적인 플라즈마-프로세싱 챔버의 슬릿 밸브 개구에 인접한 대면적 기판들의 영역에서, 막 두께 및 막 스 트레스 균일성이 일관적으로 불만족스러운 것으로 공지된다. 이것은 특히 적어도 약 2.0m2의 기판들상에 본 기술 분야에서 a-Si:Nx:H 막들로서 참조되는 SiN 막들의 증착에 대하여 참이다. SiN 막들은 전자 디바이스들의 제조의 부품으로서 게이트 유전체 층들 또는 패시베이션(passivation) 층들에 대하여 사용될 수 있다. 기판 크기들이 증가함에 따라, 챔버 슬릿 밸브 개구 근처의 영역에 증착된 막들의 불균일성은 또한 특히 프로세스 파라미터들이 최고 품질 막을 제공하기 위하여 조정될 때 증가하는 것으로 공지된다. 막 증착율 및 막 두께에 대하여, 불균일성은 다음과 같이 정의된다:
% 불균일성 = ( 최대 값 - 최소 값)/(최대 값 + 최소 값) × 100
원하는 불균일성이 전자 디바이스들의 제조를 가능하기 하는데 요구되는 막 특성들은 두께, 막 스트레스, Si-H 결합 농도, 및 전기 저항을 포함한다.
도 1a는 하기에서 기판(1)으로서 참조되는 1500mm × 1800mm 직사각형 기판상에 증착되는 SiN 막에 대한 막 두께 균일성의 3차원 맵을 도시한다. 도 1a, 1b에 대한 등고선 간격(countour interval)은 100Å이다. 일반적으로 SiN 막에 대하여, 더 낮은 Si-H 결합 농도 및 더 높은 압축 막 스트레스가 바람직하다. 압축 막 스트레스는 네거티브 값들로 나타난다. 이러한 막 특성들 모두는 기판(1)상에 3개 위치들(A, B, 및 C)에서 측정되었으며, 결과들은 하기의 표 1에 나타난다. 위치들(A, B, 및 C)은 도 1a, 1b 및 2에 나타난다. 위치(A)는 플라즈마-프로세싱 챔버의 슬릿 밸브 개구에 가장 인접한 기판(1)의 에지에 대응한다. 위치(B)는 기판(1)의 중앙에 대응한다. 위치(C)는 슬릿 밸브 개구로부터 가장 멀리 떨어진 기판(1)의 에지에 대응한다. 기판(1)상에 증착된 막의 증착율은 2080Å/min이다. 기판(1)에 대한 막 두께 불균일성은 4.3%이며, 도 1a를 참조하여, 증착된 막은 강하지 않은 불균일성 트렌드를 보여준다. 그러나, 표 1을 참조로 하여, 압축 막 스트레스는 위치(A)에서 상대적으로 낮으며, 위치들(B 및 C)에서 막 스트레스는 더 안 좋아지는데, 즉, 신장성이다(tensile). 추가로, 이러한 막에 대한 Si-H 함량은 상대적으로 높다 - 12.2%, 15.8%, 및 15.1%. 요약하면, 증착된 막은 균일하지만, 이상적인 막 특성들보다는 덜하다.
위치(A) 위치(B) 위치(C) 불균일성
기판 1 막 스트레스 -0.9 0.5 1.2 4.3%
%Si-H 농도 12.2 15.8 15.1
기판 2 막 스트레스 -6.0 -4.8 -5.2 11.0%
%Si-H 농도 6.6 8.1 8.0
표 1: 두 개 SiN 층들의 불균일성 및 막 특성들의 비교
도 1b는 하기에서 기판(2)으로서 참조되는 제2 1500mm × 1800mm 직사각형 기판상에 증착된 제2 SiN 막에 대한 막 두께 균일성의 3차원 맵을 도시한다. 기판(1)상에 증착된 막보다 더 높은 품질, 즉, 더 높은 압축 막 스트레스 및 더 낮은 Si-H 함량의 막을 제공하기 위하여, 프로세스 가스 유속, 플라즈마 전력, 및 기판 온도와 같은 제2 막에 대한 프로세스 파라미터들이 최적화된다. 막 특성들은 또한 기판(2)상의 위치들(A, B 및 C)에서 측정되며, 결과들은 표 1에 보여진다. 기판(2)은 기판(1)과 동일한 플라즈마-프로세싱 챔버에서 프로세싱된다. 기판(1)상에 증착된 막의 증착율은 2035Å/min이다-본질적으로 제1 막에 대한 증착율과 동일함. 표 1을 참조하여, 기판(2)을 위한 막 특성들은 기판(1)에 대한 막 특성들과 비교하여 현저히 개선된다. 기판(2)에 대한 막 스트레스는 매우 압축적이며(약 -5 내지 -6 E9 dyne/cm2), Si-H 함량은 기판(2)에 대한 함량의 약 절반이다. 대조적으로 기판(2)에 대한 막 두께 균일성은 더 낮아진다 - 11.0%. 도 1b를 참조로 하여, 증착된 막은 슬릿 밸브 개구 근처의 상당한 두께 불균일성을 보여준다. 추가로, 표 1을 참조로 하여, Si-H 함량 및 막 스트레스는 또한 위치(A)에서, 즉, 슬릿 밸브 개구 근처에서 영향을 받는다. 따라서, 그러한 큰 챔버에서 SiN 막 특성들을 개선하기 위하여 막 특성과 막 두께 균일성 사이의 직접 교환 조건(tradeoff)이 존재한다.
1200mm × 1500mm보다 작은 기판들로, SiN 막 두께 균일성 막 막 특성 균일성에 대한 슬릿 밸브 개구의 영향들은 실질적으로 더 우수한 균일성을 제공하기 위하여 프로세스 파라미터들을 최적화함으로써 검출할 수 없거나 방지가능하다. 기판 크기들이 약 2.0cm2) 너머로 증가함에 따라, 불가능하지 않다면, SiN 막들을 위한 프로세스 파라미터 최적화를 통한 균일성 제어는 점점 더 문제가 된다.
따라서, 증착된 막의 품질에 영향을 미치지 않고 플라즈마 강화 화학 기상 증착(PECVD) 시스템에서 대면적 기판들상에 증착된 막들의 균일성을 개선하기 위한 개선된 방법들 및 장치들이 요구된다.
본 발명의 실시예들은 일반적으로 대면적 기판상에 증착된 막, 특히, PECVD 시스템에서 증착된 막들의 균일성을 개선하기 위한 방법들 및 장치들을 제공한다.
일실시예에서, 플라즈마-프로세싱 챔버는 챔버의 플라즈마 밀도 불균일성을 보상하기 위하여 기판에 대하여 비대칭적이도록 구성된다. 일 측면에서, 확산기 플레이트는 기판의 영역에 인접하게 연장되어, 영역으로의 프로세스 가스 흐름을 증가시키고, 따라서 내부에 플라즈마 전력 밀도를 감소시킨다. 다른 측면에서, 비대칭적 컨덕턴스 프로파일로 확산기 플레이트를 구성하는 것은 기판의 영역으로의 프로세스 가스 흐름을 증가시킨다. 다른 측면에서, 확산기에서 중공 캐소드 캐비티들을 보정하는 것은 챔버의 영역에서 플라즈마 밀도를 감소시킨다. 다른 측면에서, 플라즈마-프로세싱 챔버의 하부 영역은 챔버의 프로세싱 캐비티로부터 슬릿 밸브 개구와 같은 챔버의 자계-발생 피쳐를 이격시키도록 구성된다.
다른 실시예에서, 플라즈마-프로세싱 챔버는 챔버에서 자계-발생 피쳐를 통한 전류 흐름을 감소시키는 중성 전류 바이패스 경로를 생성하도록 구성된다. 일 측면에서, 중성 전류 바이패스 경로는 챔버의 내부 벽과 실질적으로 평행하며 내부 벽에 제공되는 도전성 셔터(shutter)로 자계-발생 피쳐를 커버함으로써 기판 프로세싱 동안에 생성된다. 다른 측면에서, 중성 전류 바이패스 경로는 내부 벽과 실질적으로 평행하며 내부 벽과 이어지는 타이트한 진공(vacuum-tight) 슬릿 밸브 도어이다.
다른 실시예에서, 플라즈마-프로세싱 챔버에서 대면적 기판상에 균일한 막을 증착하는 방법이 제공된다. 챔버는 중성 전류 바이패스 경로를 생성함으로써 프로세싱 동안에 전기적으로 대칭적으로 만들어지며, 여기서 중성 전류 바이패스 경로는 실질적으로 슬릿 밸브 개구 또는 다른 챔버 벽 관통부와 같은 챔버의 자계-발생 피쳐를 통한 중성 전류 흐름을 감소킨다. 일측면에서, 중성 전류 바이패스 경로는 챔버의 내부 벽과 실질적으로 평행하며 내부 벽에 제공되는 도전성 셔터이다. 다른 측면에서, 중성 전류 바이패스 경로는 챔버의 내부 벽과 실질적으로 평행하며 내부 벽에 제공되는 타이트한 진공 슬릿 밸브 도어이다.
본 발명의 상기 개시된 피쳐들이 상세히 이해될 수 있는 방식으로, 상기 간략히 요약된 본 발명의 보다 상세한 설명이 실시예들을 참조로 하여 얻어지며, 몇몇 실시예들은 첨부 도면들에 개시된다. 그러나, 첨부 도면들이 본 발명의 전형적 실시예들만을 도시하는 것이고, 따라서, 본 발명의 범위를 제한하는 것으로 간주되지 않으며, 본 발명에 대하여 다른 동일하게 유효한 실시예들을 수용한다는 것을 알 수 있을 것이다.
도 1a는 1500mm × 1800mm 직사각형 기판상에 증착된 SiN 막에 대한 막 두께 균일성의 3차원 맵을 도시한다.
도 1b는 제2 1500mm × 1800mm 직사각형 기판상에 증착된 제2 SiN 막에 대한 막 두께 균일성의 3차원 맵을 도시한다.
도 2는 본 발명으로부터 이익을 얻도록 구성될 수 있는 챔버 및 플라즈마 강화 화학 기상 증착 시스템의 일실시예의 개략적인 부분적 단면도이다.
도 2a는 수송 챔버로부터 보여지는 바와 같은 슬릿 밸브 도어 및 슬릿 밸브 개구를 도시한다.
도 3a는 기판과 축 대칭적으로(axi-symmetrically) 정렬된 확산기 플레이트 의 개략적인 평면도를 도시한다.
도 3b는 기판에 대하여 비대칭적으로 연장된 확산기 플레이트의 개략적인 평면도를 도시한다.
도 3c는 기판에 대하여 2개 영역들로 비대칭적으로 연장된 확산기 플레이트의 개략적인 평면도를 도시한다.
도 4a-4c는 확산기 플레이트 상의 가스 통로의 행을 따라 위치된 가스 통로들에 대한 3개의 가능한 컨덕턴스 프로파일들을 도시한다.
도 5는 도전성 셔터가 슬릿 밸브 개구에 걸쳐 중성 전류 바이패스 경로를 생성하는 PECVD 프로세싱 챔버의 개략적인 단면도를 도시한다.
도 6a, 6b 및 6c는 3개 기판들의 각각의 대각선에 따라 측정된 막 두께 데이터의 그래프들이다.
도 7은 하부 챔버가 기판 지지 어셈블리로부터 소정 거리 연장되는 PECVD 프로세싱 챔버의 개략적인 단면도이다.
도 7a는 반발(repelling) 전계들 사이의 내부에 전자들의 진동(oscillatory) 운동 및 RF 중공 캐소드를 개략적으로 보여준다(종래 기술).
도 8은 본 발명으로부터 이익을 얻도록 구성될 수 있는 예시적인 확산기 플레이트의 부분적인 단면도이다.
도 8a는 가스 통로의 하류(downstrea) 단부로 연장되는 보어(bore)의 직경("D"), 깊이("d"), 및 퍼짐(flaring) 각도("α")를 도시한다.
설명의 명확성을 위하여, 도면들 사이에 공통적인 동일한 엘리먼트들을 지칭 하기 위하여, 가능하다면 동일한 참조 번호들이 사용되었다.
본 발명은 대면적 기판상에 증착된 막, 특히, PECVD 시스템에서 증착된 막의 균일성을 개선하기 위한 방법들 및 장치들을 제공한다.
일실시예에서, 플라즈마-프로세싱 챔버는 챔버에서 플라즈마 밀도 불균일성을 보상하기 위하여 프로세싱 동안에 기판에 대하여 비대칭적이도록 구성된다. 다른 실시예에서, 플라즈마-프로세싱 챔버는 챔버에서 자계-발생 피쳐를 통한 전류 흐름을 감소시키는 중성 전류 바이패스 경로를 생성하도록 구성된다. 다른 실시예에서, 플라즈마-프로세싱 챔버에서 대면적 기판상에 균일한 막을 증착하기 위한 방법이 제공된다. 챔버는 중성 전류 바이패스 경로를 생성함으로써 프로세싱 동안에 전기적으로 대칭으로 만들어지며, 여기서 중성 전류 바이패스 경로는 실질적으로 슬릿 밸브 개구 또는 다른 챔버 벽 관통부와 같은 챔버의 자계-발생 피쳐를 통한 중성 전류 흐름을 감소시킨다.
상기 논의된 바와 같이, 대면적 기판에 대한 균일한 SiN 막들의 증착은 챔버 슬릿 밸브 개구에 인접한 기판의 영역들에서 발생하는 현저한 변화로 인하여 점점 문제가 된다. 균일성 문제점은 증착율을 증가시키고, 압축 막 스트레스를 증가시키며, 막의 Si-H 함량을 감소시키는 증착 프로세스 파라미터 설정들 - 전자 디바이스들의 제조를 위해 바람직한 모든 것 - 에 의해 악화된다. 추가로, 기판 크기 및/또는 플라즈마 전력을 증가시키는 것은 또한 불균일성 효과를 강화시키는 것으로 증명되었다. 따라서, 막의 품질에 대한 의심 없이 균일성을 개선하는 수단을 결정 하기 위하여 Si-N 막들의 증착 - 및 잠재적으로 다른 PECVD 증착된 막들 - 에 대하여 매우 바람직하다.
도 2는 본 발명으로부터 이익을 얻도록 구성될 수 있는 플라즈마 강화 화학 기상 증착 시스템(200)의 일실시예의 개략적인 단면도이다. PECVD 시스템(200)은 캘리포니아 산타크라라의 Applied Materials사의 자회사인 AKT로부터 이용가능하다. PECVD 시스템(200)은 일반적으로 가스 소스(204) 및 수송 챔버(203)에 결합된 적어도 하나의 프로세싱 챔버(202)를 포함한다. 통상적으로, 프로세싱 챔버(202)는 수송 챔버(203)에 직접 부착되며, 슬릿 밸브 개구(290)를 통해 수송 챔버(203)와 유체 통신할 수 있다. 프로세싱 챔버(202)는 벽들(206), 챔버 플로어(208), 및 실질적으로 진공 영역(207a, 207b, 207c)를 형성하는 리드(lid) 어셈블리(210)를 갖는다. 진공 영역(207a, 207b, 207c)는 하부 챔버(209), 프로세싱 캐비티(212), 펌핑 플레넘(plenum)(214), 및 프로세스 가스 플레넘(264)을 포함한다. 하부 챔버(209)는 챔버 플로어(208), 기판 지지 어셈블리(238)의 하부 표면(238a), 및 벽들(206)의 내부 표면들(206a)에 의해 형성된다. 프로세싱 캐비티(212)는 가스 분배 플레이트 어셈블리(218), 기판 지지 어셈블리(238), 및 펌핑 플레넘(214)에 의해 형성된다. 프로세싱 캐비티(212)는 통상적으로 PECVD 시스템(200)의 수송 챔버(203)로부터 프로세싱 챔버(202) 내외로의 기판(240)의 운동을 서용하는 벽들(206)의 슬릿 밸브 개구(290)를 통해 액세스된다. 통상적으로 슬릿 밸브 도어(292)는 타이트한 진공 밀봉을 갖는 슬릿 밸브 개구(290) 외부의 환경으로부터 프로세싱 챔버(202)를 절연시키는데 사용된다. 벽들(206) 및 챔버 플로어(208)는 알루미늄 또는 프로세싱과 호환적인 다른 물질의 유니터리(unitary) 블럭으로부터 제작될 수 있다. 벽들(206)은 리드 어셈블리(210)를 지지한다. 리드 어셈블리(210)는 펌핑 플레넘(214)을 포함하며, 이는 프로세싱 캐비티(212)로부터 프로세스 가스들 및 프로세싱 부산물들을 제거하기 위하여 배기 포트(미도시)에 프로세싱 캐비티(212)를 결합시킨다. 대안적으로, 배기 포트는 프로세싱 챔버(203)의 챔버 플로어(208)에 위치될 수 있으며, 이러한 경우 펌핑 플레넘(214)은 프로세싱 캐비티(212)을 위하여 요구되지 않는다.
리드 어셈블리(210)는 통상적으로 입구 포트(280)를 포함하며, 이를 통하여 가스 소스(204)에 의해 제공된 프로세스 가스들이 프로세싱 챔버로 유입된다. 입구 포트(280)는 또한 세정 소스(282)로 결합된다. 세정 소스(282)는 통상적으로 해리된 불소와 같은 세정제를 제공하며, 이는 가스 분배 플레이트 어셈블리(218)를 포함하는 프로세싱 챔버 하드웨어로부터 증착 부산물들 및 막들을 제거하기 위하여 프로세싱 챔버(202)로 유입된다.
가스 분배 플레이트 어셈블리(218)는 리드 어셈블리(210)의 내부 측면(220)에 결합된다. 통상적으로 가스 분배 플레이트 어셈블리(218)의 형태는 예를 들어, 대면적 평면 패널 기판들에 대한 다각형 및 웨이퍼들에 대한 원과 같이 실질적으로 유리 기판(240)의 경계선에 따르도록 구성된다. 가스 분배 플레이트 어셈블리(218)는 가스 소스(204)로부터 공급된 프로세스 가스 및 다른 가스들이 프로세싱 캐비티(212)로 전달되는 천공(perforated) 영역(216)을 포함한다. 가스 분배 플레이트 어셈블리(218)의 천공 영역(216)은 프로세싱 챔버(202)로의 가스 분배 플레이 트 어셈블리(218)를 통과하는 가스들의 균일한 분배를 제공하도록 구성된다. 본 발명으로부터 이익을 얻도록 구성될 수 있는 가스 분배 플레이트들은, 공동 양도된 Keller 등에 의해 2001년 8월 8일자로 출원된 미국 특허 출원 번호 제09/922,219호, Yim 등에 의해 2002년 5월 6일자로 출원된 미국 특허 출원 번호 제10/140,324호, Blonigan 등에 의해 2003년 1월 7일자로 출원된 제10/337,483호, White 등에 의해 2002년 11월 12일자로 발행된 미국 특허 제6,477,980호, Choi 등에 의해 2003년 4월 16일자로 출원된 미국 특허 출원 제10/417,592호, 및 Choi 등에 의해 2004년 4월 12일자로 출원된 미국 특허 출원 제10/823,347호에 개시되며, 그 모든 내용은 본 명세서에 참조로서 통합된다.
가스 분배 플레이트 어셈블리(218)는 통상적으로 행어(hanger) 플레이트(260)로부터 매달려진 확산기 플레이트(또는 분배 플레이트)(258)를 포함한다. 확산기 플레이트(258) 및 행어 플레이트(260)는 대안적으로 단일 유니터리 부재를 포함할 수 있다. 다수의 가스 통로들(262)은 미리 결정된 가스 분배가 가스 분배 플레이트 어셈블리(218)를 통해 프로세싱 캐비티(212)로 나아가도록 허용하기 위하여 확산기 플레이트(258)를 통해 형성된다. 프로세스 가스 프레넘(264)은 행어 플레이트(260), 확산기 플레이트(258)와 리드 어셈블리(210)의 내부 표면(220) 사이에 형성된다. 프로세스 가스 플레넘(264)은 가스가 중앙 천공 영역(216) 위에 균일하게 제공되고 가스 통로들(262)를 통해 균일한 분포로 흐르도록, 리드 어셈블리(210)를 통해 흐르는 가스들이 확산기 플레이트(258)의 폭에 걸쳐 균일하게 분배되도록 허용한다.
본 기술 분야에서 표준적인 실행에 의하면 확산기 플레이트(258)가 유리 기판(240)의 직경에 따를 뿐 아니라 유리 기판(240)과 축 대칭적으로 정렬된다. 대면적 기판들보다 작은 프로세싱 기판들의 경우에, 이것은 기판의 에지들 근처의 막 불균일성을 최소화시킨다. 도 3a는 기판(240)과 축 대칭적으로 정렬된 확산기 플레이트(258)의 개략적인 평면도를 도시한다. 확산기 플레이트(258)는 기판(240)에 대하여 통상적으로 너무 크기 때문에, 확산기 플레이트(258)는 모든 측면들 상에 기판(240) 위에 걸린다. 본 기술 분야에서, 확산기 플레이트(258)가 기판(240)과 축 대칭적으로 정렬되는 것이 실행에 있어 일반적이다. 따라서, 돌출부(overhang)(301)는 돌출부(302)와 실질적으로 동일하며, 돌출부(303)는 실질적으로 돌출부(304)와 동일하다. 대조적으로, 본 발명의 측면들은 하기에서 도 3b 및 3c와 함께 설명되는 바와 같이, 확산기가 기판에 대하여 비대칭적으로 구성되는 플라즈마-프로세싱 챔버를 고려한다.
기판 지지 어셈블리(238)는 온도 제어될 수 있으며, 프로세싱 챔버(202)내부에 중앙 배치된다. 기판 지지 어셈블리(238)는 프로세싱 동안에 유리 기판(240)을 지지한다. 일실시예에서, 기판 지지 어셈블리(238)는 적어도 하나의 내장된 히터(232)를 캡슐화하는 알루미늄 몸체(224)를 포함한다. 기판 지지 어셈블리(238)에 배치되는 저항성 엘리먼트와 같은 히터(232)는 선택적 전력 소스(274)에 결합되고, 미리 결정된 온도로 기판 지지 어셈블리(238) 및 상부에 위치된 유리 기판(240)을 제어가능하게 가열한다. 통상적으로 CVD 프로세스에서, 히터(232)는 증착되고 있는 물질에 대한 증착 프로세싱 파라미터들에 따라, 약 150℃ 내지 약 460 ℃의 균일한 온도로 유리 기판(240)을 유지시킨다.
일반적으로, 기판 지지 어셈블리(238)는 하부 측면(226) 및 상부 측면(234)을 갖는다. 상부 측면(234)은 유리 기판(240)을 지지한다. 하부 측면(226)에는 스템(stem)(242)이 결합된다. 스템(242)은 프로세싱 챔버(202)로부터 그리고 프로세싱 챔버(202)로의 기판 수송을 용이하게 하는 하강(lowered) 위치와 상승(elevated) 프로세싱 위치(도시된 바와 같은) 사이에서 기판 지지 어셈블리(238)를 이동시키는 리프트 시스템(미도시)에 기판 지지 어셈블리(238)를 결합시킨다. 스템(242)은 또한 기판 지지 어셈블리(238)와 PECVD 시스템(200)의 다른 컴포넌트들 사이에 전기 및 열전쌍 리드(lead)들을 위한 도관을 제공한다.
벨로우즈(bellows)(246)는 기판 지지 어셈블리(238)(또는 스템(242))와 프로세싱 챔버(202)의 챔버 플로어(208) 사이에 결합된다. 벨로우즈(246)는 지지 어셈블리(238)의 수직 이동을 용이하게 하는 동안 프로세싱 캐비티(212)와 프로세싱 챔버(202) 외부의 분위기 사이에 진공 밀봉을 제공한다.
기판 지지 어셈블리(238)는 일반적으로 전력 소스(222)에 의해 가스 분배 플레이트 어셈블리(218)에 공급된 무선 주파수(RF) 전력 - 또는 챔버의 리드 어셈블리내부 또는 근처에 위치된 다른 전극들)이 프로세싱 캐비티(212)에, 즉, 기판 지지 어셈블리(238)와 분배 플레이트 어셈블리(218) 사이에 존재하는 가스들을 여기시킬 수 있도록 접지된다. 전력 소스(222)로부터의 RF 전력은 일반적으로 화학 기상 증착 프로세스를 구동시키기 위하여 기판의 크기에 적합하도록 선택된다. 더 큰 기판들은 더 큰 전류를 초래하는 PECVD 프로세싱을 위한 더 큰 크기의 RF 전력 을 요구하며, 이는 플라즈마 발생의 전기 회로를 완성하기 위하여 가스 분배 플레이트 어셈블리(218)로 흐르는 더 높은 전압 전류 및 프로세싱 캐비티(212)로부터 다시 접지 또는 중성으로 흐르는 낮은 전압 전류를 포함한다.
예시적인 PECVD 프로세스에서, 1870mm × 2200mm 기판은 기판 처리 로봇(미도시)에 의해 수송 챔버(203)로부터 프로세싱 챔버(202)로 수성되며, 기판 지지 어셈블리(@38)상에 위치된다. 프로세스 가스들은 가스 소스(204)로부터 가스 플레넘(264)으로 유입되며, 그 후 프로세싱 캐비티(212)로 흐른다. 본 실시예에서, 약 1000 내지 9000 sccm의 SiH4, 10,000 내지 50,000 sccm의 NH3, 및20,000 내지 120,000 sccm의 N2가 사용된다. 플라즈마는 그 후 프로세싱 캐비티(212)에서 생성되며, SiN 막의 증착이 기판상에서 발생한다. 전극 이격, 즉, PECVD 챔버에서 가스 확산기 플레이트와 기판 지지부 사이의 거리는 막을 증착하는 동안 약 0.400 인치 내지 1.20 인치이다. 막의 증착 동안의 다른 프로세스 조건들은 다음과 같다: 5-30kW RF 플라즈마 전력, 0.7-2.5 Torr의 챔버 압력, 100-400℃의 기판 온도.
도 2 및 2a를 참조하여, 중성 전류 리턴 경로들(293A, 293B)은 상당한 자계를 발생시킬 수 있는 임의의 피쳐들이 없는 벽(206)을 통한 중성 전류 흐름을 나타낸다. 중성 전류, 즉, 전기 회로를 완성하기 위하여 프로세싱 캐비티(212)로부터 다시 접지로 흐르는 전류는 벽(206) 아래로 챔버 플로어(208)를 따라 흐르고, 그 후, 접지 경로(295)를 통해 스템(242) 및/또는 수송 챔버(203)를 통과하여 접지 또는 중성으로 돌아간다. 대조적으로, 중성 전류 리턴 경로들(294A, 294b)은 중성 전류가 상당한 전류가 통과할 때 자계를 발생시킬 수 있는 피쳐를 갖는 벽(206)을 통해 흐르는 것을 나타낸다. 이러한 경우에, 자계-발생 피쳐는 슬릿 밸브 개구(290)이다. 중성 전류 리턴 경로들(294A, 294B)을 따라서, 중성 전류는 벽(206) 아래로, 상부 표면(290a)을 따라 흐르고, 그 후 슬릿 밸브 도어(292) 및/또는 슬릿 밸브 개구(290)의 측벽들(290b)을 통해 흐른다. 설명의 명확성을 위하여, 슬릿 밸브 개구(290)의 측벽들(290b)은 도 2a에만 도시된다. 도 2a는 수송 챔버(203)로부터 보여지는 바와 같은 슬릿 밸브 개구(290) 및 슬릿 밸브 도어(292)를 도시한다.
대면적 기판들에 대하여 PECVD와 연관된 큰 전력들, 예를 들어, 10-20kW의 전력으로, 중성 전류 리턴 경로들(294A, 294B)을 통해 흐르는 전류는 챔버(202)의 프로세싱 캐비티(212)에서 플라즈마에 실질적으로 영향을 미칠 수 있는 강도의 자계를 발생시킬 수 있는 것으로 여겨진다. 본 명세서에서 사용되는 바와 같이, 자계를 참조될 때, "실질적으로 영향을 미치는 플라즈마"는 예를 들어, 균일성 감소와 같은 프로세스 결과들에서 측정가능하고, 반복가능하며, 예측가능한 변화를 초래하기에 충분히 플라즈마를 강화시키거나 변경하는 것으로 정의된다. 지구의 자계를 포함하는 이론적으로 프로세스 결과들에 영향을 미칠 수 있는 외부의 자계들의 다수의 소스들이 존재하며, 이러한 것들은 인접 기판 프로세싱 장비 등으로 및 인접 기판 프로세싱 장비 등으로부터의 전류 흐름에 의해 발생된다. 그러나, 이러한 소스들 중 어느 것도 중성 전류 리턴 경로들과 연관된 자계의 경우에 발견된 정도로 대면적 기판들의 "실질적으로 효과적인" 막 균일성을 보이지 않았다.
표 2는 2200mm × 1870mm에 대한 막 품질과 막 균일성 사이의 교환 조건을 나타내는, 3개 도면들상에 증착된 SiN 막들의 비교를 요약한다. 3개 기판들(기판들(4, 5 및 6))의 막 스트레스, Si-H 함량 및 두께 불균일성이 비교된다. 모든 3개 기판들은 동일한 증착율로 동일한 PECVD 챔버에서 프로세싱되나, 프로세스 파라미터들은 각각의 기판상에서 현저히 상이한 막을 증착하기 위하여 각각의 기판에 대하여 변화된다. 기판(4)은 이러한 크기의 기판에 대하여, 예를 들어, 8.4%의 불균일성과 같은 상대적으로 균일한 막이 증착될 수 있으나, Si-H 농도 및 압축 막 스트레스가 상대적으로 열악하다는 것을 증명한다. 대조적으로 기판(6)은 낮은 Si-H, 높은 압축 스트레스 막이 단지 예를 들어, 31%와 같은 열악한 두께 불균일성으로 증착될 수 있다는 것을 증명한다. 표 1과 표 2를 비교하면, 불균일성 문제가 또한 기판 크기가 증가함에 따라 악화되는 것을 볼 수 있다.
기판 막 스트레스(E9 dyne/cm2) Si-H 농도(%) 불균일성(%)
4 -0.2 12.1 8.4
5 -2.8 13.3 18.0
6 -5.2 2.2 31.1
표 2: 3개 SiN 막들의 막 특성들 및 불균일성의 비교
RF 플라즈마 전력의 증가와 함께 유사한 트렌드들이 증명되었다. 예를 들어 2200mm × 1870mm 기판상에 SiN 막을 증착할 때, 두께 불균일성은 10.8%에서 14.0%로 크기 증가하고, RF 플라즈마 전력이 단지 18kW에서 19kW로 증가할 때, RF 플라즈마 전력은 국소 불균일성의 핵심 이유와 밀접하게 연관되는 것을 암시한다.
다수의 고장 수리 테스트들 뿐 아니라 경험적 증거들에 기초하여, 대면적 기판들을 위한 PECVD 챔버들의 프로세싱 캐비티에서 플라즈마 농도의 균일성은 프로세싱 동안에 챔버에서 또는 챔버 근처에서 발생된 원치 않는 자계들에 의해 저하되 는 것으로 여겨진다. 이러한 자계들은 슬릿 밸브 개구의 측벽들 및 최상부를 따르는 중성 전류 리턴 경로들과 같은 챔버의 전기적 대칭성을 분열시키는 챔버의 표면를 따르는 중성 전류 리턴 경로들에 의해 발생된다.
대면적 기판 PECVD 챔버들에 대한 슬릿 밸브 개구에 그리고 그 근처에 플라즈마의 존재의 증명이 공지되었으며, 하기에 설명된 다수의 테스트들이 SiN 막들의 불균일성 뿐 아니라 그러한 원치 않는 플라즈마를 제거하기 위하여 수행되어 왔다. 또한, 불균일성 효과는 현재 다공성 막들이 아닌 PECVD SiN 막들상에서 관찰가능하다. 본 기술 분야에서 SiN 막 균일성은 일반적으로 다공성 실리콘 막들보다 플라즈마 농도의 변화에 민감한 것으로 공지되며, 이는 프로세싱 캐비티의 플라즈마 농도 균일성의 변화가 슬릿 밸브 개구 근처에서 발생하는 SiN 막 불균일성을 초래하는 것을 나타낸다. 추가로, RF 전력에 대한 막 균일성의 높은 민감도는 기판 프로세싱 동안에 발생된 중성 전류들과 같은 더 강한 전류를 내포하고, 슬릿 밸브 개구 근처에 플라즈마 농도 증가를 초래한다. 이를 위한 가장 유력한 메커니즘은 중성 전류들에 의한 자계 발생이다.
테스트 1: 도 2를 참조하여, 한 실험에서, 접지 커튼(280)이 플라즈마 실딩으로서 작용하고 프로세싱 캐비티(212)의 외부 "누출(leaking)" 로부터 플라즈마를 보호하기 위하여 기판 지지 어셈블리(238) 주변에 하부 챔버(@09) 내부에 장착된다. 이것은 SiN 막 불균일성을 개선하지 않으며, 프로세스 캐비티(212)로부터의 플라즈마 "노출"이 문제점이 아님을 나타낸다. 접지 커튼(280)이 슬릿 밸브 개구에서 플라즈마를 발생시키는 표면 전류에 영향을 미치지 않는 것은 중요하다.
테스트 2: 프로세싱 캐비티(212)로부터의 가스들의 비대칭적 펌핑은 슬릿 밸브 개구(290)에 가장 가까운 프로세싱 캐비티(212)의 영역에서 국소적으로 프로세스 가스 농도를 증가시키는데 사용된다. 프로세스 가스 농도를 증가시키는 것은 전력 농도, 즉, 프로세스 가스 흐름 유닛당 발생된 전력의 양을 감소시킨다. 이것은 슬릿 밸브 orn(290)에 가장 가까운 프로세싱 캐비티(212)의 영역에 존재하는 원치 않는 더 높은 플라즈마 농도를 보상하도록 의도된다. 펌핑 플레넘(214)을 통한 프로세싱 캐비티(212)로부터의 프로세스 가스들의 대칭적 펌핑을 변경하는 것은 프로세싱 캐비티(212)에서 프로세스 가스 농도의 균일성을 현저히 변경하지 않으며, 따라서, SiN 막 불균일성에 영향을 미치지 않는다.
테스트 3: 프로세싱 캐비티(212)에서 국소적으로 플라즈마 농도를 변경함으로써 플라즈마 농도 불균일성을 보상하기 위한 다른 시도에서, 확산기 플레이트(258)로의 RF 전력 접속부가 재배치된다. SiN 막 불균일성에서 개선이 관찰되지 않고, 따라서, 이러한 접근법은 프로세싱 캐비티(212)의 플라즈마 농도 균일성에 작은 영향을 미치거나 영향을 미치지 않는다.
테스트 4: 프로세싱 캐비티(212)에서 국소적으로 플라즈마 농도를 감소시키기 위한 다른 노력에서, 프로세스 가스 플레넘(264)으로의 프로세스 가스 흐름이 재배치된다. SiN 막 불균일성에 대한 현저한 개선이 검출되지 않는다. 프로세스 가스 흐름에 대한 변화가 프로세싱 캐비티(212)로 진입하는 가스 흐름을 균등하게 하도록 설계되는 확산기 플레이트(258)의 상류(upstream)에 이루어지기 때문에, 플라즈마 농도에 대한 현저한 변화는 실현되지 않는다. 프로세싱 캐비티(212)에서 플라즈마 농도의 현저한 변화에 영향을 미치기 위하여, 프로세스 가스 균일성은 보다 적극적으로 변경되어야만 한다.
테스트 5: 또 다른 테스트에서, 프로세스 챔버(202)는 중성 전류 리턴 경로들(294A, 294B)을 따라 흐르는 중성 전류에 의해 발생된 자계를 제거하기 위하여 수송 챔버(2030로부터 전기적으로 절연된다. SiN 막 불균일성에 대한 개선은 관찰되지 않았다. 따라서, 중성 전류 리턴 경로들(294A, 294B)을 접지 경로(295)로부터 절연시키는 것은 중성 전류 리턴 경로들(294A, 294B)에 따른 중성 전류 흐름을 변경시키지 않고, 그들의 최종 목적지만을 변경시킨다.
상기 관찰 결과들 및 테스트들은 두 가지 중요한 사실들을 분명히 나타낸다. 첫째로, 플라즈마 - 및 따라서 자계 - 가 슬릿 밸브 개구에서 발생되고 있다. 슬릿 밸브 개구의 표면들을 따라 흐르는 중성 전류가 이것을 야기한다. 두번째로, 원치 않는 자계로 야기된 국소적으로 더 높은 플라즈마 농도를 보상하기 위하여, 국소 플라즈마 조건들에 대한 상대적으로 공격적인 변화가 이루어져야만 한다.
상기 개시된 바와 같이, PECVD 챔버의 프로세싱 캐비티에 인접한 원치 않는 자계의 존재는 막 불균일성을 초래하는 플라즈마 전력 농도를 증가시킬 수 있다. 본 발명의 일실시예는 비대칭적 확산기 플레이트 구성을 갖는 PECVD 프로세싱 챔버의 프로세싱 캐비티에서 더 높은 플라즈마 농도의 영역들을 보상하는 것을 고려한다.
일 측면에서, 확산기 플레이트는 기판과 축 대칭적으로 정렬되지 않고, 대신, 기판상에 원하는 막 균일성을 획득하기 위하여 기판에 대하여 비대칭적으로 연 장된다. 도 3b는 기판(240)에 대하여 영역(320)에서 비대칭적으로 거리(321)만큼 연장된 확산기 플레이트(258)의 개략적인 평면도를 도시한다. 이러한 실시예에서, 확산기 플레이트(258)는 영역(320)을 제외하고 기판(240)과 축 대칭적으로 정렬된다. 따라서, 도 3a에서와 같이, 돌출부(303)는 돌출부(302)와 실질적으로 동일하고, 돌출부(303)는 실질적으로 돌출부(304)와 동일하다. 확산기 플레이트(258)를 연장시킴으로써, 현저하게 더 높은 프로세스 가스 흐름이 원치 않는 자계들에 노출된 프로세싱 캐비티의 영역에 유입된다. 상기 논의된 바와 같이, 더 높은 프로세스 가스 흐름은 더 낮은 플라즈마 전력 농도를 초래하고, 국소적으로 더 높은 플라즈마 전력 농도에 의해 야기된 막 불균일성을 감소시키거나 제거한다. 이러한 측면의 다른 실시예들에서, 확산기 플레이트(258)는 예를 들어, 뷰 윈도우 관통부와 같은 슬릿 밸브 개구 외에 PECVD 챔버의 피쳐들을 통한 중성 전류 흐름에 의해 발생된 원치 않는 자계들을 보상하기 위하여 기판(240)의 다른 영역들에 대하여 연장될 수 있다. 도 3c는 기판(240)에 대하여 영역(322)의 거리(323) 및 영역(320)의 거리(321)만큼 비대칭적으로 연장된 확산기 플레이트(258)의 개략적인 평면도를 도시한다. 영역(320)은 PECVD 챔버의 슬릿 밸브 개구에서 발생된 원치 않는 자계들에 노출된 프로세싱 캐비티의 영역에 대응한다. 영역(322)은 PECVD챔버의 뷰 윈도우 개구에서 발생된 원치 않는 자계들에 노출된 프로세싱 캐비티의 영역에 대응한다. 영역(322)은 뷰 윈도우에서 발생된 실질적으로 더 약한 자계의 뷰에서 영역(320)보다 비례적으로 더 작다.
거리들(321 및 323)의 크기는 그들이 방해하도록 의도된 원치 않는 자계들의 세기에 비례한다. 예를 들어, 약 15kW 내지 약 20kW의 RF 전력을 사용하여 2200mm × 1870mm상의 SiN 증착을 위해 설계된 PECVD 챔버에 대하여, 확산기 플레이트는 약 450mm 내지 약 600mm의 거리(321)만큼, 또는 확산기들의 특성 길이의 약 30% 내지 약 40% 연장되어야만 한다. 상이한 형태의 확산기 플레이트들의 거리(321)를 결정하기 위한 목적으로, 특성 길이는 "등가 반경"인 것으로 간주된다. 원형 확산기 플레이트에 대하여, 등가 반경은 확산기 플레이트의 반경과 동일하다. 정사각형 또는 직사각형 확산기 플레이트에 대하여, 등가 반경은 대각선의 1/2이다.
다른 측면에서, 확산기 플레이트는 증착된 막 균일성을 개선하기 위하여 PECVD 챔버의 영역으로의 프로세스 유체들의 흐름을 증가시키기 위한 비대칭적 컨덕턴스 프로파일을 갖는 가스 통로들을 포함한다. 본 명세서에서 사용되는 "컨덕턴스 프로파일"이라는 용어는 확산기 플레이트 상의 가스 통로 위치에 따라 확산기 플레이트의 가스 통로들의 컨덕턴스로서 참조된다. 도 4a-4c는 도 3a에 개시된 확산기 플레이트(258)의 가스 통로들의 행(401)을 따라 위치된 가스 통로들에 대한 3개의 가능한 컨덕턴스 프로파일들을 개시한다. 도 4a-4c의 횡좌표는 라인(401)을 따라 위치를 나타내며, 세로 좌표는 가스 통로 컨덕터스를 나타낸다. 본 기술 분야에서, 최적 균일성을 위하여, 확산기 플레이트들의 가스 통로들의 컨덕턴스 프로파일은 도 4a-4b에 개시된 바와 같이, 축적으로 대칭이어야만 하는 것으로 공지된다. 라인(401)을 따라 가스 통로들의 컨덕턴스가 확산기 플레이트(258)의 길이를 따라 일정할 필요는 없으나, 도 4b에 도시된 것과 같이, 확산기 플레이트(258)의 한 에지에서 가스 통로들의 컨덕턴스는 확산기 플레이트의 대향 에지에서 가스 통 로들의 컨덕턴스를 반영한다. 그러나, 대면적 기판들로의 증착을 위하여, 특히, 대면적 기판들로의 SiN 증착을 위하여, 대칭적 컨덕턴스 프로파일은 막 균일성에 대하여 바람직하지 않을 수 있다.
슬릿 밸브 개구에 근접한 프로세싱 캐비티의 영역에서 존재하는 증가된 플라즈마 농도를 보상하기 위하여, 이러한 측면은 도 4c에서 도시된 바와 같은, 비대칭적 컨덕턴스 프로파일을 고려한다. 조악한 막 균일성에 대응하는 확산기 플레이트의 영역에서, 확산기 가스 통로들의 컨덕턴스는 증가되었다. 더 높은 프로세스 가스 유속은 따라서 프로세싱 캐비티에서 국소적으로 플라즈마 전력 농도를 감소시키며, 막 균일성을 개선한다. 증착된 막 균일성은 증착율, 플라즈마 전력, 확산기 플레이트와 기판 지지부 사이의 이격, 기판 지지부 온도, 프로세스 가스 유속들, 기판 크기, 및 원치 않는 자계들의 크기를 포함하는 프로세스 파라미터들의 개수에 매우 좌우된다. 이 때문에, 확산기 플레이트 컨덕턴스 프로파일에 대한 변경은 변경되고 있는 특정 프로세스에 강하게 좌우된다. 제1차 추정으로서, 가스 통로들의 컨덕턴스는 기판의 임의의 주어진 영역에서 막 두께 변화에 비례적으로 증가될 수 있다. 예를 들어, 증착된 막의 영역들이 반복적으로 5% 지나치게 두껍다면, 약 5%만큼 그러한 영역에서 가스 통로 컨덕턴스를 증가시키는 것이 우수한 초기 추정이다. 본 기술 분야의 당업자들은 본 명세서에 개시된 내용을 읽으면, 국소 막 두께 불균일성이 본 명세서에서 논의된 국소 막 두께 불균일성과 상이할 때, 등가 가스 통로 컨덕턴스를 계산할 수 있다.
증착된 막 불균일성를 정정하기 위하여 비대칭적 확산기 플레이트 구성을 사 용하는 또 다른 측면에서, 확산기 플레이트의 표면 상의 중공 캐소드 캐비티들의 발생의 크기, 형태, 또는 주파수가 변경될 수 있다. 비대칭적 중공 캐소드 캐비티 변경은 PECVD 프로세싱 챔버의 프로세싱 캐비티의 더 높은 플라즈마 농도의 영역들을 보상하는데 사용될 수 있다.
PECVD 챔버에서 약 1,200,000mm보다 더 큰 기판상에 증착된 SiN 막에 대하여, 막 두께 및 막 특성 균일성이 확산기 플레이트상의 중공 캐소드 캐비티들을 변경시킴으로써, 즉, 중공 캐소드 그래디언트(Gradient)(또는 HCG: hollow cathode gradient)를 사용함으로써 변경될 수 있다. HCG 방법은 도 7a, 8 및 8a, 및 이전에 참조된 "Plasma Uniformity Control By Gas Diffuser Hole Design"라는 제목의 미국 특허 출원 제10/889,683호와 관련하여 하기에서 설명된다. 다시 도 2를 참조하여, HCG로 구성되는 확산기 플레이트(258)는 프로세스 체적(212)에서 플라즈마 분배를 변경함으로써 증착된 SiN 막들의 두께 및 막 특성들의 균일성을 변경할 수 있다. 이것은 PECVD에 의한 막들의 증착이 액티브 플라즈마의 소스에 실질적으로 좌우되기 때문이다. 따라서, 비대칭적 컨덕턴스 프로파일과 매우 유사하게, HCG의 불균일한 변경이 원치 않는 자계들로 인하여 프로세스 체적(212)에 이미 존재하는 불균일한 플라즈마 분배를 보상하는데 사용된다. 이것은 이번에는 기판(240)상에 막 균일성을 개선할 수 있다.
도 7a와 함께 본 명세서에 개시된 중공 캐소드 효과로 인하여, PECVD 시스템(200)의 프로세스 체적(212)에서 조밀한 화학적 반응성 플라즈마가 발생될 수 있다. 네거티브적으로 충전된 RF 전극(601)의 중공 캐소드 방전의 RF 발생에서 구동 력은 RF 전극(601)에서 공간 전하 외장(602a, 602b)에 걸쳐 자가-바이어스 전압으로서 공지된 주파수 변조된 DC 전압(Vs)이다. 도 7a는 대향 외장들(602a 및 602b)의 반발 전계들(603a 및 603b) 사이에 RF 중공 캐소드 및 전자들의 진동 운동을 각각 보여준다. 벽 외장들(602a 및 602b)의 두께는 두께 "δ"와 동일하다. 전자 "e"는 캐소드 벽으로부터 방출되며, 이러한 경우 전극(601)은 프로세스 체적(212)에 인접한 가스 통로(262)의 벽들일 수 있다. 가스 통로(262) 및 프로세스 체적(212)이 도 2 및 도 8에 보여진다. 도 7a를 다시 참조하여, 전자 "e"는 벽 외장(602a)에 걸쳐 전계(603a)에 의해 가속된다. 전자 "e"는 대향 벽 외장들(602a, 602b)의 반발계(repelling field)들에 기인하는 전극(601)의 벽들 사이의 내부 공간에 걸쳐 경로(605)를 따라 진동한다. 전자 "e"는 프로세스 가스와의 충돌들에 의해 에너지를 손실하며, 더 많은 이온들을 생성한다. 생성된 이온들은 캐소드 벽들(601)로 가속될 수 있고, 따라서 2차 전자들의 방출을 강화시켜, 부가적인 이언들을 생성할 수 있다. 결국, 캐소드 벽들 사이의 캐비티들은 가스의 이온화 및 전자 방출을 강화시킨다. 가스 통로들이 가스 출구 직경보다 작은 가스 입구 직경으로 확산기 플레이트에 형성될 때와 같은, 캐소드 벽들의 원뿔 절두체 형태의 피쳐들은 원형 벽들보다 가스를 이온화시키는데 보다 효율적이다. 원뿔 절두체 형태의 캐소드 캐비티의 일실시예는 도 8과 함께 하기에서 보다 상세히 개시된다. 전위(Ez)는 가스 입구와 가스 출구 사이에 이온화 효율의 상이함으로 인하여 생성된다.
확산기 플레이트(258)에 대하여, 중공 캐소드 캐비티들은 가스 통로들(262)의 하류 단부들상에 위치되며, 프로세스 체적(212)에 인접한다. 중공 캐소드 캐비티들의 농도 또는 배열 및 가스 통로들(262)의 캐소드 캐비티들의 벽들의 설계를 변경함으로써, 가스 이온화가 증착된 SiN 막의 플라즈마 농도 및, 이에 따라 특성 균일성 및 막 두께를 제어하기 위하여 변경될 수 있다는 것이 보여진다. 이를 제공하는 결과들 및 방법들이 이전에 참조된 "Plasma Uniformity Control By Gas Diffuser Hole Design"라는 제목의 미국 특허 출원 제10/889,683호에 개시된다. 프로세스 체적(212)에 인접한 중공 캐소드 캐비티들의 일실시예는 도 8의 제2 보어(bore)(812)이다. 중공 캐소드 효과는 주로 프로세스 체적(212)으로 향하는 제2 보어(812)의 원뿔 절두체 형태의 영역에서 발생한다. 도 8의 설계는 단지 일실시예로서 사용된다. 본 발명은 다른 타입의 중공 캐소드 캐비티 설계들에 적용될 수 있다. 중공 캐소드 캐비티, 즉, 제2 보어(812)의 체적 및/또는 표면 영역을 변경함으로써, 플라즈마 이온화율이 변경될 수 있다.
도 8은 본 발명으로부터 이익을 얻도록 구성될 수 있는 예시적인 확산기 플레이트(258)의 부분적 단면도이며, 2003년 4월 16일자로 출원된 "Gas Distribution Plate Assembly for Large Area Plasma Enhanced Chemical Vapor Deposition"라는 제목의 공동 양도된 미국 특허 출원 제10/417,592호에 개시되고, 그 모든 내용은 본 발명의 청구항과 일치하는 정도까지 그 모든 내용이 참조로서 통합된다. 확산기 플레이트(258)는 리드 어셈블리(210)를 면하는 제1 또는 상류 측면(802) 및 지지 어셈블리(238)로 향하는 대향 제2 또는 하류 측면(804)을 포함한다. 각각의 가 스 통로(262)는 가스 분배 플레이트(258)를 통해 유체 경로를 형성하기 위하여 결합하는 제2 보어(812)에 오리피스(orifice) 홀(814)에 이해 결합된 제1 보어(810)에 의해 형성된다. 제1 보어(810)는 가스 분배 플레이트(258)의 상류 측면(802)으로부터 바닥부(818)RK지 제1 깊이(830)만큼 연장된다.
실시예로서 도 8의 설계를 사용하여, 제2 보어(또는 중공 캐소드 캐비티)(812)의 체적은 도 8a에 도시된 바와 같이, 직경 "D"(또는 도 8의 개구 직경(836)), 깊이 "d"(또는 도 8의 길이(832)), 및 퍼짐 각도 "α"(또는 도 8의 퍼짐 각도(816))를 변경함으로써 변화될 수 있다. 직경, 깊이 및/또는 퍼짐 각도를 변화시키는 것은 또한 보어(812)의 표면 영역을 변화시킬 것이다. 확산기 플레이트의 특정 영역에서 보어 깊이, 직경, 퍼짐 각도, 또는 이러한 3개 파라미터들의 결합물을 감소시킴으로써, 플라즈마 농도는 중성 전류 및 다른 소스들에 의해 야기된 원치 않는 자계들의 효과를 보상하기 위하여 국소적으로 감소될 수 있다. 이를 나타내는 방법들 및 결과들이 이전에 참조된 "Plasma Uniformity Control By Gas Diffuser Hole Design"라는 제목의 미국 특허 출원 제10/889,683호에 개시된다. 이러한 방식으로, SiN 막 불균일성이 기판 프로세싱 동안에 원치 않는 자계들이 나타날 때 감소될 수 있다.
따라서, 확산기 플레이트 구성 변경을 수반하는 본 발명의 상이한 측면들은, 확산기 플레이트를 비대칭적으로 연장하는 단계, 확산기 플레이트의 컨덕턴스 프로파일을 변경하는 단계, 및 중공 캐소드 또는 중공 캐소드 그래디언트를 변경하는 단계를 포함한다. 비대칭적 확산기 플레이트 구성의 장점들은 증착된 막들에 대한 현저하게 넓혀진 프로세스 윈도우, 즉, 보다 강한 증착 프로세스, 및 매우 균일한 막들을 제공하기 위하여 확산기 플레이트를 정확히 조정하는 능력을 포함한다.
다른 실시예는 전기적으로 대칭적이 되도록 챔버를 구성함으로써 원치 않는 자계들에 의해, 및/또는 프로세싱 동안에 프로세싱 캐비티 근처에 원치 않는 자계들의 크기를 감소시킴에 의해 야기된 막 불균일성 문제들의 보정을 고려한다.
일 측면에서, 도전성 셔터는 기판 지지부상에 기판을 위치시킨 이후, 플라즈마를 생성하기 이전에 중성 전류 바이패스 경로를 생성한다. 중성 전류 바이패스 경로는 실질적으로 슬릿 밸브 개구와 같은 자계-발생 피쳐를 통한 중성 전류 흐름을 감소시킨다. 도 5는 PECVD 프로세싱 챔버의 개략적인 단면도를 도시하며, 프로세싱 챔버(502)에서 도전성 셔터(550)는 슬릿 밸브 개구(290)에 걸쳐 중성 전류 바이패스 경로(551)를 생성한다. 기판(240)이 프로세싱 챔버(502)에 위치된 이후, 도전성 셔터(550)가 도 5에 도시된 위치에서 이용된다. 슬릿 밸브 개구(290) 위에 도전성 셔터(550)를 위치시킴에 있어서, 그리고 위치들(550a, 550b)에서 고체 전기 접촉부를 성립함으로써, 중성 전류 바이패스 경로(551)가 생성된다. 이러한 측면에서, 슬릿 밸브 개구(290)에 걸쳐 도전성 셔터(550)가 타이트한 진공 밀봉을 형성하는 것은 필수적이지 않다. 대신에, 슬릿 밸브 개구(290)로부터 발생된 자계는 부가적인 중성 전류 경로, 즉, 중성 전류 바이패스 경로(551)를 제공함으로써 프로세싱 동안에 감소되고, 중성 전류는 중성 전류 리턴 경로들(294a, 294b)(도 2에 도시된)를 따르는 대신 중성 전류 바이패스 경로(551)를 통해 흐를 수 있다. 중성 전류 리턴 경로들(294a, 294b)과 비교하여 중성 전류 바이패스 경로(551)를 통해 접지로 흐르는 전류의 분배는 서로에 대하여 각각의 전류 경로의 저항성에 반비례한다. 따라서, 중성 전류 바이패스 경로(551)가 중성 전류 리턴 경로들(294a, 294b)보다 현저히 낮은 저항성을 가질 때, 중성 전류 바이패스(551)를 따라 흐르는 중성 전류의 대부분, 및 슬릿 밸브 개구(290)에 의해 발생된 이의의 자계는 크게 감소된다. 바람직하게는 중성 전류 바이패스 경로(551)가 벽(206)의 내부 표면(206a)과 실질적으로 평행하고, 내부 표면에 제공되고, 따라서 중성 전류 리턴 경로(551)의 흐름이 중성 전류 리턴 경로들(293a, 293b)을 따르는 전류의 흐름과 실질적으로 매칭되도도록 허용한다는 것에 유념하라. 이것은 챔버의 전기적 대칭을 유지시키며, 원치 않는 자계들의 발생을 방지한다. 슬릿 밸브 개구 또는 뷰 윈도우와 같은 챔버에서의 피쳐들은 원치 않는 자계들을 발생시키는 방식으로 중성 전류들을 전환(divert)시키는 것이 방지된다.
대안적으로, 다수의 도전성 셔터들은 챔버에서 다수의 자계-발생 피쳐들 주변에 중성 전류 바이패스 경로들을 생성하는데 사용될 수 있다. 예를 들어, 슬릿 밸브 개구(290) 외에도, 도 5에 개시된 뷰 윈도우(555)와 같은 챔버의 다른 피쳐들이 원치 않는 자계들을 발생시키는 방식으로 중성 전류를 전환시킬 수 있다. 자계를 발생시킬 수 있는 대면적 기판 PECVD 챔버의 대부분의 다른 피쳐들과 비교하여, 슬릿 밸브 개구(290)는 일반적으로 현저히 더 크며, 막 불균일성에 대해 매우 큰 기부자이다. 기판 크기가 증가함에 따라, 그러나, 다른 중성 전류-전환 피쳐들이 막 균일성에 영향을 미치는 것을 시작할 수 있으며, 도전성 셔터가 중성 전류 바이패스 경로를 생성하도록 요구한다. 부가적인 도전성 셔터(552)의 일실시예가 도 5 에 개시된다. 부가적인 도전성 셔터(552)가 기판 프로세싱 이전에 다른 뷰 윈도우(555)위의 위치에 배치된 이후에 보여진다. 윈도우(555) 위의 부가적인 도전성 셔터(552)의 배치에 있어서, 그리고 위치들(552a, 552b)에서 음향 전기 접촉부를 설립함으로써, 중성 전류 바이패스 경로(552)가 생성된다. 상기 개시된 바와 같이, 중성 전류 바이패스 경로(553)의 존재는 뷰 윈도우(555)에 의해 생성된 임의의 원치 않는 자계를 감소시킨다.
일 측면에서, 도전성 셔터(550)는 또한 슬릿 밸브 도어로서 작동하며, 하부 챔버(209)와 슬릿 밸브 개구(290) 사이의 타이트한 진공 밀봉을 생성한다. 이것은 프로세싱 챔버(502) 및 수송 챔버(203)를 절연시키고, 슬릿 밸브 도어(292)에 대한 필요성을 제거한다. 중성 전류 바이패스 경로(551)의 저항성을 과도하게 증가시키지 않는 타이트한 진공 밀봉을 생성하기 위하여, 도전성 셔터(550)는 금속-포화된, 엘라스토머 O-링과 같은 도전성 엘라스토머 접촉 표면을 포함할 수 있다.
중성 전류 바이패스 경로를 생성하는 하나의 장점은 층 불균일성의 핵심 이유, 즉, 챔버에서 자계-발생 피쳐를 통한 중성 전류 흐름은 직접적으로 처리되며, 프로세스 파라미터 또는 다른 프로세싱 조정에 대한 변화를 요구하지 않는다.
표 3은 도 5와 함께 상기 개시된 바와 같이, 프로세싱 동안에 슬릿 밸브 개구를 커버하는 도전성 셔터의 이로운 효과를 증명하는 막 특성 및 두께 불균일성 데이터를 요약한다. 3개 1300mm × 1500mm 기판들(기판들(A, B, C))에 대한 데이터가 표 3애 포함된다. 도 6a, 6b, 및 6c는 기판들(A, B, C)의 각각의 대각선을 따라 측정된 막 두께 데이터의 그래프인데, 즉, 각각의 도면은 두 개의 데이터 세 트들을 포함한다: 각각의 대각선에 대한 것. 도면들(6a-6c)에 대하여, 횡좌표는 기판의 대각선에 따른, 즉, 0mm 내지 1500mm의 두께 측정 위치를 나타낸다. 도면들(6a-6c)의 세로좌표는 각각의 개별적 기판상에 증착된 SiN 막의 등가 증착율을 분당 옹스트롬 단위로 나타낸다.
기판 셔터 RF 전력(kW) 막 스트레스(E9 dyne/cm2) Si-H 농도(%) 불균일성(%)
A No 10 -5.4 2.2 10.5
B YES 10 -6.9 1.7 7.8
C YES 14 -10.4 1.1 6.4
표 3: 3개 SiN 막들의 불균일성 및 막 특성들의 비교
비교의 용이성을 위하여, 기판들(A, B, C)에 대한 프로세스 파라미터들은 RF 전력을 제외하고 본 테스트에 대하여 일정하게 고정된다; 기판들(A, B)은 10kW에서 프로세스되며, 기판(C)은 14kW에서 프로세스된다. 프로세스 가스 흐름, 챔버 압력, 확산기 플레이트-대-기판 재재부 간격, 기판 온도 및 증착 시간을 포함하는 모든 다른 파라미터들은 일정하게 고정된다. 추가로, 동일한 챔버가 프로세싱 기판들(A, B, C)에 대하여 사용된다. 기판(A)은 도전성 셔터가 배치되지 않는 챔버에서 프로세싱된다. 기판들(B, C)은 슬릿 밸브 개구 위에 배치된 도전성 셔터를 갖는 챔버에서 프로세싱된다. 그러나, 도전성 셔터와 챔버의 내부 표면 사이의 전기 접촉은 최저이다; 테스트를 목적으로, 셔터는 슬릿 밸브 개구 위에 놓이는 알루미늄 플레이트로 구성된다. 셔터는 조여지거나 또는 챔버의 내부 표면들에 다른 방식으로 고정되지 않는다. 도전성 셔터의 보다 강한 설치, 즉, 챔버의 내부 표면들로의 보다 실질적인 전기 접속부를 통합시키는 설치는 막 불균일성의 보다 강한 개선을 제공할 것으로 여겨진다.
표 3을 참조로 하여, 모든 3개 기판들의 막 품질은 안정적이다: Si-H 함량은 낮으며, 압축 막 스트레스는 높다. 기판(A)에 대한 두께 불균일성은 그러나 10.5%로 최저이다. 도 6a를 참조하여, 각각의 두께 프로파일에 대한 데이터 세트들은 슬릿 밸브 개구에서 발생된 원치 않는 자기와 연관된 두께의 비대칭적 팽창(601)을 보인다. 전개된 도전성 셔터로 프로세싱된 기판(B)에 대한 두께 불균일성은 실질적으로 7.8%에서보다 우수하다. 도전성 셔터의 강건함을 추가로 테스트하기 위하여, 기판(C)은 기판(B)과 동일한 조건 하에서, 그러나, 14kW에서 - 현저히 더 높은 RF 전력 - 프로세싱된다. 표 3 및 도 6c를 참조하여, 기판(C)에 대한 막 불균일성 6.4%는 심지어 RF 전력에서 4kW가 증가함에도 불구하고 기판(B)에 대한 것보다 우수하다. 이것은 도전성 셔터에 의해 생성된 중성 전류 바이패스 경로가 두께 균일성에 대한 슬릿 밸브 개구의 임의의 알아차릴 수 없을 정도의 영향을 제거한다. 표 2와 함께 상기 논의된 바와 같이, 더 큰 기판들, 예를 들어, 2200mm × 1870mm 기판상에서, 두께 불균일성은 RF 전력에 강하게 좌우된다. 일실시예에서, Rf 플라즈마 전력이 단지 18에에서 19kW로 1kW 증가하였을 때, 두께 불균일성은 10.8%에서 14.0%로 증가되었다. 대조적으로, 기판들(B와 C) 사이의 RF 전력의 4kW 증가는 막 균일성의 저하를 초래하지 않는다. 추가로, 2200mm × 1870mm 기판들을 프로세싱하도록 설계된 챔버는 기판들(A, B, C)을 프로세싱하는 챔버의 1.5 내지 2배의 직경을 갖는다. 따라서, 더 작은 챔버에서의 RF 전력 증가는 더 큰 챔버에서 RF 전력의 동일한 증가에 의해 생성된 중성 전류 농도에서의 증가와 비교하여 중성 전류 농도에서 비례적으로 더 높은 증가를 생성한다. 즉, 프로세스 기판들(6A-C)을 프 로세싱하는데 사용된 챔버, 즉, 더 작은 챔버에서 RF 전력의 4kW의 증가는 200mm × 1870mm 기판들을 프로세싱하도록 설계된 챔버에서 RF 전력을 6kW 내지 8kW 증가와 등가의 중성 전류 농도 변화를 생성할 것이다. 따라서, 기판들(B 및 C) 사이의 RF 전력의 큰 증가는 막 불균일성에서 현저한 차를 생성해야만 한다. 이것은 그러한 경우가 아니기 때문에, 도전성 셔터를 통한 중성 전류에 대한 바이패스 경로의 존재는 문제점을 명확히 제거한다.
표 3에 나타난 데이터 및 도 6a-6c를 참고하여, 슬릿 밸브 개구와 연관된 막 불균일성 문제들이 이러한 크기의 기판을 이용하여 단지 최저로 알아차닐 수 있는 정도라는 것은 중요하다. 표 2와 함께 상기 논의된 바와 같이, 더 큰 기판들, 즉, 약 2200mm × 1870mm 기판들에 대하여, 슬릿 밸브 개구이 근접한 불균일성은 약 30% 정도로 현저하게 높다. 따라서, 도전성 셔터의 막 균일성 장점은 이러한 더 큰 기판들에 대하여 실질적으로 더 우수할 것으로 여겨진다.
다른 실시예에서, 하부 챔버는 프로세스 캐비티로부터 슬릿 밸브 개구를 떨어뜨리기 위하여 연장된다. 도 7은 PECVD 프로세싱 챔버의 개략적인 단면도를 도시하며, 프로세싱 챔버(702)에서 하부 챔버(209)는 기판 지지 어셈블리(238)로부터 고리(703)만큼 연장된다. 슬릿 밸브 개구(290)로부터 프로세싱 캐비티(212)를 떨어뜨림으로써, 내부에 발생된 임의의 원치 않는 자계들의 효과들은 감소되거나 제거된다. 바람직하게, 거리(703)는 확산기 플레이트(258)의 특성 길이의 적어도 약 40%이다.
본 발명의 원리들을 통함하는 다수의 바람직한 실시예들이 보여지고 상세히 설명되었지만, 본 기술 분야의 당업자들은 여전히 이러한 원리들을 통합하는 다른 다수의 변형된 실시예들을 쉽게 고안할 수 있을 것이다.
전술한 것들은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 추가의 실시예들이 본 발명의 기본 범위를 벗어나지 않는 범위에서 고안될 수 있으며, 그 범위는 하기의 청구항들에 의해 결정된다.

Claims (25)

  1. 대면적 기판상에 박막을 증착하는 방법으로서,
    프로세싱 챔버의 프로세싱 캐비티(cavity)에 장착된 기판 지지부상에 기판을 위치시키는 단계 - 상기 프로세싱 챔버는 프로세싱 동안 상기 프로세싱 캐비티 내에 생성되는 플라즈마 내에 비대칭을 발생시키는 하나 이상의 자계-발생 피쳐, 및 다수의 가스 통로를 포함하는 확산기 플레이트를 포함하며, 상기 다수의 가스 통로는 상기 확산기 플레이트를 관통하며 배치됨 - ;
    상기 확산기 플레이트를 통과하여 상기 기판 지지부상에 지지된 상기 기판 쪽으로 프로세스 유체를 흘려보내는 단계 - 상기 다수의 가스 통로의 컨덕턴스 프로파일은 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역 내에서 비대칭적임 - ; 및
    상기 확산기 플레이트와 상기 기판 지지부 사이에 플라즈마를 생성하는 단계 - 상기 비대칭적인 컨덕턴스 프로파일은 상기 프로세싱 캐비티의 다른 영역 내의 플라즈마 밀도에 비해 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역 내의 플라즈마 밀도를 감소시킴 - ;
    를 포함하는, 박막 증착 방법.
  2. 제1항에 있어서,
    상기 하나 이상의 자계-발생 피쳐는 슬릿 밸브 개구, 뷰(view) 윈도우, 및 슬릿 밸브와 뷰 윈도우의 결합물로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  3. 제1항에 있어서,
    상기 확산기 플레이트는 원하는 막 균일성을 획득하기 위하여 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역으로의 프로세스 유체 흐름을 증가시키도록 비대칭적으로 연장되는 것을 특징으로 하는 박막 증착 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 하나 이상의 자계-발생 피쳐는 슬릿 밸브 개구이고;
    상기 다수의 가스 통로들은 중공 캐소드 캐비티들을 포함하며;
    상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역에 대응하는 상기 중공 캐소드 캐비티들은 원하는 막 균일성을 획득하기 위하여 표면 영역, 체적, 또는 밀도가 감소되는 것을 특징으로 하는 박막 증착 방법.
  6. 대면적 기판상에 박막을 증착하는 방법으로서,
    프로세싱 챔버의 프로세싱 캐비티에 장착된 기판 지지부상에 기판을 위치시키는 단계 - 상기 챔버는 하나 이상의 자계-발생 피쳐를 구비하는 내부 벽, 및 다수의 가스 통로들을 포함하는 확산기 플레이트를 포함하며, 상기 다수의 가스 통로는 상기 확산기 플레이트를 관통하며 형성됨 - ;
    상기 기판 지지부상에 상기 기판을 위치시킨 이후, 플라즈마를 생성하기 이전에, 중성 전류 바이패스(bypass) 경로를 생성하는 단계 - 상기 중성 전류 바이패스 경로는 상기 하나 이상의 자계-발생 피쳐를 통한 중성 전류 흐름을 감소시킴 - ;
    상기 확산기 플레이트를 통해 상기 기판 지지부상에 지지된 상기 기판 쪽으로 프로세스 유체를 흘려보내는 단계 - 상기 다수의 가스 통로의 컨덕턴스 프로파일은 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역 내에서 비대칭적임 - ; 및
    상기 확산기 플레이트와 상기 기판 지지부 사이에 플라즈마를 생성하는 단계 - 상기 비대칭적인 컨덕턴스 프로파일은 상기 프로세싱 캐비티의 다른 영역 내의 플라즈마 밀도에 비해 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역 내의 플라즈마 밀도를 감소시킴 -
    를 포함하는, 박막 증착 방법.
  7. 제6항에 있어서,
    상기 하나 이상의 자계-발생 피쳐는 슬릿 밸브 개구, 뷰 윈도우, 및 슬릿 밸브와 뷰 윈도우의 결합물로 구성된 그룹으로부터 선택된 상기 내부 벽의 관통부(penetration)이며;
    상기 중성 전류 바이패스 경로를 생성하는 단계는, 상기 내부 벽과 평행하며 상기 내부 벽에 제공되는 도전성 셔터(shutter)로 상기 하나 이상의 자계-발생 피쳐를 커버하는 단계를 포함하는 것을 특징으로 하는 박막 증착 방법.
  8. 삭제
  9. 삭제
  10. 대면적 기판들을 위한 플라즈마-프로세싱 챔버로서,
    프로세싱 캐비티를 한정하며, 상기 프로세싱 캐비티 내에 생성되는 플라즈마 내에 비대칭을 발생시키는 하나 이상의 자계-발생 피쳐를 구비하는 내부 벽;
    기판 지지 표면을 구비하는 기판 지지부; 및
    내부를 관통하는 다수의 가스 통로들을 포함하는 확산기 플레이트 - 상기 다수의 가스 통로는 프로세싱 동안 상기 기판 지지 표면 상에 위치되는 기판 쪽으로 프로세스 유체를 제공하도록 구성되며, 상기 프로세스 유체의 유동이 상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역 내에서 증가되어 상기 영역 내의 플라즈마 밀도가 상기 프로세싱 캐비티의 다른 영역 내의 플라즈마 밀도에 비해 감소되도록, 상기 다수의 가스 통로의 컨덕턴스 프로파일이 비대칭적임 -
    를 포함하는, 대면적 기판들을 위한 플라즈마-프로세싱 챔버.
  11. 제10항에 있어서,
    상기 하나 이상의 자계-발생 피쳐는 슬릿 밸브 개구, 뷰 윈도우, 및 그 둘의 결합물로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 플라즈마-프로세싱 챔버.
  12. 삭제
  13. 삭제
  14. 제10항에 있어서,
    상기 하나 이상의 자계-발생 피쳐는 슬릿 밸브 개구이고;
    상기 다수의 가스 통로들은 중공 캐소드 캐비티들을 포함하며;
    상기 하나 이상의 자계-발생 피쳐에 인접한 프로세싱 캐비티의 영역에 대응하는 상기 중공 캐소드 캐비티들은 원하는 막 균일성을 획득하기 위하여 표면 영역, 체적, 또는 밀도가 감소되는 것을 특징으로 하는 플라즈마-프로세싱 챔버.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020087025688A 2006-03-23 2007-03-07 대면적 기판들의 균일성 강화를 위한 방법 및 장치 KR101047249B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/389,603 US20070221128A1 (en) 2006-03-23 2006-03-23 Method and apparatus for improving uniformity of large-area substrates
US11/389,603 2006-03-23
PCT/US2007/063450 WO2007112179A2 (en) 2006-03-23 2007-03-07 Method and apparatus for improving uniformity of large-area substrates

Publications (2)

Publication Number Publication Date
KR20080111081A KR20080111081A (ko) 2008-12-22
KR101047249B1 true KR101047249B1 (ko) 2011-07-06

Family

ID=38532001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025688A KR101047249B1 (ko) 2006-03-23 2007-03-07 대면적 기판들의 균일성 강화를 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US20070221128A1 (ko)
JP (1) JP5506379B2 (ko)
KR (1) KR101047249B1 (ko)
CN (1) CN101443474B (ko)
TW (1) TWI339856B (ko)
WO (1) WO2007112179A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8328939B2 (en) * 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US8709162B2 (en) * 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
US20070202636A1 (en) * 2006-02-22 2007-08-30 Applied Materials, Inc. Method of controlling the film thickness uniformity of PECVD-deposited silicon-comprising thin films
US7972470B2 (en) * 2007-05-03 2011-07-05 Applied Materials, Inc. Asymmetric grounding of rectangular susceptor
TWI488547B (zh) * 2007-12-25 2015-06-11 Applied Materials Inc 電漿室裝置
US8409459B2 (en) * 2008-02-28 2013-04-02 Tokyo Electron Limited Hollow cathode device and method for using the device to control the uniformity of a plasma process
US9328417B2 (en) 2008-11-01 2016-05-03 Ultratech, Inc. System and method for thin film deposition
US9175388B2 (en) * 2008-11-01 2015-11-03 Ultratech, Inc. Reaction chamber with removable liner
US20100139562A1 (en) 2008-12-10 2010-06-10 Jusung Engineering Co., Ltd. Substrate treatment apparatus
CN102064082B (zh) * 2009-11-13 2014-11-05 世界中心科技股份有限公司 扩散板结构及其制作方法
BE1019991A3 (fr) * 2011-05-25 2013-03-05 Agc Glass Europe Procede de depot de couches sur un substrat verrier par pecvd a faible pression.
US9157730B2 (en) * 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
WO2015156951A1 (en) * 2014-04-09 2015-10-15 Applied Materials, Inc. Symmetric chamber body design architecture to address variable process volume with improved flow uniformity/gas conductance
CN104120403B (zh) * 2014-07-23 2016-10-19 国家纳米科学中心 一种氮化硅膜材料及其制备方法
CN108140551A (zh) * 2015-10-26 2018-06-08 应用材料公司 用于半导体制造的晶片处理的高生产率pecvd工具
TWI733712B (zh) * 2015-12-18 2021-07-21 美商應用材料股份有限公司 用於沉積腔室的擴散器及用於沉積腔室的電極
CN109661715B (zh) * 2016-09-05 2023-07-28 信越半导体株式会社 气相生长装置及外延晶片的制造方法
US20180090300A1 (en) * 2016-09-27 2018-03-29 Applied Materials, Inc. Diffuser With Corner HCG
JP7164632B2 (ja) * 2018-06-08 2022-11-01 アプライド マテリアルズ インコーポレイテッド フラットパネルプロセス機器用の温度制御ガスディフューザー
CN112639164B (zh) * 2018-09-28 2023-10-10 应用材料公司 具有动态调平的同轴升降装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040105897A1 (en) * 2001-11-29 2004-06-03 Greystone Medical Group, Inc. Composition and method for the therapeutic modulation of matrix metalloproteinase
US20050109616A1 (en) 2003-10-28 2005-05-26 Konica Minolta Opto, Inc. Sputtering apparatus
US20050255257A1 (en) 2004-04-20 2005-11-17 Choi Soo Y Method of controlling the film properties of PECVD-deposited thin films

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105897A (en) * 1976-04-13 1978-08-08 New England Power Service Company Cycloconverter apparatus and method for working into an active load
JP2778020B2 (ja) * 1989-05-15 1998-07-23 富士電機 株式会社 表面処理装置
US5210466A (en) * 1989-10-03 1993-05-11 Applied Materials, Inc. VHF/UHF reactor system
US5800686A (en) * 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
US5472565A (en) * 1993-11-17 1995-12-05 Lam Research Corporation Topology induced plasma enhancement for etched uniformity improvement
US5552017A (en) * 1995-11-27 1996-09-03 Taiwan Semiconductor Manufacturing Company Method for improving the process uniformity in a reactor by asymmetrically adjusting the reactant gas flow
KR100682216B1 (ko) * 1999-06-02 2007-02-12 동경 엘렉트론 주식회사 진공 처리 장치
JP2001110794A (ja) * 1999-10-06 2001-04-20 Ebara Corp 薄膜気相成長装置
JP2001148378A (ja) * 1999-11-22 2001-05-29 Tokyo Electron Ltd プラズマ処理装置、クラスターツールおよびプラズマ制御方法
JP2001244239A (ja) * 2000-02-25 2001-09-07 Nec Corp 半導体製造装置及び堆積物除去方法
US6797639B2 (en) * 2000-11-01 2004-09-28 Applied Materials Inc. Dielectric etch chamber with expanded process window
US6963043B2 (en) * 2002-08-28 2005-11-08 Tokyo Electron Limited Asymmetrical focus ring
JP4553247B2 (ja) * 2004-04-30 2010-09-29 東京エレクトロン株式会社 プラズマ処理装置
US7645483B2 (en) * 2006-01-17 2010-01-12 Eastman Kodak Company Two-dimensional aperture array for vapor deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040105897A1 (en) * 2001-11-29 2004-06-03 Greystone Medical Group, Inc. Composition and method for the therapeutic modulation of matrix metalloproteinase
US20050109616A1 (en) 2003-10-28 2005-05-26 Konica Minolta Opto, Inc. Sputtering apparatus
US20050255257A1 (en) 2004-04-20 2005-11-17 Choi Soo Y Method of controlling the film properties of PECVD-deposited thin films

Also Published As

Publication number Publication date
CN101443474B (zh) 2012-12-26
KR20080111081A (ko) 2008-12-22
WO2007112179A3 (en) 2008-11-27
TWI339856B (en) 2011-04-01
TW200741826A (en) 2007-11-01
JP2009530868A (ja) 2009-08-27
JP5506379B2 (ja) 2014-05-28
CN101443474A (zh) 2009-05-27
US20070221128A1 (en) 2007-09-27
WO2007112179A2 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR101047249B1 (ko) 대면적 기판들의 균일성 강화를 위한 방법 및 장치
KR100931910B1 (ko) 가스 확산홀 구조에 의한 균일한 플라즈마 제어
US20090311869A1 (en) Shower plate and manufacturing method thereof, and plasma processing apparatus, plasma processing method and electronic device manufacturing method using the shower plate
US20080283086A1 (en) Substrate processing apparatus and cleaning method therefor
US20070215279A1 (en) Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
KR102649738B1 (ko) 플라즈마 강화 화학 증기 증착을 위한 막 응력 제어
US20180122638A1 (en) Substrate processing apparatus
WO2009082763A2 (en) Method and apparatus for controlling plasma uniformity
US11725278B2 (en) Systems and methods for a plasma enhanced deposition of material on a semiconductor substrate
KR20190001394U (ko) 에지 균일성을 개선하기 위한 가스 확산기 홀 설계
JP2023507111A (ja) 高密度プラズマ化学気相堆積チャンバ
KR101197020B1 (ko) 균일한 플라즈마 방전을 위한 기판처리장치 및 이를이용하여 플라즈마 방전세기를 조절하는 방법
KR102479923B1 (ko) 고밀도 플라즈마 강화 화학 기상 증착 챔버
KR19990088375A (ko) 박막형성장치
KR102224586B1 (ko) 처리 챔버들을 위한 코팅 재료
TW202104650A (zh) 在處理腔室內的電漿緻密化
TWI839420B (zh) 電漿沉積腔室及用以在基板上沉積多層膜之方法
JP2001308016A (ja) 化学的気相成長装置および方法
KR20170125650A (ko) 유도결합 플라즈마 처리장치의 유전체창

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7