KR101046727B1 - Method of manufacturing buried gate of semiconductor device - Google Patents
Method of manufacturing buried gate of semiconductor device Download PDFInfo
- Publication number
- KR101046727B1 KR101046727B1 KR1020090117420A KR20090117420A KR101046727B1 KR 101046727 B1 KR101046727 B1 KR 101046727B1 KR 1020090117420 A KR1020090117420 A KR 1020090117420A KR 20090117420 A KR20090117420 A KR 20090117420A KR 101046727 B1 KR101046727 B1 KR 101046727B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- film
- forming
- semiconductor device
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 143
- 239000010937 tungsten Substances 0.000 claims abstract description 143
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 128
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- -1 tungsten nitride Chemical class 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000009467 reduction Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 2
- 230000006911 nucleation Effects 0.000 abstract description 16
- 238000010899 nucleation Methods 0.000 abstract description 16
- 230000006866 deterioration Effects 0.000 abstract description 4
- 150000003657 tungsten Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 40
- 230000008569 process Effects 0.000 description 17
- 238000002955 isolation Methods 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical group F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 갭필마진을 확보하고 급격한 비저항 증가에 의한 전기적 특성 열화를 방지할 수 있는 반도체장치의 매립게이트 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치의 매립게이트 제조 방법은 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 질소농도구배를 갖는 텅스텐 함유 질화막을 형성하는 단계; 상기 텅스텐 함유 전도성질화막의 표면에 함유된 질소를 제거하여 제1텅스텐막을 형성하는 단계; 및 상기 제1텅스텐막 상에 상기 트렌치를 매립하는 제2텅스텐막을 형성하는 단계를 포함하고, 상술한 본 발명은 텅스텐막에 의한 매립게이트의 저항 감소를 얻을 수 있고 저항균일도도 향상시킬 수 있다. 추가로 텅스텐핵생성층을 형성하지 않아도 되므로 추가되는 텅스텐핵성층에 의한 비저항 증가를 방지할 수 있고, 추가되는 텅스텐핵생성층 증착이 불필요하므로 텅스텐막 증착시 갭필마진을 확보할 수 있다.The present invention provides a method for manufacturing a buried gate of a semiconductor device that can secure a gap fill margin and prevent electrical property deterioration due to a rapid increase in resistivity. The method for manufacturing a buried gate of a semiconductor device of the present invention includes etching a semiconductor substrate. Forming a trench; Forming a gate insulating film on a surface of the trench; Forming a tungsten-containing nitride film having a nitrogen concentration tool on the gate insulating film; Removing nitrogen contained on the surface of the tungsten-containing conductive nitride film to form a first tungsten film; And forming a second tungsten film filling the trench on the first tungsten film. The present invention described above can reduce resistance of the buried gate by the tungsten film and improve resistance uniformity. In addition, since the tungsten nucleation layer is not required to be formed, an increase in specific resistance by the added tungsten nucleus layer can be prevented, and the additional tungsten nucleation layer deposition is unnecessary, so that a gap fill margin can be secured during tungsten film deposition.
매립게이트, 텅스텐핵생성층, 갭필마진, 텅스텐질화막, 표면열처리 Buried gate, tungsten nucleation layer, gap fill margin, tungsten nitride film, surface heat treatment
Description
본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 매립게이트 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a buried gate.
최근 메모리장치의 집적도가 증가함에 따라서 요구되는 유전용량의 확보가 점점 어려워지게 되었다. 이러한 문제점의 해결 방법으로 캐패시터의 유전용량 확보와 동시에 비트라인캐패시턴스(Bit Line capacitance)를 줄여 작은 유전용량에서도 센싱마진(sensing margin)을 가질 수 있는 방법이 도입되었다. 이러한 방법중 하나가 게이트(Gate)를 트렌치(trench) 내부에 매립하는 매립게이트(Buried gate; BG) 구조이다. 매립게이트 구조를 적용하면 매립게이트와 비트라인간의 기생캐패시턴스를 줄일 수 있다.Recently, as the integration of memory devices increases, securing the required dielectric capacity becomes increasingly difficult. As a solution to this problem, a method of securing a dielectric constant of a capacitor and reducing a bit line capacitance has a sensing margin even at a small dielectric capacitance. One such method is a buried gate (BG) structure in which a gate is embedded in a trench. Applying the buried gate structure can reduce the parasitic capacitance between the buried gate and the bit line.
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 매립게이트 제조 방법을 도시한 도면이다.1A and 1B illustrate a method of manufacturing a buried gate in a semiconductor device according to the related art.
도 1a을 참조하면, 반도체기판(11)에 STI(Shalow Trench Isolation) 공정을 통해 소자분리막(12)을 형성한다. 소자분리막(12)에 의해 활성영역(13)이 정의된다.Referring to FIG. 1A, an
이어서, 패드막(14)과 하드마스크막(15)을 식각장벽으로 이용한 식각공정을 통해 매립게이트가 형성될 트렌치(16)를 형성한다. Next, the
이어서, 트렌치(16)를 포함한 전면에 게이트절연막(17)을 형성한다.Subsequently, a
이어서, 게이트절연막(17) 상에 티타늄질화막(TiN, 18)을 얇게 증착한 후 트렌치(16)를 매립하도록 텅스텐막(W, 19)을 증착한다.Subsequently, a thin layer of titanium nitride (TiN) 18 is deposited on the
도 1b에 도시된 바와 같이, 화학적기계적연마(Chmeical Mechanical Polishing) 및 에치백(Etchback)을 순차적으로 진행하여 텅스텐막과 티타늄질화막을 일정 깊이 리세스시킨다. 이에 따라, 티타늄질화막(18)과 텅스텐막(19)의 이중구조로 된 매립게이트(BG)가 형성된다.As shown in FIG. 1B, chemical mechanical polishing and etchback are sequentially performed to recess the tungsten film and the titanium nitride film to a predetermined depth. As a result, a buried gate BG having a double structure of the
상술한 종래기술에서는 매립게이트(BG)로서 티타늄질화막(18)과 텅스텐막(19)의 적층구조(TiN/W)를 적용하고 있으나, 매립게이트(BG)가 매립될 트렌치(16)의 선폭 감소에 따라 공정상, 전기적 특성상 여러가지 문제점이 대두되고 있다.In the above-described conventional technique, the stacked structure (TiN / W) of the
특히, 트렌치(16)의 선폭이 감소함에 따라 텅스텐막(19)이 매립될 공간이 급격히 줄어들게 된다. 예를 들어 30nm 급 메모리장치에서는 트렌치(16) 표면 상에 게이트절연막(17)을 형성하고 나면 티타늄질화막(18)과 텅스텐막(19)을 증착할 공간이 약 20nm 남게 되며, 이에 따라 트렌치(16)의 한쪽 측벽(sidewall)당 증착할 수 있는 두께는 10nm가 남아있게 된다. 일반적으로 티타늄질화막(18) 위에 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 텅스텐막(19)을 증착할 경우 수 nm 정도의 핵생성층을 형성하는 것이 필요하다. 핵생성층은 비정질이거나 또는 아주 미세한 결정(grain)으로 이루어져 있어 텅스텐막의 두께가 얇아질수록 핵생성층의 비율이 증가하게 되어 전체 텅스텐막의 비저항이 급격하게 증가하게 된다. In particular, as the line width of the
따라서, 트렌치의 선폭이 미세해짐에 따라 티타늄질화막/텅스텐막(TiN/W)의 이중층을 사용하는 장점(저저항의 텅스텐막을 이용하는 장점)이 소멸되어 결과적으로는 요구되는 게이트 저항 값을 만족시키지 못하게 되는 문제점이 있다. 또한 미세한 임계치수(Critical Dimension; CD) 변화에 따라 텅스텐막의 비저항이 급격히 변하게 되기 때문에 저항의 균일도(uniformity) 특성도 급격히 떨어지게 되는 문제점이 발생한다. Therefore, as the trench width becomes finer, the advantage of using a double layer of titanium nitride / tungsten film (TiN / W) (the advantage of using a low-resistance tungsten film) is eliminated, and as a result, the gate resistance value is not satisfied. There is a problem. In addition, since the specific resistance of the tungsten film is changed drastically according to the change in the critical critical dimension (CD), the uniformity characteristic of the resistance also drops sharply.
위와 같은 문제점들을 해결하는 방법으로서 티타늄질화막(TiN)을 단독으로 사용하는 방법이 제안되고 있으나 티타늄질화막 자체의 저항을 낮게 만들어야 하는 문제점이 있고, 저항을 낮게 하는 공정을 사용할 경우 양산성 측면에서 문제점이 제기되고 있어 이를 극복할 수 있는 공정이 필요한 상황이다.As a method of solving the above problems, a method of using a titanium nitride film (TiN) alone has been proposed. However, there is a problem in that the resistance of the titanium nitride film itself is lowered. As it is being raised, there is a need for a process to overcome it.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 매립게이트 공정시 갭필마진을 확보하고 텅스텐막의 급격한 비저항 증가에 의한 전기적 특성 열화를 방지할 수 있는 반도체장치 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the problems according to the prior art, and provides a method of manufacturing a semiconductor device that can secure a gap fill margin during a buried gate process and prevent deterioration of electrical characteristics due to a sudden increase in resistivity of a tungsten film. There is a purpose.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 매립게이트 제조 방법은 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 질소농도구배를 갖는 텅스텐 함유 질화막을 형성하는 단계; 상기 텅스텐 함유 질화막의 표면에 함유된 질소를 제거하여 제1텅스텐막을 형성하는 단계; 및 상기 제1텅스텐막 상에 상기 트렌치를 매립하는 제2텅스텐막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 질소농도구배는 상기 게이트절연막에 접하는 계면에서 질소농도가 가장 크고 두께가 증가할수록 질소농도가 점점 작아지는 농도구배를 갖도록 하는 것을 특징으로 하고, 상기 제1텅스텐막을 형성하는 단계는 표면열처리를 이용하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a buried gate in a semiconductor device according to the present invention may include forming a trench by etching a semiconductor substrate; Forming a gate insulating film on a surface of the trench; Forming a tungsten-containing nitride film having a nitrogen concentration tool on the gate insulating film; Removing nitrogen contained on the surface of the tungsten-containing nitride film to form a first tungsten film; And forming a second tungsten film filling the trench on the first tungsten film, wherein the nitrogen concentration tool has the highest nitrogen concentration at the interface in contact with the gate insulating film and the nitrogen increases as the thickness increases. The concentration is gradually reduced to have a concentration gradient, and the step of forming the first tungsten film is characterized by using a surface heat treatment.
그리고, 본 발명의 반도체장치 제조 방법은 반도체기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 질소농도구배를 갖는 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막의 표면에 함유된 질소를 제거하여 제1텅스텐막을 형 성하는 단계; 및 상기 제1텅스텐막 상에 제2텅스텐막을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a gate insulating film on a semiconductor substrate; Forming a tungsten nitride film having a nitrogen concentration tool on the gate insulating film; Forming a first tungsten film by removing nitrogen contained in the surface of the tungsten nitride film; And forming a second tungsten film on the first tungsten film.
상술한 본 발명은 텅스텐막에 의한 매립게이트의 저항 감소를 얻을 수 있고, 저항 균일도도 향상시킬 수 있다.According to the present invention described above, the resistance of the buried gate due to the tungsten film can be reduced, and the resistance uniformity can be improved.
그리고, 추가로 텅스텐핵생성층을 형성하지 않아도 되므로 추가되는 텅스텐핵성층에 의한 비저항 증가를 방지할 수 있고, 추가되는 텅스텐핵생성층 증착이 불필요하므로 텅스텐막 증착시 갭필마진을 확보할 수 있다.In addition, since it is not necessary to form a tungsten nucleation layer additionally, it is possible to prevent an increase in specific resistance due to an additional tungsten nucleus layer, and since no additional tungsten nucleation layer deposition is required, a gap fill margin can be secured during tungsten film deposition.
그리고, 텅스텐 함유 질화막 증착시 소스가스로서 불소가 없는 금속유기소스를 사용하므로써 불소에 의한 게이트절연막의 열화를 방지할 수 있다.When the tungsten-containing nitride film is deposited, a metal organic source free of fluorine is used as the source gas to prevent deterioration of the gate insulating film due to fluorine.
결국, 본 발명은 안정적인 매립게이트 구조를 얻을 뿐만 아니라 저저항의 매립게이트 공정을 확보할 수 있다.As a result, the present invention can not only obtain a stable buried gate structure, but also secure a low resistance buried gate process.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 2a에 도시된 바와 같이, 반도체기판(21)에 STI(Shalow Trench Isolation) 공정을 통해 소자분리막(22)을 형성한다. 이때, 소자분리막(22)은 고밀도플라즈마산화막(HDP oxide), 스핀온절연막(SOD) 등의 산화막을 포함할 수 있다. 소자분리막(22)에 의해 활성영역(23)이 정의된다.As shown in FIG. 2A, the
이어서, 패드막(24)과 하드마스크막(25)을 식각장벽으로 이용한 식각공정을 통해 매립게이트가 형성될 트렌치(26)를 형성한다. 이때, 트렌치(26)는 활성영역(23)은 물론 소자분리막(22)까지 식각하여 형성될 수 있다. 통상적으로 게이트가 라인 형태(Line type)를 가지므로 트렌치(26)또한 라인 형태이며, 트렌치(26)의 라인형태에 의해 활성영역(23)과 소자분리막(22)을 동시에 가로지르는 라인형태의 트렌치(26)가 형성된다. 단, 활성영역(23)과 소자분리막(22)간 식각선택비가 다르므로 소자분리막(22)쪽에서 더 식각이 많이 진행됨에 따라 소자분리막(22)에서 트렌치(26)의 깊이가 더 깊어질 수 있다. 이와 같이 깊이 차이가 있는 구조를 핀(Fin) 구조라 한다.Subsequently, a
트렌치(26)를 형성하기 위한 식각 공정은 하드마스크막(25)을 식각장벽으로 이용하는데, 하드마스크막(25)은 감광막패턴(도시 생략)에 의해 패터닝될 수 있다. 하드마스크막(25)은 반도체기판(21) 식각시 선택비가 높은 물질이 바람직하다. 예컨대, 하드마스크막(25)은 질화막 또는 산화막과 질화막이 적층된 구조를 포함할 수 있다. 하드마스크막(25)을 적용한 경우에는 트렌치(26) 형성후에 감광막패턴을 스트립할 수 있다.An etching process for forming the
도 2b에 도시된 바와 같이, 트렌치(26)의 표면 상에 게이트절연막(27)을 형 성한다. 게이트절연막(27)은 실리콘산화막(SiO2) 등의 산화막을 포함할 수 있다. 또한, 게이트절연막(27)은 HfO2, HfSiO 등의 고유전 물질을 사용할 수도 있다. 그리고, 게이트절연막(27)이 산화막인 경우에는 후속하여 질화공정을 진행할 수 있다.As shown in FIG. 2B, a
이어서, 게이트절연막(27)을 포함한 전면에 확산방지막(Diffusion barrier)으로서 텅스텐 함유 질화막(28)을 증착한다. 텅스텐 함유 질화막(28)은 텅스텐질화막(WN)을 포함한다. 텅스텐 함유 질화막(28)은 질소농도구배(Nitrogen concentration gradient)를 갖는다. 질소농도구배는 텅스텐 함유 질화막(28)의 전체 두께에서 질소농도가 균일한 것이 아니라 두께가 점점 증가할수록 농도변화가 있는 것을 의미한다. 바람직하게, 텅스텐 함유 질화막(28)은 두께가 증가함에 따라 질소농도가 작아지는 질소농도구배(Nitrogen Concentration gradient)를 가지도록 하여 증착한다. 부연 설명하면, 게이트절연막(27)과 접하는 계면에서 질소농도가 가장 크고 게이트절연막(27)과 접하는 계면으로부터 멀어질수록(즉, 두께가 증가할수록) 질소농도가 작아지는 질소농도구배를 갖는다. 바람직하게, 게이트절연막(27)과 접하는 계면에서의 질소농도는 50∼60at%이고, 두께가 증가할수록 질소농도가 감소한다. 텅스텐 함유 질화막(28)의 표면은 질소가 함유되지 않을 수 있다(0 at%). 텅스텐 함유 질화막(28)은 10∼100Å의 두께를 갖도록 증착한다.Next, a tungsten-containing
도 3은 본 발명의 실시예에 따른 질소농도구배를 설명하기 위한 도면으로서, 텅스텐 함유 질화막(28)은 게이트절연막(27)과 접하는 계면에서의 질소농도는 50∼60at%이고, 두께가 증가할수록 질소농도가 감소하는 질소농도구배(100)를 갖는다. 텅스텐 함유 질화막(28)의 표면은 질소가 거의 함유되지 않을 수 있다(0 at%). 3 is a view for explaining a nitrogen concentration tool according to an embodiment of the present invention, the tungsten-containing
위와 같은 질소농도구배를 갖도록 증착하면, 증착이 완료되기 전 일정 두께는 질소가 거의 함유되지 않는다. 게이트절연막(27)과 접하는 계면으로부터 일정 두께는 후속 텅스텐막 증착시 불소의 침투를 방지하는 확산방지막 역할을 수행할 수 있다. When deposited to have a nitrogen concentration tool as described above, a certain thickness before the deposition is completed contains little nitrogen. A predetermined thickness from an interface in contact with the
바람직하게, 텅스텐 함유 질화막(29)은 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 증착한다. 예컨대, 텅스텐 함유 질화막(29)이 텅스텐질화막인 경우, 텅스텐질화막은 텅스텐막 증착시 질소를 도핑시켜 증착한다. 텅스텐질화막은 텅스텐소스와 질소소스를 이용하여 증착한다. 텅스텐 함유 질화막(29) 증착시 텅스텐소스는 금속유기소스(Metal organic source)를 사용하고, 질소소스는 암모니아(NH3) 가스를 사용할 수 있다. 일예로, 텅스텐소스로 사용되는 금속유기소스는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 이와 같이, 금속유기소스는 불소를 함유하지 않는다. 텅스텐 함유 질화막(28) 증착시 사용되는 텅스텐소스가 불소를 함유하지 않으면 불소에 의한 게이트절연막(27)의 열화를 방지할 수 있다.Preferably, the tungsten-containing
도 2c에 도시된 바와 같이, 텅스텐 함유 질화막(28)의 표면을 순수 텅스텐막(29)으로 개질시킨다. 이에 따라 텅스텐 함유 질화막(28A)과 순수 텅스텐막(29)이 형성된다. 순수 텅스텐막(29)은 질소가 함유되지 않는다. 예를 들어, 텅스텐 함유 질화막(28)을 100Å 두께로 증착하는 경우, 게이트절연막(27)과 접하는 계면으 로부터 70Å 두께는 텅스텐 함유 질화막(28A)이 될 수 있고, 나머지 30Å 두께는 질소가 없는 순수 텅스텐막(29)이 될 수 있다. 여기서, 잔류하는 텅스텐 함유 질화막(28A)은 후속 텅스텐막 증착시 불소가 확산하는 것을 방지하는 확산방지막 역할을 수행하므로, 확산방지막 역할을 수행할 수 있는 두께를 만족하면 된다.As shown in FIG. 2C, the surface of the tungsten-containing
위와 같은 순수 텅스텐막(29)은 후속 텅스텐막 증착시 핵생성층 역할을 한다. The
순수 텅스텐막(29)을 형성하기 위해 표면열처리를 적용한다. 표면열처리는 급속열처리(Rapid Thermal Process; RTP) 장비에서 진행하거나 후속 제2텅스텐막 증착이 이루어지는 챔버에서 진행할 수 있다. 표면열처리시 분위기는 질소(N2), 수소(H2) 또는 불활성가스 중에서 선택될 수 있다. Surface heat treatment is applied to form the
표면열처리를 통해 텅스텐 함유 질화막(28)의 표면층 일부 두께에 함유되어 있는 질소를 제거하고, 이에 따라 순수 텅스텐막(29)이 형성된다.Surface heat treatment removes nitrogen contained in a part of the thickness of the surface layer of the tungsten-containing
상술한 바에 따르면, 본 발명은 텅스텐 함유 질화막(28) 증착후에 표면열처리를 진행하여 핵생성층 역할을 수행하는 순수 텅스텐막(29)을 형성하므로써 텅스텐핵생성층을 추가로 증착할 필요가 없다. 이하, 순수 텅스텐막(29)을 '제1텅스텐막(29)'이라 약칭하기로 한다.As described above, the present invention eliminates the need for further depositing the tungsten nucleation layer by forming a
도 2d에 도시된 바와 같이, 제1텅스텐막(29) 상에 제2텅스텐막(30)을 증착한다. 제2텅스텐막(30)은 화학기상증착법(CVD)을 이용하여 증착한다. 제2텅스텐막(30)은 SiH4 환원법 또는 B2H6 환원법을 이용하여 증착하는 것이 아니라 H2 환원법 을 이용하여 증착한다. 이때, 텅스텐소스는 육불화텅스텐(WF6) 또는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 육불화텅스텐(WF6)을 사용하더라도 텅스텐 함유 질화막(28A)이 확산방지막 역할을 하므로 불소에 의한 게이트절연막(27)의 열화가 발생하지 않는다.As shown in FIG. 2D, a
SiH4 환원법 또는 B2H6 환원법을 이용하는 경우는 핵생성층을 형성하는 과정(Nucleation)이 수반되지만, H2 환원법을 이용하여 증착하면 핵생성층 과정이 수반되지 않는다.In the case of using the SiH 4 reduction method or the B 2 H 6 reduction method, a nucleation layer is formed. However, deposition using the H 2 reduction method does not involve a nucleation layer process.
제2텅스텐막(30)은 제1텅스텐막(29)을 핵생성층으로 하여 증착된다. 따라서, 제2텅스텐막(30)은 텅스텐벌크막(W Bulk layer)이라고도 일컫는다.The
상술한 바에 따르면, 본 발명은 제2텅스텐막(30)을 증착하기 위해 별도의 텅스텐핵생성층을 증착하지 않으므로, 즉, 추가 증착되는 텅스텐핵생성층이 없으므로 그만큼 갭필공간이 확보됨에 따라 제2텅스텐막(30)의 갭필마진을 확보할 수 있다.As described above, since the present invention does not deposit a separate tungsten nucleation layer for depositing the
도 2e에 도시된 바와 같이, 하드마스크막(25)의 표면이 노출될때까지 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 평탄화공정을 진행한다. 이후, 에치백(Etchback) 공정을 통해 제2텅스텐막(30)을 리세스시킨다. 평탄화 공정 및 에치백시 제1텅스텐막(29)과 텅스텐 함유 질화막(28A)도 동시에 평탄화 및 에치백된다.As shown in FIG. 2E, a planarization process such as chemical mechanical polishing (CMP) is performed until the surface of the
이에 따라, 트렌치(26)의 일부를 매립하는 형태의 매립게이트(BG)가 형성된다. 매립게이트(BG)는 텅스텐 함유 질화막(28B), 제1텅스텐막(29A) 및 제2텅스텐 막(30A)으로 이루어진다.As a result, a buried gate BG is formed to fill a portion of the
도 2f에 도시된 바와 같이, 매립게이트(BG) 상부를 갭필하는 캡핑막(31)을 형성한다. 캡핑막(31)은 갭필특성이 우수한 절연막을 포함한다. 예컨대, 캡핑막(31)은 산화막을 포함한다. 후속하여, 하드마스크막(25)의 표면이 드러나도록 화학적기계적연마(CMP)를 이용하여 평탄화시킨다.As shown in FIG. 2F, a
상술한 실시예는 매립게이트 공정에 대해 설명하였으나, 본 발명은 텅스텐질화막과 텅스텐막을 적층하는 반도체장치의 모든 게이트 공정에서도 적용할 수 있다.Although the above-described embodiment has described the buried gate process, the present invention can be applied to all the gate processes of the semiconductor device in which the tungsten nitride film and the tungsten film are laminated.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 매립게이트 제조 방법을 도시한 도면.1A and 1B illustrate a method of manufacturing a buried gate in a semiconductor device according to the prior art.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체장치의 매립게이트 제조 방법을 도시한 공정 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing a buried gate in a semiconductor device according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 질소농도구배를 설명하기 위한 도면.3 is a view for explaining the nitrogen concentration tool according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체기판 22 : 소자분리막21
23 : 활성영역 26 : 트렌치23: active area 26: trench
27 : 게이트절연막 28, 28A, 28B : 텅스텐 함유 질화막27:
29, 29A : 제1텅스텐막 30, 30A : 제2텅스텐막29, 29A:
31 : 캡핑막31: capping film
Claims (22)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090117420A KR101046727B1 (en) | 2009-11-30 | 2009-11-30 | Method of manufacturing buried gate of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090117420A KR101046727B1 (en) | 2009-11-30 | 2009-11-30 | Method of manufacturing buried gate of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110060738A KR20110060738A (en) | 2011-06-08 |
KR101046727B1 true KR101046727B1 (en) | 2011-07-05 |
Family
ID=44395456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090117420A KR101046727B1 (en) | 2009-11-30 | 2009-11-30 | Method of manufacturing buried gate of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101046727B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103152B2 (en) | 2016-08-17 | 2018-10-16 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140028992A (en) | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | Semiconductor device with tungsten gate electrode and method for fabricating the same |
US9938616B2 (en) * | 2014-07-29 | 2018-04-10 | Lam Research Corporation | Physical vapor deposition of low-stress nitrogen-doped tungsten films |
CN112864097B (en) * | 2021-01-14 | 2022-06-24 | 长鑫存储技术有限公司 | Semiconductor structure and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080063881A (en) * | 2007-01-03 | 2008-07-08 | 주식회사 하이닉스반도체 | Method for forming gate electrode of semiconductor device |
KR20080064496A (en) * | 2007-01-05 | 2008-07-09 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device having bulb-type recessed channel |
KR20080064372A (en) * | 2007-01-04 | 2008-07-09 | 삼성전자주식회사 | Semiconductor having buried word line cell structure and a method of fabricating the same |
-
2009
- 2009-11-30 KR KR1020090117420A patent/KR101046727B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080063881A (en) * | 2007-01-03 | 2008-07-08 | 주식회사 하이닉스반도체 | Method for forming gate electrode of semiconductor device |
KR20080064372A (en) * | 2007-01-04 | 2008-07-09 | 삼성전자주식회사 | Semiconductor having buried word line cell structure and a method of fabricating the same |
KR20080064496A (en) * | 2007-01-05 | 2008-07-09 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device having bulb-type recessed channel |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103152B2 (en) | 2016-08-17 | 2018-10-16 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20110060738A (en) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4907838B2 (en) | Memory device having a recessed gate structure | |
KR101129919B1 (en) | Semiconductor device and method for forming the same | |
KR101949981B1 (en) | Semiconductor device and method for fabricating the same | |
US20130075909A1 (en) | Semiconductor device including metal-containing conductive line and method of manufacturing the same | |
US20070218684A1 (en) | Method for fabricating storage node contact plug of semiconductor device | |
JP5266319B2 (en) | Techniques for forming reliable interlayer insulation materials on structures containing closely spaced lines. | |
KR101046727B1 (en) | Method of manufacturing buried gate of semiconductor device | |
US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
KR20020031283A (en) | Integrated Circuit Device And Method For Manufacture The Same | |
KR20040046359A (en) | Method of forming landing plug for semiconductor device | |
KR20120045484A (en) | Method for manufacturing buried gate in semiconductor device | |
TWI785590B (en) | Integrated circuit device and method of manufacturing the same | |
US6746913B2 (en) | Method of manufacturing semiconductor integrated circuit device comprising a memory cell and a capacitor | |
US7306993B2 (en) | Method for fabricating semiconductor device with recessed channel | |
KR100831981B1 (en) | Method for forming contact plug in semiconductor device | |
US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
US20060286756A1 (en) | Semiconductor process and method for reducing parasitic capacitance | |
KR101131953B1 (en) | Method for manufacturing buried gate in semiconductor device | |
KR20110078115A (en) | Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same | |
KR100832018B1 (en) | Semiconductor device and method for manufacturing the same | |
US7855113B2 (en) | Method for fabricating semiconductor memory device | |
KR20060016269A (en) | Method of forming a metal silicide layer and method of forming a metal wiring of a semiconductor device using the same | |
KR100925026B1 (en) | Method for manufacturing semiconductor device | |
KR20110047880A (en) | Method for forming buried gate in semiconductor device | |
JP2015133382A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |