KR20110078115A - Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same - Google Patents

Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same Download PDF

Info

Publication number
KR20110078115A
KR20110078115A KR1020090134852A KR20090134852A KR20110078115A KR 20110078115 A KR20110078115 A KR 20110078115A KR 1020090134852 A KR1020090134852 A KR 1020090134852A KR 20090134852 A KR20090134852 A KR 20090134852A KR 20110078115 A KR20110078115 A KR 20110078115A
Authority
KR
South Korea
Prior art keywords
tungsten
nitride film
film
tungsten nitride
forming
Prior art date
Application number
KR1020090134852A
Other languages
Korean (ko)
Inventor
염승진
조직호
홍승희
이효석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134852A priority Critical patent/KR20110078115A/en
Publication of KR20110078115A publication Critical patent/KR20110078115A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a damascene bit line and a method for manufacturing a semiconductor device are provided to prevent the deterioration of an insulation layer due to fluorine by using metal organic gas without the fluorine in a tungsten nitride layer depositing process. CONSTITUTION: A damascene pattern(22) is formed. A dual tungsten nitride layer(24A,25A) is formed on the damascene pattern. The tungsten nitride layers have different nitrogen concentration. A bulk tungsten layer(26A) is formed on the tungsten nitride layer. The bulk tungsten layer buries the damascene pattern.

Description

다마신 비트라인 제조 방법 및 그를 이용한 반도체장치 제조 방법{METHOD FOR MANUFACTURING DAMASCENE BITLINE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}METHOD FOR MANUFACTURING DAMASCENE BITLINE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME

본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 다마신 비트라인(Damascene bitline; DBL) 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a damascene bitline (DBL).

최근 메모리장치의 집적도가 증가함에 따라 비트라인콘택(BitLine Contact; BLC) 및 비트라인(bit line)을 형성한 후 스토리지노드콘택(storage node contact; SNC)을 위한 자기정렬콘택(Self Aligned Contact; SAC) 공정에 대한 난이도가 급격히 증가하고 있다. 30nm 급 이하 메모리장치 에서는 이러한 공정마진 감소로 인하여 스토리지노드콘택의 오픈면적 확보 문제, 자기정렬콘택페일(SAC fail) 문제가 심화되고 있다.As the density of memory devices increases recently, self-aligned contacts (SACs) for storage node contacts (SNCs) are formed after forming bit line contacts (BLCs) and bit lines. The difficulty of the process is increasing rapidly. In the case of memory devices below 30nm, such process margins are increasing, leading to problems of securing open area of storage node contacts and self-aligned contact fail (SAC fail).

이러한 문제점들의 해결을 위해 스토리지노드콘택(SNC)을 먼저 형성하고 후속으로 비트라인을 형성하는 다마신 비트라인(Damascene bitline; D-BL) 공정이 제 안되었다.In order to solve these problems, a damascene bitline (D-BL) process for forming a storage node contact (SNC) first and subsequently forming a bitline has been proposed.

다마신 비트라인 공정은, 먼저 인접한 두개의 스토리지노드콘택을 한꺼번에 형성하고 후속으로 다마신 공정을 통해 스토리지노드콘택을 각각 분리한다. 이후, 다마신 패턴 내부를 매립하는 비트라인을 형성한다. 이와 같이 진행하므로써 개별적으로 스토리지노드콘택을 형성할 때 대비 용이하게 패터닝할 수 있다. 또한, 스토리지노드콘택을 나중에 형성하는 공정에 대비하여 자기정렬콘택페일 측면에서 유리하다는 장점이 있다.The damascene bit line process first forms two adjacent storage node contacts at a time and subsequently separates the storage node contacts through the damascene process. A bit line is then formed to fill the damascene pattern. By doing this, the storage node contact can be easily patterned when forming individual storage node contacts. In addition, there is an advantage in terms of self-aligned contact fail in preparation for the process of forming the storage node contact later.

도 1a 및 도 1b는 종래기술에 따른 다마신 비트라인 제조 방법을 도시한 도면이다.1A and 1B illustrate a method for manufacturing a damascene bit line according to the prior art.

도 1a에 도시된 바와 같이, 하부막(11)을 식각하여 다마신패턴(12)을 형성한 후, 다마신패턴(12)을 포함한 전면에 절연막(13)을 형성한다.As shown in FIG. 1A, after forming the damascene pattern 12 by etching the lower layer 11, an insulating layer 13 is formed on the entire surface including the damascene pattern 12.

절연막(13) 상에 티타늄질화막(TiN, 14)을 형성한 후 다마신패턴(12)을 매립하도록 텅스텐막(W, 16)을 증착한다.After the titanium nitride film TiN 14 is formed on the insulating film 13, the tungsten films W and 16 are deposited to fill the damascene pattern 12.

도 1b에 도시된 바와 같이, 화학적기계적연마(Chmeical Mechanical Polishing) 및 에치백(Etchback)을 순차적으로 진행하여 텅스텐막과 티타늄질화막을 일정 깊이 리세스시킨다. 이에 따라, 티타늄질화막(14A)과 텅스텐막(16A)의 이중구조로 된 다마신 비트라인(D-BL)이 형성된다.As shown in FIG. 1B, chemical mechanical polishing and etchback are sequentially performed to recess the tungsten film and the titanium nitride film to a predetermined depth. As a result, a damascene bit line D-BL having a double structure of the titanium nitride film 14A and the tungsten film 16A is formed.

상술한 종래기술에서는 다마신 비트라인(D-BL)으로서 티타늄질화막(14A)과 텅스텐막(16A)의 이중 구조(TiN/W)를 적용하고 있으나, 다마신패턴(12)의 선폭 감소에 따라 공정상, 전기적 특성상 여러가지 문제점이 대두되고 있다.In the above-described prior art, the dual structure (TiN / W) of the titanium nitride film 14A and the tungsten film 16A is applied as the damascene bit line D-BL, but the line width of the damascene pattern 12 decreases. Various problems are raised in the process and electrical characteristics.

특히, 다마신패턴(12)의 선폭이 감소함에 따라 텅스텐막(16)이 매립될 공간이 급격히 줄어들게 된다. 예를 들어 30nm 급 메모리장치에서는 다마신패턴(12)의 표면 상에 절연막(13)을 형성하고 나면 티타늄질화막(14)과 텅스텐막(16)을 증착할 공간이 약 20nm 남게 되며, 이에 따라 다마신패턴(12)의 한쪽 측벽(sidewall)당 증착할 수 있는 두께는 10nm가 남아있게 된다. 일반적으로 티타늄질화막(14) 위에 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 텅스텐막(16)을 증착할 경우(이를 '벌크 텅스텐막'이라 함) 수 nm 정도의 핵생성 텅스텐막(15)을 형성하는 것이 필요하다. 핵생성 텅스텐막(15)은 비정질이거나 또는 아주 미세한 결정(grain)으로 이루어져 있어 텅스텐막(16)의 두께가 얇아질수록 핵생성 텅스텐막(15)의 비율이 증가하게 되어 전체 텅스텐막의 비저항이 급격하게 증가하게 된다. In particular, as the line width of the damascene pattern 12 decreases, the space in which the tungsten film 16 is buried is rapidly reduced. For example, in the 30 nm memory device, after the insulating film 13 is formed on the surface of the damascene pattern 12, there is about 20 nm of space left to deposit the titanium nitride film 14 and the tungsten film 16. The thickness that can be deposited per one sidewall of the drinking pattern 12 remains 10 nm. In general, when the tungsten film 16 is deposited on the titanium nitride film 14 by using chemical vapor deposition (CVD), which is referred to as a 'bulk tungsten film', a nucleated tungsten film of about several nm (15) is used. It is necessary to form). The nucleated tungsten film 15 is either amorphous or made of very fine grains. As the thickness of the tungsten film 16 becomes thinner, the proportion of the nucleated tungsten film 15 increases, so that the specific resistance of the entire tungsten film rapidly increases. Will increase.

따라서, 다마신패턴의 선폭이 미세해짐에 따라 티타늄질화막/텅스텐막(TiN/W)의 이중층을 사용하는 장점(저저항의 텅스텐막을 이용하는 장점)이 소멸되어 결과적으로는 요구되는 비트라인 저항 값을 만족시키지 못하게 되는 문제점이 있다. 또한 미세한 임계치수(Critical Dimension; CD) 변화에 따라 텅스텐막의 비저항이 급격히 변하게 되기 때문에 저항의 균일도(uniformity) 특성도 급격히 떨어지게 되는 문제점이 발생한다. Therefore, as the line width of the damascene pattern becomes fine, the advantage of using a double layer of titanium nitride / tungsten film (TiN / W) (the advantage of using a low-resistance tungsten film) is eliminated, resulting in the required bit line resistance value. There is a problem that cannot be satisfied. In addition, since the specific resistance of the tungsten film is changed drastically according to the change in the critical critical dimension (CD), the uniformity characteristic of the resistance also drops sharply.

위와 같은 문제점들을 해결하는 방법으로서 티타늄질화막(TiN)을 단독으로 사용하는 방법이 제안되고 있으나 티타늄질화막 자체의 저항을 낮게 만들어야 하는 문제점이 있고, 저항을 낮게 하는 공정을 사용할 경우 양산성 측면에서 문제점이 제기되고 있어 이를 극복할 수 있는 공정이 필요한 상황이다.As a method of solving the above problems, a method of using a titanium nitride film (TiN) alone has been proposed. However, there is a problem in that the resistance of the titanium nitride film itself is lowered. As it is being raised, there is a need for a process to overcome it.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 텅스텐막의 갭필마진을 확보하고 텅스텐막의 급격한 비저항 증가에 의한 전기적 특성 열화를 방지할 수 있는 다마신 비트라인 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems according to the prior art, and provides a method for manufacturing a damascene bit line which can secure a gap fill margin of a tungsten film and prevent deterioration of electrical characteristics due to a rapid increase in resistivity of the tungsten film. There is a purpose.

또한, 본 발명의 다른 목적은 갭필마진이 확보되고 비저항 증가가 억제된 다마신 비트라인을 이용하여 머지된 스토리지노드콘택을 분리하는 반도체장치 제조 방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device for separating a merged storage node contact by using a damascene bit line having a gap fill margin and suppressing an increase in resistivity.

상기 목적을 달성하기 위한 본 발명의 다마신 비트라인 제조 방법은 다마신패턴을 형성하는 단계; 상기 다마신패턴 상에 질소농도가 서로 다른 이중의 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 이중의 텅스텐질화막을 형성하는 단계는, 제1텅스텐질화막을 형성하는 단계; 및 상기 제1텅스텐질화막 상에 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계를 포함한다. 상기 제1텅스텐질화막은 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 상기 제2텅스텐질화막은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함한다.Method for manufacturing a damascene bit line of the present invention for achieving the above object comprises the steps of forming a damascene pattern; Forming a double tungsten nitride film having different nitrogen concentrations on the damascene pattern; And forming a bulk tungsten film to fill the damascene pattern on the tungsten nitride film. The forming of the double tungsten nitride film may include: forming a first tungsten nitride film; And forming a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film on the first tungsten nitride film. The first tungsten nitride film includes a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). The second tungsten nitride film includes a tungsten-doped tungsten nitride film (W-rich WN x , 0 <x <1).

또한, 본 발명의 다마신 비트라인 제조 방법은 다마신패턴을 형성하는 단계; 상기 다마신패턴 상에 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막을 표면처리하여 제1텅스텐질화막과 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계; 및 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 표면처리는 표면열처리를 포함한다.In addition, the method for manufacturing a damascene bit line of the present invention comprises the steps of forming a damascene pattern; Forming a tungsten nitride film on the damascene pattern; Surface-treating the tungsten nitride film to form a first tungsten nitride film and a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film; And forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film. The surface treatment includes surface heat treatment.

그리고, 본 발명의 반도체장치 제조 방법은 머지된 스토리지노드콘택을 형성하는 단계; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키는 다마신패턴을 형성하는 단계; 상기 다마신패턴을 포함한 전면에 제1텅스텐질화막을 형성하는 단계; 상기 제1텅스텐질화막 상에 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계; 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계; 상기 벌크 텅스텐막을 리세스시켜 다마신 비트라인을 형성하는 단계; 및 상기 다마신 비트라인 상부를 캡핑하는 캡핑막을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a merged storage node contact; Forming a damascene pattern for separating the merged storage node contacts into individual storage node contacts; Forming a first tungsten nitride film on the entire surface including the damascene pattern; Forming a second tungsten nitride film having a nitrogen concentration lower than that of the first tungsten nitride film on the first tungsten nitride film; Forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film; Recessing the bulk tungsten film to form a damascene bit line; And forming a capping layer capping an upper portion of the damascene bit line.

또한, 본 발명의 반도체장치 제조 방법은 머지된 스토리지노드콘택을 형성하는 단계; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키는 다마신패턴을 형성하는 단계; 상기 다마신패턴을 포함한 전면에 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막을 표면처리하여 제1텅스텐질화막과 상기 제1텅스 텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계; 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계; 상기 벌크 텅스텐막을 리세스시켜 다마신 비트라인을 형성하는 단계; 및 상기 다마신 비트라인 상부를 캡핑하는 캡핑막을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a merged storage node contact; Forming a damascene pattern for separating the merged storage node contacts into individual storage node contacts; Forming a tungsten nitride film on the entire surface including the damascene pattern; Surface-treating the tungsten nitride film to form a first tungsten nitride film and a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film; Forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film; Recessing the bulk tungsten film to form a damascene bit line; And forming a capping layer capping an upper portion of the damascene bit line.

상술한 본 발명은 텅스텐막에 의한 다마신비트라인의 저항 감소를 얻을 수 있고, 저항 균일도도 향상시킬 수 있다.In the present invention described above, the resistance of the damascene bit line by the tungsten film can be reduced, and the resistance uniformity can be improved.

그리고, 추가로 핵생성 텅스텐막을 형성하지 않아도 되므로 추가되는 핵생성텅스텐막에 의한 비저항 증가를 방지할 수 있고, 추가되는 핵생성 텅스텐막 증착이 불필요하므로 다마신패턴의 선폭이 작아지더라도 벌크 텅스텐막 증착시 갭필마진을 확보할 수 있다.In addition, since the nucleation tungsten film does not need to be additionally formed, it is possible to prevent an increase in specific resistance by the nucleation tungsten film to be added, and since the nucleation of additional nucleation tungsten films is unnecessary, the bulk tungsten film is reduced even if the line width of the damascene pattern is small. The gap fill margin can be secured during deposition.

그리고, 텅스텐질화막 증착시 소스가스로서 불소가 없는 금속유기소스를 사용하므로써 불소에 의한 절연막의 열화를 방지할 수 있다.When the tungsten nitride film is deposited, a metal organic source free of fluorine is used as the source gas to prevent deterioration of the insulating film due to fluorine.

결국, 본 발명은 안정적인 다마신 비트라인 구조를 얻을 뿐만 아니라 저저항의 다마신 비트라인 공정을 확보할 수 있다.As a result, the present invention can not only obtain a stable damascene bit line structure but also secure a low resistance damascene bit line process.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 다마신 비트라인 제조 방법을 도시한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method for manufacturing a damascene bit line according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이, 하부막(21)을 식각하여 다마신패턴(22)을 형성한다. 도시되지 않았지만, 하부막(21) 형성전에는 트랜지스터 공정이 선행될 수 있다. 또한, 트랜지스터는 매립게이트(Buried Gate)를 포함할 수 있다. 하부막(21)은 절연막, 반도체막 또는 도전막 중 어느 하나를 포함한다. 하부막(21)은 머지된 스토리지노드콘택(Merged SNC)을 포함할 수 있다. 머지된 스토리지노드콘택이란 인접한 두개의 스토리지노드콘택을 한꺼번에 형성한 구조물로서, 다마신패턴(22)에 의해 개별적으로 분리되는 스토리지노드콘택을 의미한다. 다마신패턴(22) 아래에는 비트라인과 접촉될 전기적연결체(Electrical interconnection)가 노출될 수 있다. 전기적연결체는 콘택플러그를 포함한다.As shown in FIG. 2A, the lower layer 21 is etched to form a damascene pattern 22. Although not shown, a transistor process may be preceded before the lower layer 21 is formed. In addition, the transistor may include a buried gate. The lower layer 21 includes one of an insulating film, a semiconductor film, and a conductive film. The lower layer 21 may include a merged storage node contact (Merged SNC). The merged storage node contact is a structure in which two adjacent storage node contacts are formed at the same time, and means a storage node contact separately separated by the damascene pattern 22. An electrical interconnection to be in contact with the bit line may be exposed under the damascene pattern 22. The electrical connector includes a contact plug.

도 2b에 도시된 바와 같이, 다마신패턴(22)을 포함한 전면에 절연막(23)을 형성한다. 절연막(23)은 실리콘산화막(Silicon oxide) 등의 산화막을 포함한다. 또한, 절연막(23)은 실리콘질화막(Silicon nitride) 등의 질화막을 포함한다. 또한, 절연막(23)은 산화막과 질화막의 이중막을 포함한다. 절연막(23)은 다마신비트라인과 스토리지노드콘택간의 절연을 위한 막이다. As shown in FIG. 2B, an insulating film 23 is formed on the entire surface including the damascene pattern 22. The insulating film 23 includes an oxide film such as silicon oxide. The insulating film 23 also includes a nitride film such as silicon nitride. The insulating film 23 also includes a double film of an oxide film and a nitride film. The insulating film 23 is a film for insulating between the damascene bit line and the storage node contact.

절연막(23)을 포함한 전면에 확산방지막(Diffusion barrier)으로서 이중의 질화막(24, 25)을 형성한다. 이중의 질화막(24, 25)은 서로 다른 질소농도(Nitrogen concentration)를 갖는다. 이중의 질화막(24, 25) 중 어느 하나는 질 소농도가 낮고, 다른 하나는 질소농도가 높다. 이하, 이중의 질화막(24, 25)은 제1텅스텐질화막(24)과 제2텅스텐질화막(25)이라 한다.Double nitride films 24 and 25 are formed on the entire surface including the insulating film 23 as a diffusion barrier. The double nitride films 24 and 25 have different nitrogen concentrations. One of the double nitride films 24 and 25 has a low nitrogen concentration, and the other has a high nitrogen concentration. Hereinafter, the double nitride films 24 and 25 are referred to as the first tungsten nitride film 24 and the second tungsten nitride film 25.

제1텅스텐질화막(24)과 제2텅스텐질화막(25)은 서로 다른 질소 농도를 갖는다. 절연막(23)과 접촉하는 제1텅스텐질화막(24)은 제2텅스텐질화막(25)보다 질소농도가 높다. 제2텅스텐질화막(25)은 후속의 벌크 텅스텐막과 접촉하는 물질로서, 제1텅스텐질화막(24)보다 질소농도가 낮다. 제1텅스텐질화막(24)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 제2텅스텐질화막(25)은 텅스텐이 풍부한 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함한다. 제2텅스텐질화막(25)은 질소가 거의 없는(WNx, x≒0) 텅스텐질화막을 포함할 수도 있다. 질소부화 텅스텐질화막은 텅스텐에 비해 질소가 더 많이 함유되고, 텅스텐부화 텅스텐질화막은 질소에 비해 텅스텐이 더 많이 함유된다.The first tungsten nitride film 24 and the second tungsten nitride film 25 have different nitrogen concentrations. The first tungsten nitride film 24 in contact with the insulating film 23 has a higher nitrogen concentration than the second tungsten nitride film 25. The second tungsten nitride film 25 is a material in contact with the subsequent bulk tungsten film, and has a lower nitrogen concentration than the first tungsten nitride film 24. The first tungsten nitride film 24 includes a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). The second tungsten nitride film 25 includes a tungsten-rich tungsten nitride film (W-rich WN x , 0 <x <1) rich in tungsten. The second tungsten nitride film 25 may include a tungsten nitride film with little nitrogen (WN x , x ≒ 0). The nitrogen-enriched tungsten nitride film contains more nitrogen than tungsten, and the tungsten-rich tungsten nitride film contains more tungsten than nitrogen.

제1텅스텐질화막(24)은 질소가 풍부하므로 후속 벌크 텅스텐막 증착시 불소의 침투를 방지하는 확산방지막 및 접착력을 개선하는 역할을 수행한다. 제2텅스텐질화막(25)은 텅스텐이 풍부하므로 후속 벌크 텅스텐막 증착시 핵생성 장벽을 낮춰 실레인(Silane, SiH4)이나 디보란(Diborane, B2H6)을 사용하는 저저항의 핵생성 텅스텐막 없이도 벌크 텅스텐막(H2 환원법) 증착이 가능하도록 한다. Since the first tungsten nitride film 24 is rich in nitrogen, the first tungsten nitride film 24 serves to improve the diffusion barrier and adhesion to prevent the penetration of fluorine during subsequent bulk tungsten film deposition. Since the second tungsten nitride film 25 is rich in tungsten, a low resistance nucleation using silane (Silane, SiH 4 ) or diborane (B 2 H 6 ) is achieved by lowering the nucleation barrier during subsequent bulk tungsten film deposition. It is possible to deposit a bulk tungsten film (H 2 reduction method) without a tungsten film.

제1텅스텐질화막(24)과 제2텅스텐질화막(25)은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층증착법(Atomic Layer Deposition; ALD)을 이용 하여 증착한다. 화학기상증착법(CVD)은 열화학기상증착법(Thermal CVD) 또는 플라즈마화학기상증착법(Plasma Enhanced CVD; PECVD)을 포함한다.The first tungsten nitride film 24 and the second tungsten nitride film 25 are deposited by using chemical vapor deposition (CVD) or atomic layer deposition (ALD). Chemical Vapor Deposition (CVD) includes Thermal Chemical Vapor Deposition (Thermal CVD) or Plasma Enhanced CVD (PECVD).

제1텅스텐질화막(24)과 제2텅스텐질화막(25)을 증착하기 위한 텅스텐소스는 금속유기소스(Metal organic source)를 포함한다. 금속유기소스는 유기텅스텐혼합물(Organic tungsten complexes)을 포함한다. 유기텅스텐혼합물은 텅스텐알킬시클로펜타디엔혼합물(W-alkylCp complexes), 텅스텐알릴이미도혼합물(W-Allylimido complexes), 텅스텐아미드혼합물(W-Amide complexes), 텅스텐이미도아민혼합물(W-Imido Amine complexes), 텅스텐아미디네이트혼합물(W-Amidinate complexes), 텅스텐알킬디엔혼합물(W-Alkylidene Complexes), 텅스텐알콕사이드혼합물(W-Alkoxide complexes), 불소를 제외한 텅스텐할라이드(W-halide) 등을 포함한다. 이와 같이, 금속유기소스는 불소를 함유하지 않는다. 제1 및 제2텅스텐질화막(24, 25) 증착시 사용되는 텅스텐소스가 불소를 함유하지 않으면 불소에 의한 절연막(23) 및 하부막(21)의 열화를 방지할 수 있다.The tungsten source for depositing the first tungsten nitride film 24 and the second tungsten nitride film 25 includes a metal organic source. Metal organic sources include organic tungsten complexes. Organic tungsten mixtures include tungsten alkylcyclopentadiene mixtures (W-alkylCp complexes), tungsten allylimido complexes (W-Allylimido complexes), tungsten amide mixtures (W-Amide complexes), tungimidoamine mixtures (W-Imido Amine complexes), Tungsten amidate complexes (W-Amidinate complexes), tungsten alkyldiene complexes (W-Alkylidene Complexes), tungsten alkoxide complexes (W-Alkoxide complexes), tungsten halides (W-halide) except fluorine, and the like. As such, the metal organic source does not contain fluorine. If the tungsten source used for the deposition of the first and second tungsten nitride films 24 and 25 does not contain fluorine, deterioration of the insulating film 23 and the lower film 21 due to fluorine can be prevented.

제1텅스텐질화막(24)은 5∼30Å의 두께를 갖는다. 제2텅스텐질화막(25)은 5∼30Å의 두께를 갖는다. 제1텅스텐질화막(24)과 제2텅스텐질화막(25)을 합한 총 두께는 종래 확산방지막으로 사용된 티타늄질화막의 두께와 동일하거나 더 얇을 수 있다. The first tungsten nitride film 24 has a thickness of 5 to 30 GPa. The second tungsten nitride film 25 has a thickness of 5 to 30 GPa. The total thickness of the first tungsten nitride film 24 and the second tungsten nitride film 25 may be the same as or thinner than that of the titanium nitride film conventionally used as the diffusion barrier.

상술한 바와 같이, 제2텅스텐질화막(25)이 텅스텐이 풍부한 텅스텐부화 텅스텐질화막이므로, 후속 벌크 텅스텐막 증착시 별도의 핵생성 텅스텐막이 필요없다. 티타늄질화막(TiN) 위에서 벌크 텅스텐막을 증착하는 경우와 다르게 별도의 핵생성 텅스텐막이 필요없게 되므로, 핵생성 텅스텐막이 일정 두께를 차지하여 발생하는 비저항 증가를 방지한다.As described above, since the second tungsten nitride film 25 is a tungsten-rich tungsten nitride film rich in tungsten, a separate nucleation tungsten film is not required for subsequent bulk tungsten film deposition. Unlike the case of depositing a bulk tungsten film on a titanium nitride film (TiN), since a separate nucleation tungsten film is not required, an increase in specific resistance caused by the nucleation tungsten film occupies a certain thickness is prevented.

도 2c에 도시된 바와 같이, 제2텅스텐질화막(25) 상에 다마신패턴(22)을 매립하는 벌크 텅스텐막(Bulk-W, 26)을 증착한다. 벌크 텅스텐막(26)은 화학기상증착법(CVD)을 이용하여 증착한다. 벌크 텅스텐막(26)은 SiH4 환원법 또는 B2H6 환원법을 이용하여 증착하는 것이 아니라 H2 환원법을 이용하여 증착한다. 이때, 텅스텐소스는 육불화텅스텐(WF6) 또는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 육불화텅스텐(WF6)을 사용하더라도 제1텅스텐질화막(24)이 확산방지막 역할을 하므로 불소에 의한 절연막(23) 및 하부막(21)의 열화가 발생하지 않는다.As shown in FIG. 2C, a bulk tungsten film (Bulk-W, 26) filling the damascene pattern 22 is deposited on the second tungsten nitride film 25. The bulk tungsten film 26 is deposited using chemical vapor deposition (CVD). The bulk tungsten film 26 is not deposited using the SiH 4 reduction method or the B 2 H 6 reduction method but is deposited using the H 2 reduction method. At this time, the tungsten source is tungsten hexafluoride (WF 6 ) or tungsten hexacarbononyl (Tungsten hexacabonyl; W (CO) 6 } can be used. Even when tungsten hexafluoride (WF 6 ) is used, since the first tungsten nitride film 24 serves as a diffusion barrier, deterioration of the insulating film 23 and the lower film 21 due to fluorine does not occur.

SiH4 환원법 또는 B2H6 환원법을 이용하는 경우는 핵생성 텅스텐막을 형성하는 과정(Nucleation)이 수반되지만, H2 환원법을 이용하여 증착하면 핵생성 텅스텐막 공정이 수반되지 않는다.In the case of using the SiH 4 reduction method or the B 2 H 6 reduction method, a nucleation tungsten film is formed (Nucleation), but the deposition using the H 2 reduction method does not involve a nucleation tungsten film process.

상술한 바에 따르면, 벌크 텅스텐막(26)을 증착하기 위해 별도의 핵생성 텅스텐막을 증착하지 않으므로, 즉, 추가 증착되는 핵생성 텅스텐막이 없으므로 그만큼 갭필공간이 확보됨에 따라 벌크 텅스텐막(26)의 갭필마진을 확보할 수 있다.As described above, since the nucleation tungsten film is not deposited to deposit the bulk tungsten film 26, that is, since there is no nucleation tungsten film to be deposited, the gap fill space of the bulk tungsten film 26 is secured accordingly. Margin can be secured.

도 3은 본 발명의 제1실시예에 따른 벌크 텅스텐막 형성후의 상세도이다.3 is a detailed view after forming a bulk tungsten film according to the first embodiment of the present invention.

도 3을 참조하면, 제1텅스텐질화막(24)과 제2텅스텐질화막(25)은 서로 다른 질소 농도를 갖는다. 절연막(23)과 접촉하는 제1텅스텐질화막(24)은 제2텅스텐질화막(25)보다 질소농도가 높다. 제2텅스텐질화막(25)은 벌크 텅스텐막(26)과 접촉하는 물질로서, 제1텅스텐질화막(24)보다 질소농도가 낮다. 제1텅스텐질화막(24)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 제2텅스텐질화막(25)은 텅스텐이 풍부한 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함한다.Referring to FIG. 3, the first tungsten nitride film 24 and the second tungsten nitride film 25 have different nitrogen concentrations. The first tungsten nitride film 24 in contact with the insulating film 23 has a higher nitrogen concentration than the second tungsten nitride film 25. The second tungsten nitride film 25 is a material in contact with the bulk tungsten film 26 and has a lower nitrogen concentration than the first tungsten nitride film 24. The first tungsten nitride film 24 includes a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). The second tungsten nitride film 25 includes a tungsten-rich tungsten nitride film (W-rich WN x , 0 <x <1) rich in tungsten.

도 2d에 도시된 바와 같이, 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 평탄화공정과 에치백(Etchback) 공정을 순차적으로 진행하여 벌크 텅스텐막(26)을 리세스시킨다. 평탄화 공정 및 에치백 공정시 제2텅스텐질화막(25), 제1텅스텐질화막(24) 및 절연막(23)도 동시에 평탄화 및 에치백된다.As shown in FIG. 2D, a planarization process such as chemical mechanical polishing (CMP) and an etchback process are sequentially performed to recess the bulk tungsten film 26. During the planarization and etch back processes, the second tungsten nitride film 25, the first tungsten nitride film 24, and the insulating film 23 are simultaneously planarized and etched back.

이에 따라, 다마신패턴(22)의 일부를 매립하는 형태의 다마신비트라인(D-BL)이 형성된다. 다마신 비트라인(D-BL)은 벌크 텅스텐막(26A), 제2텅스텐질화막(25A) 및 제1텅스텐질화막(24A)을 포함한다. 전술한 바와 같이, 제1텅스텐질화막(24A)과 제2텅스텐질화막(25A)은 확산방지막으로 기능한다.As a result, a damascene bit line D-BL is formed to fill a portion of the damascene pattern 22. The damascene bit line D-BL includes a bulk tungsten film 26A, a second tungsten nitride film 25A, and a first tungsten nitride film 24A. As described above, the first tungsten nitride film 24A and the second tungsten nitride film 25A function as diffusion barrier films.

도 2e에 도시된 바와 같이, 다마신비트라인(D-BL) 상부를 갭필하는 캡핑막(27)을 형성한다. 캡핑막(27)은 갭필특성이 우수한 절연막을 포함한다. 예컨대, 캡핑막(27)은 산화막 또는 질화막을 포함한다. 후속하여, 화학적기계적연마(CMP)를 이용하여 평탄화시킨다.As shown in FIG. 2E, a capping layer 27 gap-filling the upper portion of the damascene bit line D-BL is formed. The capping film 27 includes an insulating film having excellent gap fill characteristics. For example, the capping film 27 includes an oxide film or a nitride film. Subsequently, planarization is performed using chemical mechanical polishing (CMP).

도 4a 내지 도 4f는 본 발명의 제2실시예에 따른 다마신 비트라인 제조 방법 을 도시한 도면이다.4A to 4F illustrate a method for manufacturing a damascene bit line according to a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 하부막(31)을 식각하여 다마신패턴(32)을 형성한다. 도시되지 않았지만, 하부막(31) 형성전에는 트랜지스터 공정이 선행될 수 있다. 또한, 트랜지스터는 매립게이트(Buried Gate)를 포함할 수 있다. 하부막(31)은 절연막, 반도체막 또는 도전막 중 어느 하나를 포함한다. 하부막(31)은 머지된 스토리지노드콘택(Merged SNC)을 포함할 수 있다. 머지된 스토리지노드콘택이란 인접한 두개의 스토리지노드콘택을 한꺼번에 형성한 구조물로서, 후속 다마신에 의해 개별적으로 분리되는 스토리지노드콘택을 의미한다. 다마신패턴(32) 아래에는 비트라인과 접촉될 전기적연결체(Electrical interconnection)가 노출될 수 있다. 전기적연결체는 콘택플러그를 포함한다.As shown in FIG. 4A, the lower layer 31 is etched to form a damascene pattern 32. Although not shown, a transistor process may be preceded before the lower layer 31 is formed. In addition, the transistor may include a buried gate. The lower layer 31 includes one of an insulating film, a semiconductor film, and a conductive film. The lower layer 31 may include a merged storage node contact (Merged SNC). The merged storage node contact is a structure in which two adjacent storage node contacts are formed at the same time, and means a storage node contact separately separated by subsequent damascene. Under the damascene pattern 32, an electrical interconnection to be in contact with the bit line may be exposed. The electrical connector includes a contact plug.

도 4b에 도시된 바와 같이, 다마신패턴(32)을 포함한 전면에 절연막(33)을 형성한다. 절연막(33)은 실리콘산화막(Silicon oxide) 등의 산화막을 포함한다. 또한, 절연막(33)은 실리콘질화막(Silicon nitride) 등의 질화막을 포함한다. 또한, 절연막(33)은 산화막과 질화막의 이중막을 포함한다. 절연막(33)은 다마신비트라인과 스토리지노드콘택간의 절연을 위한 막이다. As shown in FIG. 4B, an insulating film 33 is formed on the entire surface including the damascene pattern 32. The insulating film 33 includes an oxide film such as silicon oxide. In addition, the insulating film 33 includes a nitride film such as silicon nitride. The insulating film 33 also includes a double film of an oxide film and a nitride film. The insulating film 33 is a film for insulating between the damascene bit line and the storage node contact.

절연막(33)을 포함한 전면에 확산방지막으로서 텅스텐질화막(34)을 형성한다. 텅스텐질화막(34)은 전체 두께에서 질소농도가 균일하다. 텅스텐질화막(34)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 질소부화 텅스텐질화막은 텅스텐에 비해 질소가 더 많이 함유된다.A tungsten nitride film 34 is formed on the entire surface including the insulating film 33 as a diffusion barrier. The tungsten nitride film 34 has a uniform nitrogen concentration at the entire thickness. The tungsten nitride film 34 includes a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). Nitrogen enriched tungsten nitride film contains more nitrogen than tungsten.

텅스텐질화막(34)은 질소가 풍부하므로 후속 벌크 텅스텐막 증착시 불소의 침투를 방지하는 확산방지막 및 접착력을 개선하는 역할을 수행한다. 텅스텐질화막(34)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 증착한다. 화학기상증착법(CVD)은 열화학기상증착법(Thermal CVD) 또는 플라즈마화학기상증착법(PECVD)을 포함한다.Since the tungsten nitride film 34 is rich in nitrogen, the tungsten nitride film 34 serves to improve the diffusion preventing film and the adhesion to prevent the penetration of fluorine during the subsequent bulk tungsten film deposition. The tungsten nitride film 34 is deposited using chemical vapor deposition (CVD) or atomic layer deposition (ALD). Chemical vapor deposition (CVD) includes thermal chemical vapor deposition (Thermal CVD) or plasma chemical vapor deposition (PECVD).

텅스텐질화막(34)을 증착하기 위한 텅스텐소스는 금속유기소스(Metal organic source)를 포함한다. 금속유기소스는 유기텅스텐혼합물(Organic tungsten complexes)을 포함한다. 유기텅스텐혼합물은 텅스텐알킬시클로펜타디엔혼합물(W-alkylCp complexes), 텅스텐알릴이미도혼합물(W-Allylimido complexes), 텅스텐아미드혼합물(W-Amide complexes), 텅스텐이미도아민혼합물(W-Imido Amine complexes), 텅스텐아미디네이트혼합물(W-Amidinate complexes), 텅스텐알킬디엔혼합물(W-Alkylidene Complexes), 텅스텐알콕사이드혼합물(W-Alkoxide complexes), 불소를 제외한 텅스텐할라이드(W-halide) 등을 포함한다. 이와 같이, 금속유기소스는 불소를 함유하지 않는다. 텅스텐질화막(34) 증착시 사용되는 텅스텐소스가 불소를 함유하지 않으면 불소에 의한 절연막(33) 및 하부막(31)의 열화를 방지할 수 있다.The tungsten source for depositing the tungsten nitride film 34 includes a metal organic source. Metal organic sources include organic tungsten complexes. Organic tungsten mixtures include tungsten alkylcyclopentadiene mixtures (W-alkylCp complexes), tungsten allylimido complexes (W-Allylimido complexes), tungsten amide mixtures (W-Amide complexes), tungimidoamine mixtures (W-Imido Amine complexes), Tungsten amidate complexes (W-Amidinate complexes), tungsten alkyldiene complexes (W-Alkylidene Complexes), tungsten alkoxide complexes (W-Alkoxide complexes), tungsten halides (W-halide) except fluorine, and the like. As such, the metal organic source does not contain fluorine. If the tungsten source used for depositing the tungsten nitride film 34 does not contain fluorine, deterioration of the insulating film 33 and the lower film 31 due to fluorine can be prevented.

텅스텐질화막(34)은 10∼60Å의 두께를 갖는다. 텅스텐질화막(34)의 두께는 종래 확산방지막으로 사용된 티타늄질화막의 두께와 동일하거나 더 얇을 수 있다. The tungsten nitride film 34 has a thickness of 10 to 60 kPa. The thickness of the tungsten nitride film 34 may be the same as or thinner than that of the titanium nitride film conventionally used as the diffusion barrier.

도 4c에 도시된 바와 같이, 텅스텐질화막(34)에 대해 표면처리를 진행한다. 이와 같은 표면처리에 의해 텅스텐질화막(34) 중 표면 일부 두께에서 질소농도가 감소한다. 이에 따라 제1텅스텐질화막(35)과 제2텅스텐질화막(36)이 형성된다. 제1텅스텐질화막(35)은 텅스텐질화막(34) 중 질소농도를 그대로 유지하여 잔류하는 부분이고, 제2텅스텐질화막(36)은 텅스텐질화막(34) 중 질소농도가 감소된 부분이다.As shown in FIG. 4C, the tungsten nitride film 34 is subjected to surface treatment. This surface treatment reduces the nitrogen concentration at the thickness of the surface portion of the tungsten nitride film 34. As a result, the first tungsten nitride film 35 and the second tungsten nitride film 36 are formed. The first tungsten nitride film 35 is a portion remaining in the tungsten nitride film 34 while maintaining the nitrogen concentration, and the second tungsten nitride film 36 is a portion in which the nitrogen concentration is reduced in the tungsten nitride film 34.

예를 들어, 텅스텐질화막(34)을 60Å 두께로 증착하는 경우, 절연막(33)과 접하는 계면으로부터 30Å 두께는 제1텅스텐질화막(35)으로 남고, 나머지 30Å 두께는 질소농도가 감소된 제2텅스텐질화막(36)이 될 수 있다. 여기서, 제1텅스텐질화막(35)은 후속 벌크 텅스텐막 증착시 불소가 확산하는 것을 방지하는 확산방지막 역할을 수행하므로, 확산방지막 역할을 수행할 수 있는 두께를 만족하면 된다.For example, when the tungsten nitride film 34 is deposited to a thickness of 60 μs, the thickness of 30 μs remains as the first tungsten nitride film 35 from the interface in contact with the insulating film 33, and the remaining 30 μs is the second tungsten with reduced nitrogen concentration. The nitride film 36 may be formed. Here, since the first tungsten nitride film 35 serves as a diffusion barrier to prevent fluorine from diffusing during subsequent bulk tungsten deposition, the first tungsten nitride layer 35 may satisfy a thickness capable of serving as a diffusion barrier.

제1텅스텐질화막(35)과 제2텅스텐질화막(36)을 형성하기 위해 표면열처리를 적용한다. 표면열처리는 급속열처리(Rapid Thermal Process; RTP) 장비에서 진행하거나 후속 벌크 텅스텐막 증착이 이루어지는 챔버에서 진행할 수 있다. 표면열처리시 분위기는 질소(N2), 수소(H2) 또는 불활성가스 중에서 선택될 수 있다. Surface heat treatment is applied to form the first tungsten nitride film 35 and the second tungsten nitride film 36. Surface heat treatment may be performed in a Rapid Thermal Process (RTP) apparatus or in a chamber in which subsequent bulk tungsten film deposition takes place. Atmosphere during surface heat treatment may be selected from nitrogen (N 2 ), hydrogen (H 2 ) or inert gas.

위와 같은 표면열처리를 통해 텅스텐질화막(34)의 표면층 일부 두께에 함유되어 있는 질소를 감소시켜 질소농도가 감소된 제2텅스텐질화막(36)이 형성된다. 제2텅스텐질화막(36)은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)이 된다. 제2텅스텐질화막(36)은 5∼30Å의 두께를 갖는다. 잔류하는 제1텅스텐질화막(35)은 5∼30Å의 두께를 갖는다. 제1텅스텐질화막(35)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)이다.Through the surface heat treatment as described above, a second tungsten nitride film 36 having a reduced nitrogen concentration is formed by reducing nitrogen contained in a part of the thickness of the surface layer of the tungsten nitride film 34. The second tungsten nitride film 36 becomes a tungsten-doped tungsten nitride film (W-rich WN x , 0 <x <1). The second tungsten nitride film 36 has a thickness of 5 to 30 GPa. The remaining first tungsten nitride film 35 has a thickness of 5 to 30 GPa. The first tungsten nitride film 35 is a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5).

도 4d에 도시된 바와 같이, 제2텅스텐질화막(36) 상에 다마신패턴(32)을 매 립하는 벌크 텅스텐막(37)을 증착한다. 벌크 텅스텐막(37)은 화학기상증착법(CVD)을 이용하여 증착한다. 벌크 텅스텐막(37)은 SiH4 환원법 또는 B2H6 환원법을 이용하여 증착하는 것이 아니라 H2 환원법을 이용하여 증착한다. 이때, 텅스텐소스는 육불화텅스텐(WF6) 또는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 육불화텅스텐(WF6)을 사용하더라도 제1텅스텐질화막(35)이 확산방지막 역할을 하므로 불소에 의한 절연막(33) 및 하부막(31)의 열화가 발생하지 않는다.As shown in FIG. 4D, a bulk tungsten film 37 that embeds the damascene pattern 32 is deposited on the second tungsten nitride film 36. The bulk tungsten film 37 is deposited using chemical vapor deposition (CVD). The bulk tungsten film 37 is not deposited using the SiH 4 reduction method or the B 2 H 6 reduction method but is deposited using the H 2 reduction method. At this time, the tungsten source is tungsten hexafluoride (WF 6 ) or tungsten hexacarbononyl (Tungsten hexacabonyl; W (CO) 6 } can be used. Even when tungsten hexafluoride (WF 6 ) is used, since the first tungsten nitride film 35 functions as a diffusion barrier, deterioration of the insulating film 33 and the lower film 31 due to fluorine does not occur.

SiH4 환원법 또는 B2H6 환원법을 이용하는 경우는 핵생성 텅스텐막을 형성하는 과정(Nucleation)이 수반되지만, H2 환원법을 이용하여 증착하면 핵생성 텅스텐막 과정이 수반되지 않는다.In the case of using the SiH 4 reduction method or the B 2 H 6 reduction method, a nucleation tungsten film is formed (Nucleation), but the deposition using the H 2 reduction method does not involve a nucleation tungsten film process.

상술한 바에 따르면, 벌크 텅스텐막(37)을 증착하기 위해 별도의 핵생성 텅스텐막을 증착하지 않으므로, 즉, 추가 증착되는 핵생성 텅스텐막이 없으므로 그만큼 갭필공간이 확보됨에 따라 벌크 텅스텐막(37)의 갭필마진을 확보할 수 있다.As described above, since no nucleation tungsten film is deposited in order to deposit the bulk tungsten film 37, that is, there is no nucleation tungsten film to be deposited additionally, the gap fill space of the bulk tungsten film 37 is secured accordingly. Margin can be secured.

도 4e에 도시된 바와 같이, 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 평탄화공정과 에치백(Etchback) 공정을 순차적으로 진행하여 벌크 텅스텐막(37)을 리세스시킨다. 평탄화 공정 및 에치백 공정시 제2텅스텐질화막(36), 제1텅스텐질화막(35) 및 절연막(33)도 동시에 평탄화 및 에치백된다.As shown in FIG. 4E, the planarization process such as chemical mechanical polishing (CMP) and the etchback process are sequentially performed to recess the bulk tungsten film 37. During the planarization and etch back processes, the second tungsten nitride film 36, the first tungsten nitride film 35, and the insulating film 33 are simultaneously planarized and etched back.

이에 따라, 다마신패턴(32)의 일부를 매립하는 형태의 다마신비트라인(D-BL)이 형성된다. 다마신 비트라인(D-BL)은 벌크 텅스텐막(37A), 제2텅스텐질화막(36A) 및 제1텅스텐질화막(35A)을 포함한다. 전술한 바와 같이, 제1텅스텐질화막(35A)과 제2텅스텐질화막(36A)은 확산방지막으로 기능한다.As a result, a damascene bit line D-BL is formed to fill a portion of the damascene pattern 32. The damascene bit line D-BL includes a bulk tungsten film 37A, a second tungsten nitride film 36A, and a first tungsten nitride film 35A. As described above, the first tungsten nitride film 35A and the second tungsten nitride film 36A function as diffusion barrier films.

도 4f에 도시된 바와 같이, 다마신비트라인(D-BL) 상부를 갭필하는 캡핑막(38)을 형성한다. 캡핑막(38)은 갭필특성이 우수한 절연막을 포함한다. 예컨대, 캡핑막(38)은 산화막 또는 질화막을 포함한다. 후속하여, 화학적기계적연마(CMP)를 이용하여 평탄화시킨다.As shown in FIG. 4F, a capping film 38 gap-filling the upper portion of the damascene bit line D-BL is formed. The capping film 38 includes an insulating film having excellent gap fill characteristics. For example, the capping film 38 includes an oxide film or a nitride film. Subsequently, planarization is performed using chemical mechanical polishing (CMP).

도 5는 본 발명의 제1실시예를 적용한 반도체장치의 레이아웃도이다. 5 is a layout diagram of a semiconductor device to which the first embodiment of the present invention is applied.

먼저, 도 5를 참조하면, 활성영역(43)에 매립게이트(BG)가 형성된다. 매립게이트(BG)는 활성영역(43)에 트렌치를 형성한후 트렌치를 일부 매립하여 형성한다. 매립게이트(BG)은 공지된 방법을 참조하기로 한다. 매립게이트(BG)를 제외한 활성영역(43) 상에 비트라인콘택(44)과 스토리지노드콘택(46A, 46B)이 형성된다. 스토리지노드콘택(46A, 46B)은 다마신비트라인(54A)에 의해 분리된다. 스토리지노드콘택(46A, 46B)은 머지된 스토리지노드콘택을 다마신비트라인(54A)이 분리시키므로써 형성된다. First, referring to FIG. 5, a buried gate BG is formed in the active region 43. The buried gate BG is formed by forming a trench in the active region 43 and then partially filling the trench. The buried gate BG will be referred to a known method. Bit line contacts 44 and storage node contacts 46A and 46B are formed on the active region 43 except for the buried gate BG. The storage node contacts 46A and 46B are separated by the damascene bit line 54A. The storage node contacts 46A and 46B are formed by separating the merged storage node contacts by the damascene bit line 54A.

도 6a 내지 도 6f는 본 발명의 제1실시예를 적용한 반도체장치 제조 방법을 도시한 도면으로서, 도 5의 A-A'선에 따른 공정 단면도이다. 6A to 6F illustrate a method of manufacturing a semiconductor device to which the first embodiment of the present invention is applied and is a cross-sectional view taken along line AA ′ of FIG. 5.

도 6a에 도시된 바와 같이, 반도체기판(41)에 소자분리막(42)을 형성한다. 소자분리막(42)은 잘 알려진 STI(Shallow Trench Isolation) 공정을 이용하여 형성한다. 소자분리막(42)에 의해 활성영역(43)이 정의된다. 도시하지 않았지만, 소자분리막(42)을 형성한 후에는 매립게이트(BG) 공정이 진행될 수 있다.As shown in FIG. 6A, an isolation layer 42 is formed on the semiconductor substrate 41. The device isolation layer 42 is formed using a well-known shallow trench isolation (STI) process. The active region 43 is defined by the device isolation layer 42. Although not illustrated, a buried gate (BG) process may be performed after the device isolation layer 42 is formed.

활성영역(43)의 일부 표면 상에 비트라인콘택(44)을 형성한다. 비트라인콘택(44)은 소자분리막(42)에 자기정렬되어 형성될 수 있다. 비트라인콘택(44)은 폴리실리콘막을 포함한다.The bit line contact 44 is formed on a portion of the active region 43. The bit line contact 44 may be formed to be self-aligned to the device isolation layer 42. The bit line contact 44 includes a polysilicon film.

비트라인콘택(44)을 포함한 전면에 층간절연막(45)을 형성한다. 층간절연막(45)을 관통하여 이웃하는 활성영역(43)에 동시에 연결되는 머지된 스토리지노드콘택(46)을 형성한다. 스토리지노드콘택(46)을 형성하기 위해 이웃하는 활성영역(43)을 동시에 오픈시키는 스토리지노드콘택홀(도시 생략)이 선행될 수 있다.An interlayer insulating film 45 is formed on the entire surface including the bit line contact 44. A merged storage node contact 46 is formed through the interlayer insulating layer 45 and simultaneously connected to the neighboring active regions 43. A storage node contact hole (not shown) may be preceded to simultaneously open the neighboring active regions 43 to form the storage node contact 46.

도 6b에 도시된 바와 같이, 다마신마스크(47)를 형성한다. 다마신마스크(47)는 감광막패턴을 포함한다.As shown in FIG. 6B, a damascene mask 47 is formed. The damascene mask 47 includes a photoresist pattern.

다마신마스크(47)를 식각장벽으로 하여 머지된 스토리지노드콘택(46) 및 층간절연막(45)을 식각한다. 이에 따라 다마신패턴(48)이 형성된다. 다마신패턴(48)에 의해 머지된 스토리지노드콘택이 개별 스토리지노드콘택(46A, 46B)으로 분리된다. 층간절연막(45)이 식각되어 비트라인콘택(44)의 표면이 노출된다.The merged storage node contact 46 and the interlayer insulating layer 45 are etched using the damascene mask 47 as an etch barrier. Accordingly, the damascene pattern 48 is formed. Storage node contacts merged by the damascene pattern 48 are separated into individual storage node contacts 46A and 46B. The interlayer insulating layer 45 is etched to expose the surface of the bit line contact 44.

도 6c에 도시된 바와 같이, 다마신패턴(48)을 포함한 전면에 절연막(49)을 형성한다. 절연막(49)은 실리콘산화막(Silicon oxide) 등의 산화막을 포함한다. 또한, 절연막(49)은 실리콘질화막(Silicon nitride) 등의 질화막을 포함한다. 또한, 절연막(49)은 산화막과 질화막의 이중막을 포함한다.As shown in FIG. 6C, an insulating film 49 is formed on the entire surface including the damascene pattern 48. The insulating film 49 includes an oxide film such as silicon oxide. The insulating film 49 also includes a nitride film such as silicon nitride. The insulating film 49 also includes a double film of an oxide film and a nitride film.

절연막(49)은 다마신비트라인과 스토리지노드콘택간의 절연을 위한 막이다. The insulating film 49 is a film for insulating between the damascene bit line and the storage node contact.

비트라인콘택(44)의 표면(51)을 노출시키도록 절연막(49)을 선택적으로 식각한다. 분리된 스토리지노드콘택(46A, 46B) 사이에서는 절연막(49)이 식각되지 않도 록 하기 위해 감광막패턴(50)을 이용할 수 있다.The insulating film 49 is selectively etched to expose the surface 51 of the bit line contact 44. The photoresist pattern 50 may be used to prevent the insulating layer 49 from being etched between the separated storage node contacts 46A and 46B.

도 6d에 도시된 바와 같이, 감광막패턴(50)을 스트립한다.As shown in FIG. 6D, the photosensitive film pattern 50 is stripped.

절연막(49)을 포함한 전면에 확산방지막(Diffusion barrier)으로서 제1텅스텐질화막(52)과 제2텅스텐질화막(53)을 순차적으로 형성한다.The first tungsten nitride film 52 and the second tungsten nitride film 53 are sequentially formed as a diffusion barrier on the entire surface including the insulating film 49.

제1텅스텐질화막(52)과 제2텅스텐질화막(53)은 서로 다른 질소 농도를 갖는다. 절연막(49)과 접촉하는 제1텅스텐질화막(52)은 제2텅스텐질화막(53)보다 질소농도가 높다. 제2텅스텐질화막(53)은 후속의 벌크 텅스텐막과 접촉하는 물질로서, 제1텅스텐질화막(52)보다 질소농도가 낮다. 제1텅스텐질화막(52)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 제2텅스텐질화막(53)은 텅스텐이 풍부한 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함한다. 제2텅스텐질화막(53)은 질소가 거의 없는(WNx, x≒0) 텅스텐질화막을 포함할 수도 있다. 질소부화 텅스텐질화막은 텅스텐에 비해 질소가 더 많이 함유되고, 텅스텐부화 텅스텐질화막은 질소에 비해 텅스텐이 더 많이 함유된다.The first tungsten nitride film 52 and the second tungsten nitride film 53 have different nitrogen concentrations. The first tungsten nitride film 52 in contact with the insulating film 49 has a higher nitrogen concentration than the second tungsten nitride film 53. The second tungsten nitride film 53 is a material in contact with a subsequent bulk tungsten film, and has a lower nitrogen concentration than the first tungsten nitride film 52. The first tungsten nitride film 52 includes a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). The second tungsten nitride film 53 includes a tungsten enriched tungsten nitride film W-rich WN x , 0 <x <1. The second tungsten nitride film 53 may include a tungsten nitride film with little nitrogen (WN x , x ≒ 0). The nitrogen-enriched tungsten nitride film contains more nitrogen than tungsten, and the tungsten-rich tungsten nitride film contains more tungsten than nitrogen.

제1텅스텐질화막(52)은 질소가 풍부하므로 후속 벌크 텅스텐막 증착시 불소의 침투를 방지하는 확산방지막 및 접착력을 개선하는 역할을 수행한다. 제2텅스텐질화막(53)은 텅스텐이 풍부하므로 후속 벌크 텅스텐막 증착시 핵생성 장벽을 낮춰 실레인(Silane, SiH4)이나 디보란(Diborane, B2H6)을 사용하는 저저항의 핵생성 텅스텐막 없이도 벌크 텅스텐막(H2 환원법) 증착이 가능하도록 한다. Since the first tungsten nitride film 52 is rich in nitrogen, the first tungsten nitride film 52 serves to improve the diffusion barrier and adhesion to prevent the penetration of fluorine during subsequent bulk tungsten film deposition. Since the second tungsten nitride film 53 is rich in tungsten, a low-resistance nucleation using silane (Silane, SiH 4 ) or diborane (B 2 H 6 ) is reduced by lowering the nucleation barrier during subsequent bulk tungsten film deposition. It is possible to deposit a bulk tungsten film (H 2 reduction method) without a tungsten film.

제1텅스텐질화막(52)과 제2텅스텐질화막(53)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 증착한다. 화학기상증착법(CVD)은 열화학기상증착법(Thermal CVD) 또는 플라즈마화학기상증착법(PECVD)을 포함한다.The first tungsten nitride film 52 and the second tungsten nitride film 53 are deposited using chemical vapor deposition (CVD) or atomic layer deposition (ALD). Chemical vapor deposition (CVD) includes thermal chemical vapor deposition (Thermal CVD) or plasma chemical vapor deposition (PECVD).

제1텅스텐질화막(52)과 제2텅스텐질화막(53)을 증착하기 위한 텅스텐소스는 금속유기소스(Metal organic source)를 포함한다. 금속유기소스는 유기텅스텐혼합물(Organic tungsten complexes)을 포함한다. 유기텅스텐혼합물은 텅스텐알킬시클로펜타디엔혼합물(W-alkylCp complexes), 텅스텐알릴이미도혼합물(W-Allylimido complexes), 텅스텐아미드혼합물(W-Amide complexes), 텅스텐이미도아민혼합물(W-Imido Amine complexes), 텅스텐아미디네이트혼합물(W-Amidinate complexes), 텅스텐알킬디엔혼합물(W-Alkylidene Complexes), 텅스텐알콕사이드혼합물(W-Alkoxide complexes), 불소를 제외한 텅스텐할라이드(W-halide) 등을 포함한다. 이와 같이, 금속유기소스는 불소를 함유하지 않는다. 제1 및 제2텅스텐질화막(52, 53) 증착시 사용되는 텅스텐소스가 불소를 함유하지 않으면 불소에 의한 절연막(49)의 열화를 방지할 수 있다.The tungsten source for depositing the first tungsten nitride film 52 and the second tungsten nitride film 53 includes a metal organic source. Metal organic sources include organic tungsten complexes. Organic tungsten mixtures include tungsten alkylcyclopentadiene mixtures (W-alkylCp complexes), tungsten allylimido complexes (W-Allylimido complexes), tungsten amide mixtures (W-Amide complexes), tungimidoamine mixtures (W-Imido Amine complexes), Tungsten amidate complexes (W-Amidinate complexes), tungsten alkyldiene complexes (W-Alkylidene Complexes), tungsten alkoxide complexes (W-Alkoxide complexes), tungsten halides (W-halide) except fluorine, and the like. As such, the metal organic source does not contain fluorine. If the tungsten source used for the deposition of the first and second tungsten nitride films 52 and 53 does not contain fluorine, deterioration of the insulating film 49 due to fluorine can be prevented.

제1텅스텐질화막(52)은 5∼30Å의 두께를 갖는다. 제2텅스텐질화막(53)은 5∼30Å의 두께를 갖는다.The first tungsten nitride film 52 has a thickness of 5 to 30 GPa. The second tungsten nitride film 53 has a thickness of 5 to 30 GPa.

상술한 바와 같이, 제2텅스텐질화막(53)이 텅스텐이 풍부한 텅스텐부화 텅스텐질화막이므로, 후속 벌크 텅스텐막 증착시 별도의 핵생성 텅스텐막이 필요없다. 티타늄질화막(TiN) 위에서 벌크 텅스텐막을 증착하는 경우와 다르게 별도의 핵생성텅스텐막이 필요없게 되므로, 핵생성 텅스텐막이 일정 두께를 차지하여 발생하는 비저항 증가를 방지한다.As described above, since the second tungsten nitride film 53 is a tungsten-rich tungsten nitride film rich in tungsten, a separate nucleation tungsten film is not required for subsequent bulk tungsten film deposition. Unlike the case of depositing a bulk tungsten film on a titanium nitride film (TiN), since a separate nucleation tungsten film is not required, the nucleation tungsten film occupies a certain thickness to prevent an increase in specific resistance that occurs.

제2텅스텐질화막(53) 상에 다마신패턴(48)을 매립하는 벌크 텅스텐막(54)을 증착한다. 벌크 텅스텐막(54)은 화학기상증착법(CVD)을 이용하여 증착한다. 벌크 텅스텐막(54)은 SiH4 환원법 또는 B2H6 환원법을 이용하여 증착하는 것이 아니라 H2 환원법을 이용하여 증착한다. 이때, 텅스텐소스는 육불화텅스텐(WF6) 또는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 육불화텅스텐(WF6)을 사용하더라도 제1텅스텐질화막(52)이 확산방지막 역할을 하므로 불소에 의한 절연막(49)의 열화가 발생하지 않는다.The bulk tungsten film 54 which fills the damascene pattern 48 is deposited on the second tungsten nitride film 53. The bulk tungsten film 54 is deposited using chemical vapor deposition (CVD). The bulk tungsten film 54 is not deposited using the SiH 4 reduction method or the B 2 H 6 reduction method but is deposited using the H 2 reduction method. At this time, the tungsten source is tungsten hexafluoride (WF 6 ) or tungsten hexacarbononyl (Tungsten hexacabonyl; W (CO) 6 } can be used. Even when tungsten hexafluoride (WF 6 ) is used, since the first tungsten nitride film 52 serves as a diffusion barrier, deterioration of the insulating film 49 by fluorine does not occur.

SiH4 환원법 또는 B2H6 환원법을 이용하는 경우는 핵생성 텅스텐막을 형성하는 과정(Nucleation)이 수반되지만, H2 환원법을 이용하여 증착하면 핵생성 텅스텐막 과정이 수반되지 않는다.In the case of using the SiH 4 reduction method or the B 2 H 6 reduction method, a nucleation tungsten film is formed (Nucleation), but the deposition using the H 2 reduction method does not involve a nucleation tungsten film process.

상술한 바에 따르면, 벌크 텅스텐막(54)을 증착하기 위해 별도의 핵생성 텅스텐막을 증착하지 않으므로, 즉, 추가 증착되는 핵생성 텅스텐막이 없으므로 그만큼 갭필공간이 확보됨에 따라 벌크 텅스텐막(26)의 갭필마진을 확보할 수 있다.As described above, since the nucleation tungsten film is not deposited to deposit the bulk tungsten film 54, that is, since there is no nucleation tungsten film to be deposited, the gap fill space of the bulk tungsten film 26 is secured accordingly. Margin can be secured.

도 6e에 도시된 바와 같이, 화학적기계적연마(CMP) 등의 평탄화공정과 에치백(Etchback) 공정을 순차적으로 진행하여 벌크 텅스텐막(54)을 리세스시킨다. 평탄화 공정 및 에치백 공정시 제2텅스텐질화막(53), 제1텅스텐질화막(52) 및 절연막(49)도 동시에 평탄화 및 에치백된다.As shown in FIG. 6E, the planarization process such as chemical mechanical polishing (CMP) and the etchback process are sequentially performed to recess the bulk tungsten film 54. During the planarization and etch back processes, the second tungsten nitride film 53, the first tungsten nitride film 52, and the insulating film 49 are simultaneously planarized and etched back.

이에 따라, 다마신패턴(48)의 일부를 매립하는 형태의 다마신비트라인(D-BL)이 형성된다. 다마신 비트라인(D-BL)은 벌크 텅스텐막(54A), 제2텅스텐질화막(53A) 및 제1텅스텐질화막(52A)을 포함한다. 전술한 바와 같이, 제1텅스텐질화막(52A)과 제2텅스텐질화막(53A)은 확산방지막으로 기능한다. 스토리지노드콘택(46A, 46B) 사이의 다마신비트라인의 양쪽 측벽 및 바닥에 걸쳐 절연막(49A)이 잔류한다. 비트라인콘택(44)에 연결되는 다마신비트라인의 양쪽 측벽에는 절연막(49B)이 스페이서(Spacer) 형태로 잔류한다.As a result, a damascene bit line D-BL is formed to fill a portion of the damascene pattern 48. The damascene bit line D-BL includes a bulk tungsten film 54A, a second tungsten nitride film 53A, and a first tungsten nitride film 52A. As described above, the first tungsten nitride film 52A and the second tungsten nitride film 53A function as diffusion barrier films. An insulating film 49A remains on both sidewalls and the bottom of the damascene bit line between the storage node contacts 46A and 46B. An insulating layer 49B remains on both sidewalls of the damascene bit line connected to the bit line contact 44 in the form of a spacer.

도 6f에 도시된 바와 같이, 다마신비트라인(D-BL) 상부를 갭필하는 캡핑막(55)을 형성한다. 캡핑막(55)은 갭필특성이 우수한 절연막을 포함한다. 예컨대, 캡핑막(55)은 산화막 또는 질화막을 포함한다. 후속하여, 화학적기계적연마(CMP)를 이용하여 평탄화시킨다.As shown in FIG. 6F, a capping film 55 gap-filling the upper portion of the damascene bit line D-BL is formed. The capping film 55 includes an insulating film having excellent gap fill characteristics. For example, the capping film 55 includes an oxide film or a nitride film. Subsequently, planarization is performed using chemical mechanical polishing (CMP).

도 7a 내지 도 7h는 본 발명의 제2실시예를 적용한 반도체장치 제조 방법을 도시한 도면으로서, 도 5의 A-A'선에 따른 공정 단면도이다. 도 5와 유사한 레이아웃을 가지므로 도면부호를 제외한 나머지 형태는 동일하다.7A to 7H are diagrams illustrating a method of manufacturing a semiconductor device to which the second embodiment of the present invention is applied, and are sectional views taken along line AA ′ of FIG. 5. Since the layout is similar to that of FIG. 5, the other forms except for the reference numerals are the same.

도 7a에 도시된 바와 같이, 반도체기판(61)에 소자분리막(62)을 형성한다. 소자분리막(62)은 잘 알려진 STI 공정을 이용하여 형성한다. 소자분리막(62)에 의해 활성영역(63)이 정의된다. 도시하지 않았지만, 소자분리막(62)을 형성한 후에는 매립게이트(BG) 공정이 진행될 수 있다.As shown in FIG. 7A, an isolation layer 62 is formed on the semiconductor substrate 61. The device isolation layer 62 is formed using a well-known STI process. The active region 63 is defined by the device isolation layer 62. Although not shown, a buried gate (BG) process may be performed after the device isolation layer 62 is formed.

활성영역(63)의 일부 표면 상에 비트라인콘택(64)을 형성한다. 비트라인콘택(64)은 소자분리막(62)에 자기정렬되어 형성될 수 있다. 비트라인콘택(64)은 폴 리실리콘막을 포함한다.The bit line contact 64 is formed on a portion of the active region 63. The bit line contact 64 may be formed to be self-aligned to the device isolation layer 62. The bit line contact 64 includes a polysilicon film.

비트라인콘택(64)을 포함한 전면에 층간절연막(65)을 형성한다. 층간절연막(65)을 관통하여 이웃하는 활성영역(63)에 동시에 연결되는 머지된 스토리지노드콘택(66)을 형성한다. 스토리지노드콘택(66)을 형성하기 위해 이웃하는 활성영역(63)을 동시에 오픈시키는 스토리지노드콘택홀(도시 생략)이 선행될 수 있다.An interlayer insulating film 65 is formed on the entire surface including the bit line contacts 64. A merged storage node contact 66 is formed through the interlayer insulating layer 65 and simultaneously connected to the neighboring active regions 63. A storage node contact hole (not shown) may be preceded to simultaneously open the neighboring active regions 63 to form the storage node contact 66.

도 7b에 도시된 바와 같이, 다마신마스크(67)를 형성한다. 다마신마스크(67)는 감광막패턴을 포함한다.As shown in FIG. 7B, a damascene mask 67 is formed. The damascene mask 67 includes a photoresist pattern.

다마신마스크(67)를 식각장벽으로 하여 머지된 스토리지노드콘택(66) 및 층간절연막(65)을 식각한다. 이에 따라 다마신패턴(68)이 형성된다. 다마신패턴(68)에 의해 머지된 스토리지노드콘택이 개별 스토리지노드콘택(66A, 66B)으로 분리된다. 층간절연막(65)이 식각되어 비트라인콘택(64)의 표면이 노출된다.The merged storage node contact 66 and the interlayer insulating film 65 are etched using the damascene mask 67 as an etch barrier. Accordingly, the damascene pattern 68 is formed. Storage node contacts merged by the damascene pattern 68 are separated into individual storage node contacts 66A and 66B. The interlayer insulating layer 65 is etched to expose the surface of the bit line contact 64.

도 7c에 도시된 바와 같이, 다마신패턴(68)을 포함한 전면에 절연막(69)을 형성한다. 절연막(69)은 실리콘산화막(Silicon oxide) 등의 산화막을 포함한다. 또한, 절연막(69)은 실리콘질화막(Silicon nitride) 등의 질화막을 포함한다. 또한, 절연막(69)은 산화막과 질화막의 이중막을 포함한다.As shown in FIG. 7C, an insulating film 69 is formed on the entire surface including the damascene pattern 68. The insulating film 69 includes an oxide film such as silicon oxide film. The insulating film 69 also includes a nitride film such as silicon nitride. In addition, the insulating film 69 includes a double film of an oxide film and a nitride film.

절연막(69)은 다마신비트라인과 스토리지노드콘택간의 절연을 위한 막이다. The insulating film 69 is a film for insulating between the damascene bit line and the storage node contact.

비트라인콘택(64)의 표면(71)을 노출시키도록 절연막(69)을 선택적으로 식각한다. 분리된 스토리지노드콘택(66A, 66B) 사이에서는 절연막(69)이 식각되지 않도록 하기 위해 감광막패턴(70)을 이용할 수 있다.The insulating film 69 is selectively etched to expose the surface 71 of the bit line contact 64. The photoresist layer pattern 70 may be used to prevent the insulating layer 69 from being etched between the separated storage node contacts 66A and 66B.

도 7d에 도시된 바와 같이, 감광막패턴(70)을 스트립한다.As shown in FIG. 7D, the photosensitive film pattern 70 is stripped.

절연막(69)을 포함한 전면에 확산방지막으로서 텅스텐질화막(72)을 형성한다. 텅스텐질화막(72)은 전체 두께에서 질소농도가 균일하다. 텅스텐질화막(72)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함한다. 질소부화 텅스텐질화막은 텅스텐에 비해 질소가 더 많이 함유된다.A tungsten nitride film 72 is formed on the entire surface including the insulating film 69 as a diffusion barrier. The tungsten nitride film 72 has a uniform nitrogen concentration at the entire thickness. The tungsten nitride film 72 includes a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). Nitrogen enriched tungsten nitride film contains more nitrogen than tungsten.

텅스텐질화막(72)은 질소가 풍부하므로 후속 벌크 텅스텐막 증착시 불소의 침투를 방지하는 확산방지막 및 접착력을 개선하는 역할을 수행한다. 텅스텐질화막(72)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 증착한다. 화학기상증착법(CVD)은 열화학기상증착법(Thermal CVD) 또는 플라즈마화학기상증착법(PECVD)을 포함한다.Since the tungsten nitride film 72 is rich in nitrogen, the tungsten nitride film 72 serves to improve the diffusion barrier and adhesion to prevent the penetration of fluorine during subsequent bulk tungsten film deposition. The tungsten nitride film 72 is deposited using chemical vapor deposition (CVD) or atomic layer deposition (ALD). Chemical vapor deposition (CVD) includes thermal chemical vapor deposition (Thermal CVD) or plasma chemical vapor deposition (PECVD).

텅스텐질화막(72)을 증착하기 위한 텅스텐소스는 금속유기소스(Metal organic source)를 포함한다. 금속유기소스는 유기텅스텐혼합물(Organic tungsten complexes)을 포함한다. 유기텅스텐혼합물은 텅스텐알킬시클로펜타디엔혼합물(W-alkylCp complexes), 텅스텐알릴이미도혼합물(W-Allylimido complexes), 텅스텐아미드혼합물(W-Amide complexes), 텅스텐이미도아민혼합물(W-Imido Amine complexes), 텅스텐아미디네이트혼합물(W-Amidinate complexes), 텅스텐알킬디엔혼합물(W-Alkylidene Complexes), 텅스텐알콕사이드혼합물(W-Alkoxide complexes), 불소를 제외한 텅스텐할라이드(W-halide) 등을 포함한다. 이와 같이, 금속유기소스는 불소를 함유하지 않는다. 텅스텐질화막(72) 증착시 사용되는 텅스텐소스가 불소를 함유하지 않으면 불소에 의한 절연막(69)의 열화를 방지할 수 있다.The tungsten source for depositing the tungsten nitride film 72 includes a metal organic source. Metal organic sources include organic tungsten complexes. Organic tungsten mixtures include tungsten alkylcyclopentadiene mixtures (W-alkylCp complexes), tungsten allylimido complexes (W-Allylimido complexes), tungsten amide mixtures (W-Amide complexes), tungimidoamine mixtures (W-Imido Amine complexes), Tungsten amidate complexes (W-Amidinate complexes), tungsten alkyldiene complexes (W-Alkylidene Complexes), tungsten alkoxide complexes (W-Alkoxide complexes), tungsten halides (W-halide) except fluorine, and the like. As such, the metal organic source does not contain fluorine. If the tungsten source used for depositing the tungsten nitride film 72 does not contain fluorine, deterioration of the insulating film 69 due to fluorine can be prevented.

텅스텐질화막(72)은 10∼60Å의 두께를 갖는다. 텅스텐질화막(72)의 두께는 종래 확산방지막으로 사용된 티타늄질화막의 두께와 동일하거나 더 얇을 수 있다. The tungsten nitride film 72 has a thickness of 10 to 60 kPa. The thickness of the tungsten nitride film 72 may be the same as or thinner than that of the titanium nitride film conventionally used as the diffusion barrier.

도 7e에 도시된 바와 같이, 텅스텐질화막(72)에 대해 표면처리를 진행한다. 이와 같은 표면처리에 의해 텅스텐질화막(72) 중 표면 일부 두께에서 질소농도가 감소한다. 이에 따라 제1텅스텐질화막(73)과 제2텅스텐질화막(74)이 형성된다. 제1텅스텐질화막(73)은 텅스텐질화막(72) 중 질소농도를 그대로 유지하여 잔류하는 부분이고, 제2텅스텐질화막(74)은 텅스텐질화막(72) 중 질소농도가 감소된 부분이다.As shown in FIG. 7E, the tungsten nitride film 72 is subjected to surface treatment. This surface treatment reduces the nitrogen concentration at the thickness of the surface portion of the tungsten nitride film 72. As a result, the first tungsten nitride film 73 and the second tungsten nitride film 74 are formed. The first tungsten nitride film 73 remains in the tungsten nitride film 72 while maintaining the nitrogen concentration as it is, and the second tungsten nitride film 74 is the portion in which the nitrogen concentration is reduced in the tungsten nitride film 72.

예를 들어, 텅스텐질화막(72)을 60Å 두께로 증착하는 경우, 절연막(69)과 접하는 계면으로부터 30Å 두께는 제1텅스텐질화막(73)으로 남고, 나머지 30Å 두께는 질소농도가 감소된 제2텅스텐질화막(74)이 될 수 있다. 여기서, 제1텅스텐질화막(73)은 후속 벌크 텅스텐막 증착시 불소가 확산하는 것을 방지하는 확산방지막 역할을 수행하므로, 확산방지막 역할을 수행할 수 있는 두께를 만족하면 된다.For example, when the tungsten nitride film 72 is deposited to a thickness of 60 kV, the thickness of 30 kW remains as the first tungsten nitride film 73 from the interface in contact with the insulating film 69, and the remaining 30 kW of the second tungsten is reduced in nitrogen concentration. The nitride film 74 may be formed. Here, since the first tungsten nitride film 73 serves as a diffusion barrier to prevent fluorine from diffusing during subsequent bulk tungsten deposition, the thickness of the first tungsten nitride layer 73 may serve as a diffusion barrier.

제1텅스텐질화막(73)과 제2텅스텐질화막(74)을 형성하기 위해 표면열처리를 적용한다. 표면열처리는 급속열처리(Rapid Thermal Process; RTP) 장비에서 진행하거나 후속 벌크 텅스텐막 증착이 이루어지는 챔버에서 진행할 수 있다. 표면열처리시 분위기는 질소(N2), 수소(H2) 또는 불활성가스 중에서 선택될 수 있다. Surface heat treatment is applied to form the first tungsten nitride film 73 and the second tungsten nitride film 74. Surface heat treatment may be performed in a Rapid Thermal Process (RTP) apparatus or in a chamber in which subsequent bulk tungsten film deposition takes place. Atmosphere during surface heat treatment may be selected from nitrogen (N 2 ), hydrogen (H 2 ) or inert gas.

위와 같은 표면열처리를 통해 텅스텐질화막(72)의 표면층 일부 두께에 함유되어 있는 질소를 감소시켜 질소농도가 감소된 제2텅스텐질화막(74)이 형성된다. 제2텅스텐질화막(74)은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)이 된다. 제2텅 스텐질화막(74)은 5∼30Å의 두께를 갖는다. 잔류하는 제1텅스텐질화막(73)은 5∼30Å의 두께를 갖는다. 제1텅스텐질화막(73)은 질소가 풍부한 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)이다.Through the surface heat treatment as described above, a second tungsten nitride film 74 having a reduced nitrogen concentration is formed by reducing nitrogen contained in a part of the thickness of the surface layer of the tungsten nitride film 72. The second tungsten nitride film 74 becomes a tungsten-doped tungsten nitride film (W-rich WN x , 0 <x <1). The second tungsten nitride film 74 has a thickness of 5 to 30 kPa. The remaining first tungsten nitride film 73 has a thickness of 5 to 30 GPa. The first tungsten nitride film 73 is a nitrogen-enriched nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5).

도 7f에 도시된 바와 같이, 제2텅스텐질화막(74) 상에 다마신패턴(68)을 매립하는 벌크 텅스텐막(75)을 증착한다. 벌크 텅스텐막(75)은 화학기상증착법(CVD)을 이용하여 증착한다. 벌크 텅스텐막(75)은 SiH4 환원법 또는 B2H6 환원법을 이용하여 증착하는 것이 아니라 H2 환원법을 이용하여 증착한다. 이때, 텅스텐소스는 육불화텅스텐(WF6) 또는 텅스텐헥사카보닐{Tungsten hexacabonyl; W(CO)6}을 이용할 수 있다. 육불화텅스텐(WF6)을 사용하더라도 제1텅스텐질화막(73)이 확산방지막 역할을 하므로 불소에 의한 절연막(69)의 열화가 발생하지 않는다.As shown in FIG. 7F, a bulk tungsten film 75 that embeds the damascene pattern 68 is deposited on the second tungsten nitride film 74. The bulk tungsten film 75 is deposited using chemical vapor deposition (CVD). The bulk tungsten film 75 is not deposited using the SiH 4 reduction method or the B 2 H 6 reduction method but is deposited using the H 2 reduction method. At this time, the tungsten source is tungsten hexafluoride (WF 6 ) or tungsten hexacarbononyl (Tungsten hexacabonyl; W (CO) 6 } can be used. Even if tungsten hexafluoride (WF 6 ) is used, since the first tungsten nitride film 73 serves as a diffusion barrier, deterioration of the insulating film 69 due to fluorine does not occur.

SiH4 환원법 또는 B2H6 환원법을 이용하는 경우는 핵생성 텅스텐막을 형성하는 과정(Nucleation)이 수반되지만, H2 환원법을 이용하여 증착하면 핵생성 텅스텐막 과정이 수반되지 않는다.In the case of using the SiH 4 reduction method or the B 2 H 6 reduction method, a nucleation tungsten film is formed (Nucleation), but the deposition using the H 2 reduction method does not involve a nucleation tungsten film process.

상술한 바에 따르면, 벌크 텅스텐막(75)을 증착하기 위해 별도의 핵생성 텅스텐막을 증착하지 않으므로, 즉, 추가 증착되는 핵생성 텅스텐막이 없으므로 그만큼 갭필공간이 확보됨에 따라 벌크 텅스텐막(75)의 갭필마진을 확보할 수 있다.As described above, since the nucleation tungsten film is not deposited to deposit the bulk tungsten film 75, that is, since there is no nucleation tungsten film to be deposited, the gap fill space of the bulk tungsten film 75 is secured accordingly. Margin can be secured.

도 7g에 도시된 바와 같이, 화학적기계적연마(CMP) 등의 평탄화공정과 에치백(Etchback) 공정을 순차적으로 진행하여 벌크 텅스텐막(75)을 리세스시킨다. 평 탄화 공정 및 에치백 공정시 제2텅스텐질화막(74), 제1텅스텐질화막(73) 및 절연막(69)도 동시에 평탄화 및 에치백된다.As shown in FIG. 7G, the planarization process such as chemical mechanical polishing (CMP) and the etchback process are sequentially performed to recess the bulk tungsten film 75. During the planarization and etch back processes, the second tungsten nitride film 74, the first tungsten nitride film 73, and the insulating film 69 are simultaneously planarized and etched back.

이에 따라, 다마신패턴(68)의 일부를 매립하는 형태의 다마신비트라인(D-BL)이 형성된다. 다마신 비트라인(D-BL)은 벌크 텅스텐막(75A), 제2텅스텐질화막(74A) 및 제1텅스텐질화막(73A)을 포함한다. 전술한 바와 같이, 제1텅스텐질화막(73A)과 제2텅스텐질화막(74A)은 확산방지막으로 기능한다. 스토리지노드콘택(66A, 66B) 사이의 다마신비트라인의 양쪽 측벽 및 바닥에 걸쳐 절연막(69A)이 잔류한다. 비트라인콘택(64)에 연결되는 다마신비트라인의 양쪽 측벽에는 절연막(69B)이 스페이서(Spacer) 형태로 잔류한다.As a result, a damascene bit line D-BL is formed to fill a portion of the damascene pattern 68. The damascene bit line D-BL includes a bulk tungsten film 75A, a second tungsten nitride film 74A, and a first tungsten nitride film 73A. As described above, the first tungsten nitride film 73A and the second tungsten nitride film 74A function as diffusion barrier films. An insulating film 69A remains on both sidewalls and the bottom of the damascene bit line between the storage node contacts 66A and 66B. An insulating layer 69B remains on both sidewalls of the damascene bit line connected to the bit line contact 64 in the form of a spacer.

도 7h에 도시된 바와 같이, 다마신비트라인(D-BL) 상부를 갭필하는 캡핑막(76)을 형성한다. 캡핑막(76)은 갭필특성이 우수한 절연막을 포함한다. 예컨대, 캡핑막(76)은 산화막 또는 질화막을 포함한다. 후속하여, 화학적기계적연마(CMP)를 이용하여 평탄화시킨다.As shown in FIG. 7H, a capping film 76 is formed to gap fill the upper portion of the damascene bit line D-BL. The capping film 76 includes an insulating film having excellent gap fill characteristics. For example, the capping film 76 includes an oxide film or a nitride film. Subsequently, planarization is performed using chemical mechanical polishing (CMP).

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 및 도 1b는 종래기술에 따른 다마신 비트라인 제조 방법을 도시한 도면.1A and 1B illustrate a method for manufacturing a damascene bit line according to the prior art.

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 다마신 비트라인 제조 방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method for manufacturing a damascene bit line according to a first embodiment of the present invention.

도 3은 본 발명의 제1실시예에 따른 벌크 텅스텐막 형성후의 상세도.3 is a detailed view after forming a bulk tungsten film according to the first embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 제2실시예에 따른 다마신 비트라인 제조 방법을 도시한 도면.4A to 4F illustrate a method for manufacturing a damascene bit line according to a second embodiment of the present invention.

도 5는 본 발명의 제1실시예를 적용한 반도체장치의 레이아웃도. 5 is a layout diagram of a semiconductor device to which the first embodiment of the present invention is applied.

도 6a 내지 도 6f는 본 발명의 제1실시예를 적용한 반도체장치 제조 방법을 도시한 도면.6A to 6F illustrate a method of manufacturing a semiconductor device to which the first embodiment of the present invention is applied.

도 7a 내지 도 7h는 본 발명의 제2실시예를 적용한 반도체장치 제조 방법을 도시한 도면.7A to 7H illustrate a method of manufacturing a semiconductor device to which the second embodiment of the present invention is applied.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 하부막 22 : 다마신패턴21: lower layer 22: damascene pattern

23 : 절연막 24, 24A : 제1텅스텐질화막23: insulating film 24, 24A: first tungsten nitride film

25, 25A : 제2텅스텐질화막 26, 26A : 벌크 텅스텐막25, 25A: second tungsten nitride film 26, 26A: bulk tungsten film

Claims (30)

다마신패턴을 형성하는 단계;Forming a damascene pattern; 상기 다마신패턴 상에 질소농도가 서로 다른 이중의 텅스텐질화막을 형성하는 단계;Forming a double tungsten nitride film having different nitrogen concentrations on the damascene pattern; 상기 텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계Forming a bulk tungsten film to fill the damascene pattern on the tungsten nitride film 를 포함하는 다마신 비트라인 제조 방법.Dammar bit line manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 이중의 텅스텐질화막을 형성하는 단계는,Forming the double tungsten nitride film, 제1텅스텐질화막을 형성하는 단계; 및Forming a first tungsten nitride film; And 상기 제1텅스텐질화막 상에 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계Forming a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film on the first tungsten nitride film; 를 포함하는 다마신 비트라인 제조 방법.Dammar bit line manufacturing method comprising a. 제2항에 있어서,The method of claim 2, 상기 제1텅스텐질화막은 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함하는 다마신 비트라인 제조 방법.The first tungsten nitride film comprises a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≤ 2.5). 제2항에 있어서,The method of claim 2, 상기 제2텅스텐질화막은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함하는 다마신 비트라인 제조 방법.The second tungsten nitride film comprises a tungsten-rich tungsten nitride film (W-rich WN x , 0 <x <1). 제1항에 있어서,The method of claim 1, 상기 이중의 텅스텐질화막을 형성하는 단계는,Forming the double tungsten nitride film, 불소를 함유하지 않는 유기텅스텐혼합물을 이용하여 형성하는 다마신 비트라인 제조 방법.A method for producing a damascene bit line formed using an organic tungsten mixture containing no fluorine. 제1항에 있어서,The method of claim 1, 상기 벌크 텅스텐막을 형성하는 단계는,Forming the bulk tungsten film, 수소(H2) 환원법을 이용하여 진행하는 다마신 비트라인 제조 방법.Method for producing damascene bit line proceeding using hydrogen (H 2 ) reduction method. 제1항에 있어서,The method of claim 1, 상기 벌크 텅스텐막을 리세스시키는 단계; 및Recessing the bulk tungsten film; And 상기 리세스된 벌크 텅스텐막 상부를 캡핑하는 캡핑막을 형성하는 단계Forming a capping film capping an upper portion of the recessed bulk tungsten film 를 더 포함하는 다마신 비트라인 제조 방법.The damascene bit line manufacturing method further comprising. 다마신패턴을 형성하는 단계;Forming a damascene pattern; 상기 다마신패턴 상에 텅스텐질화막을 형성하는 단계;Forming a tungsten nitride film on the damascene pattern; 상기 텅스텐질화막을 표면처리하여 제1텅스텐질화막과 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계; 및Surface-treating the tungsten nitride film to form a first tungsten nitride film and a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film; And 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계Forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film 를 포함하는 다마신 비트라인 제조 방법.Dammar bit line manufacturing method comprising a. 제8항에 있어서,The method of claim 8, 상기 표면처리는,The surface treatment is, 표면열처리를 포함하는 다마신 비트라인 제조 방법.Method for producing damascene bit line comprising surface heat treatment. 제9항에 있어서,10. The method of claim 9, 상기 표면열처리는 급속열처리(RTP) 장비에서 진행하거나 또는 상기 벌크 텅스텐막이 증착되는 챔버에서 진행하는 다마신 비트라인 제조 방법.The surface heat treatment proceeds in a rapid heat treatment (RTP) equipment or a damascene bit line manufacturing method that proceeds in a chamber in which the bulk tungsten film is deposited. 제8항에 있어서,The method of claim 8, 상기 텅스텐질화막과 제1텅스텐질화막은 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함하는 다마신 비트라인 제조 방법.And the tungsten nitride film and the first tungsten nitride film include a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). 제8항에 있어서,The method of claim 8, 상기 제2텅스텐질화막은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함하는 다마신 비트라인 제조 방법.The second tungsten nitride film comprises a tungsten-rich tungsten nitride film (W-rich WN x , 0 <x <1). 제8항에 있어서,The method of claim 8, 상기 텅스텐질화막을 형성하는 단계는,Forming the tungsten nitride film, 불소를 함유하지 않는 유기텅스텐혼합물을 이용하여 형성하는 다마신 비트라 인 제조 방법.A method for producing damascene vitrein formed using an organic tungsten mixture containing no fluorine. 제8항에 있어서,The method of claim 8, 상기 벌크 텅스텐막을 형성하는 단계는,Forming the bulk tungsten film, 수소(H2) 환원법을 이용하여 진행하는 다마신 비트라인 제조 방법.Method for producing damascene bit line proceeding using hydrogen (H 2 ) reduction method. 제8항에 있어서,The method of claim 8, 상기 벌크 텅스텐막을 리세스시키는 단계; 및Recessing the bulk tungsten film; And 상기 리세스된 벌크 텅스텐막 상부를 캡핑하는 캡핑막을 형성하는 단계Forming a capping film capping an upper portion of the recessed bulk tungsten film 를 더 포함하는 다마신 비트라인 제조 방법.The damascene bit line manufacturing method further comprising. 머지된 스토리지노드콘택을 형성하는 단계;Forming a merged storage node contact; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키는 다마신패턴을 형성하는 단계;Forming a damascene pattern for separating the merged storage node contacts into individual storage node contacts; 상기 다마신패턴을 포함한 전면에 제1텅스텐질화막을 형성하는 단계;Forming a first tungsten nitride film on the entire surface including the damascene pattern; 상기 제1텅스텐질화막 상에 상기 제1텅스텐질화막보다 질소농도가 낮은 제2 텅스텐질화막을 형성하는 단계;Forming a second tungsten nitride film having a nitrogen concentration lower than that of the first tungsten nitride film on the first tungsten nitride film; 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계;Forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film; 상기 벌크 텅스텐막을 리세스시켜 다마신 비트라인을 형성하는 단계; 및Recessing the bulk tungsten film to form a damascene bit line; And 상기 다마신 비트라인 상부를 캡핑하는 캡핑막을 형성하는 단계Forming a capping layer capping an upper portion of the damascene bit line; 를 포함하는 반도체장치 제조 방법.A semiconductor device manufacturing method comprising a. 제16항에 있어서,The method of claim 16, 상기 제1텅스텐질화막은 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함하는 반도체장치 제조 방법.The first tungsten nitride film includes a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). 제16항에 있어서,The method of claim 16, 상기 제2텅스텐질화막은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함하는 반도체장치 제조 방법.The second tungsten nitride film includes a tungsten-doped tungsten nitride film (W-rich WN x , 0 <x <1). 제16항에 있어서,The method of claim 16, 상기 제1 및 제2텅스텐질화막을 형성하는 단계는,Forming the first and second tungsten nitride film, 불소를 함유하지 않는 유기텅스텐혼합물을 이용하여 형성하는 반도체장치 제조 방법.A semiconductor device manufacturing method formed by using an organic tungsten mixture containing no fluorine. 제16항에 있어서,The method of claim 16, 상기 벌크 텅스텐막을 형성하는 단계는,Forming the bulk tungsten film, 수소(H2) 환원법을 이용하여 진행하는 반도체장치 제조 방법.A method of manufacturing a semiconductor device, which proceeds by using a hydrogen (H 2 ) reduction method. 제16항에 있어서,The method of claim 16, 상기 다마신패턴을 형성하는 단계 이후에,After the step of forming the damascene pattern, 절연막을 형성하는 단계를 더 포함하는 반도체장치 제조 방법.A semiconductor device manufacturing method further comprising the step of forming an insulating film. 머지된 스토리지노드콘택을 형성하는 단계;Forming a merged storage node contact; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키는 다마신패턴을 형성하는 단계;Forming a damascene pattern for separating the merged storage node contacts into individual storage node contacts; 상기 다마신패턴을 포함한 전면에 텅스텐질화막을 형성하는 단계;Forming a tungsten nitride film on the entire surface including the damascene pattern; 상기 텅스텐질화막을 표면처리하여 제1텅스텐질화막과 상기 제1텅스텐질화막보다 질소농도가 낮은 제2텅스텐질화막을 형성하는 단계;Surface-treating the tungsten nitride film to form a first tungsten nitride film and a second tungsten nitride film having a lower nitrogen concentration than the first tungsten nitride film; 상기 제2텅스텐질화막 상에 상기 다마신패턴을 매립하는 벌크 텅스텐막을 형성하는 단계;Forming a bulk tungsten film to fill the damascene pattern on the second tungsten nitride film; 상기 벌크 텅스텐막을 리세스시켜 다마신 비트라인을 형성하는 단계; 및Recessing the bulk tungsten film to form a damascene bit line; And 상기 다마신 비트라인 상부를 캡핑하는 캡핑막을 형성하는 단계Forming a capping layer capping an upper portion of the damascene bit line; 를 포함하는 반도체장치 제조 방법.A semiconductor device manufacturing method comprising a. 제22항에 있어서,The method of claim 22, 상기 표면처리는,The surface treatment is, 표면열처리를 포함하는 반도체장치 제조 방법.A semiconductor device manufacturing method comprising surface heat treatment. 제23항에 있어서,24. The method of claim 23, 상기 표면열처리는 급속열처리(RTP) 장비에서 진행하거나 또는 상기 벌크 텅스텐막이 증착되는 챔버에서 진행하는 반도체장치 제조 방법.The surface heat treatment proceeds in a rapid thermal treatment (RTP) equipment or in a chamber in which the bulk tungsten film is deposited. 제22항에 있어서,The method of claim 22, 상기 텅스텐질화막과 제1텅스텐질화막은 질소부화 텅스텐질화막(N-rich WNx, 1<x≤2.5)을 포함하는 반도체장치 제조 방법.And the tungsten nitride film and the first tungsten nitride film include a nitrogen-enriched tungsten nitride film (N-rich WN x , 1 < x ≦ 2.5). 제22항에 있어서,The method of claim 22, 상기 제2텅스텐질화막은 텅스텐부화 텅스텐질화막(W-rich WNx, 0<x<1)을 포함하는 반도체장치 제조 방법.The second tungsten nitride film includes a tungsten-doped tungsten nitride film (W-rich WN x , 0 <x <1). 제22항에 있어서,The method of claim 22, 상기 텅스텐질화막을 형성하는 단계는,Forming the tungsten nitride film, 불소를 함유하지 않는 유기텅스텐혼합물을 이용하여 형성하는 반도체장치 제조 방법.A semiconductor device manufacturing method formed by using an organic tungsten mixture containing no fluorine. 제22항에 있어서,The method of claim 22, 상기 벌크 텅스텐막을 형성하는 단계는,Forming the bulk tungsten film, 수소(H2) 환원법을 이용하여 진행하는 반도체장치 제조 방법.A method of manufacturing a semiconductor device, which proceeds by using a hydrogen (H 2 ) reduction method. 제22항에 있어서,The method of claim 22, 상기 다마신패턴을 형성하는 단계 이후에,After the step of forming the damascene pattern, 절연막을 형성하는 단계를 더 포함하는 반도체장치 제조 방법.A semiconductor device manufacturing method further comprising the step of forming an insulating film. 제29항에 있어서,30. The method of claim 29, 상기 머지된 스토리지노드콘택을 형성하는 단계 이전에 비트라인콘택을 형성하는 단계를 더 포함하고, 상기 절연막을 형성하는 단계는 상기 비트라인콘택의 표면을 노출시키는 단계를 포함하는 반도체장치 제조 방법.And forming a bit line contact before forming the merged storage node contact, wherein forming the insulating film comprises exposing a surface of the bit line contact.
KR1020090134852A 2009-12-30 2009-12-30 Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same KR20110078115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134852A KR20110078115A (en) 2009-12-30 2009-12-30 Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134852A KR20110078115A (en) 2009-12-30 2009-12-30 Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR20110078115A true KR20110078115A (en) 2011-07-07

Family

ID=44917616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134852A KR20110078115A (en) 2009-12-30 2009-12-30 Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR20110078115A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011119293A2 (en) * 2010-03-24 2011-09-29 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8900947B2 (en) 2012-01-31 2014-12-02 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
EP4246592A1 (en) * 2022-03-14 2023-09-20 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011119293A2 (en) * 2010-03-24 2011-09-29 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
WO2011119293A3 (en) * 2010-03-24 2011-12-22 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8900947B2 (en) 2012-01-31 2014-12-02 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
EP4246592A1 (en) * 2022-03-14 2023-09-20 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR101275025B1 (en) Wiring structure for a semiconductor device and method of forming the same
KR100876976B1 (en) Wiring of semiconductor device and method for manufacturing the same
KR101129919B1 (en) Semiconductor device and method for forming the same
US20150294975A1 (en) Semiconductor device and method of manufacturing the same
US7816257B2 (en) Methods of fabricating semiconductor devices including contact plugs having laterally extending portions
US20040161919A1 (en) Methods of forming integrated circuit devices including insulation layers
KR20010076387A (en) A method of manufacturing a semiconductor integrated circuit device and a semiconductor integrated circuit device
KR20010016923A (en) Method for forming contact structure of semiconductor device
KR20140028944A (en) Semiconductor device and method for fabricating the same
US7524751B2 (en) Method for forming contact hole in semiconductor device
US8994084B2 (en) Dynamic random access memory and method for fabricating the same
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
KR20110078115A (en) Method for manufacturing damascene bitline and method for manufacturing semiconductor device using the same
US20040137743A1 (en) Semiconductor device including bit line formed using damascene technique and method of fabricating the same
KR101046727B1 (en) Method of manufacturing buried gate of semiconductor device
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US7306993B2 (en) Method for fabricating semiconductor device with recessed channel
KR20120045484A (en) Method for manufacturing buried gate in semiconductor device
KR100600288B1 (en) Method of forming a semiconductor device
US20240306386A1 (en) Three-dimensional memory device containing composite word lines including a respective fluorine-free capping sublayer and methods of forming the same
KR20040051189A (en) Semiconductor device having ruthenium bitline and method for fabrication of the same
KR100702123B1 (en) Method for manufacturing a recessed gate structure in semiconductor device using damascene process
KR100593125B1 (en) Method of forming a contact plug in a semiconductor device
KR100832018B1 (en) Semiconductor device and method for manufacturing the same
KR20070060352A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid