KR101046720B1 - 분자 전자 소자 및 그 제조 방법 - Google Patents

분자 전자 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101046720B1
KR101046720B1 KR1020080063154A KR20080063154A KR101046720B1 KR 101046720 B1 KR101046720 B1 KR 101046720B1 KR 1020080063154 A KR1020080063154 A KR 1020080063154A KR 20080063154 A KR20080063154 A KR 20080063154A KR 101046720 B1 KR101046720 B1 KR 101046720B1
Authority
KR
South Korea
Prior art keywords
electrode
electronic device
molecular electronic
self
molecules
Prior art date
Application number
KR1020080063154A
Other languages
English (en)
Other versions
KR20100003055A (ko
Inventor
박대식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080063154A priority Critical patent/KR101046720B1/ko
Priority to US12/341,812 priority patent/US8035137B2/en
Publication of KR20100003055A publication Critical patent/KR20100003055A/ko
Application granted granted Critical
Publication of KR101046720B1 publication Critical patent/KR101046720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/02—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof using combined reduction-oxidation reactions, e.g. redox arrangement or solion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/22—Devices using combined reduction and oxidation, e.g. redox arrangement or solion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 분자 전자 소자 및 그 제조 방법에 관한 것으로, 본 발명의 분자 전자 소자는, 자신의 표면에 복수개의 분자가 자기조립된 제1 전극을 포함하되, 상기 제1 전극의 상기 표면은 요철을 갖고, 상술한 본 발명에 의한 분자 전자 소자 및 그 제조 방법은, 하부 전극의 표면에 요철(凹凸)을 형성하여 하부 전극의 표면적을 증가시킴으로써, 하부 전극 상에 더 많은 분자들이 자기조립되게 하여 소자의 특성 예컨대, 정전 용량을 향상시킬 수 있다.
분자 전자 소자, 하부 전극, 요철, 정전 용량

Description

분자 전자 소자 및 그 제조 방법{MOLECULAR ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 분자 전자 소자(molecular electric device) 및 그 제조 방법에 관한 것으로, 특히 분자의 산화-환원(redox) 특성을 이용하여 데이터를 저장하는 분자 전자 소자 및 그 제조 방법에 관한 것이다.
현재 메모리 소자로 상용화된 디램(DRAM)은 하나의 캐패시터와 하나의 트랜지스터로 구성되는 단위 셀을 포함하는 소자로서, 게이트에 인가된 전압에 따라 게이트 하부의 채널 폭을 조절하여 소스와 드레인 단자간의 채널을 형성하고 소스 단자에 접속된 커패시터에 전자를 충전 또는 방전시킨 후 그 상태를 판독하여 0과 1의 데이터를 구분하는 소자이다.
그런데, 최근 메모리 소자가 고집적화되면서, 이러한 디램 소자에 있어서 캐패시터의 용량을 확보하는 것이 어려워지고 있고 그에 따라 캐패시터의 구조 형성에도 문제가 발생하고 있다.
이러한 문제를 해결하기 위한 방안 중 하나로 상하부 전극 사이에 유전체가 개재된 종래의 캐패시터를 이용하는 대신, 분자 전자 소자를 캐패시터로 이용하는 방안이 제안되었다.
분자 전자 소자는, 상하부 전극과, 하부 전극 상에 위치하고 분자들(molecules)이 자기조립된(self-assembled) 박막과, 상하부 전극 사이에 위치하는 전해질(electrolyte)로 구성된다. 이와 같은 분자 전자 소자에서 전하(charge)의 저장은 각각의 분자의 산화-환원 반응을 이용하여 수행된다. 하나의 분자 내에는 다양한 산화-환원 준위가 존재하기 때문에, 산화-환원 준위가 많을수록 더 많은 전하가 저장될 수 있다. 따라서, 분자 전자 소자를 이용하면 종래의 캐패시터에 비하여 정전 용량이 크게 증가될 수 있다. 또한, 이와 같은 정전 용량의 증가는 소자의 면적 및 구조에 대한 제약을 감소시키므로, 종래의 캐패시터를 이용하는 경우에 비하여 소자 형성 공정이 용이해지는 장점이 있다.
나아가, 분자 전자 소자를 캐패시터로 이용하는 경우 그 정전 용량을 더욱 증가시킬 수 있는 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하부 전극의 표면에 요철(凹凸)을 형성하여 하부 전극의 표면적을 증가시킴으로써, 하부 전극 상에 더 많은 분자들이 자기조립되게 하여 소자의 특성 예컨대, 정전 용량을 향상시킬 수 있는 분자 전자 소자 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 분자 전자 소자는, 자신의 표면에 복수개의 분자가 자기조립된 제1 전극을 포함하되, 상기 제1 전극의 상기 표면은 요철을 갖는다.
또한, 상기 과제를 해결하기 위한 본 발명의 분자 전자 소자의 제조 방법은,기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극의 표면에 요철을 형성하는 단계; 및 분자 자기조립법에 의하여 상기 제1 전극의 표면에 복수개의 분자를 자기조립시키는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 메모리 소자는, 트랜지스터; 및 상기 트랜지스터의 소스/드레인 영역에 접속되는 캐패시터를 포함하고, 상기 캐패시터는, 자신의 표면에 요철을 갖고 복수개의 분자가 자기조립된 제1 전극, 상기 제1 전극 상의 전해질층, 및 상기 전해질층 상의 제2 전극을 포함하고, 상기 분자는, 자기조립되는 하부막의 표면과 결합하는 정착기 및 상기 전해질층과 반응하여 산화 또는 환원되는 산화-환원 활성기로 구성된다.
상술한 본 발명에 의한 분자 전자 소자 및 그 제조 방법은, 하부 전극의 표면에 요철(凹凸)을 형성하여 하부 전극의 표면적을 증가시킴으로써, 하부 전극 상에 더 많은 분자들이 자기조립되게 하여 소자의 특성 예컨대, 정전 용량을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 일실시예에 따른 분자 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
우선, 분자 전자 소자의 구조를 살펴보기로 한다.
도1에 도시된 바와 같이, 분자 전자 소자는, 복수개의 분자(12)가 자기조립된 하부 전극(11)과, 이 하부 전극(11) 상의 전해질층(13)과, 전해질층(13) 상의 상부 전극(14)을 포함한다.
여기서, 하부 전극(11) 및 상부 전극(14)은 금(Au) 또는 은(Ag)으로 이루어질 수 있다.
상기 하부 전극(11) 상에 자기조립된 분자(12)는 각각, 하부 전극(11) 상에 자기조립될 수 있는 기능을 하는 정착기(tether)(12a)와 산화-환원 활성기(redox active unit)(12b)로 이루어진다. 정착기(12a)는 하부 전극(11)을 이루는 물질과 결합할 수 있는 부분을 포함한다. 예를 들어, 하부 전극(11)이 금 또는 은으로 이루어지는 경우, 자신의 말단에 티올(thiol)이 있는 정착기(12a)를 사용하는 것이 바람직하다. 또는, 하부 전극(11) 상에 산화물 계열의 박막(미도시됨)이 더 증착된 경우에는, 산화물 계열의 박막과 O-H 결합을 할 수 있도록 자신의 말단에 실란(silane) 계열이 있는 정착기(12a)를 사용할 수도 있다. 산화-환원 활성기(12b)는 전해질층(13)과 화학 반응을 하여 전자를 잃거나 얻는 부분으로서, 포르피린(porphyrin) 계열 또는 페로센(ferrocene) 계열의 분자를 이용하여 형성된다.
여기서, 하부 전극(11) 상에 자기조립되는 분자(12)의 양은 하부 전극(11)의 표면적에 따라 결정된다.
한편, 최근의 소자의 고집적화 경향으로 볼 때, 이와 같은 분자 전자 소자에 있어서 같은 면적에 더 많은 분자가 집적될 것이 요구될 수 있다. 예를 들어, 이와 같은 분자 전자 소자가 DRAM 소자의 캐패시터를 대신하여 사용되는 경우와 같이 메모리 소자를 구성하는 경우에는, 하부 전극 상에 더 많은 분자가 집적될수록 캐패시터의 정전 용량이 증가될 수 있다. 이하, 도2를 참조하여, 하부 전극 상에 자기조립되는 분자의 양을 증가시킬 수 있도록 하부 전극의 표면적을 증가시키는 방법을 설명하기로 한다.
도2는 본 발명의 일실시예에 따른 분자 전자 소자에 있어서, 하부 전극 형상 을 나타내는 도면이다.
도2의 (a) 및 (b)에 도시된 바와 같이, 본 발명의 일실시예에 따른 분자 전자 소자의 하부 전극(11)은 표면에 요철 즉, 볼록부(11a)와 오목부(11b)를 갖는다. 이 볼록부(11a) 및 오목부(11b)는 복수개 형성되는 것이 바람직하다. 이때, (a)에 도시된 바와 같이, 볼록부(11a)는 각각 섬(island) 형태로 고립되어 오목부(11b)에 의하여 둘러싸이는 형상을 가질 수 있다. 또는, (b)에 도시된 바와 같이, 볼록부(11a) 및 오목부(11b)는 각각 라인 형상을 갖고, 교대로 배치될 수도 있다. 그러나, 본 도면에 한정되는 것은 아니며, 볼록부 및 오목부의 개수와 위치, 그 형상 등에는 제한이 없다.
이와 같이 하부 전극의 표면에 요철이 있는 경우, 하부 전극의 표면적이 증가하므로 하부 전극 상에 자기조립되는 분자의 양이 증가할 수 있다.
다음으로, 분자 전자 소자의 제조 방법을 설명하면 다음과 같다.
도1에 도시된 바와 같이, 우선, 기판(미도시됨) 상에 하부 전극(11)을 형성한다. 하부 전극(11)의 형성은 하부 전극용 도전막(예를 들어, 금 또는 은)의 증착 및 패터닝에 의하여 수행될 수 있다.
이어서, 하부 전극(11)의 표면에 요철 즉, 볼록부(11a)와 오목부(11b)를 형성한다(도2 참조). 이때, 하부 전극(11) 표면의 요철은 패터닝(patterning) 공정에 의하여 형성될 수 있다.
이어서, 표면에 요철을 갖는 하부 전극(11) 상에 분자 자기조립법을 이용하 여 복수개의 분자(12)가 자기조립된 막을 형성한다. 좀더 상세하게는, 상기 분자(12)가 용해된 용매 내에 하부 전극(11)이 형성된 기판 구조물을 침지시키면, 하부 전극(11) 표면에 복수개의 분자(12)가 자기조립될 수 있다. 전술한 바와 같이, 하부 전극(11)이 은 또는 금으로 이루어지는 경우, 티올이 있는 정착기(12a)를 갖는 분자(12)를 이용하여 하부 전극(11) 상에 직접 분자(12)를 자기조립시킬 수 있다. 또는, 하부 전극(11)의 물질과 관계없이 하부 전극(11) 상에 하부의 프로파일을 따라 산화물 계열의 박막을 증착한 후, 실란(silane) 계열이 있는 정착기(12a)를 갖는 분자(12)를 이용하여 산화물 계열의 박막 상에 분자(12)를 자기조립시킬 수도 있다.
이어서, 복수개의 분자(12)가 자기조립된 하부 전극(11) 상에 전해질을 주입하여 전해질층(13)을 형성한다. 이때, 분자 전자 소자는 일반적으로 고체-상(solid state)의 구조(architecture) 내에 구비되는 것이므로, 전해질층(13)은 고체 또는 겔(gel) 상태인 것이 바람직하다.
이어서, 전해질층(13) 상에 상부 전극용 도전막(예를 들어, 금 또는 은)의 증착 및 패터닝에 의한 상부 전극(14)을 형성한다.
이와 같은 본 발명의 일실시예에 따른 분자 전자 소자의 동작을 간단히 살펴보면 다음과 같다.
하부 전극(11)과 상부 전극(14) 사이에 소정 전압이 인가되면, 분자(12)의 산화-환원 활성기(12b)는 전해질층(13)과 화학 반응을 하게 되고, 이때, 인가되는 전압의 변화에 따라 산화-환원 활성기(12b)에 포함된 금속 원자가 전자를 잃거나 얻어 산화 또는 환원된다.
전술한 바와 같이, 분자 전자 소자가 DRAM 소자의 캐패시터를 대신하여 사용되는 경우와 같이 메모리 소자를 구성하는 경우에는, 산화-환원 활성기(12b)에 포함되는 금속 원자의 산화시 분자 전자 소자 내부에 전하가 저장되는 결과가 되고, 반대로 산화-환원 활성기(12b)에 포함되는 금속 원자의 환원시 분자 전자 소자 내부에 전하가 방출되는 결과가 된다. 즉, 전하의 저장과 방출에 의하여 데이터(예를 들어, 비트 데이터 '0' 또는 '1')가 저장될 수 있다. 이와 같이 분자 전자 소자가 캐패시터로 이용되는 경우에는, 하부 전극(11)에 자기조립되는 분자(12)의 양이 많을수록 정전 용량이 증가될 수 있다.
그러나, 분자 전자 소자는 메모리 소자를 구성하는 것에 한정되지는 않는다. 예를 들어, 분자 전자 소자는 온(on) 상태 및 오프(off) 상태 사이에서 상호 스위칭(switching) 가능한 스위치 소자를 구성할 수도 있다. 본 발명은 자기조립되는 분자의 양을 증가시키기 위하여 모든 종류의 분자 전자 소자에 적용될 수 있다.
도3은 본 발명의 일실시예에 따른 분자 전자 소자를 구비한 메모리 소자와 종래의 디램 소자를 비교하기 위한 단면도이다.
도3의 (a)에 도시된 바와 같이, 종래의 디램 소자는 하나의 트랜지스터와 하나의 캐패시터로 구성되는 단위 셀을 포함한다. 좀더 상세하게는, 반도체 기판(30) 내에 서로 이격되어 형성되는 소스/드레인 영역(31a, 31b) 및 소스/드레인 영 역(31a, 31b) 사이의 반도체 기판(30) 상에 형성되는 게이트 패턴(32)으로 구성되는 트랜지스터와, 이 트랜지스터의 소스/드레인 영역(31a, 31b) 중 어느 하나에 콘택(33)을 통하여 접속되는 캐패시터(300)가 형성된다. 이때, 캐패시터(300)는 하부 전극(34), 유전체막(35) 및 상부 전극(36)이 적층된 구조를 가지며, 본 도면에 도시된 바와 같이, 정전 용량 확보를 위하여 캐패시터(300)의 높이가 매우 높고, 하부 전극(34)이 실린더형(cylinder type)으로 형성되어 있음을 알 수 있다.
반면, 도3의 (b)에 도시된 바와 같이, 본 발명의 일실시예에 따른 메모리 소자는, 캐패시터(300)가 전술한 분자 전자 소자(도1 참조)로 대체된 것을 제외하고는 (a)의 디램 소자와 동일한 구조를 갖는다. 즉, 반도체 기판(30) 내에 서로 이격되어 형성되는 소스/드레인 영역(31a, 31b) 및 소스/드레인 영역(31a, 31b) 사이의 반도체 기판(30) 상에 형성되는 게이트 패턴(32)으로 구성되는 트랜지스터와, 이 트랜지스터의 소스/드레인 영역(31a, 31b) 중 어느 하나에 콘택(33)을 통하여 접속되는 분자 전자 소자(310)가 형성된다. 이때, 분자 전자 소자(310)는 복수개의 분자(38)가 자기조립된 하부 전극(37), 전해질층(39) 및 상부 전극(40)이 적층된 구조를 갖는다. 여기서, 하부 전극(37)은 표면에 요철 즉, 볼록부와 오목부를 갖는다. 정전 용량은 하부 전극(37)에 자기조립되는 분자(38)의 양에 의하여 결정되므로, 본 도면에 도시된 바와 같이, 캐패시터로 이용되는 분자 전자 소자(310)의 높이가 높거나 그 구조가 실린더형으로 형성될 필요가 없어 공정이 용이하여 진다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 본 발명의 일실시예에 따른 분자 전자 소자 및 그 제조 방법을 설명하기 위한 도면.
도2는 본 발명의 일실시예에 따른 분자 전자 소자에 있어서, 하부 전극 형상을 나타내는 도면.
도3은 본 발명의 일실시예에 따른 분자 전자 소자를 구비한 메모리 소자와 종래의 디램 소자를 비교하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 하부 전극 12 : 분자
13 : 전해질층 14 : 상부 전극

Claims (16)

  1. 삭제
  2. 삭제
  3. 자신의 표면에 복수개의 분자가 자기조립된 제1 전극;
    상기 제1 전극 상의 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 개재되는 전해질층
    을 포함하고,
    상기 제1 전극의 상기 표면은 요철을 갖고,
    상기 분자는, 상기 제1 전극의 상기 표면과 결합하는 정착기, 및 상기 전해질층과 반응하여 산화 또는 환원되는 산화-환원 활성기로 구성되는
    분자 전자 소자.
  4. 제3항에 있어서,
    상기 제1 전극은, 금 또는 은으로 이루어지고,
    상기 정착기는, 티올이 있는
    분자 전자 소자.
  5. 제3항에 있어서,
    상기 제1 전극 상에 하부 프로파일을 따라 형성되는 산화물 계열의 박막
    을 더 포함하고,
    상기 산화물 계열의 박막 표면에 상기 복수개의 분자가 자기조립되고,
    상기 분자는, 상기 산화물 계열의 박막 표면과 결합하는 정착기, 및 상기 전해질층과 반응하여 산화 또는 환원되는 산화-환원 활성기로 구성되는
    분자 전자 소자.
  6. 제5항에 있어서,
    상기 정착기는, 실란 계열이 있는
    분자 전자 소자.
  7. 제3항 또는 제5항에 있어서,
    상기 산화-환원 활성기는, 포르피린 계열 또는 페로센 계열의 분자를 이용하여 형성되는
    분자 전자 소자.
  8. 제3항 또는 제5항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 따라 상기 산화-환원 활성기의 산화 또는 환원에 의하여 전하가 저장 또는 방출되는
    분자 전자 소자.
  9. 제8항에 있어서,
    상기 전하의 저장 또는 방출에 의하여 데이터 저장이 수행됨으로써 메모리 소자를 구성하는
    분자 전자 소자.
  10. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극의 표면에 요철을 형성하는 단계;
    분자 자기조립법에 의하여 상기 제1 전극의 표면에 복수개의 분자를 자기조립시키는 단계;
    상기 제1 전극 상에 전해질층을 형성하는 단계; 및
    상기 전해질층 상에 제2 전극을 형성하는 단계
    를 포함하는 분자 전자 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 전극 표면에 요철을 형성하는 단계는,
    상기 제1 전극의 표면에 대한 패터닝 공정에 의하여 수행되는
    분자 전자 소자의 제조 방법.
  12. 제10항에 있어서,
    상기 제1 전극의 표면에 요철을 형성하는 단계 후에,
    상기 제1 전극 상에 하부 프로파일을 따라 산화물 계열의 박막을 형성하는 단계
    를 더 포함하고, 상기 복수개의 분자는 상기 산화물 계열의 박막 표면에 자기조립되는
    분자 전자 소자의 제조 방법.
  13. 삭제
  14. 트랜지스터; 및
    상기 트랜지스터의 소스/드레인 영역에 접속되는 캐패시터
    를 포함하고,
    상기 캐패시터는, 자신의 표면에 요철을 갖고 복수개의 분자가 자기조립된 제1 전극, 상기 제1 전극 상의 전해질층, 및 상기 전해질층 상의 제2 전극을 포함하고,
    상기 분자는, 자기조립되는 하부막의 표면과 결합하는 정착기 및 상기 전해질층과 반응하여 산화 또는 환원되는 산화-환원 활성기로 구성되는
    메모리 소자.
  15. 제14항에 있어서,
    상기 캐패시터는, 상기 제1 전극 상에 하부 프로파일을 따라 형성되는 산화물 계열의 박막을 더 포함하고,
    상기 복수개의 분자는 상기 산화물 계열의 박막 표면에 자기조립되는
    메모리 소자.
  16. 제14항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 따라 상기 산화-환원 활성기의 산화 또는 환원에 의하여 전하가 저장 또는 방출됨으로써 데이터 저장이 수행되는
    메모리 소자.
KR1020080063154A 2008-06-30 2008-06-30 분자 전자 소자 및 그 제조 방법 KR101046720B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080063154A KR101046720B1 (ko) 2008-06-30 2008-06-30 분자 전자 소자 및 그 제조 방법
US12/341,812 US8035137B2 (en) 2008-06-30 2008-12-22 Molecular electronic device having a patterned electrode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080063154A KR101046720B1 (ko) 2008-06-30 2008-06-30 분자 전자 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100003055A KR20100003055A (ko) 2010-01-07
KR101046720B1 true KR101046720B1 (ko) 2011-07-05

Family

ID=40562587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080063154A KR101046720B1 (ko) 2008-06-30 2008-06-30 분자 전자 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8035137B2 (ko)
KR (1) KR101046720B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011108885A1 (de) 2011-07-28 2013-01-31 Forschungszentrum Jülich GmbH Elektrodenanordnung und Verfahren zum Betreiben der Elektrodenanordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060129884A (ko) * 2005-06-13 2006-12-18 주식회사 하이닉스반도체 반도체 소자의 스토리지 캐패시터 형성 방법
KR20080032119A (ko) * 2005-07-27 2008-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 전기 소자를 제조하는 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087148B1 (en) * 1998-06-23 2006-08-08 Clinical Micro Sensors, Inc. Binding acceleration techniques for the detection of analytes
AU6114501A (en) * 2000-05-03 2001-11-12 Jen Gau Jr Biological identification system with integrated sensor chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060129884A (ko) * 2005-06-13 2006-12-18 주식회사 하이닉스반도체 반도체 소자의 스토리지 캐패시터 형성 방법
KR20080032119A (ko) * 2005-07-27 2008-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 전기 소자를 제조하는 방법

Also Published As

Publication number Publication date
KR20100003055A (ko) 2010-01-07
US20090101955A1 (en) 2009-04-23
US8035137B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
JP4995422B2 (ja) スタックされた有機メモリデバイス及びその製造方法
JP3759859B2 (ja) 半導体装置およびその製造方法
KR101328420B1 (ko) 나노-필라들을 구비한 반도체 장치 및 이를 위한 방법
US20040159835A1 (en) Memory device
US20060011972A1 (en) Non-volatile memory cell, memory cell arrangement and method for production of a non-volatile memory cell
JP2010157769A (ja) 有機メモリデバイスを処理する方法
JP2006526898A (ja) 平面ポリマーメモリデバイス
US5828129A (en) Semiconductor memory device including a capacitor having a top portion which is a diffusion barrier
KR101145318B1 (ko) 반도체 장치 및 그 제조방법
KR20030060846A (ko) 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터
JP2009135216A (ja) 半導体装置
KR101046720B1 (ko) 분자 전자 소자 및 그 제조 방법
JP2007515776A (ja) 半導体構成用の構造およびその製造方法
US20070285959A1 (en) Memory element and semiconductor device
KR20000048578A (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
WO2004077438A3 (en) Process of forming a ferroelectric memory integrated circuit
KR100326494B1 (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
JP5657492B2 (ja) 分子メモリ装置の製造方法
US7038262B2 (en) Integrated circuit devices including an intaglio pattern
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
KR100679775B1 (ko) 메모리 셀 및 그 프로그래밍 방법
US7232750B1 (en) Methods involving spin-on polymers that reversibly bind charge carriers
KR100313084B1 (ko) 반도체장치의 제조방법
KR19980065732A (ko) 커패시터의 제조 방법
EP1814173B1 (en) Electronic device containing semiconductor polymers and corresponding manufacturing process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee