KR101046533B1 - 가변 캐패시터 - Google Patents

가변 캐패시터 Download PDF

Info

Publication number
KR101046533B1
KR101046533B1 KR1020100107523A KR20100107523A KR101046533B1 KR 101046533 B1 KR101046533 B1 KR 101046533B1 KR 1020100107523 A KR1020100107523 A KR 1020100107523A KR 20100107523 A KR20100107523 A KR 20100107523A KR 101046533 B1 KR101046533 B1 KR 101046533B1
Authority
KR
South Korea
Prior art keywords
electrode
variable capacitor
capacitor
movable
dielectric
Prior art date
Application number
KR1020100107523A
Other languages
English (en)
Other versions
KR20100129254A (ko
Inventor
다께아끼 시마노우찌
마사히꼬 이마이
유 요네자와
시아오유 미
사또시 우에다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100129254A publication Critical patent/KR20100129254A/ko
Application granted granted Critical
Publication of KR101046533B1 publication Critical patent/KR101046533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H01G5/013—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/04—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of effective area of electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직한 가변 캐패시터를 제공한다. 본 발명의 가변 캐패시터 X1은, 예를 들면, 대향면(12a)을 갖는 고정 전극(12)과, 대향면(12a)에 대향하는 대향면(13a)을 갖고 또한 고정 전극(12) 측으로 돌출하도록 만곡하고 있는 부위를 갖는 가동 전극(13)과, 대향면(12a)에 형성된 유전체 패턴(14)을 구비한다.

Description

가변 캐패시터{VARIABLE CAPACITOR}
본 발명은, 정전 용량을 변화시키는 것이 가능한 가변 캐패시터에 관한 것이다.
휴대 전화 등 무선 통신 기기의 기술 분야에서는, 고기능을 실현하기 위해 탑재되는 부품의 증가 등에 수반하여, 고주파 회로 내지 RF 회로의 소형화에 대한 요구가 높아지고 있다. 이와 같은 요구에 응하기 위해, 회로를 구성하는 다양한 부품에 대해서, MEMS(micro-electromechanical systems) 기술의 이용에 의한 미소화가 진행되고 있다. 그와 같은 부품의 하나로서, 가변 캐패시터가 알려져 있다. 가변 캐패시터는, 가변 주파수 발신기, 동조 증폭기, 임피던스 정합 회로 등에서 중요한 부품이다. MEMS 기술을 이용하여 얻어지는 가변 캐패시터에 대해서는, 예를 들면 하기의 특허 문헌1, 2에 기재되어 있다.
[특허 문헌1] 일본 특개 2004-6588호 공보
[특허 문헌2] 일본 특개 2004-127973호 공보
MEMS 기술을 이용하여 제작되는 가변 캐패시터는, 일반적으로, 서로 대향하는 고정 전극 및 가동 전극을 갖는다. 가동 전극은, 고정 전극에 대하여 진퇴동 가능하게 형성되어 있다. 이와 같은 가변 캐패시터에서는, 그 정전 용량을 변화시키기 위해, 고정 전극과 가동 전극 간에 인가되는 전압이 제어되어 그 전극 간에 생기는 정전 인력이 조정됨으로써, 가동 전극의 위치 내지 전극 간 갭이 조절된다.
또한, 이와 같은 가변 캐패시터에서는, 고정 전극에 대하여 진퇴동 가능한 가동 전극이 고정 전극에 대하여 직접적으로 접촉하는 것을 방지하기 위해, 고정 전극에서의 가동 전극측 표면에 예를 들면, 유전체막이 형성되는 경우가 있다(양 전극이 직접적으로 접촉하면, 전극 간이 단락하게 됨). 가변한 정전 용량의 제어에서 고정 전극 표면의 유전체막에 가동 전극이 의도적으로 접촉시켜지는 가변 캐패시터도 있다면, 정전 용량 제어 시에 있어서 고정 전극 표면의 유전체막에 가동 전극이 불의로 접촉할 수 있는 가변 캐패시터도 있다.
고정 전극 및 가동 전극 간에 전압이 인가된 상태에서, 가동 전극과 고정 전극 표면의 유전체막이 접촉하면, 그 가동 전극 및 유전체막 사이에서 전하가 이동하는 경우가 있다. 구체적으로는, 가동 전극이 플러스 전위로 되도록 고정 전극 및 가동 전극 간에 전압이 인가된 상태에서, 가동 전극과 고정 전극 표면의 유전체막이 접촉하면, 그 가동 전극 및 유전체막의 접촉 계면에서, 유전체막으로부터 가동 전극에 전자(음전하)가 이동하여, 유전체막에는 정공(양전하)이 생기는 경우가 있다. 고정 전극이 플러스 전위로 되도록 고정 전극 및 가동 전극 간에 전압이 인가된 상태에서, 가동 전극과 고정 전극 표면의 유전체막이 접촉하면, 그 가동 전극 및 유전체막의 접촉 계면에서, 가동 전극으로부터 유전체막에 전자(음전하)가 이동하는 경우가 있다. 그 때문에, 가동 전극과 고정 전극 표면의 유전체막과의 접촉이 반복되면, 이들 전하 이동에 기인하여, 그 유전체막이 유의로 대전하는 경향이 있다.
가동 전극 및 고정 전극 간에 인가되는 전압이 동일하더라도, 유전체막의 대전의 유무 및 정도에 따라서, 가변 캐패시터의 전극 간에 형성되는 정미의 전계의 크기가 변동하므로, 가동 전극에 대하여 그 초기 위치로부터 동작을 개시시키기 위해 전극 간에 인가할 필요가 있는 최소 구동 전압은 변동한다. 또한, 그 가변 캐패시터 내지 그 가동 전극의 구동에서의 정전 용량과 구동 전압(소정의 정전 용량 내지 전극 간 갭을 얻기 위해 전극 간에 가할 전압)의 관계도, 유전체막의 대전의 유무 및 정도에 따라서, 변동한다. 이와 같이, 유전체막의 대전의 유무 및 정도에 따라서, 구동 전압 특성은 변동한다. 고정 전극 표면의 유전체막 대신에, 혹은, 고정 전극 표면의 유전체막과 함께, 가동 전극에서의 고정 전극측 표면에 유전체막이 형성되어 있는 경우에도, 마찬가지로, 유전체막의 대전의 유무 및 정도에 따라서, 구동 전압 특성은 변동할 수 있다. 종래의 기술에서의, 전극 간 갭의 제어에 의해 정전 용량이 제어되는 타입의 가변 캐패시터에서는, 구동 전압 특성의 변동의 정도는 비교적 크다. 부가적으로, 가변 캐패시터의 정전 용량에 대해서는, 큰 가변율을 실현하는 것이 요구되는 경우가 많다.
본 발명은, 이상과 같은 사정 하에서 고려된 것으로서, 구동 전압 특성의 변동을 억제하는 데에 바람직하고 또한 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직한 가변 캐패시터를 제공하는 것을 목적으로 한다.
본 발명의 제1 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 캐패시터 전극 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체 패턴을 구비한다. 유전체 패턴은, 제1 또는 제2 대향면 상에서 패턴 형성된 것으로서, 예를 들면, 제1 또는 제2 대향면 상에서 서로 이격하는 복수의 유전체 아일런드로 이루어진다. 제1 또는 제2 대향면 상의 유전체 패턴의 윤곽의 전체 길이의, 그 유전체 패턴의 단위 면적당의 길이는, 제1 또는 제2 대향면 상 전체에 걸쳐 예를 들면 사각 형상의 유전체막이 임시로 형성된 경우에서의 그 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이보다도, 크다. 즉, 제1 또는 제2 대향면 상에서의 유전체 패턴의 윤곽의 전체 길이는 비교적 길다. 이와 같은 유전체 패턴은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이며, 단락 방지 기능을 발휘할 수 있는 패턴 형상(예를 들면, 유전체 패턴이 형성된 제1 또는 제2 대향면을 과도하게 넓게 노출시키지 않는 패턴 형상)을 갖는다.
본 가변 캐패시터의 가동 캐패시터 전극막은 전술한 바와 같이 만곡하고 있기 때문에, 캐패시터 전극과 가동 캐패시터 전극막 간에 전압이 인가되어 있지 않고 양 전극이 초기 위치에 있는 상태(제1 상태)에서는, 캐패시터 전극의 제1 대향면과 가동 캐패시터 전극막의 제2 대향면 간의 거리는, 그 대향면 사이 전체에 걸쳐 균일하지는 않다. 이와 같은 초기 상태에서, 캐패시터 전극 내지 제1 대향면과, 가동 캐패시터 전극막 내지 제2 대향면 사이의 갭은, 최대의 체적을 갖는다.
본 가변 캐패시터에서, 전극 간에 소정 이상의 전압을 인가하면, 전극 간에 발생하는 정전 인력의 작용에 의해, 캐패시터 전극의 제1 대향면과 가동 캐패시터 전극막의 제2 대향면을, 제1 또는 제2 대향면 상의 유전체 패턴을 개재하여 가장 접근한 상태(제2 상태)에 이르게 할 수 있다. 이 때, 캐패시터 전극과 가동 캐패시터 전극막이 직접적으로 접촉하는 것을 유전체 패턴이 저지한다. 이 상태에서, 캐패시터 전극 내지 제1 대향면과, 가동 캐패시터 전극막 내지 제2 대향면 사이의 갭은, 최소의 체적을 갖는다.
본 가변 캐패시터가 전술한 제1 상태로부터 제2 상태에 이르기까지, 본 가변 캐패시터의 전극 간에 인가하는 전압을 점차로 증대하면, 만곡 구조를 갖는 가동 캐패시터 전극막은 캐패시터 전극에 인입되고, 캐패시터 전극과 가동 캐패시터 전극막은, 유전체 패턴을 개재하여 부분적으로 당접하고(즉, 캐패시터 전극의 일부와 가동 캐패시터 전극막의 일부는, 유전체 패턴을 개재하여 가장 접근한 상태에 이르고), 캐패시터 전극 및 가동 캐패시터 전극막에서, 그 부분적 당접 개소의 근방으로부터 순차적으로, 전극 간 거리가 최소인 상태에 이르고, 최종적으로는, 캐패시터 전극의 제1 대향면과 가동 캐패시터 전극막의 제2 대향면 사이의 전체에 걸쳐 전극 간 거리가 최소로 된다. 이와 같이, 본 가변 캐패시터에서는, 전극 간에 인가하는 구동 전압을 조절함으로써, 전극 사이의 갭 체적이 최대인 제1 상태와 갭 체적이 최소인 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 본 가변 캐패시터에 의하면, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있는 것이다.
부가적으로, 본 가변 캐패시터에서 제1 또는 제2 대향면 상에 형성되어 있는 유전체 패턴은, 대전하기 어려운 경향이 있다. 도체 표면에 형성된 유전체막을, 소정 조건 하에서 그 유전체막에 도체 부재 등을 접촉시킴으로써, 대전시킨 경우(즉, 외부로부터 유전체막에의 소위 전하 이동에 의해 그 유전체막을 대전시킨 경우), 도체 표면에서의 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이가 클수록, 그 대전의 정도가 완화되는 경향이 있는 것을, 본 발명자들은 발견하였다. 소위 전하 이동에 의해 유전체막이 대전한 경우, 전하(전자, 정공)는 유전체막의 노출면 근방에 편재하는 바, 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이가 클수록, 유전체막 노출면 근방으로부터, 그 노출면과 접하는 도체 표면으로, 전하가 빠져나가는 양이 많다고 생각된다. 이 점이, 대전 완화 경향의 이유로서 생각된다.
본 가변 캐패시터에서는, 전술한 바와 같이, 제1 또는 제2 대향면 상에서 소정의 패턴 형상을 갖는 유전체 패턴의 윤곽의 전체 길이는 비교적 길기(즉, 유전체 패턴의 윤곽의 전체 길이의, 그 유전체 패턴의 단위 면적당의 길이는, 비교적 크기) 때문에, 그 유전체 패턴으로부터 제1 또는 제2 대향면으로 전하는 빠져나가기 쉽다. 그 때문에, 본 가변 캐패시터에서는, 소위 전하 이동에 기인하는 유전체 패턴의 대전은 억제된다. 따라서, 본 가변 캐패시터에서는, 가동 캐패시터 전극막에 대하여 그 초기 위치로부터 동작을 개시시키기 위해 그 가동 캐패시터 전극막과 캐패시터 전극 간에 인가할 필요가 있는 최소 구동 전압이 변동하는 것은, 억제되고, 또한, 본 가변 캐패시터 내지 가동 캐패시터 전극막의 구동에서의 정전 용량과 구동 전압(소정의 정전 용량 내지 전극 간 갭 체적을 얻기 위해 전극 간에 가할 전압)의 관계가 변동하는 것도, 억제된다. 이와 같이, 본 가변 캐패시터에서는, 구동 전압 특성의 변동은 억제된다.
이상과 같이, 본 발명의 제1 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제2 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과, 캐패시터 전극에 대하여 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체 패턴을 구비한다. 이 유전체 패턴은, 제1 측면에 따른 가변 캐패시터의 유전체 패턴과 마찬가지로, 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것으로서 단락 방지 기능을 발휘할 수 있는 패턴 형상을 갖고, 또한, 윤곽의 전체 길이가 비교적 길다.
본 가변 캐패시터에서, 캐패시터 전극과 가동 캐패시터 전극막 간에 전압이 인가되어 있지 않고 양 전극이 초기 위치에 있는 상태(제1 상태)에서는, 캐패시터 전극 내지 제1 대향면과, 가동 캐패시터 전극막 내지 제2 대향면 사이의 갭은, 최대의 체적을 갖는다.
본 가변 캐패시터에서, 전극 간에 소정 이상의 전압을 인가하면, 전극 간에 발생하는 정전 인력의 작용에 의해, 캐패시터 전극의 제1 대향면의 일부의 영역(예를 들면 대부분의 영역)과 가동 캐패시터 전극막의 제2 대향면의 일부의 영역(예를 들면 대부분의 영역)을, 제1 또는 제2 대향면 상의 유전체 패턴을 개재하여 가장 접근한 상태(제2 상태)에 이르게 할 수 있다(캐패시터 전극 내지 제1 대향면 및 가동 캐패시터 전극막 내지 제2 대응면에서 앵커부에 의해 서로 고정된 부분끼리는 접근하지 않음). 이 때, 캐패시터 전극과 가동 캐패시터 전극막이 직접적으로 접촉하는 것을 유전체 패턴이 저지한다. 이 상태에서, 캐패시터 전극 내지 제1 대향면과, 가동 캐패시터 전극막 내지 제2 대향면 사이의 갭은, 최소의 체적을 갖는다.
본 가변 캐패시터가 전술한 제1 상태로부터 제2 상태에 이르기까지, 본 가변 캐패시터의 전극 간에 인가하는 전압을 점차로 증대하면, 가동 캐패시터 전극막에서 앵커부에 의해 캐패시터 전극에 고정되어 있는 부분(고정 부분)을 제외하고, 가동 캐패시터 전극막은 캐패시터 전극에 인입되고(캐패시터 전극에 가동 캐패시터 전극막이 인입되는 양 내지 거리는, 가동 캐패시터 전극막의 전체에 걸쳐 균일하지는 않음), 캐패시터 전극과 가동 캐패시터 전극막은, 유전체 패턴을 개재하여 부분적으로 당접하고, 캐패시터 전극 및 가동 캐패시터 전극막에서, 그 부분적 당접 개소의 근방으로부터 순차적으로, 전극 간 거리가 최소인 상태에 이르고, 최종적으로는, 캐패시터 전극의 제1 대향면의 일부의 영역(예를 들면 대부분의 영역)과 가동 캐패시터 전극막의 제2 대향면의 일부의 영역(예를 들면 대부분의 영역) 사이의 전체에 걸쳐 전극 간 거리가 최소로 된다. 이와 같이, 본 가변 캐패시터에서는, 전극 사이의 갭 체적이 최대인 제1 상태와 갭 체적이 최소인 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 본 가변 캐패시터에 의하면, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있는 것이다.
또한, 본 가변 캐패시터에서는, 전술한 바와 같이, 제1 또는 제2 대향면 상에서 소정의 패턴 형상을 갖는 유전체 패턴의 윤곽의 전체 길이는 비교적 길기(즉, 유전체 패턴의 윤곽의 전체 길이의, 그 유전체 패턴의 단위 면적당의 길이는, 비교적 크기) 때문에, 그 유전체 패턴으로부터 제1 또는 제2 대향면으로 전하는 빠져나가기 쉽다. 따라서, 본 가변 캐패시터에서는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
이상과 같이, 본 발명의 제2 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
부가적으로, 본 가변 캐패시터에서는, 캐패시터 전극과 가동 캐패시터 전극막 간이 앵커부에 의해 부분적으로 연결 내지 접속되어 있기 때문에, 비구동 시에서도 구동 시에서도, 온도 변화에 기인하는 각 전극(특히 가동 캐패시터 전극막)의 의도적이 아닌 형상 변화 내지 만곡이 억제되므로, 온도 변화에 기인하는 전극 사이의 갭 체적의 변동이 억제된다. 따라서, 본 가변 캐패시터는, 온도 변화에 기인하는 정전 용량 변동을 억제하는 데에 바람직하다. 이와 같은 기술적 이점에 대해서는, 하기의 제4, 제6, 및 제8 측면에 따른 가변 캐패시터에서도 마찬가지이다.
본 발명의 제1 및 제2 측면에 따른 가변 캐패시터에서는, 유전체 패턴의 형상 및/또는 조밀한 조정에 의해, C(정전 용량)-V(구동 전압) 특성을 조정할 수 있다. 유전체 패턴은 전술한 바와 같이 예를 들면 복수의 유전체 아일런드로 이루어지는 바, 그와 같은 유전체 패턴에서, 밀한 부분으로부터 조한 부분으로 변화되는 부위를 형성함으로써 예를 들면, C-V 특성을 조정할 수 있다.
본 발명의 제1 및 제2 측면에 따른 가변 캐패시터는, 바람직하게는, 유전체 패턴 상에 도체층을 구비한다. 혹은, 제1 및 제2 측면에 따른 가변 캐패시터는, 유전체 패턴이 형성되어 있지 않은 제1 대향면 또는 제2 대향면 상에 유전체 패턴을 구비하여도 된다. 상기 유전체 패턴은, 복수의 유전체 아일런드로 이루어지는 것이 바람직하다. 도체와 도체 간, 및, 유전체와 유전체 간에서는, 도체와 유전체 간보다도, 소위 전하 이동은 생기기 어려운 경향이 있다.
본 발명의 제3 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 캐패시터 전극 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 유전체막이 형성되어 있지 않은 제1 대향면 또는 제2 대향면 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 제1 또는 제2 대향면 상에서 패턴 형성된 것으로서, 예를 들면, 제1 또는 제2 대향면 상에서 서로 이격하는 복수의 도체 아일런드로 이루어진다. 이와 같은 도체 패턴에서의 유전체막측 표면의 면적은, 제1 또는 제2 대향면의 면적보다 작다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 캐패시터 전극의 제1 대향면과 가동 캐패시터 전극막의 제2 대향면 사이의 전체에 걸쳐 전극 간 거리가 최소로 되는 상태(제2 상태)에서, 제1 또는 제2 대향면 상의 도체 패턴이, 제2 또는 제1 대향면 상의 유전체막에 대하여 직접적으로 접촉한다. 도체 패턴에서의 유전체막측 표면의 면적이 제1 또는 제2 대향면의 면적보다 작다고 하는 전술한 구성은, 예를 들면 그와 같은 제2 상태에서, 유전체막에 대하여 도체 부재가 접촉하는 것에 기인하여 생길 수 있는 전하 이동을 억제하는 데에 이바지한다. 따라서, 본 가변 캐패시터에서는, 소위 전하 이동에 기인하는 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제3 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제4 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 캐패시터 전극에 대하여 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와, 유전체막이 형성되어 있지 않은 제1 대향면 또는 제2 대향면 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 제1 또는 제2 대향면 상에서 패턴 형성된 것이다. 이와 같은 도체 패턴에서의 유전체막측 표면의 면적은, 제1 또는 제2 대향면의 면적보다 작다.
본 가변 캐패시터는, 제2 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제2 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 캐패시터 전극의 제1 대향면의 일부의 영역(예를 들면 대부분의 영역)과 가동 캐패시터 전극막의 제2 대향면의 일부의 영역(예를 들면 대부분의 영역)이 제1 또는 제2 대향면 상의 유전체막 및 도체 패턴을 개재하여 가장 접근한 상태(제2 상태)에서, 제1 또는 제2 대향면 상의 도체 패턴이, 제2 또는 제1 대향면 상의 유전체막에 대하여 직접적으로 접촉한다. 따라서, 본 가변 캐패시터에서는, 제3 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제4 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제5 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 캐패시터 전극 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 유전체막 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 유전체막 상에서 패턴 형성된 것으로서, 예를 들면, 유전체막 상에서 서로 이격하는 복수의 도체 아일런드로 이루어진다. 이와 같은 도체 패턴이 유전체막 상에서 차지하는 면적은, 유전체막 자체의 면적보다 작다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 캐패시터 전극의 제1 대향면과 가동 캐패시터 전극막의 제2 대향면 사이의 전체에 걸쳐 전극 간 거리가 최소로 되는 상태(제2 상태)에서, 유전체막 상의 도체 패턴이, 캐패시터 전극(제1 대향면) 또는 가동 캐패시터 전극막(제2 대향면)에 대하여 직접적으로 접촉한다. 도체끼리가 접촉하는 경우, 소위 전하 이동은 생기기 어려운 경향이 있다. 부가적으로, 도체 패턴의 면적이 유전체막의 면적보다 작다고 하는 전술한 구성은, 예를 들면 그와 같은 제2 상태에서, 캐패시터 전극 또는 가동 캐패시터 전극막과 도체 패턴이 접촉하는 것에 기인하여 생길 수 있는 전하 이동을 억제하는 데에 이바지한다. 그 때문에, 본 가변 캐패시터에서는, 도체 패턴으로부터 유전체막에의 전하 이동량이 억제된다. 따라서, 본 가변 캐패시터에서는, 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제5 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제6 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과, 캐패시터 전극에 대하여 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 유전체막 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 유전체막 상에서 패턴 형성된 것이다. 이와 같은 도체 패턴이 유전체막 상에서 차지하는 면적은, 유전체막 자체의 면적보다 작다.
본 가변 캐패시터는, 제2 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제2 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 캐패시터 전극의 제1 대향면의 일부의 영역(예를 들면 대부분의 영역)과 가동 캐패시터 전극막의 제2 대향면의 일부의 영역(예를 들면 대부분의 영역)이 제1 또는 제2 대향면 상의 유전체막 및 도체 패턴을 개재하여 가장 접근한 상태(제2 상태)에서, 유전체막 상에서 소면적의 도체 패턴이, 캐패시터 전극(제1 대향면) 또는 가동 캐패시터 전극막(제2 대향면)에 대하여 직접적으로 접촉한다. 따라서, 본 가변 캐패시터에서는, 제5 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제6 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제7 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 캐패시터 전극 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 가동 캐패시터 전극막 측으로 노출하면서 유전체막에 매립하여 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 소정의 패턴 형상을 갖고, 예를 들면, 대향 전극측에 유전체막을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다. 본 가변 캐패시터에서는, 소위 전하 이동에 기인하여 유전체막의 노출면에 전하가 편재하여도, 유전체막에 매립하여 형성되어 있는 도체 패턴으로 그 전하는 빠져나가기 쉽다. 따라서, 본 가변 캐패시터에서는, 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다. 이와 같이, 본 발명의 제7 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제8 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 캐패시터 전극과, 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과, 캐패시터 전극에 대하여 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 가동 캐패시터 전극막 측으로 노출하면서 유전체막에 매립하여 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 캐패시터 전극과 가동 캐패시터 전극막 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 유전체막 상에서 패턴 형성된 것으로서, 예를 들면, 대향 전극측에 유전체막을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다.
본 가변 캐패시터는, 제2 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있고, 따라서, 제2 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다. 본 가변 캐패시터에서는, 소위 전하 이동에 기인하여 유전체막의 노출면에 전하가 편재하여도, 유전체막에 매립하여 형성되어 있는 도체 패턴으로 그 전하는 빠져나가기 쉽다. 따라서, 본 가변 캐패시터에서는, 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다. 이와 같이, 본 발명의 제8 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제7 및 제8 측면에서, 바람직하게는, 도체 패턴은, 복수의 개구부를 갖는 도체막이다. 이 경우, 바람직하게는, 유전체막에서의 가동 캐패시터 전극막 측의 면과, 도체 패턴에서의 가동 캐패시터 전극막 측의 면과는, 면일이다. 혹은, 도체 패턴에서의 가동 캐패시터 전극막 측의 면은, 유전체막에서의 가동 캐패시터 전극막 측의 면보다도, 캐패시터 전극 측으로 퇴피하고 있어도 된다. 혹은, 유전체막에서의 가동 캐패시터 전극막 측의 면은, 도체 패턴에서의 가동 캐패시터 전극막 측의 면보다도, 캐패시터 전극 측으로 퇴피하고 있어도 된다.
본 발명의 제1, 제3, 제5, 제7 측면에 따른 가변 캐패시터는, 바람직하게는, 캐패시터 전극 및 가동 캐패시터 전극막 간을 부분적으로 연결하는 앵커부를 구비한다. 이와 같은 구성은, 온도 변화에 기인하는 정전 용량 변동을 억제하는 데에 바람직하다.
본 발명의 제1 내지 제8 측면에서의 바람직한 실시 형태에서는, 캐패시터 전극은 고정 전극이다. 이 경우, 고정 전극이 갖는 제1 대향면은, 가동 캐패시터 전극막 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 영역을 갖는 것이 바람직하다.
본 발명의 제1 내지 제8 측면에서의 다른 바람직한 실시 형태에서는, 캐패시터 전극은 가동 캐패시터 전극막이다. 이 경우, 상기 가동 캐패시터 전극막은, 바람직하게는, 다른 쪽의 가동 캐패시터 전극막 측으로 또는 가동 캐패시터 전극막과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는다.
본 발명의 제9 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 가동 캐패시터 전극막과, 제1 대향면에 대향하고 또한 가동 캐패시터 전극막 측으로 또는 가동 캐패시터 전극막과는 반대 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체 패턴을 구비한다. 이 유전체 패턴은, 제1 측면에 따른 가변 캐패시터의 유전체 패턴과 마찬가지로, 전극 간이 단락하는 것을 방지하기 위한 것으로서 단락 방지 기능을 발휘할 수 있는 패턴 형상을 갖고, 또한, 윤곽의 전체 길이가 비교적 길다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 전술한 바와 같이, 제1 또는 제2 대향면 상에서 소정의 패턴 형상을 갖는 유전체 패턴의 윤곽의 전체 길이는 비교적 길기(즉, 유전체 패턴의 윤곽의 전체 길이의, 그 유전체 패턴의 단위 면적당의 길이는, 비교적 크기) 때문에, 그 유전체 패턴으로부터 제1 또는 제2 대향면으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴의 대전은 억제된다. 따라서, 본 가변 캐패시터에서는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제9 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제10 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 가동 캐패시터 전극막과, 제1 대향면에 대향하고 또한 가동 캐패시터 전극막 측으로 또는 가동 캐패시터 전극막과는 반대 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 유전체막이 형성되어 있지 않은 제1 대향면 또는 제2 대향면 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 가동 캐패시터 전극막과 고정 캐패시터 전극 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 제1 또는 제2 대향면 상에서 패턴 형성된 것이다. 이와 같은 도체 패턴에서의 유전체막측 표면의 면적은, 제1 또는 제2 대향면의 면적보다 작다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 가동 캐패시터 전극막의 제1 대향면과 고정 캐패시터 전극의 제2 대향면 사이의 전체에 걸쳐 전극 간 거리가 최소로 되는 상태(제2 상태)에서, 제1 또는 제2 대향면 상의 도체 패턴이, 제2 또는 제1 대향면 상의 유전체막에 대하여 직접적으로 접촉한다. 도체 패턴에서의 유전체막측 표면의 면적이 제1 또는 제2 대향면의 면적보다 작다고 하는 전술한 구성은, 예를 들면 그와 같은 제2 상태에서, 유전체막에 대하여 도체 부재가 접촉하는 것에 기인하여 생길 수 있는 전하 이동을 억제하는 데에 이바지한다. 따라서, 본 가변 캐패시터에서는, 제3 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 이유로, 소위 전하 이동에 기인하는 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제10 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제11 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 가동 캐패시터 전극막과, 제1 대향면에 대향하고 또한 가동 캐패시터 전극막 측으로 또는 가동 캐패시터 전극막과는 반대 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 유전체막 상에 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 가동 캐패시터 전극막과 고정 캐패시터 전극 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 유전체막 상에서 패턴 형성된 것이다. 이와 같은 도체 패턴이 유전체막 상에서 차지하는 면적은, 유전체막 자체의 면적보다 작다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
본 가변 캐패시터에서는, 가동 캐패시터 전극막의 제1 대향면과 고정 캐패시터 전극의 제2 대향면 사이의 전체에 걸쳐 전극 간 거리가 최소로 되는 상태(제2 상태)에서, 유전체막 상에서 소면적의 도체 패턴이, 가동 캐패시터 전극막(제1 대향면) 또는 고정 캐패시터 전극(제2 대향면)에 대하여 직접적으로 접촉한다. 따라서, 본 가변 캐패시터에서는, 제5 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
이와 같이, 본 발명의 제11 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
본 발명의 제12 측면에 의해 제공되는 가변 캐패시터는, 제1 대향면을 갖는 가동 캐패시터 전극막과, 제1 대향면에 대향하고 또한 가동 캐패시터 전극막 측으로 또는 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과, 제1 대향면 상 또는 제2 대향면 상에 형성된 유전체막과, 가동 캐패시터 전극막 측으로 노출하면서 유전체막에 매립하여 형성된 도체 패턴을 구비한다. 유전체막은, 본 가변 캐패시터에서 가동 캐패시터 전극막과 고정 캐패시터 전극 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴은, 유전체막 상에서 패턴 형성된 것으로서, 예를 들면, 대향 전극측에 유전체막을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다.
본 가변 캐패시터는, 제1 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 양태로 구동할 수 있고, 따라서, 제1 측면에 따른 가변 캐패시터와 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다. 본 가변 캐패시터에서는, 소위 전하 이동에 기인하여 유전체막의 노출면에 전하가 편재하여도, 유전체막에 매립하여 형성되어 있는 도체 패턴으로 그 전하는 빠져나가기 쉽다. 따라서, 본 가변 캐패시터에서는, 제7 측면에 따른 가변 캐패시터에 관하여 전술한 바와 실질적으로 마찬가지의 이유로, 유전체막의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다. 이와 같이, 본 발명의 제12 측면에 따른 가변 캐패시터는, 구동 전압 특성의 변동을 억제하는 데에 바람직하고, 또한, 정전 용량에 대하여 큰 가변율을 실현하는 데에 바람직하다.
도 1은 본 발명의 제1 실시 형태에 따른 가변 캐패시터의 평면도.
도 2는 본 발명의 제1 실시 형태에 따른 가변 캐패시터의 일부 생략 평면도.
도 3은 도 1의 선 III-III를 따라 취한 단면도.
도 4는 도 1의 선 IV-IV를 따라 취한 부분 확대 단면도.
도 5는 도 1에 도시하는 가변 캐패시터의 구동 양태를 도시하는 도면.
도 6은 도 1에 도시하는 가변 캐패시터의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 7은 도 6의 후에 어어지는 공정을 도시하는 도면.
도 8은 유전체 패턴의 배리에이션을 도시하는 도면.
도 9는 도 1에 도시하는 가변 캐패시터의 제1 변형예의 부분 단면도.
도 10은 도 1에 도시하는 가변 캐패시터의 제2 변형예의 부분 단면도.
도 11은 도 1에 도시하는 가변 캐패시터의 제3 변형예의 부분 단면도.
도 12는 본 발명의 제2 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 13은 제2 실시 형태에서의 도체 패턴의 패턴 형상을 도시하는 도면.
도 14는 본 발명의 제3 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 15는 제3 실시 형태에서의 도체 패턴의 패턴 형상을 도시하는 도면.
도 16은 본 발명의 제4 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 17은 제4 실시 형태에서의 유전체막에 매립하여 형성된 도체 패턴의 패턴 형상을 도시하는 도면.
도 18은 본 발명의 제5 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 19은 제5 실시 형태에서의 가동 전극측의 도체 패턴의 패턴 형상을 도시하는 도면.
도 20은 본 발명의 제6 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 21은 제6 실시 형태에서의 가동 전극측의 도체 패턴의 패턴 형상을 도시하는 도면.
도 22는 본 발명의 제7 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 23은 도 22에 도시하는 가변 캐패시터의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 24는 도 23의 후에 어어지는 공정을 도시하는 도면.
도 25는 도 22에 도시하는 가변 캐패시터의 구동 양태를 도시하는 도면.
도 26은 본 발명의 제8 실시 형태에 따른 가변 캐패시터의 평면도.
도 27은 본 발명의 제8 실시 형태에 따른 가변 캐패시터의 일부 생략 평면도.
도 28은 도 26의 선 XXVIII-XXVIII를 따라 취한 단면도.
도 29는 도 26의 선 XXIX-XXIX를 따라 취한 부분 확대 단면도.
도 30은 도 29에 도시하는 가변 캐패시터의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 31은 도 30 후에 어어지는 공정을 도시하는 도면.
도 32는 도 26에 도시하는 가변 캐패시터의 구동 양태를 도시하는 도면.
도 33은 본 발명의 제9 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 34는 도 33에 도시하는 가변 캐패시터의 구동 양태를 도시하는 도면.
도 35는 본 발명의 제10 실시 형태에 따른 가변 캐패시터의 부분 단면도.
도 36은 도 35에 도시하는 가변 캐패시터의 구동 양태를 도시하는 도면.
도 1 내지 도 4는, 본 발명의 제1 실시 형태에 따른 가변 캐패시터 X1을 나타낸다. 도 1은, 가변 캐패시터 X1의 평면도이다. 도 2는, 가변 캐패시터 X1의 일부 생략 평면도이다. 도 3은, 도 1의 선 III-III를 따라 취한 단면도이다. 도 4는, 도 1의 선 IV-IV를 따라 취한 부분 확대 단면도이다. 가변 캐패시터 X1은, 기판(11)과, 고정 전극(12)과, 가동 전극(13)(도 2에서는 생략)과, 유전체 패턴(14)을 구비한다.
기판(11)은 예를 들면 실리콘 재료로 이루어진다. 기판(11) 상에는, 고정 전극(12) 또는 가동 전극(13)과 전기적으로 접속하는 소정의 배선 패턴(도시 생략)이 형성되어 있다.
고정 전극(12)은, 기판(11) 상에 패턴 형성된 것으로서, 가변 캐패시터 X1에서의 한쌍의 캐패시터 전극의 한쪽을 이룬다. 가동 전극(13)은, 도 3에 도시한 바와 같이 기판(11) 상에 세워 형성된 것으로서, 가변 캐패시터 X1에서의 한쌍의 캐패시터 전극의 다른 쪽을 이룬다. 고정 전극(12) 및 가동 전극(13)은, 도 1에 잘 도시되어 있는 바와 같이 교차하여 부분적으로 대향하고, 고정 전극(12)은, 가동 전극(13)에 대향하는 대향면(12a)을 갖고, 가동 전극(13)은, 고정 전극(12)에 대향하는 대향면(13a)을 갖는다. 고정 전극(12) 내지 대향면(12a)과 가동 전극(13) 내지 대향면(13a)과의 대향 면적은, 예를 들면 10000∼40000㎛2이다. 또한, 가동 전극(13)에서 고정 전극(12)에 대향하는 부위는 적어도, 도 4에 도시한 바와 같이, 고정 전극(12) 측으로 돌출하도록 만곡하고 있다. 고정 전극(12) 및 가동 전극(13) 간의 도 4에 도시하는 거리 L은, 예를 들면 0.5∼2㎛이다. 가동 전극(13)의 두께는, 예를 들면 1∼2㎛이다. 바람직하게는, 고정 전극(12) 및 가동 전극(13)의 한쪽은 그라운드 접속되어 있다. 이와 같은 고정 전극(12) 및 가동 전극(13)은, 예를 들면 알루미늄(Al)이나 구리(Cu) 등의 도전 재료로 이루어진다.
유전체 패턴(14)은, 고정 전극(12)의 대향면(12a) 상에 형성된 것으로서, 본 실시 형태에서는, 대향면(12a) 상에서 서로 이격하는 복수의 유전체 아일런드(14a)로 이루어진다. 유전체 패턴(14)의 윤곽의 전체 길이의, 유전체 패턴(14)의 단위 면적당의 길이는, 대향면(12a) 상 전체에 걸쳐 예를 들면 사각 형상의 유전체막이 임시로 형성된 경우에서의 그 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이보다도, 크다. 즉, 대향면(12a) 상에서의 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다. 이와 같은 유전체 패턴(14)은, 가변 캐패시터 X1에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것으로서, 단락 방지 기능을 발휘할 수 있는 패턴 형상(예를 들면, 대향면(12a)을 과도하게 넓게 노출시키지 않는 패턴 형상)을 갖는다. 유전체 패턴(14)의 두께는, 예를 들면 0.1∼0.5㎛이다. 유전체 패턴(14)의 구성 재료로서는, 예를 들면 알루미나(Al2O3), 산화 실리콘(SiO2), 및 질화 실리콘(SiNx) 등을 들 수 있다.
이와 같은 구성을 구비하는 가변 캐패시터 X1에서는, 고정 전극(12) 및 가동 전극(13) 간에 전압(구동 전압)을 인가함으로써, 고정 전극(12) 및 가동 전극(13) 간에 정전 인력을 발생시킬 수 있고, 그 정전 인력을 이용하여, 가동 전극(13)을 고정 전극(12)을 향하여 인입하여, 도 5에 도시한 바와 같이, 고정 전극(12) 내지 대향면(12a)과 가동 전극(13) 내지 대향면(13a) 사이의 갭 G1의 체적을 변화시킬 수 있다. 구체적으로는 다음과 같다.
가변 캐패시터 X1의 가동 전극(13)은 전술한 바와 같이 만곡하고 있기 때문에, 고정 전극(12)과 가동 전극(13) 간에 전압이 인가되어 있지 않고 양 전극이 초기 위치에 있는 도 5의 (a)에 도시하는 상태(제1 상태)에서는, 고정 전극(12)의 대향면(12a)과 가동 전극(13)의 대향면(13a) 간의 거리는, 대향면(12a, 13a) 사이 전체에 걸쳐 균일하지는 않다. 이와 같은 초기 상태에서, 갭 G1은 최대의 체적을 갖는다.
가변 캐패시터 X1에서, 고정 전극(12)과 가동 전극(13) 간에 소정 이상의 전압을 인가하면, 전극 간에 발생하는 정전 인력의 작용에 의해, 고정 전극(12)(대향면(12a))과 가동 전극(13)(대향면(13a))을, 유전체 패턴(14)을 개재하여 가장 접근한 도 5의 (d)에 도시하는 상태(제2 상태)에 이르게 할 수 있다. 이 때, 고정 전극(12)과 가동 전극(13)이 직접적으로 접촉하는 것을 유전체 패턴(14)이 저지한다. 이 상태에서, 갭 G1은 최소의 체적을 갖는다.
가변 캐패시터 X1이 전술한 제1 상태로부터 제2 상태에 이르기까지, 가변 캐패시터 X1의 전극 간에 인가하는 구동 전압을 점차로 증대하면, 만곡 구조를 갖는 가동 전극(13)은 고정 전극(12)에 인입되어, 예를 들면 도 5의 (b)에 도시한 바와 같이, 고정 전극(12)과 가동 전극(13)은, 우선, 유전체 패턴(14) 내지 유전체 아일런드(14a)를 개재하여 부분적으로 당접하는 것으로 된다(즉, 고정 전극(12)의 일부와 가동 전극(13)의 일부는, 유전체 패턴(14)을 개재하여 가장 접근한 상태에 이른다). 계속해서, 예를 들면 도 5의 (c)에 도시한 바와 같이, 고정 전극(12) 및 가동 전극(13)에서, 부분적 당접 개소의 근방으로부터 순차적으로, 전극 간 거리가 최소인 상태에 이른다. 그리고, 최종적으로는, 도 5의 (d)에 도시한 바와 같이, 고정 전극(12)(대향면(12a))과 가동 전극(13)(대향면(13a)) 사이의 전체에 걸쳐 전극 간 거리가 최소로 된다.
이와 같이, 가변 캐패시터 X1에서는, 고정 전극(12) 및 가동 전극(13) 간에 인가하는 구동 전압(예를 들면 0∼20V)을 조절함으로써, 전극 사이의 갭 G1의 체적이 최대인 제1 상태와 갭 G1의 체적이 최소인 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X1에 의하면, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있는 것이다.
부가적으로, 본 가변 캐패시터 X1에서 대향면(12a) 상에 형성되어 있는 유전체 패턴(14)은, 대전하기 어려운 경향이 있다. 도체 표면에 형성된 유전체막을, 소정 조건 하에서 그 유전체막에 도체 부재 등을 접촉시킴으로써, 대전시킨 경우(즉, 외부로부터 유전체막에의 소위 전하 이동에 의해 그 유전체막을 대전시킨 경우), 도체 표면에서의 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이가 클수록, 그 대전의 정도가 완화되는 경향이 있는 것을, 본 발명자들은 발견하였다. 소위 전하 이동에 의해 유전체막이 대전한 경우, 전하(전자, 정공)은 유전체막의 노출면 근방에 편재하는 바, 유전체막의 윤곽의 전체 길이의, 그 유전체막의 단위 면적당의 길이가 클수록, 유전체막 노출면 근방으로부터, 그 노출면과 접하는 도체 표면으로, 전하가 빠져나가는 양이 많다고 생각된다. 이 점이, 대전 완화 경향의 이유로서 생각된다.
가변 캐패시터 X1에서는, 전술한 바와 같이, 대향면(12a) 상에서 소정의 패턴 형상을 갖는 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다(즉, 유전체 패턴(14)의 윤곽의 전체 길이의, 그 유전체 패턴(14)의 단위 면적당의 길이는, 비교적 크다). 그 때문에, 유전체 패턴(14)으로부터 대향면(12a)으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴(14)의 대전은 억제된다. 따라서, 가변 캐패시터 X1에서는, 가동 전극(13)에 대하여 그 초기 위치로부터 동작을 개시시키기 위해 고정 전극(12)과 가동 전극(13) 간에 인가할 필요가 있는 최소 구동 전압이 변동하는 것은, 억제되고, 또한, 가변 캐패시터 X1 내지 가동 전극(13)의 구동에서의 정전 용량과 구동 전압(소정의 정전 용량 내지 갭 체적을 얻기 위해 전극 간에 가할 전압)의 관계가 변동하는 것도, 억제된다. 이와 같이, 가변 캐패시터 X1에서는, 구동 전압 특성의 변동은 억제된다.
도 6 및 도 7은, 가변 캐패시터 X1의 제조 방법의 일례를, 도 4에 상당하는 단면의 변화로서 나타낸다. 본 방법은, 소위 MEMS 기술을 이용하여 가변 캐패시터 X1을 제조하는 방법이다.
가변 캐패시터 X1의 제조에서는, 우선, 도 6의 (a)에 도시한 바와 같이 고정 전극(12)을 형성한다. 예를 들면, 스퍼터링법에 의해 기판(11) 상에 Al을 성막한 후, 소정의 레지스트 패턴을 마스크로서 이용하여 Al막에 대하여 에칭 처리를 실시함으로써, 기판(11) 상에 고정 전극(12)을 패턴 형성할 수 있다.
다음으로, 도 6의 (b)에 도시한 바와 같이 유전체 패턴(14)을 형성한다. 예를 들면, 고정 전극(12) 상 및 기판(11) 상에 걸쳐서 스퍼터링법에 의해 Al2O3을 성막한 후, 소정의 레지스트 패턴을 마스크로서 이용하여 그 Al2O3막에 대하여 에칭 처리를 실시함으로써, 고정 전극(12) 상에 유전체 패턴(14)을 패턴 형성할 수 있다.
다음으로, 도 6의 (c)에 도시한 바와 같이 희생막(15)을 형성한다. 희생막(15)은, 기판(11)을 부분적으로 노출시키기 위한 도면 외의 개구부를 갖는다. 이 개구부는, 기판(11)에서 가동 전극(13)이 접합하는 영역을 노출시키기 위한 것인다. 희생막(15)은, 예를 들면 포토레지스트로 이루어진다. 희생막(15)의 형성에서는, 예를 들면, 고정 전극(12) 및 유전체 패턴(14)을 덮도록 하여 기판(11) 상에 스퍼터링법에 의해 희생막 재료를 성막한 후, 그 막에 대하여, 소정의 레지스트 패턴을 마스크로서 이용하여 에칭 처리를 실시한다.
다음으로, 도 7의 (a)에 도시한 바와 같이 가동 전극(13)을 형성한다. 가동 전극(13)의 형성에서는, 예를 들면, 희생막(15) 상 및 전술한 개구부 내에 걸쳐 스퍼터링법에 의해 Al을 성막한 후, 그 Al막에 대하여, 소정의 레지스트 패턴을 마스크로서 이용하여 에칭 처리를 실시한다.
다음으로, 도 7의 (b)에 도시한 바와 같이, 가동 전극(13) 상에 재료막(16)을 형성한다. 구체적으로는, 소정의 고온 조건 하에서, 가동 전극(13) 상 및 희생막(15) 상에 걸쳐서 스퍼터링법에 의해 소정 재료를 성막하고, 소정의 레지스트 패턴을 마스크로서 이용하여 그 재료막에 대하여 에칭 처리를 실시한다. 재료막(16)은, 가동 전극(13)에서의 전술한 만곡 구조를 형성하기 위한 것으로서, 가동 전극(13)의 구성 재료보다도 열 팽창율이 큰 재료로 이루어진다. 재료막(16)의 구성 재료로서는, 예를 들면 아연이나, 주석 등을 이용할 수 있다. 본 공정을 거친 후에 강온하면, 재료막(16) 내에는, 가동 전극(13) 내에서 보다도 큰 수축력이 생긴다.
다음으로, 도 7의 (c)에 도시한 바와 같이 희생막(15)을 제거한다. 구체적으로는, 소정의 레지스트 박리액을 사용하여 행하는 웨트 에칭법에 의해, 희생막(15)을 제거한다. 희생막(15)을 제거하면, 재료막(16)은, 가동 전극(13)보다도 크게 수축하여 가동 전극(13)을 부분적으로 만곡시킨다. 예를 들면 이상과 같이 하여, 가변 캐패시터 X1을 제조할 수 있다. 가동 전극(13)을 만곡시키기 위한 수단의 일례인 재료막(16)에 대해서는, 도 1 등에 도시하지 않는다.
도 8은, 고정 전극(12)의 대향면(12a) 상에 형성되는 유전체 패턴(14)의 배리에이션을 나타낸다. 가변 캐패시터 X1에서 고정 전극(12) 및 가동 전극(13) 사이에 배치되는 유전체 패턴(14)의 패턴 형상이나, 조밀, 구성 재료를 적절히 조정함으로써, 가변 캐패시터 X1의 C(정전 용량)-V(구동 전압) 특성을 조정할 수 있다. 구체적으로는, 유전체 패턴(14)의 패턴 형상이나, 조밀, 구성 재료를 조정함으로써, 가변 캐패시터 X1의 최대 정전 용량 Fmax나, C-V 특성 곡선으로 나타내는 정전 용량 변화율 ΔF를 조절하는 것이 가능하다. 예를 들면, 유전체 패턴(14)의 조밀한 정도가 높을수록, 정전 용량 변화율 ΔF는 커지는 경향이 있다. 또한, 예를 들면, 균등하게 배치된 유전체 아일런드(14a)로 이루어지는 유전체 패턴(14)을 갖는 전술한 가변 캐패시터 X1에서, 구동 전압을 점차로 증대시킴으로써, 도 5의 (b)를 참조하여 전술한 상태로부터 도 5의 (d)를 참조하여 전술한 상태(제2 상태)로 변화시키면, 그 구동 전압 증대에 수반하여 정전 용량이 이차 함수적으로 증대하는 경우가 있는데, 유전체 패턴(14)에서 가동 전극(13)에 접촉하는 타이밍이 느린 외측부일수록 조밀한 정도를 예를 들면 도 8의 (c)에 도시한 바와 같이 작게 하면, 그 구동 전압 증대에 수반하는 정전 용량 증대는 비교적 완만하게 되어, 1차 함수적인 증대에 근사하게 된다. 구동 전압의 증대에 수반하는 정전 용량의 증대가 1차 함수적인 쪽이, 이차 함수적인 것보다도, 정전 용량을 가변 제어하기 쉽다.
도 9는, 가변 캐패시터 X1의 제1 변형예의 단면도이다. 가변 캐패시터 X1에서는, 고정 전극(12)의 대향면(12a) 상에 유전체 패턴(14)을 형성하는 대신에, 가동 전극(13)의 대향면(13a) 상에 유전체 패턴(14)을 형성하여도 된다.
도 10은, 가변 캐패시터 X1의 제2 변형예의 단면도이다. 가변 캐패시터 X1에서는, 고정 전극(12)의 대향면(12a) 상에 유전체 패턴(14)을 형성하는 것 외에, 가동 전극(13)의 대향면(13a) 상에 유전체 패턴(14')을 형성하여도 된다. 유전체 패턴(14, 14')은, 동일한 패턴 형상을 갖고, 복수의 도체 아일런드(14'a)로 이루어진다. 이와 같은 구성에 따르면, 가동 전극(13)은, 유전체 패턴(14)과 직접적으로는 접촉하지 않는다.
도 11은, 가변 캐패시터 X1의 제3 변형예의 단면도이다. 가변 캐패시터 X1에서는, 유전체 패턴(14) 상에 도체층(17)을 형성하여도 된다. 도체층(17)은, 예를 들면 니켈이나 티탄으로 이루어진다. 이와 같은 구성에 따르면, 가동 전극(13)은, 유전체 패턴(14)과 직접적으로는 접촉하지 않는다. 또한, 도체층(17)을 갖는 유전체 패턴(14)을, 고정 전극(12)의 대향면(12a) 상에 형성하는 대신에, 가동 전극(13)의 대향면(13a) 상에 형성하여도 된다.
도 12는, 본 발명의 제2 실시 형태에 따른 가변 캐패시터 X2의 부분 단면도이다. 가변 캐패시터 X2는, 기판(11)과, 고정 전극(12)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체막(21)과, 도체 패턴(22)을 구비한다. 가변 캐패시터 X2는, 유전체 패턴(14) 대신에 유전체막(21) 및 도체 패턴(22)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다.
유전체막(21)은, 가변 캐패시터 X2에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것이다. 유전체막(21)은, 예를 들면 실리콘 산화막으로 이루어진다. 도체 패턴(22)은, 가동 전극(13)의 대향면(13a) 상에 패턴 형성된 것으로서, 예를 들면 도 13에 도시한 바와 같이, 서로 이격하는 복수의 도체 아일런드(22a)로 이루어진다. 이와 같은 도체 패턴(22)에서의 유전체막(21)측 표면의 면적은, 대향면(13a)의 면적보다 작다. 도체 패턴(22)은, 예를 들면 니켈이나 티탄으로 이루어진다.
가변 캐패시터 X2는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있어, 전극 사이의 갭 G2의 체적이 최대인 도 12의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G2의 체적이 최소인 도 12의 (b)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X2에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X2에서는, 예를 들면 도 12의 (b)에 도시하는 제2 상태에서, 가동 전극(13)의 대향면(13a) 상의 도체 패턴(22)이, 고정 전극(12)의 대향면(12a) 상의 유전체막(21)에 대하여 직접적으로 접촉한다. 도체 패턴(22)에서의 유전체막(21)측 표면의 면적이 대향면(13a)의 면적보다 작다고 하는 전술한 구성은, 유전체막(21)에 대하여 도체 부재가 접촉하는 것에 기인하여 생길 수 있는 전하 이동을 억제하는 데에 이바지한다. 따라서, 가변 캐패시터 X2에서는, 소위 전하 이동에 기인하는 유전체막(21)의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
도 14는, 본 발명의 제3 실시 형태에 따른 가변 캐패시터 X3의 부분 단면도이다. 가변 캐패시터 X3은, 기판(11)과, 고정 전극(12)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체막(21)과, 도체 패턴(23)을 구비한다. 가변 캐패시터 X3은, 유전체 패턴(14) 대신에 유전체막(21) 및 도체 패턴(23)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다.
유전체막(21)은, 가변 캐패시터 X3에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴(23)은, 유전체막(21) 상에서 패턴 형성된 것으로서, 예를 들면 도 15에 도시한 바와 같이, 서로 이격하는 복수의 도체 아일런드(23a)로 이루어진다. 이와 같은 도체 패턴(23)이 유전체막(21) 상에서 차지하는 면적은, 유전체막(21) 자체의 면적보다 작다. 도체 패턴(23)은, 예를 들면 니켈이나 티탄으로 이루어진다.
가변 캐패시터 X3은, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있어, 전극 사이의 갭 G3의 체적이 최대인 도 14의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G3의 체적이 최소인 도 14의 (b)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X3에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X3에서는, 예를 들면 도 14의 (b)에 도시하는 제2 상태에서, 유전체막(21) 상의 도체 패턴(23)이, 가동 전극(13)(대향면(13a))에 대하여 직접적으로 접촉한다. 도체끼리가 접촉하는 경우, 소위 전하 이동은 생기기 어려운 경향이 있다. 부가적으로, 도체 패턴(23)의 면적이 유전체막(21)의 면적보다 작다고 하는 전술한 구성은, 가동 전극(13)과 도체 패턴(23)이 접촉하는 것에 기인하여 생길 수 있는 전하 이동을 억제하는 데에 이바지한다. 그 때문에, 가변 캐패시터 X3에서는, 도체 패턴(23)으로부터 유전체막(21)에의 전하 이동량이 억제된다. 따라서, 가변 캐패시터 X3에서는, 유전체막(21)의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
도 16은, 본 발명의 제4 실시 형태에 따른 가변 캐패시터 X4의 부분 단면도이다. 가변 캐패시터 X4는, 기판(11)과, 고정 전극(12)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체막(24)과, 도체 패턴(25)을 구비한다. 가변 캐패시터 X4는, 유전체 패턴(14) 대신에 유전체막(24) 및 도체 패턴(25)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다. 유전체막(24)은, 가변 캐패시터 X4에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴(25)은, 소정의 패턴 형상을 갖고, 예를 들면 도 17에 도시한 바와 같이, 유전체막(24)을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다. 유전체막(24)의 면(24a)과 도체 패턴(25)의 면(25a)은, 면일이다. 유전체막(24)은, 예를 들면 알루미나로 이루어진다. 도체 패턴(25)은, 예를 들면 알루미늄으로 이루어진다.
가변 캐패시터 X4는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있어, 전극 사이의 갭 G4의 체적이 최대인 도 16의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G4의 체적이 최소인 도 16의 (b)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X4에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X4에서는, 소위 전하 이동에 기인하여 유전체막(24)의 노출면에 전하가 편재하여도, 유전체막(24)에 매립하여 형성되어 있는 도체 패턴(25)으로 그 전하는 빠져나가기 쉽다. 따라서, 가변 캐패시터 X4에서는, 유전체막(24)의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
도 18은, 본 발명의 제5 실시 형태에 따른 가변 캐패시터 X5의 부분 단면도이다. 가변 캐패시터 X5는, 기판(11)과, 고정 전극(12)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체막(24)과, 도체 패턴(25, 26)을 구비한다. 가변 캐패시터 X5는, 유전체 패턴(14) 대신에 유전체막(24) 및 도체 패턴(25, 26)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다. 유전체막(24)은, 가변 캐패시터 X5에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴(25)은, 소정의 패턴 형상을 갖고, 유전체막(24)을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다. 본 실시 형태에서는, 도체 패턴(25)의 면(25a)은, 유전체막(24)의 면(24a)보다도, 고정 전극(12) 측으로 퇴피하고 있다. 또한, 도체 패턴(26)은, 도체 패턴(25)과 동일한 패턴 형상을 갖고, 예를 들면 도 19에 도시한 바와 같이 복수의 개구부를 갖는다. 도체 패턴(26)은, 예를 들면 니켈이나 티탄으로 이루어진다.
가변 캐패시터 X5는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있어, 전극 사이의 갭 G5의 체적이 최대인 도 18의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G5의 체적이 최소인 도 18의 (b)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다(제2 상태에서는, 유전체막(24)과 가동 전극(13)이 접촉하고 또한 도체 패턴(25, 26)이 접촉한다). 따라서, 가변 캐패시터 X5에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X5에서는, 소위 전하 이동에 기인하여 유전체막(24)의 노출면에 전하가 편재하여도, 유전체막(24)에 매립하여 형성되어 있는 도체 패턴(25)으로 그 전하는 빠져나가기 쉽다. 따라서, 가변 캐패시터 X5에서는, 유전체막(24)의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
도 20은, 본 발명의 제6 실시 형태에 따른 가변 캐패시터 X6의 부분 단면도이다. 가변 캐패시터 X6은, 기판(11)과, 고정 전극(12)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체막(24)과, 도체 패턴(25, 27)을 구비한다. 가변 캐패시터 X5는, 유전체 패턴(14) 대신에 유전체막(24) 및 도체 패턴(25, 27)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다. 유전체막(24)은, 가변 캐패시터 X6에서 고정 전극(12)과 가동 전극(13) 간이 단락하는 것을 방지하기 위한 것이다. 도체 패턴(25)은, 소정의 패턴 형상을 갖고, 유전체막(24)을 부분적으로 노출시키기 위한 복수의 개구부를 갖는다. 본 실시 형태에서는, 유전체막(24)의 면(24a)은, 도체 패턴(25)의 면(25a)보다도, 고정 전극(12) 측으로 퇴피하고 있다. 또한, 도체 패턴(27)은, 도체 패턴(25)의 개구부에 대응하는 패턴 형상을 갖고, 예를 들면 도 21에 도시한 바와 같이, 복수의 도체 아일런드(27a)로 이루어진다. 도체 패턴(27)은, 예를 들면 니켈이나 티탄으로 이루어진다.
가변 캐패시터 X6은, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있어, 전극 사이의 갭 G6의 체적이 최대인 도 20의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G6의 체적이 최소인 도 20의 (b)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다(제2 상태에서는, 유전체막(24)과 도체 패턴(27)이 접촉하고 또한 가동 전극(13)과 도체 패턴(25)이 접촉한다). 따라서, 가변 캐패시터 X6에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X6에서는, 소위 전하 이동에 기인하여 유전체막(24)의 노출면에 전하가 편재하여도, 유전체막(24)에 매립하여 형성되어 있는 도체 패턴(25)으로 그 전하는 빠져나가기 쉽다. 따라서, 가변 캐패시터 X6에서는, 유전체막(24)의 대전은 억제되어, 구동 전압 특성의 변동은 억제된다.
도 22는, 본 발명의 제7 실시 형태에 따른 가변 캐패시터 X7의 부분 단면도이다. 도 22는, 가변 캐패시터 X1에서의 도 4에 대응한다. 가변 캐패시터 X7은, 기판(11)과, 만곡 형상을 갖는 고정 전극(12)과, 만곡 형상을 갖지 않는 가동 전극(13)과, 유전체 패턴(14)과, 구릉부(28)를 구비한다. 가변 캐패시터 X7은, 구릉부(28)를 갖고, 고정 전극(12)이 만곡 형상을 갖고, 또한, 가동 전극(13)이 만곡 형상을 갖지 않는 점에서, 가변 캐패시터 X1과 서로 다르다.
도 23 및 도 24는, 가변 캐패시터 X7의 제조 방법의 일례를 나타낸다. 가변 캐패시터 X7의 제조에서는, 우선, 도 23의 (a)에 도시한 바와 같이, 기판(11) 상의 소정의 개소에 레지스트 패턴(28')을 형성한다. 다음으로, 가열 처리를 거침으로써, 레지스트 패턴(28')을 도 23의 (b)에 도시한 바와 같이 변형시켜서 구릉부(28)를 형성한다. 다음으로, 도 23의 (c)에 도시한 바와 같이, 고정 전극(12) 및 유전체 패턴(14)을 형성한다. 이들의 구체적 형성 방법은, 도 6의 (a) 및 도 6의 (b)를 참조하여 전술한 방법과 마찬가지이다. 다음으로, 도 24의 (a)에 도시한 바와 같이 희생막(15)을 형성하고, 계속해서, 도 24의 (b)에 도시한 바와 같이 가동 전극(13)을 형성한다. 이들의 구체적 형성 방법은, 도 6의 (c) 및 도 7의 (a)를 참조하여 전술한 방법과 마찬가지이다. 다음으로, 도 24의 (c)에 도시한 바와 같이 예를 들면 웨트 에칭법에 의해, 희생막(15)을 제거한다. 이상과 같이 하여, 만곡 형상을 갖는 고정 전극(12)을 구비하는 가변 캐패시터 X7을 제조할 수 있다.
가변 캐패시터 X7은, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있다. 구체적으로는, 도 25에 도시한 바와 같이 고정 전극(12)과 가동 전극(13) 사이의 갭 G7의 체적이 최대인 도 25의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G7의 체적이 최소인 도 25의 (d)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X7에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X7에서는, 가변 캐패시터 X1에서의 것과 마찬가지로, 고정 전극(12)의 대향면(12a) 상에서 소정의 패턴 형상을 갖는 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다(즉, 유전체 패턴(14)의 윤곽의 전체 길이의, 유전체 패턴(14)의 단위 면적당의 길이는, 비교적 크다). 그 때문에, 유전체 패턴(14)으로부터 대향면(12a)으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴(14)의 대전은 억제된다. 따라서, 가변 캐패시터 X7에서는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
가변 캐패시터 X7에서는, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 고정 전극(12)의 대향면(12a) 상에 유전체 패턴(14)을 형성하는 대신에, 도 9에 도시하는 유전체 패턴(14)을 가동 전극(13)의 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 고정 전극(12)의 대향면(12a) 상에 유전체 패턴(14)을 형성하는 것 외에, 도 10에 도시하는 유전체 패턴(14')을 가동 전극(13)의 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 도 11에 도시하는 도체층(17)을 유전체 패턴(14) 상에 형성하여도 된다.
가변 캐패시터 X7에서는, 유전체 패턴(14)을 형성하지 않고, 도 12에 도시하는 가변 캐패시터 X2에 관하여 전술한 유전체막(21)을, 고정 전극(12)의 대향면(12a) 상 또는 가동 전극(13)의 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X2에 관하여 전술한 도체 패턴(22)을, 유전체막(21)이 형성되어 있지 않은 대향면(12a) 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 유전체 패턴(14)을 형성하지 않고, 도 14에 도시하는 가변 캐패시터 X3에 관하여 전술한 유전체막(21) 및 그 위의 도체 패턴(23)을, 대향면(12a) 상 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 유전체 패턴(14)을 형성하지 않고, 도 16에 도시하는 가변 캐패시터 X4에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을, 대향면(12a) 상 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 유전체 패턴(14)을 형성하지 않고, 도 18에 도시하는 가변 캐패시터 X5에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을 대향면(12a) 상 또는 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X5에 관하여 전술한 도체 패턴(26)을, 유전체막(24) 및 도체 패턴(25)이 형성되어 있지 않은 대향면(12a) 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X7에서는, 유전체 패턴(14)을 형성하지 않고, 도 20에 도시하는 가변 캐패시터 X6에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을 대향면(12a) 상 또는 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X6에 관하여 전술한 도체 패턴(27)을, 유전체막(24) 및 도체 패턴(25)이 형성되어 있지 않은 대향면(12a) 또는 대향면(13a) 상에 형성하여도 된다.
도 26 내지 도 29는, 본 발명의 제8 실시 형태에 따른 가변 캐패시터 X8을 나타낸다. 도 26은, 가변 캐패시터 X8의 평면도이다. 도 27은, 가변 캐패시터 X8의 일부 생략 평면도이다. 도 28은, 도 26의 선 XXVIII-XXVIII를 따라 취한 단면도이다. 도 29는, 도 26의 선 XXIX-XXIX를 따라 취한 부분 확대 단면도이다.
가변 캐패시터 X8은, 기판(31)과, 가동 전극(32)과, 가동 전극(13)(도 27에서는 생략)과, 유전체 패턴(14)을 구비한다. 가변 캐패시터 X8은, 기판(11) 및 고정 전극(12) 대신에 기판(31) 및 가동 전극(32)을 구비하는 점에서, 가변 캐패시터 X1과 서로 다르다.
기판(31)은, 오목부(31a)를 갖고, 예를 들면 실리콘 재료로 이루어진다. 기판(31) 상에는, 가동 전극(32) 또는 가동 전극(13)과 전기적으로 접속하는 소정의 배선 패턴(도시 생략)이 형성되어 있다.
가동 전극(32)은, 양 끝이 기판(31)에 접합하고 또한 오목부(31a)의 상방을 연장하도록 형성된 것으로서, 가변 캐패시터 X8에서의 한쌍의 캐패시터 전극의 한쪽을 이룬다. 가동 전극(13)은, 도 28에 도시한 바와 같이 기판(31) 상에 세워 형성된 것으로서, 가변 캐패시터 X8에서의 한쌍의 캐패시터 전극의 다른 쪽을 이룬다. 가동 전극(32) 및 가동 전극(13)은, 도 26에 잘 도시되어 있는 바와 같이 교차하여 부분적으로 대향하고, 가동 전극(32)은, 가동 전극(13)에 대향하는 대향면(32a)을 갖고, 가동 전극(13)은, 가동 전극(32)에 대향하는 대향면(13a)을 갖는다. 가동 전극(32) 내지 대향면(32a)과 가동 전극(13) 내지 대향면(13a)과의 대향 면적은, 예를 들면 10000∼40000㎛2이다. 또한, 가동 전극(13)에서 가동 전극(32)에 대향하는 부위는 적어도, 도 29에 도시한 바와 같이, 가동 전극(32) 측으로 돌출하도록 만곡하고 있다. 가동 전극(32) 및 가동 전극(13) 간의 도 29에 도시하는 거리 L은, 예를 들면 0.5∼2㎛이다. 가동 전극(32)의 두께는, 예를 들면 1∼2㎛이다. 바람직하게는, 가동 전극(32) 및 가동 전극(13)의 한쪽은 그라운드 접속되어 있다. 이와 같은 가동 전극(32) 및 가동 전극(13)은, 예를 들면 알루미늄(Al)이나 구리(Cu) 등의 도전 재료로 이루어진다.
도 30 및 도 31은, 가변 캐패시터 X8의 제조 방법의 일례를, 도 29에 상당하는 단면의 변화로서 나타낸다. 가변 캐패시터 X8의 제조에서는, 우선, 도 30의 (a)에 도시한 바와 같이, 오목부(31a)를 갖는 기판(31)을 준비한다. 예를 들면, 소정의 레지스트 패턴을 마스크로서 이용하여, 소정의 실리콘 기판에 대하여 이방성 드라이 에칭 처리를 실시함으로써, 오목부(31a)를 갖는 기판(31)을 제작할 수 있다. 이방성 드라이 에칭으로서는, 예를 들면 반응성 이온 에칭(RIE)을 채용할 수 있다.
다음으로, 도 30의 (b)에 도시한 바와 같이, 기판(31)의 오목부(31a)에 희생 재료(33)을 충전한다. 구체적으로는, 예를 들면 스퍼터링법에 의해, 오목부(31a) 내 및 기판(31) 상에 걸쳐서 충분량 이상의 희생 재료(33)을 퇴적시킨 후, 기판(31) 상에 퇴적한 과잉분의 희생 재료(33)을 연마 제거한다. 희생 재료(33)로서는, 예를 들면 포토레지스트를 채용할 수 있다.
다음으로, 도 30의 (c)에 도시한 바와 같이 가동 전극(32) 및 유전체 패턴(14)을 형성한다. 가동 전극(32) 및 유전체 패턴(14)의 형성 방법은, 도 6의 (a) 및 도 6의 (b)를 참조하여 전술한 고정 전극(12) 및 유전체 패턴(14)의 형성 방법과 마찬가지이다.
다음으로, 도 31의 (a)에 도시한 바와 같이 희생막(15) 및 가동 전극(13)을 형성한다. 이들의 구체적 형성 방법은, 도 6의 (c) 및 도 7의 (a)를 참조하여 전술한 방법과 마찬가지이다.
다음으로, 도 31의 (b)에 도시한 바와 같이, 가동 전극(13) 상에 재료막(16)을 형성한다. 재료막(16)은, 가동 전극(13)에서의 전술한 만곡 구조를 형성하기 위한 것이며, 가동 전극(13)의 구성 재료보다도 열 팽창율이 큰 재료로 이루어진다. 재료막(16)의 구체적 형성 방법은, 도 7의 (b)를 참조하여 전술한 바와 같다. 본 공정을 거친 후에 강온하면, 재료막(16) 내에는, 가동 전극(13) 내에서 보다도 큰 수축력이 생긴다.
다음으로, 도 31의 (c)에 도시한 바와 같이, 예를 들면 웨트 에칭법에 의해, 희생막(15) 및 희생 재료(33)을 제거한다. 희생막(15) 및 희생 재료(33)를 제거하면, 재료막(16)은, 가동 전극(13)보다도 크게 수축하여 가동 전극(13)을 부분적으로 만곡시킨다. 예를 들면 이상과 같이 하여, 가변 캐패시터 X8을 제조할 수 있다. 가동 전극(13)을 만곡시키기 위한 수단의 일례인 재료막(16)에 대해서는, 도 26 등에 도시하지 않는다.
가변 캐패시터 X8은, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있다. 구체적으로는, 도 32에 도시한 바와 같이, 가동 전극(32)과 가동 전극(13) 사이의 갭 G8의 체적이 최대인 도 32의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G8의 체적이 최소인 도 32의 (d)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X8에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X8에서는, 가동 전극(32)의 대향면(32a) 상에서 소정의 패턴 형상을 갖는 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다(즉, 유전체 패턴(14)의 윤곽의 전체 길이의, 유전체 패턴(14)의 단위 면적당의 길이는, 비교적 크다). 그 때문에, 유전체 패턴(14)으로부터 대향면(32a)으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴(14)의 대전은 억제된다. 따라서, 가변 캐패시터 X8에서는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
도 33은, 본 발명의 제9 실시 형태에 따른 가변 캐패시터 X9의 부분 단면도이다. 도 33은, 가변 캐패시터 X8에 있어서의 도 29에 대응한다. 가변 캐패시터 X9는, 기판(31)과, 만곡 형상을 갖는 가동 전극(32)과, 만곡 형상을 갖는 가동 전극(13)과, 유전체 패턴(14)을 구비한다. 가변 캐패시터 X9는, 가동 전극(32)이 만곡 형상을 갖는 점에서, 가변 캐패시터 X8과 서로 다르다. 만곡 형상을 갖는 가동 전극(32)에 대해서는, 전술한 가변 캐패시터 X7의 제조 과정에서, 만곡 형상을 갖는 고정 전극(12)을 형성한 것과 마찬가지의 방법을 이용하여, 형성할 수 있다.
가변 캐패시터 X9는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있다. 구체적으로는, 도 34에 도시한 바와 같이, 가동 전극(32)과 가동 전극(13) 사이의 갭 G9의 체적이 최대인 도 34의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G9 체적이 최소인 도 34의 (d)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X9에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X9에서는, 가동 전극(32)의 대향면(32a) 상에서 소정의 패턴 형상을 갖는 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다(즉, 유전체 패턴(14)의 윤곽의 전체 길이의, 유전체 패턴(14)의 단위 면적당의 길이는, 비교적 크다). 그 때문에, 유전체 패턴(14)으로부터 대향면(32a)으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴(14)의 대전은 억제된다. 따라서, 가변 캐패시터 X8에서는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
도 35는, 본 발명의 제10 실시 형태에 따른 가변 캐패시터 X10의 부분 단면도이다. 도 35는, 가변 캐패시터 X8에 있어서의 도 29에 대응한다. 가변 캐패시터 X10은, 기판(31)과, 만곡 구조를 갖지 않는 가동 전극(32)과, 만곡 구조를 갖지 않는 가동 전극(13)과, 유전체 패턴(14)과, 앵커부(34)를 구비한다. 가변 캐패시터 X10은, 가동 전극(13)이 만곡 구조를 갖지 않고 또한 앵커부(34)를 구비하는 점에서, 가변 캐패시터 X8과 서로 다르다. 가변 캐패시터 X10에 대해서는, 희생막(15) 내에 앵커부(34)를 매립하여 형성하는 점 및 가동 전극(13) 상에 재료막(16)을 형성하지 않는 점 이외에는, 도 30 및 도 31을 참조하여 전술한 가변 캐패시터 X8의 제조 방법과 마찬가지의 방법에 의해, 제조할 수 있다.
가변 캐패시터 X10은, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 양태로 구동할 수 있다. 구체적으로는, 도 36에 도시한 바와 같이, 가동 전극(32)과 가동 전극(13) 사이의 갭 G10의 체적이 최대인 도 36의 (a)에 도시하는 제1 상태(초기 상태)와 갭 G8의 체적이 최소인 도 36의 (d)에 도시하는 제2 상태 사이에서, 그 갭 체적을 연속적으로 크게 변화시킬 수 있다. 따라서, 가변 캐패시터 X10에 의하면, 가변 캐패시터 X1과 마찬가지로, 정전 용량에 대하여 큰 가변량 내지 가변율을 실현할 수 있다.
가변 캐패시터 X10에서는, 가동 전극(32)의 대향면(32a) 상에서 소정의 패턴 형상을 갖는 유전체 패턴(14)의 윤곽의 전체 길이는 비교적 길다(즉, 유전체 패턴(14)의 윤곽의 전체 길이의, 유전체 패턴(14)의 단위 면적당의 길이는, 비교적 크다). 그 때문에, 유전체 패턴(14)으로부터 대향면(32a)으로 전하는 빠져나가기 쉬워, 소위 전하 이동에 기인하는 유전체 패턴(14)의 대전은 억제된다. 따라서, 가변 캐패시터 X10에서는, 가변 캐패시터 X1에 관하여 전술한 바와 마찬가지의 이유로, 구동 전압 특성의 변동은 억제된다.
전술한 가변 캐패시터 X1, X2에서도, 가변 캐패시터 X10의 앵커부(34)와 같은, 양 전극을 연결하기 위한 앵커부를 형성하여도 된다.
가변 캐패시터 X8∼X10에서는, 가동 전극(32)의 대향면(32a) 상에 유전체 패턴(14)을 형성하는 것 대신에, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 도 9에 도시하는 유전체 패턴(14)을 가동 전극(13)의 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 가동 전극(32)의 대향면(32a) 상에 유전체 패턴(14)을 형성하는 것 외에, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 도 10에 도시하는 유전체 패턴(14')을 가동 전극(13)의 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 가변 캐패시터 X1에 대하여 전술한 바와 마찬가지로, 도 11에 도시하는 도체층(17)을 유전체 패턴(14) 상에 형성하여도 된다.
가변 캐패시터 X8∼X10에서는, 유전체 패턴(14)을 형성하지 않고, 도 12에 도시하는 가변 캐패시터 X2에 관하여 전술한 유전체막(21)을, 가동 전극(32)의 대향면(32a) 상 또는 가동 전극(13)의 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X2에 관하여 전술한 도체 패턴(22)을, 유전체막(21)이 형성되어 있지 않은 대향면(32a) 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 유전체 패턴(14)을 형성하지 않고, 도 14에 도시하는 가변 캐패시터 X3에 관하여 전술한 유전체막(21) 및 그 위의 도체 패턴(23)을, 대향면(32a) 상 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 유전체 패턴(14)을 형성하지 않고, 도 16에 도시하는 가변 캐패시터 X4에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을, 대향면(32a) 상 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 유전체 패턴(14)을 형성하지 않고, 도 18에 도시하는 가변 캐패시터 X5에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을 대향면(32a) 상 또는 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X5에 관하여 전술한 도체 패턴(26)을, 유전체막(24) 및 도체 패턴(25)이 형성되어 있지 않은 대향면(32a) 또는 대향면(13a) 상에 형성하여도 된다. 가변 캐패시터 X8∼X10에서는, 유전체 패턴(14)을 형성하지 않고, 도 20에 도시하는 가변 캐패시터 X6에 관하여 전술한 유전체막(24) 및 도체 패턴(25)을 대향면(32a) 상 또는 대향면(13a) 상에 형성하고, 또한, 가변 캐패시터 X6에 관하여 전술한 도체 패턴(27)을, 유전체막(24) 및 도체 패턴(25)이 형성되어 있지 않은 대향면(32a) 또는 대향면(13a) 상에 형성하여도 된다.
전술한 고정 전극(12), 가동 전극(13), 및 가동 전극(32)은, 각각에 대하여 도시한 것과 서로 다른 만곡 형상을 가져도 된다. 예를 들면, 가변 캐패시터 X1∼X7의 고정 전극(12)은, 가동 전극(13)과 대향하는 영역 내에, 가동 전극(13) 측으로 돌출하도록 만곡하는 복수의 부위를 가져도 되고, 가동 전극(13)과는 반대 측으로 돌출하도록 만곡하는 부위를 적어도 하나 가져도 된다. 가변 캐패시터 X1∼X7의 가동 전극(13)은, 고정 전극(12)과 대향하는 영역 내에, 고정 전극(12) 측으로 돌출하도록 만곡하는 복수의 부위를 가져도 되고, 고정 전극(12)과는 반대 측으로 돌출하도록 만곡하는 부위를 적어도 하나 가져도 된다. 가변 캐패시터 X8∼X10의 가동 전극(13)은, 가동 전극(32)과 대향하는 영역 내에, 가동 전극(32) 측으로 돌출하도록 만곡하는 복수의 부위를 가져도 되고, 가동 전극(32)과는 반대 측으로 돌출하도록 만곡하는 부위를 적어도 하나 가져도 된다. 가변 캐패시터 X8∼X10의 가동 전극(32)은, 가동 전극(13)과 대향하는 영역 내에, 가동 전극(13) 측으로 돌출하도록 만곡하는 복수의 부위를 가져도 되고, 가동 전극(13)과는 반대 측으로 돌출하도록 만곡하는 부위를 적어도 하나 가져도 된다.
이상의 통합으로서, 본 발명의 구성 및 그 배리에이션을 이하에 부기로서 열거한다.
(부기 1)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 상기 캐패시터 전극 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체 패턴을 구비하는 가변 캐패시터.
(부기 2)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과,
상기 캐패시터 전극에 대하여 상기 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체 패턴을 구비하는 가변 캐패시터.
(부기 3)
상기 유전체 패턴 상에 도체층을 구비하는, 부기 1 또는 2에 기재된 가변 캐패시터.
(부기 4)
상기 유전체 패턴이 형성되어 있지 않은 상기 제1 대향면 또는 상기 제2 대향면 상에 유전체 패턴을 구비하는, 부기 1 또는 2에 기재된 가변 캐패시터.
(부기 5)
상기 유전체 패턴의 형상 및/또는 조밀한 조정에 의해, C-V 특성이 조정되어 있는, 부기 1 내지 4 중 어느 하나에 기재된 가변 캐패시터.
(부기 6)
상기 유전체 패턴은, 밀한 부분으로부터 조한 부분으로 변화되는 부위를 갖는, 부기 5에 기재된 가변 캐패시터.
(부기 7)
상기 유전체 패턴은, 복수의 유전체 아일런드로 이루어지는, 부기 1 내지 6 중 어느 하나에 기재된 가변 캐패시터.
(부기 8)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 상기 캐패시터 전극 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 유전체막이 형성되어 있지 않은 상기 제1 대향면 또는 상기 제2 대향면 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 9)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 캐패시터 전극에 대하여 상기 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와,
상기 유전체막이 형성되어 있지 않은 상기 제1 대향면 또는 상기 제2 대향면 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 10)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 상기 캐패시터 전극 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 유전체막 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 11)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과,
상기 캐패시터 전극에 대하여 상기 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 유전체막 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 12)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 상기 캐패시터 전극 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 가동 캐패시터 전극막 측으로 노출하면서 상기 유전체막에 매립하여 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 13)
제1 대향면을 갖는 캐패시터 전극과,
상기 제1 대향면에 대향하는 제2 대향면을 갖는 가동 캐패시터 전극막과,
상기 캐패시터 전극에 대하여 상기 가동 캐패시터 전극막을 부분적으로 고정하기 위한 앵커부와,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 가동 캐패시터 전극막 측으로 노출하면서 상기 유전체막에 매립하여 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 14)
상기 도체 패턴은, 복수의 개구부를 갖는 도체막인, 부기 12 또는 13에 기재된 가변 캐패시터.
(부기 15)
상기 유전체막에서의 상기 가동 캐패시터 전극막 측의 면과, 상기 도체 패턴에서의 상기 가동 캐패시터 전극막 측의 면은, 면일인, 부기 12 내지 14 중 어느 하나에 기재된 가변 캐패시터.
(부기 16)
상기 도체 패턴에서의 상기 가동 캐패시터 전극막 측의 면은, 상기 유전체막에서의 상기 가동 캐패시터 전극막 측의 면보다도, 상기 캐패시터 전극 측으로 퇴피하고 있는, 부기 12 내지 14 중 어느 하나에 기재된 가변 캐패시터.
(부기 17)
상기 유전체막에서의 상기 가동 캐패시터 전극막 측의 면은, 상기 도체 패턴에서의 상기 가동 캐패시터 전극막 측의 면보다도, 상기 캐패시터 전극 측으로 퇴피하고 있는, 부기 12 내지 14 중 어느 하나에 기재된 가변 캐패시터.
(부기 18)
상기 캐패시터 전극 및 상기 가동 캐패시터 전극막 간을 부분적으로 연결하는 앵커부를 구비하는, 부기 1, 8, 10, 12의 어느 하나에 기재된 가변 캐패시터.
(부기 19)
상기 캐패시터 전극은 고정 전극인, 부기 1 내지 18 중 어느 하나에 기재된 가변 캐패시터.
(부기 20)
상기 고정 전극의 상기 제1 대향면은, 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 영역을 갖는, 부기 19에 기재된 가변 캐패시터.
(부기 21)
상기 캐패시터 전극은 가동 캐패시터 전극막인, 부기 1 내지 18 중 어느 하나에 기재된 가변 캐패시터.
(부기 22)
상기 캐패시터 전극은, 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 부위를 갖는 가동 캐패시터 전극막인, 부기 1 내지 18 중 어느 하나에 기재된 가변 캐패시터.
(부기 23)
제1 대향면을 갖는 가동 캐패시터 전극막과,
상기 제1 대향면에 대향하고 또한 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체 패턴을 구비하는 가변 캐패시터.
(부기 24)
제1 대향면을 갖는 가동 캐패시터 전극막과,
상기 제1 대향면에 대향하고 또한 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 유전체막이 형성되어 있지 않은 상기 제1 대향면 또는 상기 제2 대향면 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 25)
제1 대향면을 갖는 가동 캐패시터 전극막과,
상기 제1 대향면에 대향하고 또한 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 유전체막 상에 형성된 도체 패턴을 구비하는 가변 캐패시터.
(부기 26)
제1 대향면을 갖는 가동 캐패시터 전극막과,
상기 제1 대향면에 대향하고 또한 상기 가동 캐패시터 전극막 측으로 돌출하도록 만곡하고 있는 영역을 갖는 제2 대향면을 갖는 고정 캐패시터 전극과,
상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성된 유전체막과,
상기 가동 캐패시터 전극막 측으로 노출하면서 상기 유전체막에 매립하여 형성된 도체 패턴을 구비하는 가변 캐패시터.
X1∼X10 : 가변 캐패시터
11, 31 : 기판
12 : 고정 전극
13, 32 : 가동 전극
14 : 유전체 패턴
17 : 도체층
21, 24 : 유전체막
22, 23, 25, 26, 27 : 도체 패턴
28 : 구릉부
34 : 앵커부

Claims (4)

  1. 제1 대향면을 갖는 캐패시터 전극과,
    상기 제1 대향면에 대향하는 제2 대향면을 갖고, 또한, 상기 캐패시터 전극 측으로 또는 상기 캐패시터 전극과는 반대 측으로 돌출하도록 만곡하고 있는 부위를 갖는, 가동 캐패시터 전극막과,
    상기 제1 대향면 상 또는 상기 제2 대향면 상에 형성되고, 서로 이격하는 복수의 유전체 아일런드로 이루어지는 유전체 패턴을 구비하고,
    상기 유전체 패턴의 윤곽의 전체 길이의, 상기 유전체 패턴의 단위 면적당의 길이는, 상기 제1 대향면 또는 상기 제2 대향면의 전체의 위에 걸쳐 유전체막이 배치된 경우의 상기 유전체막의 윤곽의 전체 길이의, 상기 유전체막의 단위 면적당의 길이보다 큰 가변 캐패시터.
  2. 제1항에 있어서,
    상기 유전체 패턴 상에 도체층을 구비하는 가변 캐패시터.
  3. 제1항에 있어서,
    상기 유전체 패턴이 형성되어 있지 않은 상기 제1 대향면 또는 상기 제2 대향면 상에 유전체 패턴을 구비하는 가변 캐패시터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유전체 패턴의 형상 및 조밀의 조정 중 적어도 하나에 의해, C-V 특성이 조정되어 있는 가변 캐패시터.
KR1020100107523A 2007-01-26 2010-11-01 가변 캐패시터 KR101046533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007015826A JP4611323B2 (ja) 2007-01-26 2007-01-26 可変キャパシタ
JPJP-P-2007-015826 2007-01-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007997A Division KR101008777B1 (ko) 2007-01-26 2008-01-25 가변 캐패시터

Publications (2)

Publication Number Publication Date
KR20100129254A KR20100129254A (ko) 2010-12-08
KR101046533B1 true KR101046533B1 (ko) 2011-07-04

Family

ID=39277321

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080007997A KR101008777B1 (ko) 2007-01-26 2008-01-25 가변 캐패시터
KR1020100107523A KR101046533B1 (ko) 2007-01-26 2010-11-01 가변 캐패시터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080007997A KR101008777B1 (ko) 2007-01-26 2008-01-25 가변 캐패시터

Country Status (5)

Country Link
US (1) US7986507B2 (ko)
EP (1) EP1950777B8 (ko)
JP (1) JP4611323B2 (ko)
KR (2) KR101008777B1 (ko)
CN (1) CN101231910B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961684B1 (en) 2023-08-02 2024-04-16 King Faisal University Energy storage in a minimized variable capacitance system using capacitor with distance-movable plates

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9011627B2 (en) 2007-10-05 2015-04-21 Carver Scientific, Inc. Method of manufacturing high permittivity low leakage capacitor and energy storing device
US8432663B2 (en) 2007-10-05 2013-04-30 Carver Scientific, Inc. High permittivity low leakage capacitor and energy storing device and method for forming the same
US8940850B2 (en) 2012-08-30 2015-01-27 Carver Scientific, Inc. Energy storage device
WO2010103474A1 (en) 2009-03-11 2010-09-16 Nxp B.V. Mems electrostatic actuator
FI20096034A (fi) * 2009-10-08 2011-04-09 Vti Technologies Oy Menetelmä ja järjestelmä energian keräämiseksi
WO2011058826A1 (ja) 2009-11-11 2011-05-19 株式会社村田製作所 可変容量装置
JP5545410B2 (ja) * 2011-03-16 2014-07-09 富士通株式会社 可変容量素子を有する電子機器とその製造方法
DE102011081887A1 (de) * 2011-08-31 2013-02-28 Robert Bosch Gmbh Polymerschichtsystem-Drucksensorvorrichtung und Polymerschichtsystem-Drucksensorverfahren
US10199165B2 (en) 2012-08-30 2019-02-05 Carver Scientific, Inc. Energy storage device
US9805869B2 (en) 2012-11-07 2017-10-31 Carver Scientific, Inc. High energy density electrostatic capacitor
FR2998417A1 (fr) 2012-11-16 2014-05-23 St Microelectronics Rousset Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant
SG11201507993RA (en) * 2013-03-29 2015-10-29 Carver Scient Inc Energy storage device
EP2992540B1 (en) * 2013-04-29 2019-11-13 Cavendish Kinetics, Inc. Control-electrode shielding for improved linearity of a mems dvc device
WO2015050761A1 (en) * 2013-10-02 2015-04-09 Cavendish Kinetics, Inc Curved rf electrode for improved cmax
CN104506086B (zh) * 2015-01-21 2017-01-18 吉林大学 一种微型压电和电容复合振动能量采集器
JP6869239B2 (ja) 2015-11-06 2021-05-12 カーバー サイエンティフィック インコーポレイテッドＣａｒｖｅｒ Ｓｃｉｅｎｔｉｆｉｃ， Ｉｎｃ． 電子エントロピー・メモリデバイス
CN110431647B (zh) 2016-12-02 2022-06-28 卡弗科学有限公司 存储设备和电容储能设备
CN111691171A (zh) * 2020-06-20 2020-09-22 陈豪 一种纺织面料的除尘方法
US11929390B2 (en) * 2021-02-12 2024-03-12 International Business Machines Corporation Temperature-dependent capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
JP2006210843A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 可変キャパシタ及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US278075A (en) * 1883-05-22 Charles e
US5526172A (en) * 1993-07-27 1996-06-11 Texas Instruments Incorporated Microminiature, monolithic, variable electrical signal processor and apparatus including same
US5557495A (en) * 1994-09-29 1996-09-17 Harris Corporation Variable capacitor and method
US5901031A (en) * 1995-02-01 1999-05-04 Murata Manufacturing Co., Ltd. Variable capacitor
JP3111916B2 (ja) * 1996-12-20 2000-11-27 株式会社村田製作所 可変コンデンサ
US6127908A (en) 1997-11-17 2000-10-03 Massachusetts Institute Of Technology Microelectro-mechanical system actuator device and reconfigurable circuits utilizing same
US6242989B1 (en) * 1998-09-12 2001-06-05 Agere Systems Guardian Corp. Article comprising a multi-port variable capacitor
US6373682B1 (en) * 1999-12-15 2002-04-16 Mcnc Electrostatically controlled variable capacitor
CN1177340C (zh) * 2000-01-11 2004-11-24 株式会社村田制作所 可变电容器
US6625004B1 (en) 2001-08-31 2003-09-23 Superconductor Technologies, Inc. Electrostatic actuators with intrinsic stress gradient
JP4045090B2 (ja) 2001-11-06 2008-02-13 オムロン株式会社 静電アクチュエータの調整方法
JP3712123B2 (ja) 2002-03-25 2005-11-02 富士通メディアデバイス株式会社 可変キャパシタ及びその製造方法
JP3696193B2 (ja) 2002-09-30 2005-09-14 富士通メディアデバイス株式会社 可変キャパシタ及びその製造方法
US20040214543A1 (en) 2003-04-28 2004-10-28 Yasuo Osone Variable capacitor system, microswitch and transmitter-receiver
JP4300865B2 (ja) * 2003-04-28 2009-07-22 株式会社日立製作所 可変容量コンデンサシステム
ATE510318T1 (de) * 2003-09-08 2011-06-15 Murata Manufacturing Co Element mit variabler kapazität
US6906905B1 (en) * 2004-06-30 2005-06-14 International Business Machines Corporation Micro electro-mechanical variable capacitor
JPWO2006011239A1 (ja) 2004-07-29 2008-05-01 株式会社日立メディアエレクトロニクス 容量型ｍｅｍｓ素子とその製造方法、及び高周波装置
US7082024B2 (en) * 2004-11-29 2006-07-25 Stmicroelectronics S.A. Component comprising a variable capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
JP2006210843A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 可変キャパシタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961684B1 (en) 2023-08-02 2024-04-16 King Faisal University Energy storage in a minimized variable capacitance system using capacitor with distance-movable plates

Also Published As

Publication number Publication date
KR101008777B1 (ko) 2011-01-14
JP2008182134A (ja) 2008-08-07
KR20100129254A (ko) 2010-12-08
CN101231910A (zh) 2008-07-30
CN101231910B (zh) 2011-03-02
KR20080070586A (ko) 2008-07-30
US20080180876A1 (en) 2008-07-31
US7986507B2 (en) 2011-07-26
JP4611323B2 (ja) 2011-01-12
EP1950777B1 (en) 2017-07-12
EP1950777B8 (en) 2017-08-16
EP1950777A1 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
KR101046533B1 (ko) 가변 캐패시터
US7209019B2 (en) Switch
KR100699957B1 (ko) 가변 캐패시터 및 그 제조 방법
US7489004B2 (en) Micro-electro-mechanical variable capacitor for radio frequency applications with reduced influence of a surface roughness
US7724494B2 (en) Variable capacitor and method of making the same
EP2093778B1 (en) Variable capacitor, matching circuit element, and mobile terminal apparatus
CN1408120A (zh) 可变电容器及相关的制造方法
US7515023B2 (en) Micro-switching device and method of manufacturing micro-switching device
US20090206963A1 (en) Tunable metamaterials using microelectromechanical structures
US20080247115A1 (en) Variable device circuit and method for manufacturing the same
JP2004519845A (ja) Ｍｅｍｓスイッチト・ステップ可変コンデンサとその製造方法
TW201140629A (en) MEMS-based tunable filter
US6538874B2 (en) Electronic device
US8901709B2 (en) Electrical device having movable electrode
US7006342B2 (en) Variable capacitor having a rigidity-increasing feature
JP5637308B2 (ja) 電子デバイスとその製造方法、及び電子デバイスの駆動方法
JP5223793B2 (ja) 可変キャパシタ
US9070524B2 (en) RF MEMS switch with a grating as middle electrode
WO2009057988A2 (en) Radio frequency mems switch
KR20070078996A (ko) 마이크로 스위칭 소자 및 마이크로 스위칭 소자 제조 방법
JP2010225810A (ja) 可変抵抗および擬似インダクタ
KR100357164B1 (ko) 마이크로 가변 커패시터

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 9