KR101045783B1 - 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터 - Google Patents

다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터 Download PDF

Info

Publication number
KR101045783B1
KR101045783B1 KR1020080109365A KR20080109365A KR101045783B1 KR 101045783 B1 KR101045783 B1 KR 101045783B1 KR 1020080109365 A KR1020080109365 A KR 1020080109365A KR 20080109365 A KR20080109365 A KR 20080109365A KR 101045783 B1 KR101045783 B1 KR 101045783B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
organic thin
sacrificial substrate
Prior art date
Application number
KR1020080109365A
Other languages
English (en)
Other versions
KR20100050194A (ko
Inventor
박정주
조진한
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020080109365A priority Critical patent/KR101045783B1/ko
Publication of KR20100050194A publication Critical patent/KR20100050194A/ko
Application granted granted Critical
Publication of KR101045783B1 publication Critical patent/KR101045783B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및 이에 의하여 제조된 유기 박막 트랜지스터가 제공된다. 본 발명에 따른 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법은 고분자 물질을 광 또는 열로 가교시키는 단계를 포함하며, 상기 제조방법은 용액 침지가 아닌 가열 방식과 광조사 방식으로 다층 박막을 제조할 수 있으므로 제조 공정이 매우 간단하고 효과적이다. 또한, 사용자가 원하는 박막 두께와 가요성을 조절할 수 있고 부착성도 우수하여 산업적 측면에서 그 유용성이 매우 높다.

Description

다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및 이에 의하여 제조된 유기 박막 트랜지스터 {Method for manufacturing organic thin film transistor comprising multilayered film and the organic thin film transistor munufactured by the same}
본 발명은 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및 이에 의해 제조된 유기 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 가요성(flexibility) 과 부착성이 매우 우수한 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및 이에 의하여 제조된 유기 박막 트랜지스터에 관한 것이다.
유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 후, 유기물의 특성 즉, 합성방법의 다양함, 섬유나 필름 형태로의 성형의 용이함, 가요성, 전도성, 저렴한 생산비 등으로 인해 새로운 전기 전자 재료로서 기능성 전자 소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 반도체 층으로 사용 하는 유기 박막 트랜지스터에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계어서 많은 연구가 진행 중에 있다.
유기 박막 트랜지스터(Organic Thin Film Transistor: OFTF)는 기존의 실리콘 박막 트랜지스터와 비교할 때, 플라즈마를 이용한 화학증착(PECVD)이 아닌 상압의 프린팅 공정에 의한 반도체층의 형성이 가능하고, 필요에 따라서는 전체 공정이 플라스틱 기판을 이용한 연속공정(roll to roll)에 의해 달성될 수 있어서, 저가의 트랜지스터를 구현할 수 있다는 큰 장점이 있다. 따라서, 유기 박막 트랜지스터는 능동형 디스플레이의 구동소자, 스마트 카드(smart card), 인벤토리 텍(inventory tag)용 플라스틱 칩 등 다양한 분야에 그 활용도가 예상되고 있다.
이와 같이 다양한 유용성을 갖는 유기 박막 전자 소자는 다양한 기판에 적용되어야 하는데, 이를 위해서는 적용하고자 하는 기판의 크기와 모양에 영향을 받지않는 가요성과 부착성이 우수한 박막을 개발하는 것이 필수적이다. 따라서 유기 반도체 분야의 최근 경향은 이러한 박막의 가요성과 부착성을 향상시키고, 이를 위한 단순하고 손쉬운 공정을 개발하는 것이다.
가요성과 부착성이 우수한 유기 박막 전자 소자를 제조하기 위한 종래 기술로는 자가 조립 블록 공중합(self-assembly of block copolymers), 졸-겔법 또는 층상 자기조립법(Layer by Layer assembly method, 이하 LbL)을 이용한 프리 스탠딩 박막 제조법을 들 수 있다. 그러나, 상기 제조방법에 의해 제조된 박막의 활용은 멤브레인, 센서 그리고 기계적으로는 강화 나노 복합 박막 분야 등에 한정되었다. 특히 종래의 프리 스탠딩 박막의 제조방법은 기판상에 희생층을 적층한 후, 상 기 희생층 상에 박막을 침지법 등에 의하여 형성하고, 다시 상기 박막을 물리적으로 기판으로부터 탈착시키거나, 또는 상기 희생층을 화학적으로 제거함으로써 박막과 기판을 분리하였다. 하지만, 물리적으로 박막을 기판으로부터 탈착시키는 경우, 전자 소자가 형성된 박막에 물리적 손상을 가할 수 있고, 화학적으로 박막을 기판으로부터 분리하는 경우, 상기 희생층을 선택적으로 제거하는 용액이 소자의 기능이상을 초래할 수 있고, 더 나아가 상기 용액을 박막으로부터 제거하기 위한 별도의 세정(rinsing)공정이 요구되므로 비경제적이다. 상기 프리 스탠딩(free-standing) 박막은 하부 지지 기판이 없는 박막을 의미하며, 이는 당업계에서 널리 사용되는 용어이다.
또한, 기판상에 프리 스탠딩 박막을 적층시키는 종래 기술은 상술한 바와 같이 졸-겔법, LBL법 등이 있는데, 특히 최근에는 LBL법에 의한 박막 형성이 보다 활발히 연구되고 있다. 하지만, 종래의 층상 자기 조립법은 몇 가지 내재적인 제한을 가지고 있다. 그 중 하나는 한 번의 증착 공정으로 개별적인 층 두께를 수십 마이크로 단위까지 증가시키는데 있어서 실용적이지 못하다는 점이다. 예를 들면, 마이크로 단위의 기능성 박막의 제조에 있어서, 이 방법에 의할 경우 수백 개 개별 층이 요구되는데, 이는 한 번의 공정에 의하여 생성되는 한 층의 두께는 수 나노 수준에 불과하고, 또한 각 공정에는 세정(rinsing) 단계가 요구되기 때문이다. 두 번째 한계는 보완적 상호적용 없이 소수성 층의 연속적인 증착은 불가능하다는 점이다. 세 번째 한계는 희생층 위에 형성된 LbL 친수성 층 또는 소수성 기판이 기판으로부터 분리 가능하다 할지라도, 이러한 공정은 매우 정교한 작업을 요하여 신중한 주의를 하지 않는다면, 프리 스탠딩 박막에 물리적 또는 화학적 손상을 일으킬 수 있는 점이며, 이것은 상술한 바와 같다.
따라서, 본 발명이 해결하고자 하는 첫 번째 과제는, 공정 시간을 매우 단축시키고, 사용자가 용이하게 두께, 기능성 및 구조 등을 제어할 수 있으며, 제조 과정에서 입게 되는 물리적, 화학적 손상이 최소화된 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는, 사용자가 용이하게 두께, 기능성 및 구조를 제어할 수 있는 가요성 있고 부착성이 있는 다층 박막을 포함하는 유기 박막 트랜지스터를 제공하는 데 있다.
본 발명은 상기 첫 번째 과제를 달성하기 위해서,
다층 박막을 기판으로 포함하는 유기 박막 트랜지스터의 제조방법에 있어서,
(a) 가교성 고분자 물질을 희생 기판 위에 도포하여 스핀 코팅하는 단계;
(b) 상기 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 1 층을 형성하는 단계;
(c) 상기 제 1 층에 가교성 고분자 물질을 도포하여 스핀 코팅하는 단계;
(d) 상기 제 1 층에 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 2 층을 형성하는 단계;및
(e) 상기 (c) 및 (d) 단계를 반복하여 다층 박막을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 유기 박막 트랜지스터의 제조방법은 상기 (e) 단계 이후에
상기 다층 박막 위에 유기 박막 트랜지스터를 형성하는 단계;및
상기 희생 기판을 제거하는 단계를 더 포함하는 것일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 다층 박막 위에 유기 박막 트랜지스터를 형성하는 단계는
상기 희생 기판 위에 형성된 다층 박막 위에 게이트 전극을 형성하는 단계;
상기 게이트 전극 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 위에 유기 반도체층을 형성하는 단계;및
상기 유기 반도체층 위에 소스와 드레인 전극을 형성하는 단계를 더 포함하는 것일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 다층 박막 위에 유기 박막 트랜지스터를 형성하는 단계는
상기 희생 기판 위에 형성된 다층 박막 위에 게이트 전극을 형성하는 단계;
상기 게이트 전극 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 위에 소스와 드레인 전극을 형성하는 단계 ;및
상기 소스와 드레인 전극과 상기 절연층 상면 일부에 유기 반도체층을 형성하는 단계를 더 포함하는 것일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 희생 기판을 제거하는 단계는 상기 희생 기판을 친수성 용액에 용해시킴으로써 상기 희생 기판을 제거하는 것일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 (b) 단계에서, 상기 가교성 고분자 물질은 광가교성 고분자 물질이며, 상기 가교 단계는 상기 가교성 고분자 물질에 광을 조사함으로써 이루어지는 것일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 광가교성 고분자 물질은 아지드기를 가교성 기능기로 함유하는 폴리스티렌일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 (b) 단계에서, 상기 가교성 고분자 물질은 열가교성 고분자 물질이며, 상기 가교 단계는 상기 가교성 고분자 물질에 열을 가함으로써 이루어지는 것일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 열가교성 고분자 물질은 폴리아믹산일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 희생 기판은 이온성 기판일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 유기 박막 트랜지스터의 제조방법은 상기 가교성 고분자 물질의 농도와 상기 (e) 단계의 반복 횟수를 조절함으로써 상기 다층 박막의 두께를 조절하는 것일 수 있다.
본 발명은 상기 두 번째 과제를 달성하기 위하여, 상기 유기 박막 트랜지스터의 제조방법에 따라 제조된 유기 박막 트랜지스터를 제공한다.
본 발명에 따른 유기 박막 트랜지스터의 제조방법은 매우 간단하고, 효과적 인 방식으로, 종래 기술에 비하여 매우 빠른 속도로 다층박막을 제조할 수 있으므로, 유기 박막 트랜지스터의 전체 제조시간은 상당히 단축될 수 있으며, 산업적 측면에서 그 유용성이 매우 높다. 또한, 사용자가 원하는 박막 두께와 가요성을 간단하고 쉬운 방법으로 조절할 수 있고 적용 가능 대상 분야가 매우 폭넓으며, 용액 침지가 아닌 가열 방식과 광 조사 방식으로 다층 박막을 제조할 수 있으므로 제조 공정의 효율이 높다. 또한, 희생 기판을 용액에 침지하여 용해하는 방식으로 제거하는 경우, 다층 박막을 희생 기판에서 물리적 또는 화학적 손상 없이 제거할 수 있을 뿐만 아니라 희생 기판이 제거된 후에 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터의 전기적 성질을 향상시킬 수 있는데, 이는 상보적 처리 공정 없이 제조된 소수성 다층 박막이 희생 기판을 제거하기 위한 친수성 용액에서도 상당한 화학적 안정성을 갖기 때문이다. 또한, 상기 방법으로 제조된 유기 박막 트랜지터는 가요성 뿐만 아니라 부착성 또한 우수하여 적용 가능한 대상 분야를 더욱 확대할 수 있다. 상기 방법으로 제조된 유기 박막 트랜지스터는 유기 전자 소자 분야에 상당한 이점을 제공할 것이다.
이하, 도면 및 실시예를 이용하여 본 발명을 보다 상세히 설명하고자 한다. 그러나 이들 실시예 및 시험예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이들 실시예 및 시험예에 의해 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에 있어서 자명한 것이다. 또한, 본 명세서에서 화학식과 같이 당업계에서 널리 알려진 표기법이 아닌 한 아래 첨자는 적층되는 다층 수 를 나타낸다.
상술한 바와 같이 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 전자 소자 생산에의 적용에 관한 것으로, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 종래의 공정과 달리 기판 자체가 희생층 이므로, 기판과 다층 박막 사이에 적층된 별도의 희생층이 요구되지 않는다. 즉 본 발명에서는 가교성 고분자의 적층 및 가교화 단계를 반복함으로써 유기 박막 트랜지스터의 기판으로 사용되는 다층 박막을 추후 제거되는 희생 기판상에 적층시키게 되며 별도의 세정 공정이 요구되는 종래의 다층 박막 제조 방법과 비교하여 볼 때 다층 박막의 성장 속도 및 공정 과정의 효율성 등에 있어서 탁월한 우수성을 보인다.
이하 도면을 이용하여 본 발명에 따른 다층 박막 제조방법의 구체적인 예를 상세히 설명한다.
도 1은 본 발명에 따른 다층 박막의 제조방법을 설명하는 단계도이다.
도 1을 참조하면, 먼저 희생 기판상에 광가교성 기능기를 갖는 고분자를 도포시킨 후, 스핀 코팅을 하여 균일한 적층 두께를 유지시켰다. 이후, 기판상에 균일한 두께로 도포된 상기 고분자층에 광(UV)을 조사하여, 상기 고분자를 가교(crosslinking)시키는데, 이로써 상기 기판상에 다층 박막의 제 1 층이 형성된다. 이후 상기 광가교성 기능기를 갖는 고분자를 상기 제 1 층 상에 도포한 후, 동일한 과정으로 스핀 코팅 및 광 조사를 거침으로써 제 2 층을 형성시킨다. 이때 상기 제 2 층을 이루는 고분자는 상기 제 1 층의 고분자와 동일하거나 상이할 수 있으며, 특히 복합적인 기능성을 가지는 다층 박막을 형성하고자 하는 경우 상기 제 2 층의 고분자는 상이할 수 있다. 또한, 상기 층간 결합은 매우 강한 결합으로 나타나는데 그 이유는 각각의 층과 층 사이에 정전기적 인력, 수소결합 또는 공유결합 등으로 연결되어 구조적으로 매우 안정하기 때문이다. 특히, 종래 기술의 경우 소수성 물질을 박막 물질을 사용하기 위해서는 별도의 친수화 공정이 요구되었으나, 본 발명의 경우 광가교성 기능기를 갖는 고분자 물질을 사용함으로써 이러한 친수화 공정 등을 생략할 수 있다. 더 나아가 본 발명에서는 다층 박막이 모두 친수화 공정을 거치지 않은 소수성 층으로만 구성되므로, 기판만을 친수성 용매에 선택적으로 제거할 수 있다.
본 발명에서는 일 실시예에서는 UV에 민감한 아지드(azide)기를 광가교성 기능기로 함유하는 폴리스티렌 랜덤 공중합체(PS-N3)를 사용하였으나, 본 발명은 아지드 자체에 그 범위가 제한되지 않는다.
또한, 본 발명의 또 다른 일 실시예에서 광가교성 기능기를 함유하는 고분자 대신에 열가교성 고분자로 사용할 수 있으며, 이 경우 가교 방법은 광 조사 대신 가열 방식이 된다. 본 발명에서는 PMDA(polymellitic dianhydride)와 ODA(4,4′oxydianiline)을 사용하여 합성한 폴리이미드(polyimide, PI)의 전구체인 폴리아믹산(polyamic acid)을 사용하였는데, 본 발명은 이에 제한되지 않는다.
광가교성 기능기를 갖는 고분자와 열가교성 고분자가 각각 이온성 희생 기판 위에 안정되게 다층 박막으로 형성되어지면 상기 다층 박막을 기판으로 사용하여 유기 박막 트랜지스터를 제조하였다. 상기 희생 기판 위에서 형성된 다층 박막 위 에서 전체 공정이 수행된다. 유기 박막 트랜지스터의 제조가 완결되면 희생 기판을 친수성 용액에 용해하여 제거함으로써 가요성과 부착성이 우수한 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터를 제조하였다. 본 발명에서는 이온성 희생 기판으로 염화나트륨(NaCl)을 사용하였고 친수성 용액으로는 물을 사용하였다.
본 발명의 일 실시예에서는 UV에 민감한 아지드(azide)기를 광가교성 기능기로 함유하는 폴리스티렌 랜덤 공중합체(PS-N3)를 합성하였다.(도 2a). 고분자 벡본(back bone)에 존재하는 아지드기에 UV가 조사되면 매우 반응성이 우수한 나이트렌 라디칼(nitrene radical)이 형성된다. 이 경우에 첨가제 없이 쉽게 가교가 진행된다.
본 발명의 다른 일 실시예에서는 폴리이미드(polyimide,PI)의 전구체인 폴리아믹산(polyamic acid)을 PMDA(polymellitic dianhydride)와 ODA(4,4′oxydianiline)을 사용하여 합성하였다.(도 2b). 상기 폴리아믹산은 열풀림 과정 후 가교된 폴리이미드로 전환된다.
이러한 광가교 또는 열가교 작용에 근거한 PS-N3 또는 PI 다층 박막은 상보적인 작용의 도움없이(즉, 박막의 물성을 변화시키는 등의 추가적인 공정 없이) 스핀 코팅과 UV 가교화라는 반복적인 공정의 수행에 의하여 제조될 수 있다. 도 2a와 도 2b 는 상술한 본 발명의 실시예를 나타내는 반응식이다.
이러한 가교 반응을 기본으로 하여, 용액 농도 변화와 박막 층의 수의 증감에 의하여 다층 박막의 성질을 조절할 수 있다. 도 3a와 도 3b는 본 발명에 따른 하기 실시예 2를 기반으로 하여 PS-N3와 폴리아믹산 용액의 농도 변화와 박막 층의 개수에 따른 다층 박막의 두께 변화를 나타낸 것이다.
한편, 종래 기술인 LbL 방법의 경우에는, 약하게 흡착된 층들을 제거하는 세정공정 때문에 층 두께를 수십 나노미터 이상 증가시키기 어려웠으나 본 발명의 경우에는 상기 스핀속도와 용액의 농도를 조절함으로써 각각의 박막의 층당 두께를 넓은 영역에서 제어할 수 있다.
도 4a와 도 4b는 본 발명에 따른 다층 박막 위에 형성되는 금속 전극을 나타낸 것이다. 도 4a와 도 4b를 참조하면, 통상적으로 상용화되어 사용되는 백금(Pt) 스퍼터 또는 알루미늄(Al) 증기 증착을 이용하여 PS-N3 또는 PI 다층 박막 위에 금속 전극을 점 형태의 패턴 구조로 제조한 것이다. 상기 금속 전극은 다층 박막에 안정적으로 증착되는데, 그 이유는 다층 박막 내에 존재하는 질소 원자의 존재로 인하여 PS-N3 또는 PI 다층 박막과 금속 전극 사이에 안정적인 부착이 형성되기 때문이다.
이러한 박막은 가요성이 우수한데 그 이유는 (PS-N3)n=27 또는 (PI)n=15 다층 박막의 전체 두께가 기껏해야 각각 4㎛와 10㎛이기 때문이다. 이러한 박막의 가요성은 고유의 기계적 성질과 증착된 층의 개수에 강하게 의존한다. 이러한 결과는 이온성 희생 기판을 이용하여 프리 스탠딩 다층 박막 위에 다양한 전자 소자를 구현해낼 수 있음을 의미한다.
도 5a와 도 5b는 본 발명에 따른 PS-N3 또는 PI 다층 박막의 원자력 현미경(AFM)의 이미지 및 측정값이다. 도 5a와 도 5b를 참조하면, PS-N3 또는 PI 다층 박막의 최대 거칠기의 평균값(the average peak to valley distance, Δz)이 각각 약 1㎚ 와 3㎚임을 알 수 있다. 이는 도 5c 에 나타난 가요성 전자 소자에 폭 넓게 사용되는 상용화된 폴리에틸렌 텔라프탈레이트(polyethylene terephtalate, PET)의 Δz의 값(약 25㎚)과 비교할 때 PS-N3 또는 PI 다층 박막의 표면 조도(surface roughness)가 매우 우수하다는 것을 의미한다. 상술한 바와 같이 PS-N3 또는 PI 다층 박막은 매우 균일하고 평탄한 표면을 가지고 있어 극도로 평탄한 표면을 요구하는 즉 높은 가요성과 부착성이 요구되는 다양한 전자 박막 소자에 적용할 수 있다.
유기 박막 트랜지스터의 구조는 실리콘 기반으로 한 트랜지스터와 구조적으로 크게 차이가 없고, 유기 반도체층(활성층)의 어느 쪽 면이 소스와 드레인 전극과 접합하고 있느냐에 따라 top contact 방식과 bottom contact 방식으로 구분된다. 도 6은 top contact 방식 유기 박막 트랜지스터의 단면도이며, 도 7은 bottom contact 방식 유기 박막 트랜지스터의 단면도이다.
도 6을 참조하면, 기판(100), 기판(100)의 상면 일부에 형성된 게이트 전극(200), 게이트 전극(200)과 기판(100)의 상면 일부에 형성된 게이트 절연층 (300), 게이트 전극(300)의 상면에 형성된 유기 반도체층(400), 유기 반도체층 상 면 일부에 대향하면서 형성된 소스(510)와 드레인(520) 전극을 포함한다.
도 7을 참조하면, 기판(100), 기판(100)의 상면 일부에 형성된 게이트 전극(200), 게이트 전극(200)과 기판(100)의 상면 일부에 형성된 게이트 절연층 (300), 게이트 전극(300)의 상면에 일부에 대향하면서 형성된 소스(510a)와 드레인(520b) 전극, 소스(510a)와 드레인(520b)전극의 상면과 게이트 절연체(300) 상면 일부에 형성된 유기 반도체층(400)을 포함한다.
Top contact 방식은 활성층을 먼저 증착한 후 소스와 드레인 전극을 shadow mask를 이용하여 활성층 위에 증착하는 방식이며, bottom contact은 반대로 먼저 증착되어진 소소와 드레인 전극 위에 활성층을 증착하는 방식을 말한다. Top contact 방식 유기 박막 트랜지스터가 bottom contact 방식보다 더 우수한 성능을 보이는 것으로 알려져 있다. 본 발명에서는 유기 박막 트랜지스터의 구조에는 특별히 제한되지 않으나 하기 실시예에서는 top contact 방식의 유기 박막 트랜지스터로 제조하였다.
도 8 은 본 발명에 따른 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터의 제조 방법을 설명하는 단계도이다.
도 8 을 참조하면, 본 발명에 따른 상기 유기 박막 트랜지스터의 제조방법은 (a) 희생 기판 위에 다층 박막 기판을 형성하는 단계; (b) 상기 다층 박막 기판 위에 게이트 전극을 형성하는 단계; (c) 상기 게이트 전극 위에 게이트 절연층을 형성하는 단계; (d) 상기 게이트 절연층 위에 유기 반도체층을 형성하는 단계; (e) 상기 유기 반도체층 위에 소스와 드레인을 형성하는 단계;및 (f) 상기 희생 기판을 제거하는 단계를 포함하는 것을 특징으로 한다. 상기 (d)와 (e)단계는 (d′) 상기 게이트 절연층 위에 소스와 드레인을 형성하는 단계;(e′) 상기 소스와 드레인 전극과 상기 절연층 상면 일부 위에 유기 반도체층을 형성하는 단계로 대체될 수 있다.
상기 희생 기판 위에 다층 박막 기판은 상술한 바와 같이 스핀 코팅과 가교화 과정을 반복하여 PS-N3 또는 PI 다층 박막을 제조하였다.
상기 게이트 전극과 소스/드레인 전극은 상용화된 증기 증착법, 스핀 코팅법, 스퍼터링 코팅법 등의 코팅 방법에 의해 제조될 수 있고, 전극 재료로는 상용화된 금속, 금속 산화물, 전도성 고분자와 같은 유기물 등이 사용 가능하며, 전극 재료와 전극 형성 방법에는 특별한 제한이 없다. 특히 본 발명은 소자 제조 시 사용되는 스퍼터링 등과 같은 가혹한 공정이 견고하고 딱딱한 희생 기판을 기반하여 진행되므로, 가요성 박막 자체(예를 들면 플라스틱 필름)에 소자를 형성하는 종래 기술에 비하여 기판의 평활성이 효과적으로 유도될 수 있고, 또한 공정 조건의 가혹함을 용이하게 극복할 수 있다.
본 발명에서는 유기 박막 트랜지스터 제조에 통상적으로 사용하는 알루미늄(Al)을 사용하여 패턴화된 게이트 전극을 증기 증착법에 의하여 형성하였고, 은(Au)을 사용하여 소스와 드레인 전극을 스퍼터링 코팅법에 의하여 형성하였다. 다층 박막 위에 형성된 게이트 전극은 상술한 바와 같이 다층 박막 내에 존재하는 질소 원자의 존재로 인하여 안정적으로 부착된다.
상기 게이트 절연체는 상용화된 고분자 등의 절연 재료를 사용하여, 상용화된 코팅법에 의해 형성하였다. 게이트 절연체 재료와 형성 방법에는 특별한 제한이 없다. 본 발명에서는 가교된 폴리비닐폐놀(cross-linked poly-4-vinylphenol,cross-linked PVP)을 스핀 코팅법에 의해 게이트 절연층을 형성하였다.
상기 유기 반도체층 또한 재료와 형성 방법이 특별히 제한되지 않는다. 본 발명에서는 펜타센(pentacene)을 유기 증기상 증착법(organic vapor phase deposition)에 유기 반도체층을 형성하였다.
상기 희생 기판은 친수성 용액에 의해 제거될 수 있는 이온 결합 물질이어야 한다. 그 이유는 희생 기판 위에 형성된 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터에 물리적, 화학적 및 전기적 성질에 미치는 영향을 최소화하면서 희생 기판이 제거되어야 하기 때문이다. 본 발명에서는 이온성 희생 기판으로 염화나트륨(NaCl)을 사용하였고 친수성 용액으로 물을 사용하였다.
상기 제조방법에 의해 매우 균일하고, 투명하고 그리고 가요성 있는 유기 박막 트랜지스터를 제조하였다. 즉, 다양한 금속성 전극과 반도체 물질의 증착에도 불구하고 좌굴(buckling)이나 파상도(waviness)없는 가요성과 부착성이 우수한 유기 박막 트랜지스터를 제조한 것이다. 상기 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터와 PI 다층 박막을 포함하는 유기 박막 트랜지스터를 각각 도 9a 와 도 9b에 나타내었다.
상기 제조된 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터의 뒷면에 접착제 코팅(glue coating)을 하여 부착하고자 하는 물질의 다양한 표면에 부착 내지 탈착할 수 있다. 또한, 상기 유기 박막 트랜지스터의 가요성은 박막의 두께나 변형(strain)에 의해 발생하는 파형 표면 형태(wavy surface morphology) 없이 조절할 수 있다.
실시예 1
실시예 1-1
광가교성 고분자의 제조
UV 가교성 고분자인 PS-N3(Mn=28.0 kg/mol)를 Reversible addition fragmentation chain transfer(RAFT) 이라는 중합법으로 합성하였다. PS-N3를 (5.0 g, 0.048 mol), 4-비닐-밴질 클로라이드(0.5g, 3.33 mol), 2,2′-아조비스(2-메틸프로피오니트릴)(AIBN)(2mg, 0.014 mol), 및 RAFT 제 (27mg, 0.09 mmol)를 혼합하고, 탈가스화시켜 반응시킴으로써 합성하였다. 상기 반응은 70℃에서 48시간 동안 수행한다. 이후, 상기 반응의 반응물을 메탄올을 침전시키면 분홍색 분말 형태의 랜덤공중합체가 얻어진다. 아지드화되는 동안 커플링(coupling)을 피하기 위하여 말단 그룹인 디티오에스테르(ditioester)를 질소분위기 하에서 AIBN에 의한 반응으로 제거하였다. 이후, 상기 용액을 메탄올로 침전시키면 백색 분말을 얻는다. 이때 색의 변화는 디티오에스테르기가 제거되었다는 것을 암시한다. 이후, 상기 합성된 고분자를 디메틸포름아미드(dimethylformamide)에 3 당량의 소듐 아지드(sodium azide)와 12시간 동안 공기중에서 혼합하였다. 이후 상기 용액을 메탄올에 침전시키고 여과시키면 최종 산물인 백색 분말의 PS-N3 얻는다. size exculsion chromatography(SEC)를 이용하여 28.0 kg/mol, 1.1의 Mn과 PDI를 얻었다. 양자 NMR로 찍어본 결과 PS-N3에서 아지드기의 조성비는 0.10 이었다.
실시예 1-2
열가교성 고분자의 제조
열가교성 고분자인 폴리아믹산을 다음과 같은 방법으로 합성하였다. 폴리아믹산 합성에 사용되는 물질인 Pyromellitic dianhydride(PMDA)와 4,4′-dioxydianiline(ODA)는 Kolon사에서 제조된 것을 사용하였다. 먼저 PMDA(218.12 g/mol)와 ODA(200.24 g/mol)가 등몰(equimolar)이 되도록 계산하여 10 wt%의 PMDA와 ODA를 N,N-dimethyformaldehyde 용매에 넣어 용해하여 열가교성 고분자인 폴리아믹산을 합성하였다. 상기 합성법을 보다 상세히 설명하면, ODA를 N,N-dimethyformaldehyde 용매에 넣어 용해시킨 후 상기 반응물을 40℃에서 중탕시킨 후 상기 반응물에 PMDA를 여러 차례 나누어 첨가하였다. 이후 상기 용액의 온도를 40℃로 일정하게 유지시키면서 약 24시간 반응시켜 최종산물인 갈색 용액인 폴리아믹산을 얻었다.
실시예 2
실시예 2-1
희생 기판상의 PS - N 3 다층 박막 기판의 제조
실시예 1-1의 광가교성 고분자(PS-N3) 용액을 각각 0.1wt%,0.5wt%,2wt%,5wt% 의 농도로 제조하여 지름이 2.54㎝인 염화 나트륨 희생 기판상에 완전히 도포시킨 후 상기 기판을 20초 동안 3000rpm으로 회전시켜 스핀 코팅하였다. 이후 상기 스핀 코팅된 광가교성 고분자층에 60초 동안 UV 조사(λ=254㎚)하여 광가교시켜 다층 박막의 제 1 층을 형성하였다. 이후 상기 제 1 층 상에 상기 과정을 반복하여 복수 층의 박막을 형성하였다.
실시예 2-2
희생 기판상의 PI 다층 박막 기판의 제조
실시예 1-2의 열가교성 고분자 용액을 2wt%,4wt%,6wt%,8wt%,10wt%의 농도로 제조하여 상기 염화 나트륨 희생 기판상에 완전히 도포시킨 후 상기 기판을 60초 동안 4000rpm으로 회전시켜 스핀 코팅하였다. 이후 상기 스핀 코팅된 열가교성 고분자층을 질소 분위기에서 400℃에서 30분 동안 가열하여 열가교시켜 다층 박막의 제 1 층을 형성하였다. 이후 상기 제 1 층 상에 상기 과정을 반복하여 복수 층의 박막을 형성하였다.
실시예 3
상술한 바와 같이 본 발명의 유기 박막 트랜지스터의 구조는 특별히 제한되지는 않으므로, 실시예 3에서는 top contact 방식의 유기 박막 트랜지스터를 제조하였다.
실시예 3-1
프리 스탠딩 상태의 PS - N 3 다층 박막을 포함하는 유기 박막 트랜지스터의 제조
5wt% 농도의 광가교성 고분자(PS-N3) 용액을 사용하여 제조한 상기 실시예 2-1의 이온성 희생 기판(염화나트륨)을 제거하기 전의 지름 2.54㎝의 희생 기판 위에 형성되어 있는 두께 4㎛의 (PS-N3)n=27 다층 박막을 유기 박막 트랜지스터의 기판으로 사용하였다.
상기 다층 박막 위에 패턴화된 알루미늄 게이트 전극의 형성을 위하여 라인 패턴이 형성된 마스크를 상기 다층 박막 위에 위치시킨 후 증기 증착법을 사용하여 마스크와 동일한 라인 패턴의 알루미늄 게이트 전극을 100㎚ 두께로 형성하였다. 전극 형성 시 증기 증착법의 조건은 4Å/sec 이였다.
상기 게이트 전극 위에 가교된 폴리비닐폐놀(cross-linked poly-4-vinylphenol,cross-linked PVP)을 스핀 코팅법에 의해 게이트 절연층을 형성하였다. 상기 가교된 PVP는 10 wt%의 PVP와 5 wt%의 가교제인 poly(melamine-co- formaldehyde)를 propylene glycol monomethyl ether acetate(PEGMEA)에 넣어서 제조한 용액을 상기 게이트 전극 위에 스핀 코팅(3000rpm. 40sec)하여 증착한 후 170℃의 진공 오븐 속에서 1 시간 동안 경화시켜 제조하였다. 상기 방법에 의해 제조된 게이트 절연층의 두께는 470㎚ 이다.
상기 게이트 절연층 위에 새도우 마스크(Shadow mask)를 이용하여 유기 반도체층인 펜타센을 0.5 Å/sec로 유기 증기상 증착법에 의하여 두께 50㎚의 수준으로 증착하였다.
유기 반도체층으로 펜타센이 증착된 후, 소스와 게이트 전극으로 은을 펜타센 위에 스퍼터법으로 증착하였다.
이온성 희생 기판 위에 제조된 유기 박막 트랜지스터는 희생 기판을 물에 용해시켜 제거하여 유기 박막 트랜지스터를 희생기판으로부터 분리하여 프리 스탠딩 상태의 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터를 제조하였다.
실시예 3-2
프리 스탠딩 상태의 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 제조
10wt% 농도의 열가교성 고분자(폴리아믹산) 용액을 사용하여 제조한 상기 실시예 2-2의 이온성 희생 기판(염화나트륨)을 제거하기 전의 지름 2.54㎝의 희생 기판 위에 형성되어 있는 두께 10㎛의 (PI)n=15를 사용한 것을 제외하고는 실시예 3-1의 제조방법과 동일한 제조방법으로 프리 스탠딩 상태의 PI 다층 박막을 포함하는 유기 박막을 포함하는 유기 박막 트랜지스터를 제조하였다.
비교예 1
실시예 3-1의 상기 희생 기판을 제거하기 전의 유기 박막 트랜지스터를 비교예 1로 하였다.
비교예2
실시예 3-2의 상기 희생 기판을 제거하기 전의 유기 박막 트랜지스터를 비교예 2로 하였다.
비교예3
실시예 3-2의 상기 희생 기판을 제거한 유기 박막 트랜지스터를 부착하고자 하는 물건(물질)에 다시 부착시킨 상태의 유기 박막 트랜지스터를 비교예 3으로 하였다.
시험예 1
시험예 1-1
다층 박막의 AFM 측정
도 5a와 도 5b 는 본 발명에 따른 실시예 2에서 제조한 PS-N3 또는 PI 다층 박막의 원자력 현미경(AFM)의 이미지 및 측정값이다. 도 5a와 도 5b 를 참조하면, PS-N3 또는 PI 다층 박막의 최대 거칠기의 평균값(the average peak to valley disrance, Δz)이 각각 약 1㎚와 3㎚임을 알 수 있다. 이는 도 5c 에 나타난 가요성 전자 소자에 폭 넓게 사용되는 상용화된 폴리에틸렌 텔라프탈레이트(polyethylene terephtalate, PET)의 Δz의 값(약 25㎚)과 비교할 때 PS-N3 또는 PI 다층 박막의 표면 조도(surface roughness)가 매우 우수하다는 것을 의미한다.
시험예 1-2 (비교 시험예 )
PET AFM 측정
도 5c 는 가요성 전자 소자에 폭 넓게 사용되는 상용화된 폴리에틸렌 텔라프탈레이트(polyethylene terephtalate, PET)의 원자력 현미경(AFM)의 이미지 및 측정값이다. 도 5c를 참조하면, PET의 최대 거칠기의 평균값(the average peak to valley disrance, Δz)은 약 25㎚ 임을 알 수 있다.
시험예 2
전기적 특성 측정
본 시험예에서는 유기 박막 트랜지스터의 전기적 특성을 HP 4284A를 사용하여 측정하였다. 유기 박막 트랜지스터는 전계 효과 트랜지스터(field effect transistor,FET)의 일종이다. FET의 전기적 특성은 소스와 드레인 전압(VSD)를 고정 시키고 게이트 전압(VGS)에 대한 소스와 드레인 양단간에 흐르는 전류(ISD)의 변화를 나타내는 전달 특성(transfer characteristics)과 출력전압 VSD에 대한 ISD의 변화를 각 VGS에 대해서 나타내는 출력특성(output characteristics)을 측정하여 평가한다. 여기서, 전달 특성은 게이트 전압의 영향이 전계의 형태로 채널에 전달되므로 전달특성이라고 한다. 또한, 출력 특성은 일반적으로 소스와 드레인을 출력단으로 사용하므로 출력특성이라고 한다. 전달 특성은 게이트 전압이 채널에 전하를 얼마나 효과적으로 형성하는지 즉 VGS의 작은 변화에 대해서 전하량의 변화가 크고 따라서 ISD가 크게 변화하면 우수한 성능을 나타내는 것이다. 이것은 게이트 전압의 채널 전하 제어능력을 나타내고 기울기가 큰 전달특성이 우수한 성능의 FET를 의미한다. 출력특성에서 중요한 요소는 ISD가 특정전압 이상에서 포화되는 점이며, 이것은 출력전압 VSD가 변하더라도 출력전류 ISD는 변하지 않고 일정한 전류를 공급하는 전류원 역활을 나타낸다. 따라서 출력단에 어떤 부하가 걸리더라도 공급전류는 일정해야 우수한 FET가 된다.
한편, 전하이동도는 하기의 포화 영역(saturation region)의 수학식 1로 부터 (IDS)½ 과 VGS를 변수로 한 그래프를 얻고 그 기울기로부터 구한다.
Figure 112010068147539-pat00023
상기 식에서, ISD는 소스-드레인 전류이고, μ는 전하이동도이며, Ci는 산화막 정전용량(게이트 정전용량)이고, W는 채널 폭(게이트 폭)이며, L은 채널 길이이고, VGS는 게이트 전압이며, Vth는 문턱전압이다.
한편, 유기 박막 트랜지스터의 성질 중 중요한 평가 요소를 전류 점멸비(on/off ratio)가 있다. 소스와 드레인 사이에 전압을 인가한 상태에서 게이트에 양의 전압과 음의 전압을 교대로 인가하여 줌으로써 소스와 드레인 사이에 흐르는 전류의 양을 제어할 수 있다. 이 전류량의 비를 점멸비라 한다. 우수한 성능의 트랜지스터 소자가 되기 위해서는 이 점멸비가 커야 한다.
본 시험예에서는 실시예 3-1과 실시예 3-2에서 제조한 희생 기판을 제거한 프리 스탠딩 상태의 다층 박막을 포함하는 유기 박막 트랜지스터의 전기적 특성을 측정하였으며, 실시예 3-1과 실시예 3-2의 상기 희생 기판을 제거하기 전의 각각 유기 박막 트랜지스터를 각각 비교예 1과 비교예 2로 하여 전기적 특성을 측정하였고, 상기 실시예 3-2의 프리 스탠딩 상태의 유기 박막 트랜지스터를 부착하고자 하 는 물건에 재부착한 경우를 비교예 3으로 하였다.
도 10a 내지 도 10c 는 실시예 3-1에서 제조한 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전기적 특성을 나타낸 것이다. 도 10a는 전달 특성, 도 10b는 출력 특성, 도 10c는 전하이동도를 나타낸 것이다.
도 10d 내지 도 10f 는 실시예 3-2에서 제조한 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전기적 특성을 나타낸 것이다. 도 10d는 전달 특성, 도 10e는 출력 특성, 도 10f는 전하이동도를 나타낸 것이다.
실시예 3에서 제조한 상기 유기 박막 트랜지스터의 측정된 채널 폭과 길이의 비는 1000㎛/150㎛이다. 상기 측정값과 도 10 및 수학식 1를 적용하여 산출한 측정값 및 결과값을 표 1에 나타내었다.
Types W(㎛) L(㎛) Ci(nF/㎠) Vth(V) μ(㎠/Vs) On/off ratio
비교예 1
(희생기판상의 OTFT(PS-N3))
1000 150 ∼7.0 -11.4 0.181 ∼1.03×103
실시예 3-1
(프리 스탠딩 OTFT(PS-N3))
1000 150 ∼7.0 -5.7 0.222 ∼2.84×102
비교예 2
(희생기판상의 OTFT(PI))
1000 150 ∼7.0 -7.1 0.092 ∼104
실시예 3-2
(프리 스탠딩 OTFT(PI))
1000 150 ∼7.0 -6.4 0.094 ∼104
비교예 3
(재부착한 OTFT(PI))
1000 150 ∼7.0 -7.4 0.081 ∼104
표 1을 참조하면, 전멸비는 비교예 1의 경우에는 1.03×103이고, 실시예 3-1의 경우에는 2.84×102이다. 그리고 도 10a 를 참조하면, 오프 전류는 비교예 1의 경우에는 10-9 A이고, 실시예 3-1의 경우에는 10-8 A 에 이르렀다. 상기 결과를 보면 염화나트륨 희생 기판이 제거되기 전의 드레인 전류보다 프리 스탠딩 상태의 전류가 다소 높게 관찰되었는데, 그 이유는 프리 스탠딩 상태의 경우 희생 기판 때문에 발생된 변형(strain)이 제거되어 펜타센의 충전 밀도(packing density)가 증가되었기 때문이다.
문턱 전압은 비교예 1의 경우에는 -11.4 V이고, 실시예 3-1의 경우에는 -5.7 V 이였다. 그리고 전하이동도는 비교예 1의 경우에는 0.181 ㎠/Vs 이고, 실시예 3-1의 경우에는 0.222 ㎠/Vs 이다. 이것은 상기 펜타센의 충전 밀도의 증가가 프리 스탠딩 상태의 문턱전압을 감소시키고 전하이동도를 증가시켰음을 의미한다.
실시예 3-2의 전기적 특성이 프리 스탠딩 상태의 드레인 전류와 전화 이동도, 점멸비가 희생 기판이 제거되기 전의 상태의 경우보다 다소 증가하였다. 그러나 프리 스탠딩 상태에서의 누설 전류가 현저하게 억제되었는데, 이것은 절연층에 손상이 전혀 발생되지 않았음을 의미한다. 또한, 표 1을 참조하면 상대적으로 견고한 PI 다층 박막의 경우에도 PS-N3 다층 박막의 전기적 성질과 비교하였을 때 희생 기판을 제거 전후의 전기적 성질에 현저한 영향을 끼치지 않음을 알 수 있다.
또한, 실시예 3-2의 프리 스탠딩 상태의 유기 박막 트랜지스터를 부착하고자 하는 물건에 다시 부착시킨 후 측정한 전기적 특성도 크게 변하지 않음을 알 수 있는데, 이는 프리 스탠딩 상태의 유기 박막 트랜지스터가 다양한 물질에 부착되어 사용되어도 전기적 성질이 변화가 크지않아 다양한 분야의 산업적 적용이 가능함을 나타내는 것이다.
상기 유기 박막 트랜지스터의 제조방법은 전자 소자 생산에의 프리 스탠딩 다층박막의 제조방법을 적용한 최초의 제조방법으로써, 상기 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터는 성능은 우수한 재료와 공정 등을 통해 향상 될 수 있다.
도 1은 본 발명에 따른 다층 박막의 제조방법을 설명하는 단계도이다.
도 2a는 본 발명에 따른 PS-N3 합성의 개략도이다.
도 2b는 본 발명에 따른 폴리아믹산 합성의 개략도이다.
도 3a는 본 발명에 따른 PS-N3 용액의 농도 변화와 박막 층의 개수에 따른 다층 박막의 두께 변화를 나타낸 것이다.
도 3b는 본 발명에 따른 폴리아믹산 용액의 농도 변화와 박막 층의 개수에 따른 다층 박막의 두께 변화를 나타낸 것이다.
도 4a는 본 발명에 따른 다층 박막 위에 형성된 패턴화된 백금 전극의 사진이다.
도 4b는 본 발명에 따른 다층 박막 위에 형성된 패턴화된 알루미늄 전극의 사진다.
도 5a는 본 발명에 따른 PS-N3 다층 박막의 원자력 현미경 이미지 및 조도(roughness) 측정값이다.
도 5b는 본 발명에 따른 PI 다층 박막의 원자력 현미경 이미지 및 조도(roughness) 측정값이다.
도 5c는 PET의 원자력 현미경 이미지 및 조도(roughness) 측정값이다.
도 6은 Top contact 방식의 유기 박막 트랜지스터의 단면도이다.
도 7은 bottom contact 방식의 유기 박막 트랜지스터의 단면도이다.
도 8은 본 발명에 따른 프리 스탠딩 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법을 설명하는 단계도이다.
도 9a는 본 발명에 따른 프리 스탠딩 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터의 사진이다.
도 9b는 본 발명에 따른 프리 스탠딩 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 사진이다.
도 10a는 본 발명의 일 실시예에서 제조한 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전달 특성을 나타낸 것이다.
도 10b는 본 발명의 일 실시예에서 제조한 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 출력 특성을 나타낸 것이다.
도 10c는 본 발명의 일 실시예에서 제조한 PS-N3 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전하이동도 특성을 나타낸 것이다.
도 10d는 본 발명의 일 실시예에서 제조한 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전달 특성을 나타낸 것이다.
도 10e는 본 발명의 일 실시예에서 제조한 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 출력 특성을 나타낸 것이다.
도 10f는 본 발명의 일 실시예에서 제조한 PI 다층 박막을 포함하는 유기 박막 트랜지스터의 희생 기판 제거 전후의 전하이동도 특성을 나타낸 것이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 다층 박막을 기판으로 포함하는 유기 박막 트랜지스터의 제조방법에 있어서,
    (a) 가교성 고분자 물질을 희생 기판 위에 도포하여 스핀 코팅하는 단계;
    (b) 상기 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 1 층을 형성하는 단계;
    (c) 상기 제 1 층에 가교성 고분자 물질을 도포하여 스핀 코팅하는 단계;
    (d) 상기 제 1 층에 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 2 층을 형성하는 단계;
    (e) 상기 (c) 및 (d) 단계를 반복하여 다층 박막을 형성하는 단계;
    (f) 상기 희생 기판 위에 형성된 다층 박막 위에 유기 박막 트랜지스터를 형성하는 단계; 및
    (g) 상기 희생 기판을 제거하여 프리 스탠딩 상태의 유기 박막 트랜지스터를 제조하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법으로서,
    상기 유기 박막 트랜지스터를 형성하는 단계는
    (f-1) 상기 희생 기판 위에 형성된 다층 박막 위에 게이트 전극을 형성하는 단계;
    (f-2) 상기 게이트 전극 위에 게이트 절연층을 형성하는 단계;
    (f-3) 상기 게이트 절연층 위에 유기 반도체층을 형성하는 단계;및
    (f-4) 상기 유기 반도체층 위에 소스와 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 다층 박막을 기판으로 포함하는 유기 박막 트랜지스터의 제조방법에 있어서,
    (a) 가교성 고분자 물질을 희생 기판 위에 도포하여 스핀 코팅하는 단계;
    (b) 상기 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 1 층을 형성하는 단계;
    (c) 상기 제 1 층에 가교성 고분자 물질을 도포하여 스핀 코팅하는 단계;
    (d) 상기 제 1 층에 코팅된 가교성 고분자 물질을 가교시켜 다층 박막의 제 2 층을 형성하는 단계;
    (e) 상기 (c) 및 (d) 단계를 반복하여 다층 박막을 형성하는 단계;
    (f) 상기 희생 기판 위에 형성된 다층 박막 위에 유기 박막 트랜지스터를 형성하는 단계; 및
    (g) 상기 희생 기판을 제거하여 프리 스탠딩 상태의 유기 박막 트랜지스터를 제조하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법으로서,
    상기 유기 박막 트랜지스터를 형성하는 단계는
    (f'-1) 상기 희생 기판 위에 형성된 다층 박막 위에 게이트 전극을 형성하는 단계;
    (f'-2) 상기 게이트 전극 위에 게이트 절연층을 형성하는 단계;
    (f'-3) 상기 게이트 절연층 위에 소스와 드레인 전극을 형성하는 단계 ;및
    (f'-4) 상기 소스와 드레인 전극과 상기 절연층 상면 일부에 유기 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 희생 기판을 제거하는 단계는
    상기 희생 기판을 친수성 용액에 용해시킴으로써 상기 희생 기판을 제거하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 (b) 단계에서, 상기 가교성 고분자 물질은 광가교성 고분자 물질이며, 상기 가교 단계는 상기 가교성 고분자 물질에 광을 조사함으로써 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 6 항에 있어서,
    상기 광가교성 고분자 물질은 아지드기를 가교성 기능기로 함유하는 폴리스티렌인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 (b) 단계에서, 상기 가교성 고분자 물질은 열가교성 고분자 물질이며, 상기 가교 단계는 상기 가교성 고분자 물질에 열을 가함으로써 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 제 8 항에 있어서,
    상기 열가교성 고분자 물질은 폴리아믹산인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  10. 제 3 항 또는 제 4 항에 있어서,
    상기 희생 기판은 이온성 기판인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  11. 제 3 항 또는 제 4 항에 있어서,
    상기 가교성 고분자 물질의 농도와 상기 (e) 단계의 반복 횟수를 조절함으로써 상기 다층 박막의 두께를 조절하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 삭제
KR1020080109365A 2008-11-05 2008-11-05 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터 KR101045783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109365A KR101045783B1 (ko) 2008-11-05 2008-11-05 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109365A KR101045783B1 (ko) 2008-11-05 2008-11-05 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20100050194A KR20100050194A (ko) 2010-05-13
KR101045783B1 true KR101045783B1 (ko) 2011-07-04

Family

ID=42276382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109365A KR101045783B1 (ko) 2008-11-05 2008-11-05 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101045783B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533607B1 (ko) * 2013-08-05 2015-07-07 한국과학기술원 메모리 소자 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023103B1 (ko) * 2018-03-05 2019-11-04 광운대학교 산학협력단 플렉서블 디스플레이 및 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법
KR102222884B1 (ko) * 2019-07-29 2021-03-03 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법
CN111211222A (zh) * 2020-02-19 2020-05-29 国家纳米科学中心 一种有机薄膜晶体管的用途及基于其的有机薄膜的杨氏模量值评估方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533607B1 (ko) * 2013-08-05 2015-07-07 한국과학기술원 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20100050194A (ko) 2010-05-13

Similar Documents

Publication Publication Date Title
Min et al. Transparent and colorless polyimides containing multiple trifluoromethyl groups as gate insulators for flexible organic transistors with superior electrical stability
KR101157270B1 (ko) 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20050039730A (ko) 실록산 중합체 계면을 갖는 유기 박막 트랜지스터
US7675059B2 (en) Copolymer, organic insulating layer composition, and organic insulating layer and organic thin film transistor manufactured using the same
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
EP1863037A1 (en) Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers
US9929345B1 (en) Curable polymeric materials and their use for fabricating electronic devices
JP2007512680A (ja) 薄膜トランジスタの封止方法
JP5226715B2 (ja) 有機薄膜トランジスタ、その作製方法、および、それに使用されるゲート絶縁層
WO2011040440A1 (ja) フレキシブルデバイス用基板、フレキシブルデバイス用薄膜トランジスタ基板、フレキシブルデバイス、薄膜素子用基板、薄膜素子、薄膜トランジスタ、薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法
KR101045783B1 (ko) 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터
KR101465436B1 (ko) 홍합유래 폴리도파민을 이용한 유기 박막 포토트랜지스터 및 이의 제조방법
Ahn et al. Fully aromatic polyimide gate insulators with low temperature processability for pentacene organic thin-film transistors
JP2009158691A (ja) 有機デバイスおよびその製造方法
Kim et al. Metal-oxide assisted surface treatment of polyimide gate insulators for high-performance organic thin-film transistors
KR101451306B1 (ko) 유기절연체와 유기반도체 사이의 비정질의 금속산화물 층간-박막을 이용한 유기 박막 트랜지스터
WO2010137664A1 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
KR101420768B1 (ko) 광경화 가능한 안트라센 포함 고내열 폴리벤즈옥사졸 화합물, 이를 포함하는 유기절연체 형성용 조성물 및 이를 이용한 박막 트랜지스터
KR101720626B1 (ko) 폴리이미드 및 폴리비닐알콜을 포함하는 이중층 유기 절연체 및 이를 이용한 박막 트랜지스터
KR20160096273A (ko) 알콕시실란기 함유 공중합체를 이용한 유기 전자 소자 응용
CN111128728B (zh) 一种可拉伸晶体管及其制备方法
KR101867873B1 (ko) 유기반도체 박막의 제조방법 및 그를 포함하는 유기전계효과 트랜지스터의 제조방법
KR101685035B1 (ko) 박막 트랜지스터 유기 절연체용 고분자 화합물 및 이를 이용한 박막 트랜지스터
KR101933102B1 (ko) 용액공정용 양극성 고분자 반도체를 이용한 유기 박막트랜지스터를 포함하는 유기박막 트랜지스터 어레이 및 그의 제조방법
KR101783420B1 (ko) 박막 트랜지스터 절연막용 조성물, 이를 포함하는 절연막 및 유기박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190423

Year of fee payment: 9