KR101044415B1 - Manufacturing method for thin film of poly-crystalline silicon - Google Patents
Manufacturing method for thin film of poly-crystalline silicon Download PDFInfo
- Publication number
- KR101044415B1 KR101044415B1 KR1020100059219A KR20100059219A KR101044415B1 KR 101044415 B1 KR101044415 B1 KR 101044415B1 KR 1020100059219 A KR1020100059219 A KR 1020100059219A KR 20100059219 A KR20100059219 A KR 20100059219A KR 101044415 B1 KR101044415 B1 KR 101044415B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- silicon
- oxide film
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 175
- 229910052751 metal Inorganic materials 0.000 claims abstract description 175
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 146
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 146
- 239000010703 silicon Substances 0.000 claims abstract description 146
- 239000010408 film Substances 0.000 claims abstract description 111
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 81
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 75
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000003054 catalyst Substances 0.000 claims abstract description 26
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 50
- 238000002425 crystallisation Methods 0.000 claims description 43
- 230000008025 crystallization Effects 0.000 claims description 36
- 238000010030 laminating Methods 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 239000002923 metal particle Substances 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 239000011521 glass Substances 0.000 description 8
- 230000006698 induction Effects 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000559 atomic spectroscopy Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010905 molecular spectroscopy Methods 0.000 description 1
- 238000004958 nuclear spectroscopy Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
본 발명은 태양전지 등에 사용되는 다결정 실리콘 박막을 제조하는 방법에 관한 것으로서, 더 구체적으로는 비정질 실리콘의 박막을 금속유도결정화법에 의해 효과적으로 다결정 실리콘 박막을 제조하는 방법에 관한 것이다.BACKGROUND OF THE
일반적으로, 다결정 실리콘(poly-Si)의 제조에서 일어나는 대부분의 문제점은 고온에서 취약한 유리 기판의 사용으로 인해 공정 온도를 비정질 실리콘(a-Si) 박막이 결정화되는 온도로 충분히 올릴 수 없는 것이다. In general, most problems arising in the production of poly-silicon (poly-Si) are due to the use of glass substrates that are vulnerable at high temperatures, and the process temperature cannot be raised sufficiently to the temperature at which the amorphous silicon (a-Si) thin film is crystallized.
다결정 실리콘(poly-Si)의 제조에서 고온의 열처리가 필요한 공정은 비정질 실리콘(a-Si) 박막을 결정질 실리콘 박막으로 바꾸는 결정화 열처리(Crystallization)와 도핑(Doping) 후 전기적으로 활성화시키는 활성화 열처리(Dopant Activation) 등이다.The process requiring high temperature heat treatment in the production of poly-Si is a crystallization heat treatment (Crystallization) that converts the amorphous silicon (a-Si) thin film to a crystalline silicon thin film and an activation heat treatment (Dopant) that is electrically activated after doping Activation).
현재, 유리 기판이 허용하는 저온의 온도에서, 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다양한 공정(LTPS:Low Temperature poly-Si)이 제안되고 있다. 다결정 실리콘 박막을 형성하는 대표적인 방법은 고상결정화법(SPC, Solid Phase Crystallization), 엑시머 레이저 순간 조사법(ELA, Excimer Laser Annealing), 금속유도 결정화법(MIC, Metal Induced Crystallization) 등이다.At present, a variety of processes (LTPS: Low Temperature poly-Si) have been proposed for forming a polycrystalline silicon thin film in a short time at a low temperature that the glass substrate allows. Representative methods for forming a polycrystalline silicon thin film include solid phase crystallization (SPC), excimer laser annealing (ELA), and metal induced crystallization (MIC).
SPC(Solid Phase Crystallization)는, 비정질 실리콘(a-Si)으로부터 다결정 실리콘(poly-Si) 박막을 얻는 가장 직접적이고도 오래 사용된 방법이다. SPC는 비정질 실리콘 박막을 600℃ 이상의 온도에서 수십 시간 동안 열처리하여 결정립의 크기가 수 마이크로 내외인 다결정 실리콘 박막을 얻는 방법이다. 이 방법으로 얻어진 다결정 실리콘 박막은 결정립 내의 결함밀도가 높고, 열처리 온도가 높기 때문에 유리 기판을 사용하기 어려우며, 장시간의 열처리로 인해 공정시간이 긴 단점이 있다.Solid Phase Crystallization (SPC) is the most direct and long used method of obtaining polycrystalline silicon (poly-Si) thin films from amorphous silicon (a-Si). SPC is a method of obtaining a polycrystalline silicon thin film having a grain size of about several micro by heat-treating the amorphous silicon thin film at a temperature of 600 ℃ or more for several tens of hours. The polycrystalline silicon thin film obtained by this method has a disadvantage in that it is difficult to use a glass substrate because of high defect density in crystal grains and a high heat treatment temperature, and a long process time due to long heat treatment.
ELA(Excimer Laser Annealing)는 비정질 실리콘 박막에 나노초(nano-second) 동안 엑시머 레이저를 순간 조사하여, 유리 기판의 손상 없이 비정질 실리콘 박막을 용융 및 재결정시키는 방법이다.Excimer Laser Annealing (ELA) is a method of instantaneously irradiating an excimer laser to a amorphous silicon thin film for nanoseconds to melt and recrystallize the amorphous silicon thin film without damaging the glass substrate.
그러나, ELA는 양산 공정에서 상당한 문제점이 있는 것으로 알려져 있다. ELA는 레이저 조사량에 따른 다결정 실리콘(poly-Si) 박막의 그레인 구조가 매우 불균일하다. ELA는 공정 범위가 좁아 균일한 결정질 실리콘 박막의 제조가 어려운 문제점이 있다. 또한, 다결정 실리콘 박막의 표면이 거칠어 소자의 특성에 나쁜 영향을 주게 된다. 이러한 문제점은 박막트랜지스터(Thin Film Transistor, TFT)의 균일도가 중요한 유기발광다이오드(Organic Light Emitting Diode, OLED)의 응용에 있어서는 더욱 심각한 것이다.However, ELA is known to have significant problems in mass production processes. ELA has a very non-uniform grain structure of polycrystalline silicon (poly-Si) thin film according to the laser irradiation amount. ELA has a problem that it is difficult to manufacture a uniform crystalline silicon thin film because of the narrow process range. In addition, the surface of the polycrystalline silicon thin film is rough, which adversely affects the characteristics of the device. This problem is more serious in the application of organic light emitting diodes (OLEDs) in which the uniformity of thin film transistors (TFTs) is important.
이러한 문제점을 극복하기 위해 제시된 방법이 금속유도결정화법(MIC, Metal Induced Crystallization)이다. MIC는 비정질 실리콘에 금속 촉매를 스퍼터링이나 스핀 코팅의 방법으로 도포한 후에 낮은 온도에서 열처리하여 실리콘의 결정화를 유도하는 방법이다. 금속 촉매로 니켈(Ni), 구리(Cu), 알루미늄(Al), 팔라듐(Pd) 등의 다양한 금속이 사용 가능하다. 일반적으로 MIC에는 반응 제어가 쉽고 큰 그레인이 얻어지는 니켈(Ni)이 금속 촉매로 사용되고 있다. MIC는 450℃ 미만의 낮은 온도에서 결정화가 가능하나 실제 양산공정에 적용하기에는 상당한 문제점이 있다. 이 문제점은 TFT내 활성화 영역에 확산되는 상당한 양의 금속은 전형적인 금속 오염을 일으켜 TFT 특성 중 하나인 누설전류 증가시키게 된다.To overcome this problem, the proposed method is Metal Induced Crystallization (MIC). MIC is a method of inducing crystallization of silicon by applying a metal catalyst to amorphous silicon by sputtering or spin coating, followed by heat treatment at low temperature. As the metal catalyst, various metals such as nickel (Ni), copper (Cu), aluminum (Al), and palladium (Pd) may be used. In general, nickel (Ni) is used as a metal catalyst in MIC, in which reaction control is easy and large grains are obtained. MIC can be crystallized at a lower temperature of less than 450 ° C., but there are significant problems in the actual production process. This problem is that a significant amount of metal diffused in the active region in the TFT causes typical metal contamination, increasing leakage current, one of the TFT characteristics.
저온 다결정 실리콘(Low temperature poly-Si, LTPS)의 개발은 액정디스플레이 장치에 적용할 목적으로 수행되었으나, 최근 능동형 유기발광다이오드(AMOLED : Active Matrix Organic Light Emitting Diode)와 박막형 다결정 실리콘 태양전지의 등장과 더불어 개발의 필요성이 더 높아지고 있다.The development of low temperature poly-silicon (LTPS) has been carried out for the purpose of application to liquid crystal display devices, but recently, active matrix organic light emitting diodes (AMOLED) and thin film polycrystalline silicon solar cells In addition, the need for development is increasing.
저렴하고 높은 생산성을 갖는 다결정 실리콘(poly-Si)의 제조방법은, 향후 시장에서 능동형 유기발광다이오드(AMOLED)가 많은 디스플레이 제품군에서 비정질 실리콘 박막 트랜지스터 액정표시장치(a-Si TFT LCD)와 경쟁할 것이라는 점에서 중요하다. 다결정 실리콘의 제조방법은, 능동형 유기발광다이오드(AMOLED)가 태양전지(solar Cell)에서 결정질 웨이퍼(Wafer) 형태와 경쟁할 것이라는 점에서도 중요하다. 따라서, 제품의 생산 원가 및 시장 경쟁력은, 생산 기술이 안정화 단계에 접어든 비정질 실리콘 박막 트랜지스터 액정표시장치(a-Si TFT LCD) 및 결정질 웨이퍼 형태의 태양전지와 비교하여 얼마나 싼 가격에 안정적으로 다결정 실리콘을 제조할 수 있느냐에 달려있다.Inexpensive, high-productivity poly-Si fabrication methods will compete with amorphous silicon thin-film transistor liquid crystal displays (a-Si TFT LCDs) in the display family with many active organic light-emitting diodes (AMOLEDs) in the market. It is important in that it is. The method of manufacturing polycrystalline silicon is also important in that active organic light emitting diodes (AMOLEDs) will compete with crystalline wafer forms in solar cells. Therefore, the production cost and market competitiveness of the product are stable and polycrystalline at a low price compared to the amorphous silicon thin film transistor liquid crystal display (a-Si TFT LCD) and the crystalline wafer type solar cell in which the production technology has reached a stabilization stage. It depends on whether you can make silicon.
도 1에는 금속유도결정화법에 의해 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 제조공정이 도식적으로 도시되어 있다. 도 1을 참조하면 종래의 공정에서는 유리와 같은 기판(1)에 실리콘 산화물(SiO2)로 이루어진 완충층(2)을 형성하고 그 완충층(2)에 비정질 실리콘층(3)을 플라즈마 화학증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성한 다음, 비정질 실리콘층(3)에 니켈(Ni)과 같은 금속을 스퍼터링(sputtering)하여 도포한 후에 약 700℃ 정도로 RTA(Rapid Thermal Annealing) 방식으로 열처리하여 비정질 실리콘층(3)으로부터 결정질 실리콘(4)이 형성되도록 한다. 그런데, 종래의 방식에 의하면 비정질 실리콘층(3)의 상부에 도포되는 금속의 양을 정밀하게 제어하기 어렵기 때문에 과잉으로 도포된 금속을 제거하여 주어야 하는 등의 불편한 문제점이 있다. 이러한 공정은 제조비용을 상승시킬 뿐 아니라 결정화된 실리콘의 품질에 나쁜 영향을 미친다.1 schematically shows a manufacturing process for obtaining a polycrystalline silicon thin film from amorphous silicon by a metal induction crystallization method. Referring to FIG. 1, in the conventional process, a
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 금속유도결정화법을 사용하여 다결정 실리콘 박막을 제조하는 방법에 있어서, 촉매금속의 양을 정밀하게 제어하고 낮은 온도에서 결정화가 가능하게 함으로써 효율적인 다결정 실리콘 박막의 제조방법을 제공함에 있다.An object of the present invention is to solve the above problems, in the method of manufacturing a polycrystalline silicon thin film using the metal induction crystallization method, precisely control the amount of catalyst metal and enable crystallization at low temperature By providing an efficient method for producing a polycrystalline silicon thin film.
상기 목적을 달성하기 위해 본 발명의 제1실시 예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;In order to achieve the above object, a method of manufacturing a polycrystalline silicon thin film according to a first embodiment of the present invention includes: forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
상기 제1실리콘층을 열처리하여 그 제1실리콘층?의Ⅸ涌? 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;The first silicon layer is heat-treated and the first silicon layer is coated. Forming a silicon oxide film;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
상기 금속 산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;Forming a second silicon layer by laminating an amorphous silicon layer on the metal oxide film;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및Forming a third silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer; And
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계를 포함한 점에 특징이 있다.And a crystallization step of heat-treating the crystalline silicon in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst.
상기 실리콘 산화막 형성단계 및 상기 금속 산화막 형성단계에서의 열처리 온도는 100℃ 내지 1000℃이며,The heat treatment temperature in the silicon oxide film forming step and the metal oxide film forming step is 100 ℃ to 1000 ℃,
상기 결정화 단계의 열처리 온도는 300℃ 내지 1000℃인 것이 바람직하다.The heat treatment temperature of the crystallization step is preferably 300 ℃ to 1000 ℃.
상기 금속층의 두께는 5Å 내지 1500Å이며,The metal layer has a thickness of 5 kPa to 1500 kPa,
상기 실리콘 산화막 및 상기 금속 산화막의 두께는 1Å 내지 300Å이며,The thickness of the silicon oxide film and the metal oxide film is 1Å to 300Å,
상기 제1실리콘층의 두께와 상기 제2실리콘층의 두께는 각각 5Å 내지 1500Å이며,The thickness of the first silicon layer and the thickness of the second silicon layer are 5 kPa to 1500 kPa, respectively.
상기 금속층의 두께와 상기 제1실리콘층 및 상기 제2실리콘층의 두께를 합한 두께의 비율은 1:0.3 내지 1:30인 것이 바람직하다.The ratio of the thickness of the sum of the thickness of the metal layer and the thickness of the first silicon layer and the second silicon layer is preferably 1: 0.3 to 1:30.
상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계;A patterning step of removing a portion of the metal layer by a photolithography method after the metal layer forming step;
상기 패터닝 단계를 거친 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;를 수행하는 것이 바람직하다.And forming a metal oxide film on the surface of the metal layer by heat-treating the patterned metal layer or by depositing a metal oxide film on the surface of the metal layer to form a metal oxide film.
상기의 목적을 달성하기 위해 본 발명의 제2실시 예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 비정질 실리콘을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;In order to achieve the above object, a method of manufacturing a polycrystalline silicon thin film according to a second embodiment of the present invention includes: forming a first silicon layer by laminating amorphous silicon on an insulating substrate;
상기 제1실리콘층을 열처리하여 상기 제1실리콘층 표면에 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;Forming a silicon oxide film on the surface of the first silicon layer by heat-treating the first silicon layer;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
상기 금속 산화막 위에 비정질 실리콘을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;Forming a second silicon layer by laminating amorphous silicon on the metal oxide film;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
상기 금속 실리콘 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제3실리콘층 형성단계; 및A third silicon layer forming step of laminating an amorphous silicon germanium layer or an amorphous silicon carbide layer on the metal silicon oxide layer to form an amorphous silicon germanium layer or an amorphous silicon carbide layer; And
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 형성된 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 점에 특징이 있다.And a crystallization step of heat-treating the crystalline silicon germanium layer or the crystalline silicon carbide layer from the amorphous silicon germanium layer or the amorphous silicon carbide layer formed in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst. There is this.
상기의 목적을 달성하기 위해 본 발명의 제3실시 예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;In order to achieve the above object, a method of manufacturing a polycrystalline silicon thin film according to a third embodiment of the present invention includes: forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
상기 제1실리콘층을 열처리하여 그 제1실리콘층?의Ⅸ涌? 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;The first silicon layer is heat-treated and the first silicon layer is coated. Forming a silicon oxide film;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer to form a metal silicon oxide layer;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;Forming a second silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer;
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함한 점에 특징이 있다.And a crystallization step of heat treating the crystalline silicon in the second silicon layer using the metal particles of the metal silicon oxide layer as a catalyst.
상기의 목적을 달성하기 위해 본 발명의 제4실시 예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;In order to achieve the above object, a method of manufacturing a polycrystalline silicon thin film according to a fourth embodiment of the present invention includes: forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
상기 제1실리콘층을 위에 금속 산화막을 증착하여 제1금속 산화막을 형성하는 제1금속 산화막 형성단계;Forming a first metal oxide layer by depositing a metal oxide layer on the first silicon layer;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 제2금속 산화막 형성단계;Forming a metal oxide film on the surface of the metal layer by heat-treating the metal layer or forming a metal oxide film by depositing a metal oxide film on the surface of the metal layer;
상기 제2금속 산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;Forming a second silicon layer by laminating an amorphous silicon layer on the second metal oxide film;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및Forming a third silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer; And
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계를 포함한 점에 특징이 있다.And a crystallization step of heat-treating the crystalline silicon in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst.
본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법에 비하여 낮은 온도에서 결정화가 가능한 장점이 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 비정질 실리콘층에 확산되어 그 비정질 실리콘층에서 실리콘 결정화의 핵 역할을 하는 금속 촉매의 양을 정밀하게 조절하여 효과적인 다결정 실리콘 결정화 박막을 제조할 수 있는 효과가 있다.Method for producing a polycrystalline silicon thin film according to the present invention has the advantage that it can be crystallized at a lower temperature than the conventional manufacturing method. In addition, the method for producing a polycrystalline silicon thin film according to the present invention can produce an effective polycrystalline silicon crystallized thin film by precisely controlling the amount of the metal catalyst diffused into the amorphous silicon layer and the nucleus of silicon crystallization in the amorphous silicon layer. It works.
도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다.
도 2는 본 발명의 제1실시 예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 실리콘 산화막 형성단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 금속층 형성단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 금속 산화막 형성단계 후의 단면을 보여주는 도면이다.
도 7은 도 2에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 8은 도 2에 도시된 실리사이드 열처리 단계 후의 단면을 보여주는 도면이다.
도 9는 도 2에 도시된 제3실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 10은 도 2에 도시된 결정화 단계 후의 단면을 보여주는 도면이다.
도 11은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 12는 도 11에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 13은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 14는 도 13에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 15는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 16은 도 15에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 17은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 18은 도 17에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 19는 본 발명의 제3실시 예에 따른 제조공정을 보여주는 도면이다.
도 20은 본 발명의 제4실시 예에 따른 제조공정을 보여주는 도면이다.
도 21은 도 20에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다.1 is a view for explaining a conventional method for producing a polycrystalline silicon thin film by a metal induction crystallization method.
2 is a view showing a manufacturing process according to a first embodiment of the present invention.
3 is a cross-sectional view after the first silicon layer forming step illustrated in FIG. 2.
4 is a cross-sectional view after the silicon oxide film forming step illustrated in FIG. 2.
5 is a view showing a cross section after the metal layer forming step shown in FIG.
FIG. 6 is a cross-sectional view after the metal oxide film forming step illustrated in FIG. 2.
FIG. 7 is a view illustrating a cross section after the second silicon layer forming step illustrated in FIG. 2.
8 is a view showing a cross section after the silicide heat treatment step shown in FIG.
FIG. 9 is a cross-sectional view after the third silicon layer forming step illustrated in FIG. 2.
10 is a view showing a cross section after the crystallization step shown in FIG.
11 is a photograph of the surface of amorphous silicon as viewed under an optical microscope.
FIG. 12 is a graph analyzing the wave number of the amorphous silicon illustrated in FIG. 11.
13 is a photograph of the surface of a crystalline silicon wafer as seen under an optical microscope.
FIG. 14 is a graph analyzing the wave number of the silicon wafer illustrated in FIG. 13.
15 is a photograph of a surface of a polycrystalline silicon thin film manufactured by a conventional metal induction crystallization method viewed with an optical microscope.
FIG. 16 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 15.
17 is a photograph of the surface of the polycrystalline silicon thin film prepared according to the present invention under an optical microscope.
FIG. 18 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 17.
19 is a view showing a manufacturing process according to a third embodiment of the present invention.
20 is a view showing a manufacturing process according to a fourth embodiment of the present invention.
FIG. 21 is a view illustrating a cross section after the second silicon layer forming step illustrated in FIG. 20.
이하, 본 발명에 따른 바람직한 실시 예들을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제1실시 예에 따른 제조공정을 보여주는 도면이다. 도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 4는 도 2에 도시된 실리콘 산화막 형성단계 후의 단면을 보여주는 도면이다. 도 5는 도 2에 도시된 금속층 형성단계 후의 단면을 보여주는 도면이다. 도 6은 도 2에 도시된 금속 산화막 형성단계 후의 단면을 보여주는 도면이다. 도 7은 도 2에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 8은 도 2에 도시된 실리사이드 열처리 단계 후의 단면을 보여주는 도면이다. 도 9는 도 2에 도시된 제3실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 10은 도 2에 도시된 결정화 단계 후의 단면을 보여주는 도면이다. 도 11은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. 도 12는 도 11에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. 도 13은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. 도 14는 도 13에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. 도 15는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 16은 도 15에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 17은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 18은 도 17에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.2 is a view showing a manufacturing process according to a first embodiment of the present invention. 3 is a cross-sectional view after the first silicon layer forming step illustrated in FIG. 2. 4 is a cross-sectional view after the silicon oxide film forming step illustrated in FIG. 2. 5 is a view showing a cross section after the metal layer forming step shown in FIG. FIG. 6 is a cross-sectional view after the metal oxide film forming step illustrated in FIG. 2. FIG. 7 is a view illustrating a cross section after the second silicon layer forming step illustrated in FIG. 2. 8 is a view showing a cross section after the silicide heat treatment step shown in FIG. FIG. 9 is a cross-sectional view after the third silicon layer forming step illustrated in FIG. 2. 10 is a view showing a cross section after the crystallization step shown in FIG. 11 is a photograph of the surface of amorphous silicon as viewed under an optical microscope. FIG. 12 is a graph analyzing the wave number of the amorphous silicon illustrated in FIG. 11. 13 is a photograph of the surface of a crystalline silicon wafer as seen under an optical microscope. FIG. 14 is a graph analyzing the wave number of the silicon wafer illustrated in FIG. 13. 15 is a photograph of a surface of a polycrystalline silicon thin film manufactured by a conventional metal induction crystallization method viewed with an optical microscope. FIG. 16 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 15. 17 is a photograph of the surface of the polycrystalline silicon thin film prepared according to the present invention under an optical microscope. FIG. 18 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 17.
도 2 내지 도 18을 참조하면, 본 발명의 제1실시 예에 따른 다결정 실리콘 박막의 제조방법은 제1실리콘층 형성단계(S1)와, 실리콘 산화막 형성단계(S2)와, 금속층 형성단계(S3)와, 금속 산화막 형성단계(S4)와, 제2실리콘층 형성단계(S5)와, 실리사이드 열처리 단계(S6)와, 제3실리콘층 형성단계(S7)와, 결정화 단계(S8)를 포함하고 있다.2 to 18, a method of manufacturing a polycrystalline silicon thin film according to a first embodiment of the present invention includes a first silicon layer forming step S1, a silicon oxide film forming step S2, and a metal layer forming step S3. ), A metal oxide film forming step S4, a second silicon layer forming step S5, a silicide heat treatment step S6, a third silicon layer forming step S7, and a crystallization step S8. have.
상기 제1실리콘층 형성단계(S1)에서는 유리와 같은 절연 기판(10)상에 비정질 실리콘층을 적층 시켜 제1실리콘층(30)을 형성시킨다. 상기 기판(10)은 실리콘 질화물(SiN) 또는 실리콘 산화물(SiO2)과 같은 물질로 이루어진 완충층(20)을 포함하고 있다. 상기 완충층(20)은 절연기능을 하기 위해 마련된 것이다. 또한, 상기 완충층(20)은 후술하는 실리사이드 열처리 단계(S6) 또는 결정화 단계(S8)에서 상기 기판(10)으로부터 제1실리콘층(30) 또는 제2실리콘층(50)에 불순물이 확산 되어 제1실리콘층(30)이나 제2실리콘층(50)에 불순물이 오염되는 것을 방지하기 위해 마련된 것이다. 상기 제1실리콘층 형성단계(S1)에서는 비정질로 이루어진 제1실리콘층(30)을 플라즈마 화학증착법과 같이 알려진 수단을 이용하여 상기 완충층(20) 위에 형성한다. 상기 제1실리콘층(30)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 제1실리콘층(30)의 두께가 5Å 미만인 경우에는 상기 제1실리콘층(30)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제1실리콘층(30)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 제1실리콘층(30)의 두께가 1500Å를 초과하는 경우에는 후술하는 금속층(40)과 결합하여 상기 제1실리콘층(30)이 금속 실리콘 산화물층(55)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다.In the first silicon layer forming step (S1), an amorphous silicon layer is laminated on the insulating
상기 실리콘 산화막 형성단계(S2)에서는 상기 제1실리콘층(30)을 열처리하여 그 제1실리콘층(30) 표면에 실리콘 산화막(35)을 형성한다. 상기 실리콘 산화막 형성단계(S2)에서의 열처리 온도는 100℃ 내지 1000℃인 것이 바람직하다. 상기 실리콘 산화막 형성단계(S2)에서의 열처리 온도가 100℃ 미만인 경우에는 실리콘 산화막(35)이 잘 형성되지 않는 문제점이 있다. 한편, 상기 실리콘 산화막 형성단계(S2)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열 충격에 의해 변형 또는 파손되는 문제가 발생한다. 상기 실리콘 산화막 형성단계(S2)의 열처리 방법은 고온 공정(furnace), 금속 열처리(RTA), 자외선(UV) 가열법 등을 사용할 수 있다. 상기 실리콘 산화막(35)의 두께는 1Å 내지 300Å인 것이 바람직하다. 상기 실리콘 산화막(35)의 두께가 1Å 미만인 경우에는 너무 얇은 관계로 공정 재현성에 문제점이 있다. 상기 실리콘 산화막(35)의 두께가 300Å을 초과하는 경우에는 상기 제1실리콘층(30)의 실리콘 입자가 후술하는 금속층(40)으로 침투하기 어려워지는 문제점이 있다.In the silicon oxide film forming step (S2), the
상기 금속층 형성단계(S3)에서는 상기 실리콘 산화막(35) 위에 금속층(40)을 적층하여 금속층(40)을 형성한다. 상기 금속층(40)은 니켈(Ni)과 같은 금속이 사용될 수 있다. 상기 금속층(40)은 스퍼터링(sputtering) 또는 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. 상기 금속층(40)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 금속층(40)의 두께가 5Å 미만인 경우에는 상기 금속층(40)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 금속층(40)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 금속층(40)의 두께가 1500Å을 초과하는 경우에는 후술하는 제2실리콘층(50)에 지나치게 많은 금속이 침투하여 금속의 오염문제가 발생함으로써 후술하는 결정화 단계(S8)에서 형성되는 다결정 실리콘을 포함하는 디바이스(device)의 특성을 저하시키는 문제점이 있다. 상기 금속층 형성단계(S3) 후에 상기 금속층(30)의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계를 실시할 수 있다. 필요에 따라 상기 패터닝 단계는 생략될 수 있다. 상기 패터닝 단계를 거치는 것은 결정질 실리콘의 성장핵을 균일하게 분포시키기 위한 것이다.In the metal layer forming step (S3), the
상기 금속 산화막 형성단계(S4)에서는 상기 금속층(40)을 열처리하여 그 금속층(40)의 표면에 금속 산화막(45)을 형성한다. 상기 금속 산화막(45)은 상기 금속층(40)의 표면에 금속 산화막(45)을 증착하여 형성할 수도 있다. 상기 금속 산화막(45)의 두께는 1Å 내지 300Å인 것이 바람직하다. 상기 금속 산화막(45)의 두께가 1Å 미만인 경우에는 너무 얇은 관계로 공정 재현성에 문제점이 있다. 상기 금속 산화막(45)의 두께가 300Å을 초과하는 경우에는 상기 금속층(40)의 금속 입자가 후술하는 제2실리콘층(50)으로 침투하기 어려워지는 문제점이 있다. 상기 금속 산화막(45)을 열처리에 의해 형성하는 경우에 그 열처리 온도는 100℃ 내지 1000℃인 것이 바람직하다. 상기 금속 산화막 형성단계(S4)에서의 열처리 온도가 100℃ 미만인 경우에는 금속 산화막(45)이 잘 형성되지 않는 문제점이 있다. 상기 금속 산화막 형성단계(S4)에서의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제가 발생할 수 있다. 상기 금속 산화막 형성단계(S4)의 열처리 방법은 고온 공정(furnace), 금속 열처리(RTA), 자외선(UV) 가열법 등을 사용할 수 있다.In the metal oxide film forming step (S4), the
상기 제2실리콘층 형성단계(S5)에서는 상기 금속 산화막(45) 위에 비정질 실리콘층을 적층하여 제2실리콘층(50)을 형성한다. 상기 제2실리콘층(50)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 제2실리콘층(50)의 두께가 5Å 미만인 경우에는 상기 제2실리콘층(50)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제2실리콘층(50)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 제2실리콘층(50)의 두께가 1500Å를 초과하는 경우에는 후술하는 금속층(40)과 결합하여 상기 제2실리콘층(50)이 금속 실리콘 산화물층(55)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다. 상기 제2실리콘층 형성단계(S5)에서 제2실리콘층(50)을 형성하는 방법은 상기 제1실리콘층 형성단계(S1)의 방법과 대동소이하므로 상세한 서술은 생략하기로 한다.In the second silicon layer forming step S5, an amorphous silicon layer is stacked on the
상기 금속층(40)의 두께와 상기 제1실리콘층(30) 및 상기 제2실리콘층(50)의 두께를 합한 두께의 비율은 1:0.3 내지 1:30인 것이 바람직하다. 상기 금속층(40)의 두께와 상기 제1실리콘층(30) 및 상기 제2실리콘층(50)의 두께의 합의 비율이 위 범위를 벗어나는 경우에는 후술하는 실리사이드 열처리 단계(S6)에서 금속 실리콘 산화물층(55)을 형성하는데 필요하지 않은 화학 결합이 생성되는 문제점이 있다. 즉 금속 유도결합에 필요한 금속 실리콘 산화물 조성이 아닌 다른 조성의 화학결합이 형성되어 유도 결정화에 방해가 되는 것이다.The ratio of the thickness of the thickness of the
상기 실리사이드 열처리 단계(S6)에서는 상기 금속층(40)으로부터 촉매 금속 원자가 상기 제1실리콘층(30) 및 상기 제2실리콘층(50)으로 이동하여 금속 실리콘 산화물층(55)을 형성하도록 열처리한다. 상기 실리사이드 열처리 단계(S6)에서 행해지는 열처리는 고온 공정(furnace), 급속 열처리(RTA), 자외선(UV) 가열법 등에 의해 이루어질 수 있다. 상기 실리사이드 열처리 단계(S6)에서 형성된 금속 실리콘 산화물층(55)은 후술하는 결정화 단계(S8)에서 비정질 실리콘(a-Si)을 결정화하는 핵 역할을 한다.In the silicide heat treatment step (S6), a catalyst metal atom is transferred from the
상기 제3실리콘층 형성단계(S7)에서는 상기 금속 실리콘 산화물층(55) 위에 비정질 실리콘층을 적층하여 제3실리콘층(60)을 형성한다. 상기 제3실리콘층(60)을 형성시키는 방법은 공지된 플라즈마 화학증착법과 같은 방법을 사용하여 행해질 수 있다.In the third silicon layer forming step (S7), an amorphous silicon layer is stacked on the metal
상기 결정화 단계(S8)에서는 상기 금속 실리콘 산화물층(55)의 금속 입자를 촉매로 하여 상기 제3실리콘층(60)에서 결정질 실리콘(70)이 생성되도록 열처리한다. 상기 결정화 단계(S8)에서의 열처리는 RTA(Rapid Thermal Annealing) 장비를 사용하여 수행한다. 상기 결정화 단계(S8)의 열처리 온도는 300℃ 내지 1000℃인 것이 바람직하다. 상기 결정화 단계(S8)의 열처리 온도가 300℃ 미만인 경우에는 결정화하기에 온도가 낮아 결정화가 되지 않은 문제점이 있다. 상기 결정화 단계(S8)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제가 발생할 수 있다.In the crystallization step S8, heat treatment is performed such that
이와 같은 제조방법에 의해 제조된 다결정 실리콘 박막의 결정화 상태를 분석하기 위하여 광학 현미경과 라만 분광기(Raman Spectroscopy)를 사용하여 결정립의 크기를 관찰하고 최대 강도를 가지는 파수를 분석하였다.In order to analyze the crystallization state of the polycrystalline silicon thin film manufactured by such a manufacturing method, the size of the crystal grains was observed by using an optical microscope and Raman Spectroscopy, and the wave number having the maximum intensity was analyzed.
도 11은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. 도 12는 도 11에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. 도 13은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. 도 14는 도 13에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. 도 15는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 16은 도 15에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 17은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 18은 도 17에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 13, 도15, 도 17에 도시된 사진의 배율은 1000배 확대된 사진이다.11 is a photograph of the surface of amorphous silicon as viewed under an optical microscope. FIG. 12 is a graph analyzing the wave number of the amorphous silicon illustrated in FIG. 11. 13 is a photograph of the surface of a crystalline silicon wafer as seen under an optical microscope. FIG. 14 is a graph analyzing the wave number of the silicon wafer illustrated in FIG. 13. 15 is a photograph of a surface of a polycrystalline silicon thin film manufactured by a conventional metal induction crystallization method viewed with an optical microscope. FIG. 16 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 15. 17 is a photograph of the surface of the polycrystalline silicon thin film prepared according to the present invention under an optical microscope. FIG. 18 is a graph analyzing the wave number of the polycrystalline silicon thin film illustrated in FIG. 17. 13, 15, and 17 are magnified 1000 times.
도 11 및 도 12를 참조하면 비정질 실리콘인 상기 제2실리콘층(60)은 파수 480cm-1에서 최대 강도(intensity)가 나타난다. 도 12에서 가로축은 파수(cm-1)를 나타내며 진동수에 대응하는 값이다. 파수(wave number)란 원자·분자·핵 분광학에서 빛의 진동수를 빛의 속도로 나누어서 단위 거리에 있는 파동의 수를 나타내는 진동수의 단위이다. 즉, 어떤 파의 진동수는 그리스 문자 ν(뉴)로 나타내는데 이는 광속 c를 파장 λ로 나눈 값과 같다. 즉 ν〓c/λ이다. 스펙트럼의 가시광선 영역에서 전형적인 스펙트럼 선은 5.8×10-5㎝의 파장이며 5.17×1014㎐의 진동수에 해당한다. 그런데 이와 같은 진동수가 너무 큰 값을 갖기 때문에 이 숫자를 광속으로 나누어서 크기를 작게 하는 것이 편리하다. 진동수를 광속으로 나누면 ν/c인데 이는 위 식에서 1/λ이다. 파장을 m단위로 재면 1/λ는 1m 내에서 발견되는 파의 수를 나타낸다. 파수는 대개 1/m, 즉 m- 1와 1/㎝, 즉 ㎝-1의 단위로 측정한다.11 and 12, the
도 12에서 세로축은 단위 시간당 측정되는 파수의 합으로서 강도(intensity, CPS, Count Per Second)에 해당하는 값이다. 도 14, 도 16, 도 18의 가로축과 세로축의 단위는 도 12와 동일하다. 이에 반하여 정형적인 결정질 실리콘인 실리콘 웨이퍼는 도 13 및 도 14에 도시된 바와 같이 파수 520cm-1에서 최대 강도가 나타나고 있다. 도 15 및 도 16은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면사진과 파수 분석 그래프를 보여주고 있다. 도 15 및 도 16을 참조하면 도 13 및 도 14에 도시된 결정질 실리콘 웨이퍼와 비교하여 유사한 파수에서 최대 강도가 나타나고 있다. 그런데, 도 15에 도시된 실리콘 박막의 표면에 대한 광학 현미경 사진은 1000배 확대된 것으로서 비교적 결정립의 크기가 작은 것을 알 수 있다.In FIG. 12, the vertical axis represents a sum of wave numbers measured per unit time and corresponds to intensity (CPS, Count Per Second). The units of the horizontal axis and the vertical axis of FIGS. 14, 16, and 18 are the same as those of FIG. 12. In contrast, silicon wafers, which are typical crystalline silicon, exhibit maximum strength at a wavenumber of 520 cm −1 as shown in FIGS. 13 and 14. 15 and 16 show surface photographs and wave number analysis graphs of a polycrystalline silicon thin film manufactured by a conventional metal induction crystallization method. Referring to FIGS. 15 and 16, the maximum strength is shown at a similar frequency compared to the crystalline silicon wafers shown in FIGS. 13 and 14. By the way, it can be seen that the optical micrograph of the surface of the silicon thin film shown in FIG. 15 is enlarged by 1000 times and the size of the crystal grain is relatively small.
한편, 본 발명에 의해 제조된 다결정 실리콘 박막의 광학 현미경 사진과 파수 분석 그래프가 각각 도 17과 도 18에 도시되어 있다. 도 18을 참조하면 본 발명에 의해 제조된 다결정 실리콘 박막에서 최대 강도를 나타내는 파수는 도 14에 도시된 결정질 실리콘 웨이퍼와 같이 잘 나타나고 있는 것을 알 수 있다. 또한, 도 17은 1000배 확대된 광학 현미경 사진인데, 도 17과 도 15를 비교하면, 본 발명에 의해 제조된 다결정 실리콘 박막의 결정립이 종래의 방법으로 제조된 다결정 실리콘 박막의 결정립보다 훨씬 큰 것을 알 수 있다. 이와 같은 실험결과로부터 본 발명에 따른 다결정 실리콘 박막의 제조방법이 종래의 제조방법보다 우수한 것을 알 수 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법보다 낮은 온도에서 결정화가 가능한 장점이 있다. 본 발명에 따른 다결정 실리콘 박막의 제조방법은 비정질 실리콘으로부터 결정질 실리콘으로 변태되는 반응의 핵인 촉매 금속을 비정질 실리콘층의 하부에 배치함으로써 촉매 금속의 양을 사전에 정밀하게 제어한 다음 비정질 실리콘층에 확산되도록 함으로써 불순물이 유입되는 것을 방지하고 활성화 에너지를 낮추는 장점이 있다.Meanwhile, optical micrographs and wave number analysis graphs of the polycrystalline silicon thin film manufactured by the present invention are shown in FIGS. 17 and 18, respectively. Referring to FIG. 18, it can be seen that the wave number representing the maximum strength in the polycrystalline silicon thin film manufactured by the present invention is well represented as in the crystalline silicon wafer shown in FIG. 14. In addition, FIG. 17 is an optical micrograph of 1000 times magnification. Comparing FIG. 17 with FIG. 15, it is shown that the grains of the polycrystalline silicon thin film manufactured by the present invention are much larger than those of the polycrystalline silicon thin film manufactured by the conventional method. Able to know. From the experimental results, it can be seen that the manufacturing method of the polycrystalline silicon thin film according to the present invention is superior to the conventional manufacturing method. In addition, the manufacturing method of the polycrystalline silicon thin film according to the present invention has the advantage that it can be crystallized at a lower temperature than the conventional manufacturing method. In the method for producing a polycrystalline silicon thin film according to the present invention, by precisely controlling the amount of the catalyst metal in advance by disposing the catalyst metal, which is a nucleus of the reaction that is transformed from amorphous silicon into crystalline silicon, under the amorphous silicon layer, it is then diffused into the amorphous silicon layer. By doing so, there is an advantage of preventing the inflow of impurities and lowering the activation energy.
한편, 본 발명에 따른 제2실시 예는 상술한 제1실시 예에 비하여 상기 제3실리콘층에서 적층 형성되는 비정질 실리콘을 비정질 실리콘게르마늄(SiGe) 또는 비정질 실리콘탄화물(SiC)로 치환한 것이다. 상기 제2실시 예는 제1실시 예와 거의 동일한 공정이므로 상세한 서술은 제1실시 예를 참조하기로 한다.On the other hand, the second embodiment according to the present invention is to replace the amorphous silicon laminated in the third silicon layer with amorphous silicon germanium (SiGe) or amorphous silicon carbide (SiC) compared to the first embodiment described above. Since the second embodiment is almost the same process as the first embodiment, a detailed description will be referred to the first embodiment.
한편, 본 발명에 따른 제3실시 예를 도 19를 참조하여 설명하기로 한다. 도 19는 본 발명의 제3실시 예에 따른 제조공정을 보여주는 도면이다.Meanwhile, a third embodiment according to the present invention will be described with reference to FIG. 19. 19 is a view showing a manufacturing process according to a third embodiment of the present invention.
도 19를 참조하면, 본 발명의 제3실시 예는 상술한 제1실시 예와 달리 제1실리콘층 형성단계(S1)와, 실리콘 산화막 형성단계(S2)와, 금속층 형성단계(S3)와, 금속 산화막 형성단계(S4) 후에 실리사이드 열처리 단계(S9)를 수행하는 것이다. 제3실시 예에서 도 6에 도시된 바와 같이 금속층 형성단계(S3) 후에 실리사이드 열처리 단계(S9)를 수행하면 도 8에 도시된 바와 같은 단면 구조를 형성한다. 이 후에 제2실리콘층 형성단계(S10)를 거친 후에 결정화 단계(S11)는 도 9 및 도 10과 동일한 단면 구조를 보인다.Referring to FIG. 19, unlike the first embodiment described above, the third embodiment of the present invention may include a first silicon layer forming step (S1), a silicon oxide film forming step (S2), a metal layer forming step (S3), After the metal oxide film forming step S4, the silicide heat treatment step S9 is performed. In the third embodiment, when the silicide heat treatment step S9 is performed after the metal layer forming step S3, as shown in FIG. 6, a cross-sectional structure as shown in FIG. 8 is formed. After the second silicon layer forming step (S10) after the crystallization step (S11) shows the same cross-sectional structure as in FIGS.
한편, 본 발명에 따른 제4실시 예를 도 20 및 도 21을 참조하여 설명하기로 한다. 도 20은 본 발명의 제4실시 예에 따른 제조공정을 보여주는 도면이다. 도 21은 도 20에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다.Meanwhile, a fourth embodiment according to the present invention will be described with reference to FIGS. 20 and 21. 20 is a view showing a manufacturing process according to a fourth embodiment of the present invention. FIG. 21 is a view illustrating a cross section after the second silicon layer forming step illustrated in FIG. 20.
도 20 및 도 21을 참조하면, 제4실시 예에 따른 다결정 실리콘 박막의 제조방법은, 제1실시 예에 비하여 실리콘 산화막 형성단계(S2)를 제1금속 산화막 형성단계(S12)로 치환한 것이다. 즉, 상기 제1금속 산화막 형성단계(S12)는 제1실시 예에서 상기 제1실리콘층(30) 위에 니켈산화물(NiO)과 같은 금속 산화막을 증착하여 제1금속 산화막(36)을 형성한다. 상기 제1금속 산화막(36)은 니켈산화물(NiO)을 스퍼터링(sputtering)과 같은 공지의 방법을 이용하여 증착함으로써 형성될 수 있다.20 and 21, in the method of manufacturing the polycrystalline silicon thin film according to the fourth embodiment, the silicon oxide film forming step S2 is replaced with the first metal oxide film forming step S12 as compared with the first embodiment. . That is, in the first metal oxide film forming step S12, the first
상기 제1금속 산화막 형성단계(S12)는 제1실시 예에서 상기 실리콘 산화막(35)이 상기 제1금속 산화막(36)으로 치환된 것이다. 따라서, 도 21에 도시된 제2실리콘층 형성단계(S15) 후의 단면은 도 7과 비교함으로써 용이하게 그 차이점을 이해할 수 있다. 상기 제2실리콘층 형성단계(S15) 이후의 공정은 제1실시 예와 동일하므로 상세한 서술은 생략하기로 한다.In the first metal oxide film forming step (S12), the
이상, 바람직한 실시 예들을 들어 본 발명에 대해 설명하였으나, 본 발명이 그러한 예들에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범주 내에서 다양한 형태의 실시 예가 구체화될 수 있을 것이다.The present invention has been described above with reference to preferred embodiments, but the present invention is not limited to the examples, and various forms of embodiments may be embodied without departing from the technical spirit of the present invention.
10...기판 20...완충층
30...제1실리콘층 35...실리콘 산화막
36...제1금속 산화막 40...금속층
45...(제2)금속 산화막 50...제2실리콘층
55...금속 실리콘 산화물층 60...제3실리콘층
70...결정질 실리콘 S1...제1실리콘층 형성단계
S2...실리콘 산화막 형성단계 S3,S13...금속층 형성단계
S4...금속 산화막 형성단계 S5,S15...제2실리콘층 형성단계
S6,S9,S16...실리사이드 열처리 단계 S7,S17...제3실리콘층 형성단계
S8,S11,S18...결정화 단계 S12...제1금속 산화막 형성단계
S14...제2금속 산화막 형성단계10
30 ...
36 First
45 ... (second)
55 ... metal
70 ... crystalline silicon S1 ... first silicon layer forming step
S2 ... Silicon oxide film forming step S3, S13 ... Metal layer forming step
S4 ... metal oxide film forming step S5, S15 ... second silicon layer forming step
S6, S9, S16 ... silicide heat treatment step S7, S17 ... third silicon layer forming step
S8, S11, S18 ... crystallization step S12 ... first metal oxide film forming step
S14 ... Second Metal Oxide Formation Step
Claims (7)
상기 제1실리콘층을 열처리하여 그 제1실리콘층?의Ⅸ涌? 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;
상기 금속 산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.Forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
The first silicon layer is heat-treated and the first silicon layer is coated. Forming a silicon oxide film;
A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
Forming a second silicon layer by laminating an amorphous silicon layer on the metal oxide film;
A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
Forming a third silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer; And
And a crystallization step of heat treating the crystalline silicon in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst.
상기 실리콘 산화막 형성단계 및 상기 금속 산화막 형성단계에서의 열처리 온도는 100℃ 내지 1000℃이며,
상기 결정화 단계의 열처리 온도는 300℃ 내지 1000℃인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.The method of claim 1,
The heat treatment temperature in the silicon oxide film forming step and the metal oxide film forming step is 100 ℃ to 1000 ℃,
The heat treatment temperature of the crystallization step is a method for producing a polycrystalline silicon thin film, characterized in that 300 ℃ to 1000 ℃.
상기 제1실리콘층의 두께와 상기 제2실리콘층의 두께는 각각 5Å 내지 1500Å이며,
상기 금속층의 두께는 5Å 내지 1500Å이며,
상기 실리콘 산화막 및 상기 금속 산화막의 두께는 1Å 내지 300Å이며,
상기 금속층의 두께와 상기 제1실리콘층 및 상기 제2실리콘층의 두께를 합한 두께의 비율은 1:0.3 내지 1:30인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.The method of claim 1,
The thickness of the first silicon layer and the thickness of the second silicon layer are 5 kPa to 1500 kPa, respectively.
The metal layer has a thickness of 5 kPa to 1500 kPa,
The thickness of the silicon oxide film and the metal oxide film is 1Å to 300Å,
The ratio of the thickness of the sum of the thickness of the metal layer and the thickness of the first silicon layer and the second silicon layer is 1: 0.3 to 1:30 method of producing a polycrystalline silicon thin film.
상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계;
상기 패터닝 단계를 거친 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;를 수행하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.The method of claim 1,
A patterning step of removing a portion of the metal layer by a photolithography method after the metal layer forming step;
Forming a metal oxide film on the surface of the metal layer by heat-treating the patterned metal layer or depositing a metal oxide film on the surface of the metal layer to form a metal oxide film. Manufacturing method.
상기 제1실리콘층을 열처리하여 상기 제1실리콘층 표면에 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;
상기 금속 산화막 위에 비정질 실리콘을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제3실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 형성된 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.Forming a first silicon layer by laminating amorphous silicon on an insulating substrate;
Forming a silicon oxide film on the surface of the first silicon layer by heat-treating the first silicon layer;
A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
Forming a second silicon layer by laminating amorphous silicon on the metal oxide film;
A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
A third silicon layer forming step of laminating an amorphous silicon germanium layer or an amorphous silicon carbide layer on the metal silicon oxide layer to form an amorphous silicon germanium layer or an amorphous silicon carbide layer; And
And a crystallization step of heat treating the crystalline silicon germanium layer or the crystalline silicon carbide layer in the amorphous silicon germanium layer or the amorphous silicon carbide layer formed in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst. Method for producing a polycrystalline silicon thin film.
상기 제1실리콘층을 열처리하여 그 제1실리콘층?의Ⅸ涌? 실리콘 산화막을 형성하는 실리콘 산화막 형성단계;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 금속 산화막 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.Forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
The first silicon layer is heat-treated and the first silicon layer is coated. Forming a silicon oxide film;
A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
A metal oxide film forming step of forming a metal oxide film by heat-treating the metal layer to form a metal oxide film on the surface of the metal layer or by depositing a metal oxide film on the surface of the metal layer;
A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer to form a metal silicon oxide layer;
Forming a second silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer;
And a crystallization step of heat treating the crystalline silicon in the second silicon layer by using the metal particles of the metal silicon oxide layer as a catalyst.
상기 제1실리콘층을 위에 금속 산화막을 증착하여 제1금속 산화막을 형성하는 제1금속 산화막 형성단계;
상기 실리콘 산화막 위에 금속층을 적층하여 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나 상기 금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 제2금속 산화막 형성단계;
상기 제2금속 산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층 및 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 실리사이드 열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.Forming a first silicon layer by laminating an amorphous silicon layer on an insulating substrate;
Forming a first metal oxide layer by depositing a metal oxide layer on the first silicon layer;
A metal layer forming step of forming a metal layer by laminating a metal layer on the silicon oxide film;
Forming a metal oxide film on the surface of the metal layer by heat-treating the metal layer or forming a metal oxide film by depositing a metal oxide film on the surface of the metal layer;
Forming a second silicon layer by laminating an amorphous silicon layer on the second metal oxide film;
A silicide heat treatment step of heat treating the catalyst metal atoms from the metal layer to the first silicon layer and the second silicon layer to form a metal silicon oxide layer;
Forming a third silicon layer by laminating an amorphous silicon layer on the metal silicon oxide layer; And
And a crystallization step of heat treating the crystalline silicon in the third silicon layer using the metal particles of the metal silicon oxide layer as a catalyst.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100059219A KR101044415B1 (en) | 2010-06-22 | 2010-06-22 | Manufacturing method for thin film of poly-crystalline silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100059219A KR101044415B1 (en) | 2010-06-22 | 2010-06-22 | Manufacturing method for thin film of poly-crystalline silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101044415B1 true KR101044415B1 (en) | 2011-06-27 |
Family
ID=44406092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100059219A KR101044415B1 (en) | 2010-06-22 | 2010-06-22 | Manufacturing method for thin film of poly-crystalline silicon |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044415B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101193226B1 (en) | 2011-07-29 | 2012-10-19 | 노코드 주식회사 | Manufacturing method for thin film of poly-crystalline silicon |
| KR101239845B1 (en) * | 2011-06-15 | 2013-03-06 | 한국기계연구원 | A Solar cell and Manufacturing Method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060025624A (en) * | 2004-09-17 | 2006-03-22 | 진 장 | Crystallization method of amorphous silicon thin film |
| KR20080036502A (en) * | 2006-10-23 | 2008-04-28 | 실리콘 디스플레이 (주) | Polycrystal silicon thin film and method for manufacturing thereof |
| KR20080052769A (en) * | 2006-12-08 | 2008-06-12 | 엘지디스플레이 주식회사 | Silicon crystallization method and method for manufacturing thin film transistor using the same |
-
2010
- 2010-06-22 KR KR1020100059219A patent/KR101044415B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060025624A (en) * | 2004-09-17 | 2006-03-22 | 진 장 | Crystallization method of amorphous silicon thin film |
| KR20080036502A (en) * | 2006-10-23 | 2008-04-28 | 실리콘 디스플레이 (주) | Polycrystal silicon thin film and method for manufacturing thereof |
| KR20080052769A (en) * | 2006-12-08 | 2008-06-12 | 엘지디스플레이 주식회사 | Silicon crystallization method and method for manufacturing thin film transistor using the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101239845B1 (en) * | 2011-06-15 | 2013-03-06 | 한국기계연구원 | A Solar cell and Manufacturing Method thereof |
| KR101193226B1 (en) | 2011-07-29 | 2012-10-19 | 노코드 주식회사 | Manufacturing method for thin film of poly-crystalline silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060043367A1 (en) | Semiconductor device and method of fabricating a low temperature poly-silicon layer | |
| KR101602997B1 (en) | Polysilicon thin film and manufacturing method thereof, array substrate and display device | |
| WO2007100233A1 (en) | Method for crystallization of amorphous silicon by joule heating | |
| KR100994236B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101044415B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR100960862B1 (en) | Method For Silicon Crystallization | |
| KR101118275B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR20130060002A (en) | Manufacturing method for thin film of poly-crystalline material | |
| KR101064325B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101011806B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| JP3924828B2 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
| KR101057147B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101131216B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101079302B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101281132B1 (en) | Manufacturing method for thin film of poly-crystalline material | |
| KR101193226B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101095621B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101123373B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101131217B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101117291B1 (en) | Manufacturing method for thin film of poly-crystalline silicon | |
| KR101179223B1 (en) | Manufacturing method for thin film of Poly-Crystalline Silicon | |
| KR101744006B1 (en) | Method for crystallization of amorphous film by using plasma | |
| KR20100071655A (en) | Manufacturing method for thin film of low temperature poly-silicon | |
| WO2012005389A1 (en) | Method for manufacturing a polycrystalline silicon thin film | |
| KR20100030077A (en) | Effect of ni thickness on off-state currents of poly-si tft using ni induced lateral crystallization of amorphous silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |