KR20080036502A - Polycrystal silicon thin film and method for manufacturing thereof - Google Patents
Polycrystal silicon thin film and method for manufacturing thereof Download PDFInfo
- Publication number
- KR20080036502A KR20080036502A KR1020070038714A KR20070038714A KR20080036502A KR 20080036502 A KR20080036502 A KR 20080036502A KR 1020070038714 A KR1020070038714 A KR 1020070038714A KR 20070038714 A KR20070038714 A KR 20070038714A KR 20080036502 A KR20080036502 A KR 20080036502A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- thin film
- polycrystalline silicon
- grain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 title abstract description 7
- 239000010703 silicon Substances 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims abstract description 5
- 239000010453 quartz Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 81
- 235000013339 cereals Nutrition 0.000 claims description 70
- 238000010438 heat treatment Methods 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 235000020985 whole grains Nutrition 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 121
- 238000011109 contamination Methods 0.000 abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000197 pyrolysis Methods 0.000 abstract description 2
- 239000012044 organic layer Substances 0.000 abstract 1
- 239000002356 single layer Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 24
- 230000008025 crystallization Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 239000012071 phase Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000879 optical micrograph Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910001338 liquidmetal Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000008096 xylene Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000002366 time-of-flight method Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000411 inducer Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
도 1은 본 발명에 따라, 다결정 실리콘 박막을 제조하기 위한 공정 절차도이다.1 is a process flow diagram for producing a polycrystalline silicon thin film, in accordance with the present invention.
도 2a 및 도 2b는 기존 및 본 발명에 따른 다결정 실리콘 박막에서 금속의 분포를 비행시간법에 의한 이차 이온 질량 분석을 한 사진이다.2A and 2B are photographs of secondary ion mass spectrometry using a time-of-flight method for the distribution of metals in a conventional polycrystalline silicon thin film according to the present invention.
도 3a 및 도 3b는 본 발명에 따른 다결정 실리콘 박막의 광학 현미경 사진이다.3A and 3B are optical micrographs of a polycrystalline silicon thin film according to the present invention.
도 4a 내지 도 4c는 중앙 부분의 비정질 실리콘이 없는 단면도와 부분적인 다결정 실리콘의 광학 현미경 사진, 결정화 후에 disk 모양에서의 금속의 분포를 나타내는 모식도, 결정화된 다결정 실리콘의 열처리 후의 금속의 분포를 나타내는 모식도이다.4A to 4C are cross-sectional views without amorphous silicon and optical micrographs of partially polycrystalline silicon, a schematic diagram showing the distribution of metal in a disk shape after crystallization, and a schematic diagram showing the distribution of metal after heat treatment of crystallized polycrystalline silicon; to be.
도 5a 내지 도 5c는 다결정 실리콘층 상에 금속이 증착된 것을 나타내는 모식도, 열처리되는 동안 금속이 확산되는 것을 나타내는 모식도, 열처리 후에 다결정 실리콘층의 그레인 경계로 금속이 확산하여 그레인이 성장하는 것을 나타내는 모식도이다.5A to 5C are schematic diagrams showing the deposition of metal on the polycrystalline silicon layer, schematic diagram showing the diffusion of the metal during the heat treatment, and schematic diagram showing the growth of grain by the metal diffusion to the grain boundary of the polycrystalline silicon layer after the heat treatment. to be.
본 발명은 다결정 실리콘 박막에 관한 것으로, 비정질실리콘층과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식과 덮개층 제거후 결정화된 다결정실리콘층 상에 금속을 증착하여 열처리하는 방식을 취함으로써, 금속오염 및 열처리 공정에서 생길 수 있는 불순물의 오염 문제를 해결할 수 있고, 비정질실리콘층의 표면을 덮개층으로 보호하고 있기 때문에 깨끗하고 표면 거칠기를 현저히 감소시킬 수 있으며, 다결정실리콘층 상에 증착된 금속이 그레인 경계로 이동하여 그레인의 성장을 조절할 수 있는 다결정 실리콘 박막에 관한 것이다.The present invention relates to a polycrystalline silicon thin film, by dispersing a metal between an amorphous silicon layer and a metal through a cover layer, and by removing a cover layer and depositing a metal on a crystallized polysilicon layer after the cover layer is removed, It is possible to solve the contamination problem of impurities that may occur during metal contamination and heat treatment process, and because the surface of the amorphous silicon layer is protected by the cover layer, it is possible to significantly reduce the surface roughness and to deposit the metal deposited on the polysilicon layer. It relates to a polycrystalline silicon thin film that can move to this grain boundary and control grain growth.
박막트랜지스터(thin film transistor 또는 TFT)는 다결정실리콘 박막을 활성층으로 사용하는 스위칭소자로서 일반적으로 능동행렬 액정디스플레이(active matrix liquid crystal display)의 능동소자와 전기발광소자의 스위칭 소자 및 주변회로에 사용된다.A thin film transistor (TFT) is a switching device that uses a polysilicon thin film as an active layer, and is generally used in active devices of active matrix liquid crystal displays, switching devices of electroluminescent devices, and peripheral circuits. .
이러한 박막트랜지스터는 통상 직접 증착, 고온 열처리 또는 레이저열처리방법을 이용하여 제작한다. 이 중에서 레이저열처리방법은 전자의 두 가지 방법에 비해 400℃ 이하의 저온에서도 결정화(또는 상변화, 이하에서는 상변화로 칭한다)가 가능하고 높은 전계효과 이동도(field effect mobility)를 구현할 수 있는 장점을 가지기 때문에 선호되고 있다. 그러나 상변화가 불균일한 문제점과 고가의 장비가 필요한 반면 낮은 생산성으로 인하여 대면적의 기판 위에 다결정실리콘을 제작하는 경우에 적합하지 않은 문제점이 있다.Such thin film transistors are usually manufactured using direct deposition, high temperature heat treatment or laser heat treatment. Among them, the laser heat treatment method is capable of crystallization (or phase change, hereinafter referred to as phase change) at a low temperature of 400 ° C or lower than the former two methods, and can realize high field effect mobility. It is preferred because it has. However, while the phase change is uneven and expensive equipment is required, there is a problem that is not suitable when manufacturing polycrystalline silicon on a large-area substrate due to low productivity.
비정질물질 특히 비정질실리콘을 결정화시키는 다른 방법으로 저가의 장비를 사용하여 균일하게 상변화 된 결정질을 얻을 수 있는 고상결정화(solid phase crystallization)방법이 있다. 그러나 이 방법은 결정화에 장시간이 필요하여 생산성이 낮다는 점과 높은 결정화온도 때문에 유리기판을 사용할 수 없다는 단점이 있다.Another method of crystallizing amorphous materials, especially amorphous silicon, is the solid phase crystallization method, which can obtain uniformly phase-changed crystals using low-cost equipment. However, this method has a disadvantage in that the glass substrate cannot be used because of the low productivity and high crystallization temperature due to the long time required for crystallization.
한편, 금속을 이용하여 비정질 물질을 상 변화시키는 방법은 상기 고상결정화방법에 비하여 보다 낮은 온도에서 빠른 시간 내에 상변화가 가능하다는 장점이 있어 많이 연구되고 있다. 금속유도결정화방법(metal induced crystallization)이 그 중 하나이다.On the other hand, the method of changing the phase of the amorphous material using a metal has been studied a lot of advantages in that the phase change is possible in a short time at a lower temperature than the solid phase crystallization method. Metal induced crystallization is one of them.
금속유도결정화방법은 비정질 물질 박막 위에 특정한 종류의 금속을 한 부분이상 직접 접촉시키고 접촉된 부분으로부터 측면 상변화 시키거나 또는 비정질 물질 박막 내에 금속을 도핑해서 주입된 금속으로부터 비정질 물질을 상변화 시키는 방법이다. Metal-induced crystallization is a method of directly changing at least one portion of a specific type of metal on the amorphous material thin film and laterally changing the phase from the contacted portion or doping the metal into the amorphous material thin film to change the amorphous material from the injected metal. .
상기 종래의 방법에 의하면, 금속오염으로 인하여 소자특성이 저감된다. 따라서 오염된 부분은 따로 제거하는 공정이 추가되는 등 생산성이 현저히 저하되는 문제점이 있다.According to the conventional method, device characteristics are reduced due to metal contamination. Therefore, there is a problem that the productivity is significantly lowered, such as the addition of a process for removing the contaminated parts separately.
또한, 박막트랜지스터에서 소스와 드레인 영역에 패터닝하여 박막을 구현하거나 또는 소스, 드레인 한쪽 부분에 패터닝한 후 박막을 구현하는 경우에는 비정질 물질이 완전하게 상변화 되지 못하고 비정질 물질 영역이 잔존하는 문제점도 있 다. In addition, in the thin film transistor, when the thin film is implemented by patterning the source and drain regions or when the thin film is implemented after patterning on one part of the source and drain, the amorphous material may not be completely phase-changed and the amorphous material region may remain. All.
즉, 종래 비정질 물질의 금속유도결정화방법을 사용하면 결정화 온도를 낮출 수 있는 장점이 있는 반면에, 상변화 된 박막 내에 침투하는 금속에 의한 오염으로 인하여 박막 본래의 특성이 저하되는 문제점이 있는 것이다. In other words, the use of the metal-induced crystallization method of the conventional amorphous material has the advantage of lowering the crystallization temperature, while the original characteristics of the thin film are degraded due to contamination by the metal penetrating into the phase-changed thin film.
결국 비정질 물질의 금속유도결정화방법을 이용하려면 금속으로부터 박막의 오염을 최소화하는 것이 바람직하며, 박막의 오염을 최소화하기 위해서는 사용되는 금속의 양을 줄이는 것이 가장 중요하다. 이를 위해 이온주입기를 통해서 금속의 이온농도를 1014 내지 1016cm-2로 증착하거나 5Å 정도로 얇게 박막을 증착해서 고온처리, 급속열처리 또는 레이저 조사하는 방법과, 종래 금속유도결정화방식에 있어서 점성이 있는 유기박막과 액상의 금속을 혼합하여 스핀코팅(spin coating)방법으로 박막을 증착한 다음 열처리 공정을 수행하여 비정질 물질을 상 변화시키는 방법이 제안되었다.After all, in order to use the metal-induced crystallization method of amorphous material, it is desirable to minimize the contamination of the thin film from the metal, and to minimize the contamination of the thin film, it is most important to reduce the amount of metal used. For this purpose, a high temperature treatment, rapid heat treatment, or laser irradiation by depositing a thin film ion concentration of 10 14 to 10 16 cm −2 or a thin film of about 5 μs through an ion implanter, and viscosity in the conventional metal induction crystallization method A method of phase change of an amorphous material has been proposed by depositing a thin film by spin coating by mixing an organic thin film and a liquid metal and then performing a heat treatment process.
그러나 제안된 상기 방법에 의하는 경우에도 사용되는 금속에 의한 박막의 오염을 크게 개선시킬 수 없으며, 그레인 크기의 대형화, 균일도 측면 및 대면적화 측면에서 여전히 문제점을 안고 있다.However, even in the case of the proposed method, it is not possible to greatly improve the contamination of the thin film by the metal used, and there are still problems in terms of the size of the grain size, the uniformity and the large area.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 비정질실리콘층과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식과 덮개층 제거후 결정화된 다결정실리콘층 상에 금속을 증착하여 열처리하는 방식을 취함으로써, 금속오염 및 열처리 공정에서 생길 수 있는 불순물의 오염 문제를 해결할 수 있고, 비정질실리콘층의 표면을 덮개층으로 보호하고 있기 때문에 깨끗하고 표면 거칠기를 현저히 감소시킬 수 있으며, 다결정실리콘층 상에 증착된 금속이 그레인 경계로 이동하여 그레인의 성장을 조절할 수 있는 다결정 실리콘 박막을 제공하는 것을 그 목적으로 한다.The present invention was devised to solve the problems of the prior art as described above, and the method of diffusing the metal through the cover layer between the amorphous silicon layer and the metal and depositing the metal on the crystallized polysilicon layer after removing the cover layer By taking the heat treatment method, it is possible to solve the problem of contamination of impurities that may occur during metal contamination and heat treatment process, and because the surface of the amorphous silicon layer is protected by a cover layer, the surface roughness can be significantly reduced. It is an object of the present invention to provide a polycrystalline silicon thin film capable of controlling the growth of grain by moving the metal deposited on the polycrystalline silicon layer to grain boundaries.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 다결정 실리콘 박막을 이루는 구성수단은, 다결정 실리콘 박막에 있어서, 절연기판 상에 비정질 실리콘층과 금속을 연속해서 형성시킨 후, 상기 비정질 실리콘층을 열처리에 의하여 결정화함으로써, 그레인과 그레인 경계로 구분되는 다결정 실리콘 박막이 형성되되, 상기 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다.The constituent means for forming the polycrystalline silicon thin film of the present invention proposed to solve the technical problem as described above, in the polycrystalline silicon thin film, after forming an amorphous silicon layer and a metal on an insulating substrate continuously, and heat treatment of the amorphous silicon layer By crystallization by, a polycrystalline silicon thin film divided into grains and grain boundaries is formed, wherein the average density per unit volume of metal present in the grains and grain boundaries is greater than the average density per unit volume of metal present in the grains. It is characterized by.
한편, 또 다른 실시예에 따른 본 발명인 다결정 실리콘 박막을 이루는 구성수단은, 다결정 실리콘 박막에 있어서, 절연기판 상에 비정질 실리콘층, 덮개층 및 금속을 연속해서 형성시키고, 상기 비정질 실리콘층을 열처리하여 다결정 실리콘층을 형성시킨 후, 상기 덮개층을 제거하고, 상기 다결정 실리콘층 상에 금속을 형성시킨 후, 열처리를 수행함으로써, 그레인과 그레인 경계로 구분되는 다결정 실리콘 박막이 형성되되, 상기 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다.On the other hand, the constituent means of the polycrystalline silicon thin film of the present invention according to another embodiment, in the polycrystalline silicon thin film, by forming an amorphous silicon layer, a cover layer and a metal on an insulating substrate in succession, and heat treatment of the amorphous silicon layer After the polycrystalline silicon layer is formed, the cover layer is removed, a metal is formed on the polycrystalline silicon layer, and a heat treatment is performed to form a polycrystalline silicon thin film divided into grain and grain boundaries, wherein the grain and grain The average density per unit volume of metal present at the interface is greater than the average density per unit volume of metal present within the grains.
또한, 상기 절연 기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나인 것을 특징으로 한다.The insulating substrate may be any one of glass, quartz, a single crystal wafer covered with an oxide film, and a metal substrate having flexibility covered with an insulating film.
또한, 상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.The insulating film may be formed by stacking at least one of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicate film, and an organic film.
또한, 상기 금속은 이온주입, PECVD, 스퍼터, 스핀코팅, 프린팅, 담금 방법 중 어느 하나의 방법으로 형성되는 것을 특징으로 한다.In addition, the metal is characterized in that formed by any one of ion implantation, PECVD, sputtering, spin coating, printing, immersion method.
또한, 상기 금속은 니켈(Ni)인 것이 바람직하다.In addition, the metal is preferably nickel (Ni).
또한, 상기 다결정 실리콘 박막의 다결정 구조는 디스크 형상으로 성장되어, 다각형 구조의 그레인들로 이루어지는 것을 특징으로 한다.In addition, the polycrystalline structure of the polycrystalline silicon thin film is grown in a disk shape, characterized in that consisting of grains of polygonal structure.
또한, 상기 다결정 실리콘 박막의 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다.In addition, the average density per unit volume of metal present in grains and grain boundaries of the polycrystalline silicon thin film is greater than the average density per unit volume of metal present in the grains.
또한, 상기 그레인 내의 중앙영역에 존재하는 금속의 단위 체적당 평균밀도가 상기 그레인 전체영역에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다.In addition, the average density per unit volume of the metal present in the center region in the grain is characterized in that it is larger than the average density per unit volume of the metal present in the whole grain region.
또한, 상기 그레인들의 경계면은 직선으로 형성되는 것을 특징으로 한다.In addition, the grain boundary is characterized in that formed in a straight line.
또한, 상기 그레인의 직경은 5㎛ ~ 100㎛ 사이의 범위인 것을 특징으로 한 다.In addition, the grain diameter is characterized in that the range of 5㎛ ~ 100㎛.
한편, 또 다른 본 발명인 다결정 실리콘 박막 제조방법을 이루는 구성수단은 절연기판 상에 비정질 실리콘층을 증착하고, 상기 비정질 실리콘층에 금속을 포함시키는 단계와, 상기 비정질 실리콘층을 열처리하여, 상기 금속이 모여서 핵을 만들고, 상기 핵들이 측면으로 움직여서 상기의 비정질 실리콘층을 결정화시키는 단계와, 상기의 결정화된 다결정 실리콘층의 그레인들이 서로 부딪쳐서 그레인 경계가 생기는 단계를 포함하여 이루어진 것을 특징으로 한다.On the other hand, the constituent means for forming a polycrystalline silicon thin film manufacturing method of the present invention comprises the steps of depositing an amorphous silicon layer on an insulating substrate, including the metal in the amorphous silicon layer, and heat treatment of the amorphous silicon layer, Gathering together to form a nucleus, wherein the nuclei are laterally moved to crystallize the amorphous silicon layer, and the grains of the crystallized polycrystalline silicon layer collide with each other to form grain boundaries.
또한, 상기 비정질 실리콘층에 포함되는 금속의 면밀도는 1012 ~ 1014cm- 2 인 것을 특징으로 한다. 그리고, 상기 금속은 니켈(Ni)인 것이 바람직하다.Further, the surface density of the metal contained in the amorphous silicon layer is 10 12 ~ 10 14 cm - characterized in that the two. In addition, the metal is preferably nickel (Ni).
또한, 상기 그레인들의 부딪쳐서 생기는 상기의 그레인 경계면은 직선으로 형성되는 것을 특징으로 한다.In addition, the grain boundary formed by the impact of the grains is characterized in that formed in a straight line.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 다결정 실리콘 박막에 관한 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the polycrystalline silicon thin film of the present invention consisting of the above configuration means.
본 발명에 따른 다결정 실리콘 박막은 절연기판 상에 비정질 실리콘층과 금속을 연속해서 형성시킨 후, 상기 비정질 실리콘층을 열처리에 의하여 결정화함으로써, 그레인과 그레인 경계로 구분되는 다결정 실리콘 박막이 형성되되, 상기 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다. 즉, 본 발명에 따른 다결정 실리콘 박막은 그레인과 그레인이 명확히 구분된다는 점이 특징적 사항이다.In the polycrystalline silicon thin film according to the present invention, after the amorphous silicon layer and the metal are continuously formed on the insulating substrate, the amorphous silicon layer is crystallized by heat treatment, thereby forming a polycrystalline silicon thin film divided into grains and grain boundaries. The average density per unit volume of the metal present in the grain and grain boundaries is greater than the average density per unit volume of the metal present in the grain. That is, the polycrystalline silicon thin film according to the present invention is characterized in that grain and grain are clearly distinguished.
한편, 또 다른 실시예에 따른 본 발명인 다결정 실리콘 박막을 이루는 구성수단은, 다결정 실리콘 박막에 있어서, 절연기판 상에 비정질 실리콘층, 덮개층 및 금속을 연속해서 형성시키고, 상기 비정질 실리콘층을 열처리하여 다결정 실리콘층을 형성시킨 후, 상기 덮개층을 제거하고, 상기 다결정 실리콘층 상에 금속을 형성시킨 후, 열처리를 수행함으로써, 그레인과 그레인 경계로 구분되는 다결정 실리콘 박막이 형성되되, 상기 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 큰 것을 특징으로 한다. 즉, 두 번의 열처리를 통하여 그레인과 그레인의 구분을 더 명확히 하는 것을 특징적 사항으로 한다.On the other hand, the constituent means of the polycrystalline silicon thin film of the present invention according to another embodiment, in the polycrystalline silicon thin film, by forming an amorphous silicon layer, a cover layer and a metal on an insulating substrate in succession, and heat treatment of the amorphous silicon layer After the polycrystalline silicon layer is formed, the cover layer is removed, a metal is formed on the polycrystalline silicon layer, and a heat treatment is performed to form a polycrystalline silicon thin film divided into grain and grain boundaries, wherein the grain and grain The average density per unit volume of metal present at the interface is greater than the average density per unit volume of metal present within the grains. In other words, the distinction between grain and grain through two heat treatments is characterized.
도 1은 본 발명에 적용되는 다결정 실리콘 박막을 제조하는 방법을 설명하기 위한 공정 절차도이다. 이하에서는 덮개층을 사용하고 두번의 열처리를 수행하여 형성되는 다결정 실리콘 박막에 대해서만 설명한다. 이하에서 설명하는 절차는 덮개층을 사용하지 않고 한번의 열처리에 의하여 그레인과 그레인이 명확한 다결정 실리콘 박막을 제조하는 방법을 유추할 수 있음은 자명하다.1 is a process flowchart illustrating a method of manufacturing a polycrystalline silicon thin film applied to the present invention. Hereinafter, only the polycrystalline silicon thin film formed by using the cover layer and performing two heat treatments will be described. It is apparent that the procedure described below can infer a method of manufacturing a grain and a fine polycrystalline silicon thin film by one heat treatment without using a cover layer.
먼저, 도 1의 (a)에 도시된 바와 같이, 절연기판(10), 완충층(20), 비정질 실리콘층(30), 덮개층(40)을 순차적으로 증착한다. 그리고, 도 1의 (b)에 도시된 바와 같이, 상기 덮개층(40) 상면에 금속(50)을 직접 증착한다.First, as shown in FIG. 1A, the
상기 절연기판(10)은 특별하게 한정되는 것은 아니지만 비정질 실리콘층의 결정화를 위해 가해지는 온도와 박막 균일도를 감안하여 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중의 하나를 사용하는 것이 바람직하며, 유연성을 갖는 금속기판에 절연막을 형성한 것을 이용할 수도 있다.The
상기 완충층(20)은 공정에서 필수적인 요소가 아니어서 생략할 수도 있지만, 본 발명에서는 상기 완충층(20)을 포함하여 증착하는 것이 더 바람직하다.The
상기 비정질 실리콘층(30)은 스퍼터링법, 화학기상증착법 및 열분해법 중 어느 하나를 이용하여 형성하는 것이 바람직하다. 상기 비정질 실리콘층(30)은 다양한 비정질 물질로 대체할 수 있지만, 하나의 비정질 물질로 한정되는 것이 아니라, 비정질 실리콘을 포함하는 것이 바람직하다.The
상기 덮개층(40)은 상기 금속(50)을 비정질 실리콘층(30)으로 균일하게 확산시키고 불필요한 유기물과 금속오염으로부터 박막을 보호하는 역할을 한다.The
상기 완충층(20), 덮개층(40) 및 금속기판상의 절연막은 모두, 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트(silicate)막, 유기막 등을 이용할 수 있는데, 단일막으로 형성할 수도 있고, 동종 또는 이종의 막을 2 이상 적층하여 다중막으로 형성할 수도 있다.The insulating layer on the
상기 실리콘질화막은 일반적으로 사일렌(SiH4), 암모니아 및 질소 가스를 이용하여 화학기상증착방법에 의해 형성하거나, 질화막 타겟을 이용하여 스퍼터링법으로 형성한다.The silicon nitride film is generally formed by a chemical vapor deposition method using xylene (SiH 4), ammonia and nitrogen gas, or by a sputtering method using a nitride film target.
상기 질화막이 덮개층으로 이용되는 경우에는 두께가 350 nm에서도 금속을 확산시킬 수 있으나, 내열성이 약해서 600도 이상의 열처리 혹은 레이저조사를 하 게 되면 덮개층이 깨지는 경우가 종종 발생한다.When the nitride film is used as the cover layer, the metal may be diffused even at a thickness of 350 nm. However, since the heat resistance is weak, the cover layer is often broken when heat treatment or laser irradiation is performed at 600 degrees or more.
상기 실리콘산화막은 일반적으로 고온에서 산소를 불어넣어 형성하거나, 사일렌(SiH4)과 산소의 가스를 이용하여 화학기상증착 방법에 의해 형성하거나, 또는 산화막 타겟을 이용해서 스퍼터링 방법으로 형성한다. 덮개층으로 이용하는 경우 10 nm 이상의 두께에서는 금속이 확산되기 힘들기 때문에, 수 nm의 두께로 형성시켜야 하는 한계가 있다.The silicon oxide film is generally formed by blowing oxygen at a high temperature, by a chemical vapor deposition method using a gas of xylene (SiH 4) and oxygen, or by a sputtering method using an oxide film target. When used as a cover layer, since the metal is difficult to diffuse at a thickness of 10 nm or more, there is a limit to be formed to a thickness of several nm.
상기 실리콘산화질화막은 사일렌(SiH4)과, 질소 공급원인 암모니아 또는 질소와, 그리고 산소공급원인 산화 질소 또는 산소의 가스를 이용해서 화학기상증착방법으로 형성한다. 또는 산화질화막의 타겟을 이용한 스퍼터링의 방법도 가능하다. The silicon oxynitride film is formed by chemical vapor deposition using a gas of xylene (SiH 4), ammonia or nitrogen as a nitrogen source, and nitrogen oxide or oxygen as an oxygen source. Or the sputtering method using the target of an oxynitride film is also possible.
상기 산화질화막을 덮개층 등에 사용하게 되면, 질화막과 마찬가지로 350 nm의 두께에서도 금속을 확산시킬 수 있으면서도, 고온에서 박막이 깨어지는 질화막의 문제점을 해결할 수 있는 장점이 있다. 이는 일반적인 질화막내에 산소의 결합에 의해서 박막이 강해지기 때문인데, 이에 따라 600도 이상의 열처리 또는 레이저 조사시에도 덮개층이 깨지는 현상을 막을 수 있다.When the oxynitride film is used for the cover layer or the like, the metal can be diffused even at a thickness of 350 nm like the nitride film, and there is an advantage in that the problem of the nitride film in which the thin film is broken at high temperature can be solved. This is because the thin film is strengthened by the bonding of oxygen in the general nitride film, thereby preventing the cover layer from being broken even during heat treatment or laser irradiation of 600 degrees or more.
이와 같은 덮개층(40)은 650℃ 이하의 온도에서 0.1 내지 1000 nm 범위 내의 두께로 형성되는 것이 바람직하며, 증착 방법으로는 PECVD(plasma enhanced chemical vapor deposition)법에 의하는 것이 가장 바람직하나, 이에 한정되는 것은 아니어서 일반적인 화학기상증착법이나, 열분해를 이용한 증착법, 프린터 또는 스핀코팅법 등에 의해 증착할 수도 있다. The
한편, 덮개층(40)의 상부에 증착되는 금속(50)은 비정질 물질의 결정화 매개물 또는 유도물질로 작용하는데, 0.001 nm 이상 1000 nm이하의 두께로 증착되는 것이 바람직하다.On the other hand, the
상기 금속(50)을 상기 덮개층(40) 상부에 증착하는 방법으로는, 이온주입기를 이용하는 방법, PECVD법, CVD법, ALD법, 스퍼터(sputter)법, 새도우 마스크를 이용하는 방법 등을 이용하거나, 산 용액에 용해된 액상의 금속을 이용하는 코팅법, 유기막과 액상의 금속을 혼합한 스핀코팅법, 프린팅법, 담금법, 금속을 함유하는 기체상태의 가스를 이용하는 방법 중에서 선택되는 어느 하나를 이용할 수 있으며, 특별히 이에 한정되는 것이 아니므로, 다른 방법에 의하여 증착할 수도 있다.As a method of depositing the
또한, 상기 덮개층(40)의 상부에 증착되는 금속(50)은 면 밀도가 1012 내지 1018 cm- 2범위 내의 박막으로 증착되는 것이 바람직하며, 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 등의 단원소 금속을 이용하거나, 상기 각 원소를 하나 이상 포함하는 합금을 이용할 수 있으나, 니켈(Ni)인 것이 가장 바람직하다.The
그리고 상기 금속(50)을 0.2 nm이하의 균일한 박막으로 증착하는 것이 용이하지 않으므로, 먼저 0.2 nm이상 1000 nm 이하의 범위에서 임의의 두께로 증착한 후 별도 에칭공정을 통해 0.2 nm이하의 원하는 두께로 에칭하는 방법을 이용할 수도 있다.And since it is not easy to deposit the
이와 같이 비정질 실리콘층(30), 덮개층(40), 금속(50)이 순차적으로 증착된 후에는, 상기 비정질 실리콘층(30)의 결정화 단계를 거치게 되는데, 비정질 실리콘층(30)의 결정화는 외부에서 열에너지를 가하여 금속(50)을 비정질 실리콘층(30) 내부로 확산시키고, 상기 확산된 금속을 매개로 하여 비정질 실리콘층 내부에 그레인을 성장시키는 방식으로 이루어진다.After the
열에너지 인가방식으로는 열처리, 급속열처리, 레이저 또는 자외선 조사 등의 방법이 많이 이용된다. 본 발명에서는 상기 비정질 실리콘층(30)을 결정화하기 위해서 열처리를 수행한다.As a thermal energy application method, methods such as heat treatment, rapid heat treatment, laser or ultraviolet irradiation are frequently used. In the present invention, heat treatment is performed to crystallize the
상기 열처리는 200℃에서 1400℃ 사이의 온도 범위에서 이루어지는 것이 바람직하고, 상기 열처리방법으로는 할로겐램프, 자외선램프, 퍼니스(furnace) 등을 사용할 수 있으나 이에 한정되는 것은 아니다.Preferably, the heat treatment is performed in a temperature range of 200 ° C. to 1400 ° C. The heat treatment method may include, but is not limited to, a halogen lamp, an ultraviolet lamp, a furnace, and the like.
또한, 비정질 실리콘층(30)의 결정화는 전기장, 자기장, 또는 전자기장이 인가된 상태에서 이루어질 수도 있다.In addition, crystallization of the
열처리방법을 선택하는 경우에는 200 내지 1400℃의 온도범위에서 결정화를 시키는 것이 바람직하며, 상기 온도범위 내에서 급속 열처리하거나 또는 장시간 열처리하는 방법 중에서 어느 하나를 사용하거나 또는 양자를 모두 사용하는 것도 가능하다.When the heat treatment method is selected, it is preferable to crystallize at a temperature range of 200 to 1400 ° C. It is also possible to use either one of the methods of rapid heat treatment or long heat treatment within the above temperature range, or both. .
상기 급속 열처리방법은 바람직하게는 500 내지 900℃ 온도범위 내에서 수십 초의 시간 내에서 수 회 이상 열처리하는 방법이고, 상기 장기간 열처리방법은 400 내지 500℃ 온도범위 내에서 1시간 이상 열처리하는 방법인데, 이러한 온도범위가 절대적인 것은 아니어서 필요에 따라 이와 다른 온도범위에서 급속 열처리나 장기 열처리를 수행할 수도 있다. The rapid heat treatment method is preferably a method of heat treatment several times or more within a time of several tens of seconds within the temperature range of 500 to 900 ℃, the long-term heat treatment method is a method of heat treatment for more than 1 hour in the 400 to 500 ℃ temperature range, Since this temperature range is not absolute, rapid or long-term heat treatment may be performed at other temperature ranges as necessary.
상기와 같은 방법에 의하여 비정질 실리콘층(30)을 결정화시키기 위하여 열처리를 수행하게 되면, 도 1의 (c)에 도시된 바와 같이, 상기 금속(50)이 덮개층(40) 내부로 확산되고, 상기 비정질 실리콘층(30) 내부에 침전을 형성하게 되어 결정화가 이루어진다. 비정질 실리콘의 경우에는 금속 다이실리사이드 핵(MSi2, 침전)이 형성된다. When the heat treatment is performed to crystallize the
상기와 같이 형성된 핵을 중심으로 측면 방향으로 그레인이 성장하게 되고 인접하는 그레인 사이에서 그레인 경계가 만들어져 다결정질 실리콘층(31)으로 된다. 그레인들이 인접 그레인과 접할 때까지 계속 성장하여 더 이상 성장할 수 없을 때가 되면, 비정질 실리콘층의 결정화가 완성된다.Grain grows laterally around the nucleus formed as described above, and grain boundaries are formed between adjacent grains to form the
즉, 상기 비정질 실리콘층을 열처리하여, 상기 금속이 모여서 핵을 만들고, 상기 핵들이 측면으로 움직여서 상기의 비정질 실리콘층을 결정화시킨다. 상기의 결정화된 다결정 실리콘층의 그레인들이 서로 부딪쳐서 그레인 경계가 생긴다.That is, the amorphous silicon layer is heat-treated to form the nucleus by gathering the metals, and the nuclei are moved laterally to crystallize the amorphous silicon layer. The grains of the crystallized polycrystalline silicon layer hit each other, resulting in grain boundaries.
상기 비정질 실리콘층에 포함되는 금속의 면밀도는 1012 ~ 1014cm-2 이 바람직하고, 상기 금속은 니켈(Ni)인 것이 바람직하다. 또한, 상기 그레인들의 부딪쳐서 생기는 상기의 그레인 경계면은 직선으로 형성되는 것이 바람직하다.The surface density of the metal included in the amorphous silicon layer is preferably 10 12 to 10 14 cm −2 , and the metal is preferably nickel (Ni). In addition, it is preferable that the grain boundary resulting from the collision of the grains is formed in a straight line.
상기와 같이 형성된 다결정 실리콘층의 두께는 15㎚에서 150㎚ 사이의 범위인 것이 바람직하고, 상기 다결정 실리콘층의 다결정 구조는 디스크 형상으로 성정되어, 다각형 구조의 그레인으로 이루어진다.It is preferable that the thickness of the polycrystalline silicon layer formed as described above is in a range of 15 nm to 150 nm, and the polycrystalline structure of the polycrystalline silicon layer is formed in a disk shape, and is composed of grain of polygonal structure.
상기와 같은 과정에 의하여, 비정질 실리콘층(30)이 결정화된 다음에, 상기 금속(50)과 덮개층(40)은 에칭(etching) 공정에 의하여 제거된다. 그리고, 도 1의 (d)에 도시된 바와 같이, 상기 다결정 실리콘층(31) 상에 금속(60)을 형성시킨다. 그런 후, 도 1의 (e)에 도시된 바와 같이, 열처리를 수행함으로써, 최종적인 다결정 실리콘 박막(33)을 형성시킨다. 이 때, 그레인의 크기는 도 1의 (c)에 의해 얻어진 그레인보다 더 커진다.By the above process, after the
도 2a 및 도 2b는 기존 및 본 발명에 따른 다결정 실리콘 박막에서 금속의 분포를 비행시간법에 의한 이차 이온 질량 분석을 한 사진이다. 도 2a에 도시된 바와 같이, 금속이 그레인과 그레인이 성장하여 충돌한 부분에 형성되어 있음을 알 수 있다. 그러나, 도 2b에 도시된 바와 같이 그레인 경계가 선명하지 못함을 알 수 있다. 즉, 본 발명이 적용됨에 따라, 그레인 경계가 더욱 명확해지는 것을 알 수 있고, 이는 대부분의 금속이 열처리되는 동안 그레인 경계로 이동하였음을 알 수 있다.2A and 2B are photographs of secondary ion mass spectrometry using a time-of-flight method for the distribution of metals in a conventional polycrystalline silicon thin film according to the present invention. As shown in Figure 2a, it can be seen that the metal is formed in the area where the grain and the grain has grown and collided. However, it can be seen that the grain boundaries are not clear as shown in FIG. 2B. That is, as the present invention is applied, it can be seen that the grain boundary becomes clearer, which indicates that most of the metal has moved to the grain boundary during the heat treatment.
상기와 같이 형성된 본 발명에 따른 다결정 실리콘 박막의 다결정 구조는 디스크 형상으로 성장된다. 그리고, 상기 다결정 구조는 다각형 구조를 가지는 그레인들로 이루어진다.The polycrystalline structure of the polycrystalline silicon thin film according to the present invention formed as described above is grown in a disk shape. The polycrystalline structure is composed of grains having a polygonal structure.
최종적으로 다결정 실리콘 박막을 형성하면, 상기 다결정 실리콘 박막의 그레인과 그레인 경계면에 존재하는 금속의 단위 체적당 평균밀도는 상기 그레인 내부에 존재하는 금속의 단위 체적당 평균밀도보다 크게 된다. 이것은 대부분의 금속이 그레인 경계면으로 이동하여 형성됨을 알 수 있다.Finally, when the polycrystalline silicon thin film is formed, the average density per unit volume of the metal present in the grain and grain boundaries of the polycrystalline silicon thin film is greater than the average density per unit volume of the metal present in the grain. It can be seen that most of the metal is formed by moving to the grain boundary.
또한, 상기 각 그레인 내의 중앙영역(각 그레인 면적의 1/3 이하)에 존재하는 금속의 단위 체적당 평균밀도는 상기 각 그레인 전체영역에 존재하는 금속의 단위 체적당 평균밀도보다 더 크게 된다. 즉, 그레인 내에서는 핵으로 작용하는 금속이 중앙영역에 존재하고, 나머지는 상기 그레인 경계면으로 이동한다고 볼 수 있다. Further, the average density per unit volume of the metal present in the center region (less than 1/3 of each grain area) in each grain becomes greater than the average density per unit volume of the metal present in the whole grain region. In other words, in the grain, the metal acting as the nucleus is present in the central region, and the rest moves to the grain boundary.
한편, 상기 그레인들의 경계면은 직선 형태를 가지게 되고, 그레인의 크기(직경)는 5㎛ ~ 100㎛ 사이의 범위로 형성된다. 그리고, 최적의 그레인의 크기는 10㎛ ~ 50㎛ 사이의 범위로 형성되는 것이 바람직하다.Meanwhile, the grain boundaries have a straight line shape, and the grain size (diameter) is formed in a range of 5 μm to 100 μm. And, the optimum grain size is preferably formed in the range between 10
도 3a 및 도 3b는 본 발명에 따라 덮개층 제거후 금속을 증착하여 열처리하여 형성시킨 최종적인 다결정 실리콘 박막의 광학 현미경 사진이다. 이 사진은 금속의 함유량을 8.47×1013cm-2으로 형성하여 500도에서 30시간동안 결정화하고, 결정화 후에 덮개층을 제거하고 금속(Ni)층을 형성하여 560도에서 25시간 동안 열처리하여 형성된 다결정 실리콘 박막의 현미경 사진이다.3A and 3B are optical micrographs of a final polycrystalline silicon thin film formed by depositing and thermally treating a metal after removing a cover layer according to the present invention. This photo is formed by forming a metal content of 8.47 × 10 13 cm -2 and crystallizing at 500 ° C for 30 hours, removing the cover layer after crystallization, forming a metal (Ni) layer, and heat-treating at 560 ° C for 25 hours. Micrograph of a polycrystalline silicon thin film.
도 3b에 도시된 바와 같이, 본 발명에 의하면, 첫 번째 열처리(도 1의 (c)의 공정에 의하여)에 의하여 첫 번째 그레인이 형성되었고, 두 번째 금속 증착 후 열처리(도 1의 (e)의 공정에 의하여)에 의하여, 상기 첫 번째 그레인 경계에서 성장하여 두 번째 그레인이 형성되었다. 첫 번째 결정화에서 그레인의 크기가 5 ~ 50um 이었고, 두 번째 열처리에서 그레인의 크기가 첫 번째 그레인 경계에서 5 ~ 20um이 성장하였다. As shown in FIG. 3B, according to the present invention, the first grains were formed by the first heat treatment (by the process of FIG. 1C), and the heat treatment after the second metal deposition (FIG. 1E). By the process of), a second grain was formed by growing at the first grain boundary. In the first crystallization, the grain size ranged from 5 to 50 µm, and in the second heat treatment, the grain size grew from 5 µm to 20 µm at the first grain boundary.
도 4a는 중앙 부분의 비정질 실리콘이 없는 단면도와 부분적인 다결정 실리콘의 광학 현미경 사진이다. 도 4a에 도시된 "B" 부분에서 상자 모양의 부분은 비정질 실리콘이 존재하지 않는 부분이며, "A" 부분은 모두 비정질 실리콘이 존재하는 부분이다. 이 시료는 결정화 후에 560도에서 7시간 동안 열처리를 수행되었다. 도 4b는 결정화 후에 disk 모양에서의 금속의 분포를 나타내는 모식도이며, 도 4c는 결정화된 다결정 실리콘의 열처리 후의 금속의 분포를 나타낸 모식도이다. 4A is an optical micrograph of a cross section of amorphous silicon and partial polycrystalline silicon in the central portion. In the portion “B” shown in FIG. 4A, the box-shaped portion is a portion in which amorphous silicon does not exist, and the “A” portion is a portion in which amorphous silicon is present. This sample was subjected to heat treatment at 560 ° C for 7 hours after crystallization. 4B is a schematic diagram showing the distribution of metal in a disk shape after crystallization, and FIG. 4C is a schematic diagram showing the distribution of metal after heat treatment of crystallized polycrystalline silicon.
도 5a 내지 도 5c는 디스크 모양을 갖는 다결정 실리콘 박막 내의 금속(Ni) 분포와 확산을 나타내는 모식도이다. 도 5a는 다결정 실리콘층 상의 금속(Ni)층의 형성을 나타내고, 도 5b는 두 번째 열처리 되는 동안의 금속(Ni)의 확산을 나타내며, 도 5c는 그레인 경계로의 금속(Ni)의 이동을 나타낸다. 도 5b에 도시된 바와 같이, 금속이 그레인 경계면으로 이동하면서, 도 5c에 도시된 바와 같이 경계면이 더 뚜렸해졌다.5A to 5C are schematic diagrams illustrating metal (Ni) distribution and diffusion in a polycrystalline silicon thin film having a disk shape. FIG. 5A shows the formation of a metal (Ni) layer on the polycrystalline silicon layer, FIG. 5B shows the diffusion of the metal (Ni) during the second heat treatment, and FIG. 5C shows the movement of the metal (Ni) to the grain boundaries. . As shown in FIG. 5B, as the metal moves to the grain boundary, the interface becomes thicker as shown in FIG. 5C.
상기와 같은 구성 및 바람직한 실시예를 가지는 본 발명인 다결정 실리콘 박막에 의하면, 비정질실리콘층과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식과 덮개층 제거후 결정화된 다결정실리콘층 상에 금속을 증착하여 열처리하는 방식을 취하기 때문에, 금속오염 및 열처리 공정에서 생길 수 있는 불순물의 오염 문제를 해결할 수 있고, 비정질실리콘층의 표면을 덮개층으로 보호하고 있기 때문에 깨끗하고 표면 거칠기를 현저히 감소시킬 수 있으며, 다결정실리콘층 상에 증착 된 금속이 그레인 경계로 이동하여 그레인의 성장을 조절할 수 있는 효과가 있다.According to the polycrystalline silicon thin film of the present invention having the above-described configuration and preferred embodiments, a method of diffusing a metal between an amorphous silicon layer and a metal via a cover layer and depositing a metal on the crystallized polysilicon layer after removing the cover layer Because it takes the method of heat treatment, it is possible to solve the problem of contamination of impurities which may occur in metal contamination and heat treatment process, and to protect the surface of the amorphous silicon layer with a cover layer, it is possible to significantly reduce the clean and surface roughness, The metal deposited on the polysilicon layer is moved to the grain boundary, thereby controlling the growth of grain.
또한, 상변화 방법과 금속(Ni)을 이용하여 다결정 실리콘의 그레인 성장을 조절하여 거시 그레인과 균일한 다결정 실리콘 박막을 얻을 수 있기 때문에, 레이저 기술을 대체할 수 있으며, 본 발명에 의하여 제조된 다결정 실리콘 박막은 평판디스플레이, 태양전지, 반도체 소자 등의 제작에 응용될 수 있는 장점이 있다.In addition, since the grain growth of the polycrystalline silicon can be controlled by using the phase change method and the metal (Ni) to obtain a macro grain and a uniform polycrystalline silicon thin film, laser technology can be substituted, and the polycrystal manufactured by the present invention Silicon thin film has an advantage that can be applied to the manufacture of flat panel displays, solar cells, semiconductor devices.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/875,145 US20080095975A1 (en) | 2006-10-23 | 2007-10-19 | Polycrystalline silicon thin film and method for forming the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060102823 | 2006-10-23 | ||
KR20060102823 | 2006-10-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080036502A true KR20080036502A (en) | 2008-04-28 |
KR100859761B1 KR100859761B1 (en) | 2008-09-24 |
Family
ID=39574909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070038714A KR100859761B1 (en) | 2006-10-23 | 2007-04-20 | polycrystal silicon thin film and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100859761B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101044415B1 (en) * | 2010-06-22 | 2011-06-27 | 노코드 주식회사 | Manufacturing method for thin film of poly-crystalline silicon |
KR101050467B1 (en) * | 2010-04-14 | 2011-07-20 | 삼성모바일디스플레이주식회사 | Polysilicon film, the method for fabrication thereof, thin film transistor with the polysilicon film and organic light emitting display device with the thin film transistor |
US8546201B2 (en) | 2010-06-03 | 2013-10-01 | Samsung Display Co., Ltd. | Method of crystallizing silicon layer and method of forming a thin film transistor using the same |
CN113913791A (en) * | 2021-09-29 | 2022-01-11 | 湖南红太阳光电科技有限公司 | Preparation method of multilayer amorphous silicon thin film and solar cell |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2888571B1 (en) * | 2012-08-23 | 2022-12-21 | Stemcell Technologies Inc. | Methods and kits for rapid and reversible biomolecular labeling |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100522436B1 (en) * | 2003-02-05 | 2005-10-20 | 장 진 | Fabrication method of polycrystalline silicon thin film transistor using a cap layer |
KR100628989B1 (en) * | 2004-09-17 | 2006-09-27 | 진 장 | Crystallization method of amorphous silicon thin film |
KR100792406B1 (en) * | 2006-05-23 | 2008-01-09 | 경희대학교 산학협력단 | A method for manufacturing polycrystal silicon thin film |
-
2007
- 2007-04-20 KR KR1020070038714A patent/KR100859761B1/en active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101050467B1 (en) * | 2010-04-14 | 2011-07-20 | 삼성모바일디스플레이주식회사 | Polysilicon film, the method for fabrication thereof, thin film transistor with the polysilicon film and organic light emitting display device with the thin film transistor |
US8623746B2 (en) | 2010-04-14 | 2014-01-07 | Samsung Display Co., Ltd. | Polysilicon layer, method of preparing the polysilicon layer, thin film transistor using the polysilicon layer, and organic light emitting display device including the thin film transistor |
US8546201B2 (en) | 2010-06-03 | 2013-10-01 | Samsung Display Co., Ltd. | Method of crystallizing silicon layer and method of forming a thin film transistor using the same |
KR101044415B1 (en) * | 2010-06-22 | 2011-06-27 | 노코드 주식회사 | Manufacturing method for thin film of poly-crystalline silicon |
CN113913791A (en) * | 2021-09-29 | 2022-01-11 | 湖南红太阳光电科技有限公司 | Preparation method of multilayer amorphous silicon thin film and solar cell |
CN113913791B (en) * | 2021-09-29 | 2024-03-01 | 湖南红太阳光电科技有限公司 | Preparation method of multilayer amorphous silicon film and solar cell |
Also Published As
Publication number | Publication date |
---|---|
KR100859761B1 (en) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100473996B1 (en) | Cystallization method of amorphous silicon | |
CN101315883B (en) | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device | |
KR100437296B1 (en) | Thin film transistor and its manufacturing method | |
JP4307371B2 (en) | Thin film transistor manufacturing method | |
KR100470274B1 (en) | Method of phase transition of amorphous material using a cap layer | |
JP5021005B2 (en) | Thin film transistor | |
US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
KR20100100187A (en) | Fabrication method of polycrystalline silicon | |
KR100859761B1 (en) | polycrystal silicon thin film and method for manufacturing thereof | |
US7662681B2 (en) | Method for fabricating reverse-staggered thin film transistor | |
KR100792406B1 (en) | A method for manufacturing polycrystal silicon thin film | |
KR100721957B1 (en) | Polycrystalline silicon layer, flat panel display using the polyscrystalline silicon layer and method for fabricating the same | |
KR20070043393A (en) | Method for crystalizing armophous silicon and method of manufacturing thin film transistor using the same | |
US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same | |
US20080095975A1 (en) | Polycrystalline silicon thin film and method for forming the same | |
JPH0774366A (en) | Semiconductor device and manufacture thereof | |
KR100611658B1 (en) | Method for fabricating Thin Film Transitor | |
KR100726895B1 (en) | the method of crystallization using the protein with metal particles | |
KR20040019594A (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
KR20050097579A (en) | Method of phase transition of amorphous material | |
JP2876598B2 (en) | Method for manufacturing semiconductor device | |
KR100770255B1 (en) | Method for fabricating thin film transistor | |
KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
KR100796614B1 (en) | Fabricating of thin film transistor | |
KR20060018153A (en) | Method for fabricating thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140826 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150910 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180814 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190813 Year of fee payment: 12 |