KR101011806B1 - Manufacturing method for thin film of poly-crystalline silicon - Google Patents

Manufacturing method for thin film of poly-crystalline silicon Download PDF

Info

Publication number
KR101011806B1
KR101011806B1 KR20090038444A KR20090038444A KR101011806B1 KR 101011806 B1 KR101011806 B1 KR 101011806B1 KR 20090038444 A KR20090038444 A KR 20090038444A KR 20090038444 A KR20090038444 A KR 20090038444A KR 101011806 B1 KR101011806 B1 KR 101011806B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
metal
layer
oxide film
thin film
step
Prior art date
Application number
KR20090038444A
Other languages
Korean (ko)
Other versions
KR20100119362A (en )
Inventor
김상규
이원태
조한식
Original Assignee
노코드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계; Production method of a polysilicon thin film according to the present invention, forming a metal layer to form a metal layer on an insulating substrate stage; 상기 금속층을 열처리하여 그 금속층에 금속 산화막을 형성하는 산화막 형성단계; An oxide film forming step of annealing the metal layer to form a metal oxide film on the metal layer; 상기 산화막 위에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on the oxide film; 및 상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 한다. Characterized by including; and a crystallization step of heat treatment such that the crystalline silicon produced in the amorphous silicon layer and the metal particles of the metal or the oxide film as a catalyst.

Description

다결정 실리콘 박막의 제조방법{Manufacturing method for thin film of poly-crystalline silicon} Method of producing polycrystalline silicon thin film {Manufacturing method for thin film of poly-crystalline silicon}

본 발명은 태양전지 등에 사용되는 다결정 실리콘 박막을 제조하는 방법에 관한 것으로서, 더 구체적으로는 비정질 실리콘의 박막을 금속유도결정화법에 의해 효과적으로 다결정 실리콘 박막을 제조하는 방법에 관한 것이다. The present invention relates to a method for producing a polycrystalline silicon thin film used for solar cells, and more particularly, to a method for effectively manufacturing a poly-silicon thin film by a thin film of amorphous silicon on metal induced crystallization methods.

일반적으로, 다결정 실리콘(poly-Si)의 제조에서 일어나는 대부분의 문제점은 고온에서 취약한 유리 기판의 사용으로 인해 공정 온도를 비정질 실리콘(a-Si) 박막이 결정화되는 온도로 충분히 올릴 수 없는 것이다. In general, most of the problems occurring in the production of polycrystalline silicon (poly-Si) is not enough to raise the process temperature by the use of fragile glass substrate at high temperature of an amorphous silicon (a-Si) thin film is the temperature at which crystallization.

다결정 실리콘(poly-Si)의 제조에서 고온의 열처리가 필요한 공정은 비정질 실리콘(a-Si) 박막을 결정질 실리콘 박막으로 바꾸는 결정화 열처리(Crystallization)와 도핑(Doping) 후 전기적으로 활성화시키는 활성화 열처리(Dopant Activation) 등이다. Process the heat treatment of the high temperature required in the production of polycrystalline silicon (poly-Si) is an amorphous silicon (a-Si) activation heat treatment to electrically activate after a crystallization heat treatment (Crystallization) and doped (Doping) to change the film into a crystalline silicon thin film (Dopant Activation) are etc.

현재, 유리 기판이 허용하는 저온의 온도에서, 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다양한 공정(LTPS:Low Temperature poly-Si)이 제안되고 있다. At present, at a low temperature that a temperature of a glass substrate allows, different step of forming a polycrystalline silicon thin film in a short time: is (LTPS Low Temperature poly-Si) is proposed. 다결정 실리콘 박막을 형성하는 대표적인 방법은 고상결정화법(SPC, Solid Phase Crystallization), 엑시머 레이저 순간 조사법(ELA, Excimer Laser Annealing), 금속유도 결정화법(MIC, Metal Induced Crystallization) 등이다. An exemplary method of forming a polycrystalline silicon thin film is such a solid phase crystallization method (SPC, Solid Phase Crystallization), excimer laser irradiation time (ELA, Excimer Laser Annealing), metal induced crystallization (MIC, Metal Induced Crystallization).

SPC(Solid Phase Crystallization)는, 비정질 실리콘(a-Si)으로부터 다결정 실리콘(poly-Si) 박막을 얻는 가장 직접적이고도 오래 사용된 방법이다. SPC (Solid Phase Crystallization), is the direct and old methods used for obtaining a polycrystalline silicon (poly-Si) thin film from the amorphous silicon (a-Si). SPC는 비정질 실리콘 박막을 600℃ 이상의 온도에서 수십 시간 동안 열처리하여 결정립의 크기가 수 마이크로 내외인 다결정 실리콘 박막을 얻는 방법이다. SPC is a method of obtaining a heat treatment for several tens of hours to be the size of a micro crystal grain and out of the polycrystalline silicon thin film of an amorphous silicon thin film at a temperature above 600 ℃. 이 방법으로 얻어진 다결정 실리콘 박막은 결정립 내의 결함밀도가 높고, 열처리 온도가 높기 때문에 유리 기판을 사용하기 어려우며, 장시간의 열처리로 인해 공정시간이 긴 단점이 있다. A high defect density in the polycrystalline silicon thin film obtained by this method is the grain, it is difficult to use a glass substrate because of the high heat treatment temperature, due to heat treatment for a long time is a disadvantage is the long processing time.

ELA(Excimer Laser Annealing)는 비정질 실리콘 박막에 나노초(nano-second) 동안 엑시머 레이저를 순간 조사하여, 유리 기판의 손상 없이 비정질 실리콘 박막을 용융 및 재결정시키는 방법이다. ELA (Excimer Laser Annealing) is a method of irradiation by an excimer laser for a time nanoseconds (nano-second) to the amorphous silicon thin film, the melting and recrystallization of the amorphous silicon thin film without damaging the glass substrate.

그러나, ELA는 양산 공정에서 상당한 문제점이 있는 것으로 알려져 있다. However, ELA is known that considerable problems in the production process. ELA는 레이저 조사량에 따른 다결정 실리콘(poly-Si) 박막의 그레인 구조가 매우 불균일하다. ELA is the grain structure of the polycrystalline silicon (poly-Si) thin film according to laser irradiation dose is very uneven. ELA는 공정 범위가 좁아 균일한 결정질 실리콘 박막의 제조가 어려운 문제점이 있다. ELA has a narrow process range is a difficult manufacturing problem of a uniform crystalline silicon thin film. 또한, 다결정 실리콘 박막의 표면이 거칠어 소자의 특성에 나쁜 영향을 주게 된다. In addition, the donor adversely affect the properties of the surface of the polycrystalline silicon thin film roughness elements. 이러한 문제점은 박막트랜지스터(Thin Film Transistor, TFT)의 균일도가 중요한 유기발광다이오드(Organic Light Emitting Diode, OLED)의 응용에 있어서는 더욱 심각한 것이다. This problem is more serious in the application of the thin film transistor is an important organic light emitting diode (Organic Light Emitting Diode, OLED) Uniformity (Thin Film Transistor, TFT).

이러한 문제점을 극복하기 위해 제시된 방법이 금속유도결정화법(MIC, Metal Induced Crystallization)이다. The method proposed to overcome this problem, a metal induced crystallization (MIC, Metal Induced Crystallization). MIC는 비정질 실리콘에 금속 촉매를 스퍼터링이나 스핀 코팅의 방법으로 도포한 후에 낮은 온도에서 열처리하여 실리콘의 결정화를 유도하는 방법이다. MIC is a method of inducing crystallization of the silicon by heating at low temperature after application of the metal catalyst in the amorphous silicon by means of sputtering or spin coating. 금속 촉매로 니켈(Ni), 구리(Cu), 알루미늄(Al), 팔라듐(Pd) 등의 다양한 금속이 사용 가능하다. Various metal of nickel (Ni), copper (Cu), aluminum (Al), palladium (Pd), etc. of a metal catalyst may be used. 일반적으로 MIC에는 반응 제어가 쉽고 큰 그레인이 얻어지는 니켈(Ni)이 금속 촉매로 사용되고 있다. In general, the MIC is obtained a reaction control easy and large grains of nickel (Ni) are used as the metal catalyst. MIC는 450℃ 미만의 낮은 온도에서 결정화가 가능하나 실제 양산공정에 적용하기에는 상당한 문제점이 있다. MIC is a significant problem hagieneun one can be crystallized at a low temperature of less than 450 ℃ applied to the actual production process. 이 문제점은 TFT내 활성화 영역에 확산되는 상당한 양의 금속은 전형적인 금속 오염을 일으켜 TFT 특성 중 하나인 누설전류 증가시키게 된다. This problem is a significant amount of metal to be diffused within the active area TFT is thereby increased and the leakage current of a TFT characteristic causes a typical metal contamination.

저온 다결정 실리콘(Low temperature poly-Si, LTPS)의 개발은 액정디스플레이장치에 적용할 목적으로 수행되었으나, 최근 능동형 유기발광다이오드(AMOLED : Active Matrix Organic Light Emitting Diode)와 박막형 다결정 실리콘 태양전지의 등장과 더불어 개발의 필요성이 더 높아지고 있다. Development of low-temperature polysilicon (Low temperature poly-Si, LTPS) has been carried out for the purpose of applying the liquid crystal display apparatus, recently active matrix organic light-emitting diodes: the emergence of (AMOLED Active Matrix Organic Light Emitting Diode) and a thin-film polycrystalline silicon solar cells, and in addition it has increased the need for more development.

저렴하고 높은 생산성을 갖는 다결정 실리콘(poly-Si)의 제조방법은, 향후 시장에서 능동형 유기발광다이오드(AMOLED)가 많은 디스플레이 제품군에서 비정질 실리콘 박막트랜지스터 액정표시장치(a-si TFT LCD)와 경쟁할 것이라는 점에서 중요하다. Inexpensive and to compete with the production method of polycrystalline silicon (poly-Si) having a high productivity, active matrix organic light emitting diode (AMOLED) are amorphous silicon thin film transistor liquid crystal display (a-si TFT LCD) in many display family in the future market it is important in that it will. 다결정 실리콘의 제조방법은, 능동형 유기발광다이오드(AMOLED)가 태양전지(solar Cell)에서 결정질 웨이퍼(Wafer) 형태와 경쟁할 것이라는 점에서도 중요하다. Method of producing polycrystalline silicon, is important in that the active matrix organic light emitting diode (AMOLED) will compete with a crystalline wafer (Wafer) on the form (solar Cell) solar cell. 따라서, 제품의 생산 원가 및 시장 경쟁력은, 생산 기술이 안정화 단계에 접어든 비정질 실리콘 박막트랜지스터 액정표시장치(a-si TFT LCD) 및 결정질 웨이퍼 형태의 태양전지와 비교하여 얼마나 싼 가격에 안정적으로 다결정 실리콘을 제조할 수 있느냐에 달려있다. Thus, the product cost of production and market competitiveness, production techniques all have entered a stabilized amorphous silicon thin film transistor liquid crystal display (a-si TFT LCD) and polycrystalline wafer form of how cheaper stably polycrystalline on as compared with the solar cell it depends on what can be made of silicon.

도 1에는 금속유도결정화법에 의해 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 제조공정이 도식적으로 도시되어 있다. Figure 1 shows the manufacturing process to obtain a polycrystalline silicon thin film from the amorphous silicon is shown schematically by a metal induced crystallization method. 도 1을 참조하면 종래의 공정에서는 유리와 같은 기판(1)에 실리콘 산화물(SiO 2 )로 이루어진 완충층(2)을 형성하고 그 완충층(2)에 비정질 실리콘층(3)을 플라즈마 화학증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성한 다음, 비정질 실리콘층(3)에 니켈(Ni)과 같은 금속을 스퍼터링(sputtering)하여 도포한 후에 약 700℃ 정도로 RTA(Rapid Thermal Annealing) 방식으로 열처리하여 비정질 실리콘층(3)으로부터 결정질 실리콘(4)이 형성되도록 한다. With reference to Figure 1 when a conventional process, a silicon oxide (SiO 2) of the amorphous silicon layer 3 to form a buffer layer (2) made and the buffer layer (2) by plasma chemical vapor deposition on a substrate 1 such as glass (PECVD , Plasma Enhanced Chemical Vapor Deposition), and then, the amorphous silicon layer 3 on the nickel (Ni) metal sputtering (sputtering) by the later to be about 700 ℃ RTA (Rapid Thermal annealing coating), such as by heating in a manner amorphous form as so that the crystalline silicon (4) is formed from a silicon layer (3). 그런데, 종래의 방식에 의하면 비정질 실리콘층(3)의 상부에 도포되는 금속의 양을 정밀하게 제어하기 어렵기 때문에 과잉으로 도포된 금속을 제거하여 주어야 하는 등의 불편한 문제점이 있다. By the way, according to the conventional method there are problems such as uncomfortable that need to remove the metal coating is excessive it is difficult to precisely control the amount of metal which is applied on top of the amorphous silicon layer (3). 이러한 공정은 제조비용을 상승시킬 뿐 아니라 결정화된 실리콘의 품질에 나쁜 영향을 미친다. This process is not only to raise the production cost adversely affect the quality of the crystallized silicon.

본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 금속유도결정화법을 사용하여 다결정 실리콘 박막을 제조하는 방법에 있어서, 촉매금속의 양을 정밀하게 제어하고 낮은 온도에서 결정화가 가능하게 함으로써 효율적인 다결정 실리콘 박막의 제조방법을 제공함에 있다. SUMMARY An object of the present invention has been made to solve the above problems, according to a method of making a polycrystalline silicon thin film using a metal induced crystallization method, precise control of the amount of the catalyst metal and it is possible crystallization at a lower temperature by it a method of manufacturing a polycrystalline silicon thin film to provide efficient.

상기의 목적을 달성하기 위해 본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계; Production method of a polysilicon thin film according to the present invention for achieving the above object is formed of a metal layer forming a metal layer on an insulating substrate stage;

상기 금속층을 열처리하여 그 금속층에 금속 산화막을 형성하는 산화막 형성단계; An oxide film forming step of annealing the metal layer to form a metal oxide film on the metal layer;

상기 산화막 위에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on the oxide film; And

상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다. Is characterized in that including a; and the metal particles of the metal or the oxide film as a catalyst a crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer.

상기 기판은 상기 금속층과의 사이에 SiO 2 로 이루어진 완충층을 포함한 것이 바람직하다. The substrate preferably includes a buffer layer consisting of SiO 2 to the gap between the metal layers.

상기 금속층의 두께는 5Å 내지 2000Å이며, 상기 산화막의 두께는 1Å 내지 1500Å인 것이 바람직하다. The thickness of the metal layer is a 5Å to about 2000Å, preferably in the thickness of the oxide layer is 1Å to 1500Å.

상기 산화막 형성단계에서의 열처리 온도는 300℃ 내지 1000℃인 것이 바람직하다. Heat treatment temperature in the oxide film formation step is preferably in the 300 ℃ to 1000 ℃.

한편, 상기의 목적을 달성하기 위해 본 발명의 다른 실시예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키면서 그 금속층이 금속과 그 금속의 산화물이 혼재된 상태로 형성되는 산화막 형성단계; On the other hand, the oxide film production method of a polysilicon thin film according to another embodiment of the present invention for achieving the above object is, while forming a metal layer on an insulating substrate that the metal layer is formed of a mixed state is an oxide of a metal and the metal forming step;

상기 산화막 위에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on the oxide film; And

상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다. The metal particles of the oxide catalyst in the crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer, in that it includes a has a feature.

한편, 상기의 목적을 달성하기 위해 본 발명의 또 다른 실시예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; On the other hand, production method of a polysilicon thin film according to an embodiment of the present invention to achieve the above object, the silicon layer forming step of depositing a Si layer on an insulating substrate;

상기 실리콘층 위에 금속과 그 금속의 산화물이 혼재된 상태의 산화막을 형성하는 산화막 형성단계; An oxide film forming step of forming an oxide film of a metal and an oxide of the metal on the silicon layer mixed state;

상기 산화막 위에 금속층을 형성시키는 금속층 형성단계; A metal layer forming step of forming a metal layer on said oxide film;

상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다. Is characterized in that including a; and the metal particles of the metal or the oxide film as a catalyst a crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer.

본 발명에 따른 다결정 실리콘 박막의 제조방법은, 비정질 실리콘층에 확산되어 그 비정질 실리콘층에서 실리콘 결정화의 핵 역할을 하는 금속 촉매의 양을 정밀하게 조절하여 효과적인 다결정 실리콘 결정화 박막을 제조할 수 있는 효과가 있다. Effect of method of producing polycrystalline silicon thin film according to the present invention, is diffused in the amorphous silicon layer can be produced effectively polysilicon crystallized thin film by precisely controlling the amount of the metal catalyst to a core role of the silicon crystallized in the amorphous silicon layer a. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법에 비하여 낮은 온도에서 결정화가 가능한 장점이 있다. In addition, the production method of a polysilicon thin film according to the present invention has the advantage of a crystallizable at a temperature lower than the conventional method manufacturing.

이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명한다. With reference to the accompanying drawings, preferred embodiments according to the present invention will be described in detail.

도 2는 발명의 바람직한 실시예에 따른 제조공정을 보여주는 도면이다. 2 is a view showing a manufacturing process according to a preferred embodiment of the invention. 도 3은 도 2에 도시된 금속층 형성단계 후의 단면을 보여주는 도면이다. 3 is a view showing a cross-section after the metal layer formation step shown in Fig. 도 4는 도 2에 도시된 산화막 형성단계 후의 단면을 보여주는 도면이다. 4 is a view showing a cross-section after the oxide film formation step shown in Fig. 도 5는 도 2에 도시된 실리콘층 형성단계 후의 단면을 보여주는 도면이다. 5 is a view showing a cross-section after the step of forming a silicon layer is shown in Fig. 도 6은 도 2에 도시된 결정화 단계 후에 다결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다. Figure 6 is a diagrammatic cross-section showing a state formed on the polycrystalline silicon of the substrate after the crystallization step shown in Fig.

도 1 내지 도 6을 참조하면, 본 발명의 바람직한 실시예에 따른 다결정 실리콘 박막의 제조방법(이하, "제조방법"이라 함)은 금속층 형성단계(S1)와, 산화막 형성단계(S2)와, 실리콘층 형성단계(S3)와, 결정화 단계(S4)를 포함하고 있다. And Figs. 1 to 6, a preferred method of producing polycrystalline silicon thin film according to an example (hereinafter referred to as "method") is a metal layer forming step (S1), the oxide film-forming step (S2) of the present invention, It includes a silicon layer forming step (S3), and a crystallization step (S4).

상기 금속층 형성단계(S1)에서는 유리와 같은 절연 기판(10)상에 니켈(Ni)과 같은 금속층(30)을 형성시킨다. In the step (S1) forming the metal layer to form on an insulating substrate such as a glass (10) of nickel metal layer 30, such as (Ni). 상기 기판(10)은 실리콘 산화물(SiO 2 )과 같은 물질로 이루어진 완충층(20)을 포함하고 있다. The substrate 10 includes a buffer layer 20 made of a material such as silicon oxide (SiO 2). 상기 완충층(20)은 절연기능을 하기 위해 마련된 것이다. The buffer layer 20 is provided to the insulating function. 또한, 상기 완충층(20)은 후술하는 결정화 단계(S4)에서 상기 기판(10)으로부터 후술하는 실리콘층(50)에 불순물이 확산되어 실리콘층(50)에 불 순물이 오염되는 것을 방지하기 위해 마련된 것이다. In addition, the buffer layer 20 is provided to prevent the diffusion of impurities in the silicon layer 50 described later from the substrate 10 in the crystallization step to be described later (S4) that impurities contaminated in the silicon layer 50 will be. 상기 금속층(30)은 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. The metal layer 30 may be performed by a known method such as plasma chemical vapor deposition (PECVD). 상기 금속층(30)의 두께는 5Å 내지 2000Å인 것이 바람직하다. The thickness of the metal layer 30 is preferably from 5Å to 2000Å. 상기 금속층(30)의 두께가 5Å 미만인 경우에는 너무 얇은 두께로 인해 공정 재현성 문제와 넓은 면적에 증착시 상기 금속층(30)의 균일성(uniformity)이 나빠지는 문제점이 있다. If the thickness of the metal layer 30 is less than 5Å has a homogeneity (uniformity) is worse is the problem of the metal layer 30 during the deposition process due to too small thickness reproducibility problem with a large area. 한편, 상기 금속층(30)의 두께가 2000Å을 초과하는 경우에는 많은 금속이 침투하여 금속 오염문제가 유발되어 결정화된 실리콘층을 포함하는 디바이스(device)의 특성을 저하시키는 문제점이 있다. On the other hand, if the thickness of the metal layer 30 exceeds 2000Å, the number of the metal is penetrated, there is a problem of lowering the characteristics of the device (device) comprising a silicon layer crystallization is induced the metal contamination problem.

상기 산화막 형성단계(S2)에서는 상기 금속층(30)을 진공, 공기, 산소, 질소 중 어느 하나의 분위기하에서 열처리하여 상기 금속층(30)의 표면과 그 금속층(30)의 내부에 니켈 산화물(NiO 또는 Ni 2 O 3 )과 같은 금속 산화막(40)을 형성한다. The oxide film-forming step (S2) in the metal layer 30 is a vacuum, the surface of the nickel oxide in the inside of the metal layer 30 of the heat-treated under air, oxygen, any of the atmosphere of nitrogen, the metal layer 30 (NiO or to form a metal oxide film 40 such as Ni 2 O 3). 상기 금속 산화막(40)은 도 4에 도시된 바와 같이 상기 금속층(30)과 구별되도록 형성될 수도 있으으며, 경우에 따라서는 상기 금속층(30)과 상기 금속 산화막(40)은 혼재되어 하나의 적층구조를 형성할 수도 있다. The metal oxide film 40 is therefore has the metal layer 30 and the metal oxide film 40 is mixed a laminate in the case were stay may be formed so as to be distinguished from the metal layer 30, as shown in Figure 4 It may form a structure. 상기 금속층(30)과 상기 금속 산화막(40)이 혼재되어 있는 구조에서는 굳이 상기 금속층 형성단계(S1)을 독립적으로 실시할 필요가 없다. In the structure in which the metal layer 30 and the metal oxide film 40 is mixed not dare to be subjected to the metal layer forming step (S1) independently. 즉 경우에 따라서 상기 산화막 형성단계(S2)에서 금속층을 형성하면서 열처리를 동시에 진행하여 금속층과 산화막이 혼재되도록 형성할 수 있다. That is, in some cases can be formed such that the metal layer and the oxide mixture to a heat treatment conducted at the same time, forming a metal layer from the oxide film-forming step (S2).

상기 산화막(40)의 형태는 열처리 온도 범위가 300℃ 내지 1000℃에서 생성 된다. The form of the oxide film 40 has a heat treatment temperature range is generated at 300 ℃ to 1000 ℃. 상기 산화막(40)이 형성되는 온도는 최저 300℃ 이며, 300℃ 미만의 온도에서는 니켈(Ni)의 산화물이 잘 형성되지 않는 문제점이 있다. The temperature at which the oxide film 40 is formed is the lowest 300 ℃, at a temperature of less than 300 ℃ there is a problem in the oxide of nickel (Ni) is not formed well. 한편, 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제점이 발생한다. On the other hand, if the heat treatment temperature exceeds 1000 ℃ has a problem arises the substrate 10 made of glass (glass), it is being deformed or broken by thermal shock. 상기 산화막 형성단계(S2)에서의 열처리 방법은 고온 공정(furnace), 급속 열처리(RTA), 자외선(UV) 가열법 등을 사용할 수 있다. Heat treatment in the oxide film-forming step (S2) may be used as the high-temperature process (furnace), rapid thermal annealing (RTA), ultraviolet (UV) heating method. 상기 산화막(40)은 후술하는 결정화 단계(S4)에서 비정질 실리콘층(50)의 결정화의 핵으로 작용하는 촉매 금속의 확산시 활성화 에너지를 낮추어 주는 작용을 한다. The oxide film 40 acts to lower the diffusion when the acting as nuclei for crystallization of the amorphous silicon layer 50 in the crystallization step to be described later (S4) a catalytic metal activation energy. 상기 산화막(40)의 두께는 1Å 내지 1500Å인 것이 바람직하다. The thickness of the oxide film 40 is preferably in a 1Å to 1500Å. 상기 산화막(40)의 두께가 1Å 미만인 경우에는 상기 산화막(40)이 너무 얇아 제 기능을 수행하지 못하는 문제점이 있다. If the thickness of the oxide film 40 is less than 1Å has the oxide film 40 is, there is a problem not perform too thin to function. 한편, 상기 산화막(40)의 두께가 1500Å을 초과하는 경우에는 상기 금속층(30)으로부터 촉매 금속이 침투하기 어려워지는 문제점이 있다. On the other hand, if the thickness of the oxide film 40 exceeds 1500Å there is a problem that is difficult to penetrate the catalyst metal from the metal layer 30. 상기 산화막(40)은 후술하는 결정화 단계(S4)에서 비정질 실리콘층(50)의 결정화의 핵으로 작용하는 촉매 금속의 확산시 활성화 에너지를 낮추어 주는 작용을 한다. The oxide film 40 acts to lower the diffusion when the acting as nuclei for crystallization of the amorphous silicon layer 50 in the crystallization step to be described later (S4) a catalytic metal activation energy.

상기 실리콘층 형성단계(S3)에서는 상기 산화막(40) 위에 비정질 실리콘(A-Si)을 적층시켜 실리콘층(50)을 형성한다. In step (S3) forming the silicon layer by laminating an amorphous silicon (A-Si) on the oxide film 40 to form a silicon layer (50). 상기 실리콘층(50)을 형성시키는 방법은 공지된 플라즈마 화학증착법과 같은 방법을 사용하여 행해질 수 있다. A method for forming the silicon layer 50 may be made using the same method as in the known plasma enhanced chemical vapor deposition.

상기 결정화 단계(S4)에서는 상기 금속층(30) 또는 상기 산화막(40)에 존재하는 금속 입자를 촉매로 하여 비정질로 이루어진 상기 실리콘층(50)에서 결정질 실리콘(60)이 생성되도록 열처리 한다. In the crystallization step (S4) to heat treatment so that the metal layer 30 or a crystalline silicon 60 from the silicon layer 50 is made of metal particles that exist in the oxide film 40 by a catalyst to produce a amorphous. 상기 결정화 단계(S4)에서의 열처리는 RTA(Rapid Thermal Annealing) 장비를 사용하여 630℃에서 수행한다. Heat treatment in the crystallization step (S4) using a RTA (Rapid Thermal Annealing) device is performed at 630 ℃.

이와 같은 제조방법에 의해 제조된 다결정 실리콘 박막의 결정화 상태를 분석하기 위하여 광학 현미경과 라만 분광기(Raman Spectroscopy)를 사용하여 결정립의 크기를 관찰하고 최대 강도를 가지는 파수를 분석하였다. In order to analyze such a crystallized state of the polycrystalline silicon thin film produced by the process using light microscopy and Raman spectroscopy (Raman Spectroscopy) were observed in the grain size and analyzing the frequency with the maximum intensity.

도 7은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. Figure 7 is a photograph of the surface of the amorphous silicon with an optical microscope. 도 8은 도 7에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. Figure 8 is a graph showing the analysis of the wave number of the amorphous silicon shown in Fig. 도 9는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. Figure 9 is a photograph of the surface of a crystalline silicon wafer with an optical microscope. 도 10은 도 9에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. Figure 10 is a graph showing a frequency analysis of a silicon wafer shown in FIG. 도 11은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. Figure 11 is a picture of the surface of the polycrystalline silicon thin film prepared by the conventional metal induced crystallization method with an optical microscope. 도 12는 도 11에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. Figure 12 is a graph showing a frequency analysis of the polycrystalline silicon thin film shown in Fig. 도 13은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. Figure 13 is the photograph of the surface of the polycrystalline silicon thin film produced by the present invention under an optical microscope. 도 14는 도 13에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. Figure 14 is a graph showing a frequency analysis of the polycrystalline silicon thin film shown in Fig.

도 7 및 도 8을 참조하면 비정질 실리콘인 상기 실리콘층(50)은 파수 480cm -1 에서 최대 강도(intensity)가 나타난다. 7 and 8. Referring to Figure amorphous silicon of the silicon layer 50 has a maximum intensity (intensity) it appears at a wave number 480cm -1. 도 8에서 가로축은 파수(cm -1 )를 나타내며 진동수에 대응하는 값이다. In Figure 8 the horizontal axis is a value that represents the wave number (cm -1) corresponding to the frequency. 파수(wave number)란 원자·분자·핵 분광학에서 빛의 진동수를 빛의 속도로 나누어서 단위 거리에 있는 파동의 수를 나타내는 진동수의 단위이다. Wave number (wave number) is a unit of frequency which is the number of atoms, molecules, wave in nuclear spectroscopy unit distance by dividing the frequency of the light at the speed of light in. 즉, 어떤 파의 진동수는 그리스 문자 ν(뉴)로 나타내는데 이는 광속 c를 파장 λ로 나눈 값과 같다. That is, the frequency of the waves which is to represent the Greek letter ν (New) This is equivalent to the speed of light c divided by the wavelength λ. 즉 ν〓c/λ이다. That is, ν〓c / λ. 스펙트럼의 가시광선 영역에서 전형적인 스펙트럼 선은 5.8×10-5㎝의 파장이며 5.17×1014㎐의 진동수에 해당한다. Typical spectral lines in the visible region of the spectrum is of 5.8 × 10-5㎝ wavelength corresponds to a frequency of 5.17 × 1014㎐. 그런데 이와 같은 진동수가 너무 큰 값을 갖기 때문에 이 숫자를 광속으로 나누어서 크기를 작게 하는 것이 편리하다. However, it is convenient to reduce the size by dividing this number at the speed of light because they have such a very large frequency values: 진동수를 광속으로 나누면 ν/c인데 이는 위 식에서 1/λ이다. Dividing the frequency of the light beam inde ν / c which is the above equation 1 / λ. 파장을 m단위로 재면 1/λ는 1m 내에서 발견되는 파의 수를 나타낸다. Jaemyeon the wavelength in units of m 1 / λ is the number of files that are found within 1m. 파수는 대개 1/m, 즉 m -1 와 1/㎝, 즉 ㎝ -1 의 단위로 측정한다. Wave number is usually 1 / m, that is measured in units of m -1 and 1 / ㎝, i.e. ㎝ -1.

도 8에서 세로축은 단위 시간당 측정되는 파수의 합으로서 강도(intensity, CPS, Count Per Second)에 해당하는 값이다. In Figure 8 the vertical axis is a value corresponding to a sum of the frequency that is measured per unit time, intensity (intensity, CPS, Count Per Second). 도 10, 도 12, 도 14의 가로축과 세로축의 단위는 도 8과 동일하다. 10, the unit of the horizontal axis and the vertical axis of Figure 12, Figure 14 is the same as FIG. 이에 반하여 정형적인 결정질 실리콘인 실리콘 웨이퍼는 도 9 및 도 10에 도시된 바와 같이 파수 520cm -1 에서 최대 강도가 나타나고 있다. On the other hand typical crystalline silicon of the silicon wafer has a maximum intensity appears at 520cm -1 wave number, as illustrated in FIGS. 도 11 및 도 12는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면사진과 파수 분석 그래프를 보여주고 있다. 11 and 12 show the surface images and frequency analysis graph of a polycrystalline silicon thin film prepared by the conventional metal induced crystallization method. 도 11 및 도 12를 참조하면 도 9 및 도 10에 도시된 결정질 실리콘 웨이퍼와 비교하여 유사한 파수에서 최대 강도가 나타나고 있다. Also there is a maximum intensity appears in a similar frequency as compared to when a crystalline silicon wafer 9 and shown in Fig. 11 and 12. 그런데, 도 11에 도시된 실리콘 박막의 표면에 대한 광학 현미경 사진은 1000배 확대된 것으로서 비교적 결정립의 크기가 작은 것을 알 수 있다. By the way, even an optical microscope photograph of the surface of the silicon thin film shown in Fig. 11 it can be seen that the size of the grain is relatively small as the magnified 1000 times.

한편, 본 발명에 의해 제조된 다결정 실리콘 박막의 광학 현미경 사진과 파수 분석 그래프가 각각 도 13과 도 14에 도시되어 있다. On the other hand, the present invention is an optical micrograph and frequency analysis graph of a polycrystalline silicon thin film produced by is shown in Figure 14 and Figure 13, respectively. 도 14를 참조하면 본 발명에 의해 제조된 다결정 실리콘 박막에서 최대 강도를 나타내는 파수는 도 10에 도시된 결정질 실리콘 웨이퍼와 같이 잘 나타나고 있는 것을 알 수 있다. To Fig. 14 when it is understood that the well appears as a wave number is a crystalline silicon wafer shown in Figure 10 showing the maximum intensity in the polycrystalline silicon thin film produced by the present invention. 또한, 도 13은 1000배 확대된 광학 현미경 사진인데, 도 13과 도 11을 비교하면, 본 발명에 의해 제조된 다결정 실리콘 박막의 결정립이 종래의 방법으로 제조된 다결정 실리 콘 박막의 결정립 보다 훨씬 큰 것을 알 수 있다. Further, Figure 13 is inde optical photomicrograph magnified 1000 times, even when 13 compared to Figure 11, the crystal grains of the polycrystalline silicon thin film produced by the present invention is much larger than the crystal grains of the polycrystalline silicon thin film produced by the conventional process it can be seen that.

본 발명의 효과를 설명하기 위한 자료로서 상기 산화막(40)을 형성하지 않은 경우에 비정질 실리콘의 결정화 정도를 보여주는 도면이 도 15 및 도 16에 도시되어 있다. As data for describing the effects of the present invention, the figure showing a degree of crystallinity of the amorphous silicon in the case not forming the oxide film 40 is shown in Figs. 도 15는 절연 기판(10)에 니켈(Ni)과 같은 금속층(30)을 형성하고 상기 산화막(40)을 형성하지 않고 상기 금속층(30)위에 비정질 실리콘층(50)을 적층한 후 열처리한 후의 그 실리콘층(50)의 결정화 여부를 관찰한 광학 현미경 사진(배율 X1000)이다. 15 is after the thermal treatment after depositing a nickel (Ni) metal layer 30 is formed and the oxide film 40, the amorphous silicon layer 50 over the metal layer 30 without forming the same and on the insulating substrate (10) that is an optical microphotograph (magnification X1000) of observing whether or not the crystallization of the silicon layer (50). 또한, 도 16은 도 15에 도시된 실리콘층(50)의 결정화 여부를 확인하기 위하여 도 15에 도시된 실리콘 박막의 파수를 분석한 그래프이다. Further, Figure 16 is the analysis of the wave number of the silicon thin film shown in the graph 15 in order to confirm whether or not the crystallization of the silicon layer 50 shown in Fig. 도 16을 참조하면 최대의 강도를 보여주는 파수가 480cm -1 로서 도 8에 도시된 비정질 실리콘 박막과 동일하다. Referring to Figure 16, the frequency showing the maximum intensity of the same as the amorphous silicon thin film shown in Fig. 8 as 480cm -1. 따라서 상기 산화막(40)이 존재하지 않는 경우 즉 금속의 산화물이 존재하지 않는 경우에는 결정화가 잘 일어나지 않는다는 것을 알 수 있다. Therefore, if the oxide film 40. If this does not exist that is not present the oxide of the metal and it can be seen that crystallization does not occur well.

이와 같은 실험결과로부터 본 발명에 따른 다결정 실리콘 박막의 제조방법이 종래의 제조방법보다 우수한 것을 알 수 있다. The experimental results of the method for producing polycrystalline silicon thin film according to the present invention from the same it can be seen that excellent than the conventional method. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법보다 낮은 온도에서 결정화가 가능한 장점이 있다. In addition, the production method of a polysilicon thin film according to the present invention has an advantage capable of crystallization at a temperature lower than the conventional manufacturing method. 본 발명에 따른 다결정 실리콘 박막의 제조방법은 비정질 실리콘으로부터 결정질 실리콘으로 변태되는 반응의 핵인 촉매 금속을 비정질 실리콘층의 하부에 배치함으로써 촉매 금속의 양을 사전에 정밀하게 제어한 다음 비정질 실리콘층에 확산되도록 함으로써 불순물이 유입되는 것을 방지하고 활성화 에너지를 낮추는 장점이 있다. Production method of a polysilicon thin film according to the present invention, allow the precise amount of catalyst metal in the pre-controlled by arranging the nucleus catalyst metal in the reaction is transformed to polycrystalline silicon from amorphous silicon to the bottom of the amorphous silicon layer, and then spread on the amorphous silicon layer so that, by preventing impurities from entering and it is advantageous to lower the activation energy.

한편, 지금까지 상술한 바와 같이 비정실 실리콘층의 하부에 산화막을 형성한 후에 열처리에 의하여 상기 비정질 실리콘층에서 결정질 실리콘을 생성하도록 할 수도 있으나, 이와는 달리 종래의 프로세스를 변형하여 소기의 목적을 달성할 수 있다. On the other hand, after forming the oxide film on the lower part of the chamber the silicon layer amorphous, as described above so far by the heat treatment, but also to produce the crystalline silicon in the amorphous silicon layer, alternatively a modification of a conventional process to achieve the intended purpose, can do. 즉, 본 발명의 변형된 실시예로서, 절연 기판상에 비정질 실리콘층을 적층시키는 실리콘층 형성단계 후에, 상기 실리콘층 위에 금속과 그 금속의 산화물이 혼재된 상태의 산화막을 형성하는 산화막 형성단계를 실행하고, 상기 산화막 위에 금속층을 형성시키는 금속층 형성단계를 실행한 후에, 상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하도록 할 수 있다. That is, as a modified embodiment of the present invention, after the silicon layer forming step of depositing a Si layer on an insulating substrate, the oxide film forming step of forming an oxide film of a metal and an oxide of the metal on the silicon layer mixed state execution, and after executing the metal layer forming step of forming a metal layer on said oxide film, a crystallization step of heat treatment such that the crystalline silicon produced in the amorphous silicon layer and the metal particles of the metal or the oxide film as a catalyst; be to include have. 즉, 본 발명의 핵심적인 공정이 비정질 실리콘층에 인접하는 산화막을 형성한 후에 열처리를 하는 것이므로, 산화막을 비정질 실리콘층 위에 형성하도록 하여도 본 발명의 목적을 달성할 수 있다. That is, because the key step of the present invention to a heat treatment after forming the oxide layer adjacent to the amorphous silicon layer, also possible to form an oxide film on the amorphous silicon layer can achieve the object of the present invention.

이상, 바람직한 실시예를 들어 본 발명에 대해 설명하였으나, 본 발명이 그러한 예에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범주 내에서 다양한 형태의 실시예가 구체화될 수 있을 것이다. Or higher, but the preferred embodiment example describes the invention and are therefore not to which the present invention is limited by such examples, it will be embodied in various forms of embodiments within the scope without departing from the invention.

도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다. 1 is a view for explaining a conventional method of manufacturing a polycrystalline silicon thin film by metal induced crystallization method.

도 2는 발명의 바람직한 실시예에 따른 제조공정을 보여주는 도면이다. 2 is a view showing a manufacturing process according to a preferred embodiment of the invention.

도 3은 도 2에 도시된 금속층 형성단계 후의 단면을 보여주는 도면이다. 3 is a view showing a cross-section after the metal layer formation step shown in Fig.

도 4는 도 2에 도시된 산화막 형성단계 후의 단면을 보여주는 도면이다. 4 is a view showing a cross-section after the oxide film formation step shown in Fig.

도 5는 도 2에 도시된 실리콘층 형성단계 후의 단면을 보여주는 도면이다. 5 is a view showing a cross-section after the step of forming a silicon layer is shown in Fig.

도 6은 도 2에 도시된 결정화 단계 후에 다결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다. Figure 6 is a diagrammatic cross-section showing a state formed on the polycrystalline silicon of the substrate after the crystallization step shown in Fig.

도 7은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. Figure 7 is a photograph of the surface of the amorphous silicon with an optical microscope.

도 8은 도 7에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. Figure 8 is a graph showing the analysis of the wave number of the amorphous silicon shown in Fig.

도 9는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. Figure 9 is a photograph of the surface of a crystalline silicon wafer with an optical microscope.

도 10은 도 9에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. Figure 10 is a graph showing a frequency analysis of a silicon wafer shown in FIG.

도 11은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. Figure 11 is a picture of the surface of the polycrystalline silicon thin film prepared by the conventional metal induced crystallization method with an optical microscope.

도 12는 도 11에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. Figure 12 is a graph showing a frequency analysis of the polycrystalline silicon thin film shown in Fig.

도 13은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. Figure 13 is the photograph of the surface of the polycrystalline silicon thin film produced by the present invention under an optical microscope.

도 14는 도 13에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. Figure 14 is a graph showing a frequency analysis of the polycrystalline silicon thin film shown in Fig.

도 15는 금속 산화막을 형성시키지 않고 결정화 단계를 거친 후의 실리콘 박 막의 표면을 광학 현미경으로 본 사진이다. Figure 15 is the photograph of the silicon film surface after the foil subjected to the crystallization step without forming a metal oxide film with an optical microscope.

도 16은 도 15에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. Figure 16 is a graph showing a frequency analysis of the polycrystalline silicon thin film shown in Fig.

<도면의 주요부분에 대한 부호의 설명> <Description of the Related Art>

10...기판 20...완충층 10 ... 20 ... substrate buffer

30...금속층 40...산화막 30 ... 40 ... metal oxide

50...실리콘층 60...결정질 실리콘 50 ... 60 ... silicon layer polycrystalline silicon

S1...금속층 형성단계 S2...산화막 형성단계 S1 ... metal layer formation step S2 ... oxide film formation step

S3...실리콘층 형성단계 S4...결정화 단계 S3 ... Si layer formation step S4 ... crystallization step

Claims (6)

  1. 절연 기판상에 금속층을 형성시키는 금속층 형성단계; Insulating the metal layer forming step of forming a metal layer on a substrate;
    상기 금속층을 열처리하여 그 금속층에 금속 산화막을 형성하는 산화막 형성단계; An oxide film forming step of annealing the metal layer to form a metal oxide film on the metal layer;
    상기 산화막 위에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on the oxide film; And
    상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. Process for producing a polycrystalline silicon thin film comprising a; and the metal particles of the metal or the oxide film as a catalyst a crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer.
  2. 제1항에 있어서, According to claim 1,
    상기 기판은 상기 금속층과의 사이에 SiO 2 로 이루어진 완충층을 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. The substrate manufacturing method of the polysilicon thin film, characterized in that, including a buffer layer consisting of SiO 2 to the gap between the metal layers.
  3. 제1항 또는 제2항에 있어서, According to claim 1 or 2,
    상기 금속층의 두께는 5Å 내지 2000Å이며, 상기 산화막의 두께는 1Å 내지 1500Å인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. The thickness of the metal layer is a 5Å to about 2000Å, method of producing a polycrystalline silicon thin film, it characterized in that the thickness of the oxide film is a 1Å to 1500Å.
  4. 제3항에 있어서, 4. The method of claim 3,
    상기 산화막 형성단계에서의 열처리 온도는 300℃ 내지 1000℃인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. Process for producing a polycrystalline silicon thin film, characterized in that the heat treatment temperature in the oxide film forming step of 300 ℃ to 1000 ℃.
  5. 절연 기판상에 금속층을 형성시키면서 그 금속층이 금속과 그 금속의 산화물이 혼재된 상태로 형성되는 산화막 형성단계; An oxide film formation step is formed of, while forming a metal layer on an insulating substrate on which the metal layer is an oxide of the metal and the metal are mixed state;
    상기 산화막 위에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on the oxide film; And
    상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. Process for producing a polycrystalline silicon thin film comprising a; and the metal particles of the oxide catalyst in the crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer.
  6. 절연 기판상에 비정질 실리콘층을 적층시키는 실리콘층 형성단계; Silicon layer formation step of stacking an amorphous silicon layer on an insulating substrate;
    상기 실리콘층 위에 금속과 그 금속의 산화물이 혼재된 상태의 산화막을 형성하는 산화막 형성단계; An oxide film forming step of forming an oxide film of a metal and an oxide of the metal on the silicon layer mixed state;
    상기 산화막 위에 금속층을 형성시키는 금속층 형성단계; A metal layer forming step of forming a metal layer on said oxide film;
    상기 금속층 또는 상기 산화막의 금속 입자를 촉매로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. Process for producing a polycrystalline silicon thin film comprising a; and the metal particles of the metal or the oxide film as a catalyst a crystallization step of heat treating such that the polycrystalline silicon produced in the amorphous silicon layer.
KR20090038444A 2009-04-30 2009-04-30 Manufacturing method for thin film of poly-crystalline silicon KR101011806B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090038444A KR101011806B1 (en) 2009-04-30 2009-04-30 Manufacturing method for thin film of poly-crystalline silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090038444A KR101011806B1 (en) 2009-04-30 2009-04-30 Manufacturing method for thin film of poly-crystalline silicon

Publications (2)

Publication Number Publication Date
KR20100119362A true KR20100119362A (en) 2010-11-09
KR101011806B1 true KR101011806B1 (en) 2011-02-07

Family

ID=43405435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090038444A KR101011806B1 (en) 2009-04-30 2009-04-30 Manufacturing method for thin film of poly-crystalline silicon

Country Status (1)

Country Link
KR (1) KR101011806B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012005389A1 (en) * 2010-07-06 2012-01-12 노코드 주식회사 Method for manufacturing a polycrystalline silicon thin film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061795A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 fabrication method of a poly crystal silicon film
JP2009004770A (en) 2007-06-19 2009-01-08 Samsung Sdi Co Ltd Method of manufacturing polycrystalline silicon layer, thin-film transistor manufactured using the same, manufacturing method thereof, and organic electroluminescent display device equipped with the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061795A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 fabrication method of a poly crystal silicon film
JP2009004770A (en) 2007-06-19 2009-01-08 Samsung Sdi Co Ltd Method of manufacturing polycrystalline silicon layer, thin-film transistor manufactured using the same, manufacturing method thereof, and organic electroluminescent display device equipped with the same

Also Published As

Publication number Publication date Type
KR20100119362A (en) 2010-11-09 application

Similar Documents

Publication Publication Date Title
US7192818B1 (en) Polysilicon thin film fabrication method
US6319761B1 (en) Method of fabricating a thin film transistor
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US5962871A (en) Method for producing semiconductor device
US20040266080A1 (en) Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
US5773329A (en) Polysilicon grown by pulsed rapid thermal annealing
US7144793B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
US5970327A (en) Method of fabricating a thin film transistor
US20060003503A1 (en) Thin film transistor and method for fabricating the same
JP2000353666A (en) Semiconductor thin film and manufacture thereof
KR20030060403A (en) crystallization method of amorphous silicon
US6713330B1 (en) Method of fabricating a thin film transistor
US20040142543A1 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
JP2002261015A (en) Semiconductor thin film, method of manufacturing it, manufacturing device, semiconductor element and method of manufacturing it
JPH05259458A (en) Manufacture of semiconductor device
US20060088961A1 (en) Method of fabricating poly crystalline silicon TFT
US20070099352A1 (en) Method for annealing silicon thin films and polycrystalline silicon thin films prepared therefrom
JP2002353142A (en) Semiconductor device and its fabricating method
JP2003086507A (en) Method of manufacturing semiconductor device
CN1595613A (en) A method for making metal induced polysilicon film having diffuse layer above metal
JP2003100629A (en) Semiconductor device and manufacturing method thereof
JPH06124890A (en) Fabricating method for film-like semiconductor device
KR20060001711A (en) Flat panel display and method of fabricating thereof
EP0651431B1 (en) Method of crystallizing a silicon layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee