KR101035155B1 - 상변화 기억 소자 및 그 제조방법 - Google Patents

상변화 기억 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101035155B1
KR101035155B1 KR1020080110191A KR20080110191A KR101035155B1 KR 101035155 B1 KR101035155 B1 KR 101035155B1 KR 1020080110191 A KR1020080110191 A KR 1020080110191A KR 20080110191 A KR20080110191 A KR 20080110191A KR 101035155 B1 KR101035155 B1 KR 101035155B1
Authority
KR
South Korea
Prior art keywords
heater
phase change
thin film
island shape
group
Prior art date
Application number
KR1020080110191A
Other languages
English (en)
Other versions
KR20100051166A (ko
Inventor
조광희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080110191A priority Critical patent/KR101035155B1/ko
Publication of KR20100051166A publication Critical patent/KR20100051166A/ko
Application granted granted Critical
Publication of KR101035155B1 publication Critical patent/KR101035155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 상변화막의 열 전달을 수행하는 히터와 상변화막 간의 계면 사이에 아일랜드 형태(island type)를 갖는 다수 개의 박막 패턴이 형성되어 상기 상변화막과 상기 히터 간의 접촉 면적을 감소시키는 것을 특징으로 한다.

Description

상변화 기억 소자 및 그 제조방법{Phase Change RAM device and method of manufacturing the same}
본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 더 낮은 리셋 전류로 상변화를 구현할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM, PCRAM)에 대한 연구가 활발히 진행되고 있다.
상기 상변화 기억 소자는 전기적 신호를 이용하여 상변화 물질을 비정질 상(amorphous phase) 또는 결정질 상(crystalline phase)으로 변환시키는 것으로, 전기 전도도의 차이를 이용하여 정보를 저장하고 읽는 메모리 소자이다.
한편, 상기 상변화 기억 소자의 개발시 고려되어야 할 중요한 사항 중의 하나는 상기 상변화 물질을 결정질 상에서 비정질 상으로 변환시키는 리셋 전류를 낮추는 것이다.
상기 리셋 전류를 낮추기 위해서는 상기 상변화막과 접촉하는 히터용 패턴(이하, '히터'로 칭함)의 크기를 작게 형성하여야 한다. 상기 히터의 크기를 작게 형성하면 상기 상변화막과 상기 히터 간의 접촉 면적이 작아지게 되어서, 상변화막의 상태를 변화시키는데 필요한 전류 밀도가 작아지게 되고, 이로 인해 리셋 전류가 낮아지게 된다.
즉, 상변화막의 결정 상태 변화는 상기 상변화막과 히터 간의 접촉 면적에 직접적인 영향이 있기 때문에, 상변화막과 히터 간의 접촉 면적이 작으면 작을수록 상변화막의 상태를 변화시키는데 필요한 전류 밀도는 작아지고, 그래서, 리셋 전류 또한 낮아지게 되는 것이다.
그러나, 종래의 상변화 기억 소자에서는, 소자의 고집적화에 기인하여 상기 히터가 형성되는 콘택홀에 대한 사진 공정 및 식각 공정이 그 한계에 이르게되면서 상기 히터의 크기 감소에 어려움을 겪고 있다. 즉, 소자의 고집적화로 인하여 상기 히터의 크기를 감소시키는데 그 한계에 다다르게 되면서 상변화막과 히터 간의 접촉 면적을 줄이는데 어려움이 발생된다.
결과적으로, 상기와 같이 콘택홀의 크기를 감소시켜 리셋 전류를 감소시키는 방법은 계속되는 소자의 고집적화로 인하여 그 한계를 가질 수 밖에 없는 실정이다.
본 발명은 상변화막과 히터 간의 접촉 면적을 감소시킬 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명은, 상변화막의 열 전달을 수행하는 히터와 상변화막을 포함하는 상변화 기억 소자에 있어서, 상기 히터와 상변화막 간의 계면 사이에 아일랜드 형태(island type)를 갖는 다수 개의 박막 패턴이 형성된 상변화 기억 소자를 제공한다.
여기서, 상기 아일랜드 형태를 갖는 박막 패턴은 절연 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 1족-7족 화합물로 구성된 것을 특징으로 한다.
상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 MgO, LiO2 및 SiO2 중 어느 하나의 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 MgO, FeO2, FeO, SiO 및 SiON 중 어느 하나의 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 1∼20Å 두께로 구성된 것을 특징으로 한다.
또한, 본 발명은, 반도체기판; 상기 반도체기판 상부에 형성된 스위칭 소자; 상기 스위칭 소자와 콘택되며, 상기 스위칭 소자 상부에 형성된 히터; 상기 히터의 상단 표면 부분에 아일랜드 형태로 형성된 다수 개의 박막 패턴; 및 상기 히터와 접촉되며, 상기 다수 개의 박막 패턴을 포함하여 상기 히터 상부에 형성된 상변화막과 상부전극의 적층 패턴;을 포함하는 상변화 기억 소자을 제공한다.
여기서, 상기 아일랜드 형태를 갖는 박막 패턴은 절연 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 1족-7족 화합물로 구성된 것을 특징으로 한다.
상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 MgO, LiO2 및 SiO2 중 어느 하나의 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 MgO, FeO2, FeO, SiO 및 SiON 중 어느 하나의 물질로 구성된 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 박막 패턴은 1∼20Å 두께로 구성된 것을 특징으로 한다.
게다가, 본 발명은, 반도체기판 상에 스위칭 소자를 형성하는 단계; 상기 스위칭 소자의 상단부에 히터를 형성하는 단계; 상기 히터의 상단 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계; 및 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 포함한 상기 히터 상에 상변화막과 상부전극의 적층 패턴을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 1족-7족 화합물을 1∼20Å 두께로 증착하는 방식으로 형성하는 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 1족-7족 화합물을 30∼50Å 두께로 증착하는 단계; 및 상기 1족-7족 화합물을 열처리하는 단계;로 수행하는 것을 특징으로 한다.
상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 한다.
상기 1족-7족 화합물의 증착은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식으로 수행하는 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 절연 물질을 1∼20Å 두께로 증착하는 방식으로 형성하는 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 절연 물질을 30∼50Å 두께로 증착하는 단계; 및 상기 절연 물질을 열처리하는 단계;로 수행하는 것을 특징으로 한다.
상기 절연 물질은 MgO, LiO2 및 SiO2 중 어느 하나의 물질인 것을 특징으로 한다.
상기 절연 물질의 증착은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식으로 수행하는 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 증착하는 단계; 및 상기 어느 하나의 물질을 O2 또는 N2 분위기에 노출시키는 단계;로 수행하는 것을 특징으로 한다.
상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 증착하는 단계; 및 상기 어느 하나의 물질을 O2 또는 N2 분위기로 열처리하는 단계;로 수행하는 것을 특징으로 한다.
본 발명은 히터와 상변화막 간의 계면 사이에 절연 특성의 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성함으로써, 상기 박막 패턴의 갯수 만큼 상기 히터와 상변화막 간의 접촉 면적을 감소시킨다.
따라서, 본 발명은 상기 히터와 상변화막 간의 접촉 면적 감소에 기인하여 리셋 전류를 낮출 수 있게 되므로, 이로 인해, 상변화막의 비정질 특성을 향상시킬 수 있어 소자 특성이 개선되고, 그래서, 전력 소모 감소의 효과를 얻게 된다.
본 발명은 상변화시 발생하는 열을 전달시키는 히터와 상변화막 간의 계면 사이에 아일랜드 형태(island type)를 갖는 다수 개의 박막 패턴이 형성된다. 상기 아일랜드 형태의 박막 패턴은 절연 물질 또는 1족-7족 화합물로 구성된 패턴이다.
바람직하게, 본 발명은 상기 히터와 상변화막 간의 계면 사이에 전도성이 좋지 않은 물질의 두께 조절과 패턴 사이즈 조절을 통하여 소망하는 아일랜드 형태를 갖는 박막 패턴을 형성한다.
더 바람직하게, 본 발명에 따른 상변화 기억 소자는, 반도체기판에 형성된 스위칭 소자와 콘택하는 히터의 상단 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴이 형성되고, 상기 다수 개의 박막 패턴들을 포함하여 상기 히터와 접촉하는 상변화막/상부전극의 적층 패턴이 형성된 구조를 갖는다.
본 발명에 따른 상기 아일랜드 형태를 갖는 박막 패턴 형성 방법은, 구체적으로, 상기 히터의 상단 표면 부분에 MgO, LiO2, SiO2 같은 절연 물질 또는 LiF, CsCl 같은 1족-7족 화합물을 얇은 두께, 즉, 1∼20Å 두께로 증착한다. 이처럼, 상기 MgO, LiO2, SiO2 같은 절연 물질 또는 LiF, CsCl 같은 1족-7족 화합물을 얇은 두께로 증착하는 경우, 상기 물질들은 상기 히터의 상단 표면 부분에 완전한 박막의 형태가 아닌 아일랜드 형태로 증착이 이루어지게 되고, 그래서, 소망하는 아일랜드 형태를 갖는 박막 패턴을 얻게 된다.
다른 방법으로는, 상기 히터의 상단 표면 부분에 MgO, LiO2, SiO2 같은 절연 물질 또는 LiF, CsCl 같은 1족-7족 화합물을 30∼50Å 두께로 증착한 후, 상기 물질에 열처리를 수행하는 방법이다. 상기 방법을 이용하게 되면, 상기 열처리 공정시 증착된 박막 형태의 물질들이 서로 뭉치게 되고, 그래서, 소망하는 아일랜드 형태의 박막 패턴을 얻게 된다.
또 다른 방법으로는, 상기 히터의 상단 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 증착한 후, 상기 어느 하나의 물질을 O2 또는 N2 분위기에 노출시키거나, O2 또는 N2 분위기로 열처리를 수행하는 방법이다. 상기 방법을 이용하게 되면, O2 또는 N2에 의하여 소망하는 절연 특성을 갖는 아일랜드 형태의 박막 패턴을 얻게 된다.
도 1은 본 발명에 따른 상기 히터(130) 상단의 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)이 형성된 모습을 보여주는 단면도 및 평면도이다.
도시된 바와 같이, 물질의 증착 및 열처리 공정을 통하여 상기 히터(130) 상단의 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)이 형성되면, 상기 박막 패턴(140)의 갯수 만큼 표면상에 노출되는 상기 히터(130)의 면적은 작아지게 되고, 그 결과로, 상기 히터(130)와 상변화막(150) 간의 접촉 면적 또한 감소하게 된다.
이처럼, 본 발명은 상기 히터의 상단 표면 부분에 아일랜드 형태의 박막 패턴이 형성됨으로써, 상기 히터와 상변화막 간의 접촉 면적을 감소시킬 수 있게 되고, 그래서, 종래 대비 낮은 리셋 전류를 확보하게 한다.
결과적으로, 본 발명은 상변화시 상변화막의 비정질 특성을 향상시킬 수 있 고, 이로 인해, 소자 특성을 개선시켜 전력 소모 감소에 효과를 얻게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 2d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 반도체기판(100) 상에 제1층간절연막(111)을 형성한 후, 상기 제1층간절연막(111)을 식각하여 다수 개의 홀을 형성한다. 그런다음, 상기 홀 내에 스위칭 소자인 수직형 PN 다이오드(120)를 형성한다.
상기 반도체기판(100)은 상기 수직형 PN 다이오드(120)와 콘택되는 n형 불순물 영역을 포함할 수 있다. 상기 수직형 PN 다이오드(120)는 폴리실리콘막의 증착 및 이온주입 공정에 의해 형성될 수 있고, 선택적 에피택설 성장(Selective Epitaxial Growth, SEG) 공정 및 이온주입 공정에 의해 형성될 수 있다.
도 2b를 참조하면, 상기 수직형 PN 다이오드(120)를 포함한 제1층간절연막(111) 상에 제2층간절연막(112)을 형성한 후, 상기 제2층간절연막(112)을 식각하여 상기 수직형 PN 다이오드(120) 부분을 노출시키는 콘택홀을 형성한다.
그런다음, 상기 콘택홀 내에 히터용 물질을 매립하여 상기 수직형 PN 다이오드(120)와 콘택하는 히터(130)를 형성한다. 상기 히터(130)는 후속의 상변화막과 접촉되고, 상변화시 발생하는 열을 방출시키는 역할을 하게 된다.
도 2c를 참조하면, 상기 히터(130) 상단의 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)을 형성한다. 상기 아일랜드 형태를 갖는 박막 패 턴(140)은 물질의 증착 공정에 의해 형성될 수 있고, 물질의 증착 및 열처리 공정에 의해 형성될 수 있으며, 물질의 증착 및 패터닝(pattering) 공정에 의해 형성될 수 있다.
이처럼, 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)은 여러 가지 공정 방법에 따라 형성될 수 있으며, 구체적으로 설명하면 다음과 같다.
제1공정 방법은, 상기 히터(130)의 상단 표면 부분에 1족-7족 화합물을 1∼20Å 두께로 증착하는 방법이다. 이처럼, 상기 1족-7족 화합물을 얇은 두께로 증착하게 되면, 상기 1족-7족 화합물은 상기 히터(130) 상단의 표면 부분에 완전한 박막 형태가 아닌 아일랜드 형태로 증착이 이루어지게 되고, 이로써, 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)들이 형성된다. 상기 1족-7족 화합물의 증착 방식은 열 증기(thermal evaperation) 방식, 스퍼터링(sputtering) 방식 및 화학기상증착(Chemical Vapor Deposition, CVD) 방식 중 어느 하나의 방식으로 수행하고, 상기 1족-7족 화합물은 LiF 또는 CsCl이 되도록 한다.
제2공정 방법은, 상기 히터(130)의 상단 표면 부분에 1족-7족 화합물을 30∼50Å 두께로 증착하고, 상기 1족-7족 화합물에 열처리 공정을 수행하는 방법이다. 이처럼, 상기 1족-7족 화합물을 증착하고, 상기 1족-7족 화합물에 열처리 공정을 수행하게 되면, 상기 열처리 공정에 의해 이종 접합에서의 표면 에너지가 달라지게 되면서 박막 상태의 1족-7족 화합물이 서로 뭉치게 되고, 이로써, 상기 아일랜드 형태를 갖는 다수 개의 아일랜드 박막 패턴(140)들이 형성된다. 상기 1족-7족 화합물의 증착 방식은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식 으로 수행하고, 상기 1족-7족 화합물은 LiF 또는 CsCl이 되도록 한다.
제3공정 방법은, 상기 히터(130)의 상단 표면 부분에 절연 물질을 1∼20Å 두께로 증착하는 방법이다. 이처럼, 상기 절연 물질을 얇은 두께로 증착하게 되면, 상기 절연 물질은 상기 히터의 상단 표면 부분에 완전한 박막 형태가 아닌 아일랜드 형태로 증착이 이루어지게 되고, 이로써, 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴들(140)이 형성된다. 상기 절연 물질의 증착 방식은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식으로 수행하고, 상기 절연 물질은 MgO, LiO2 및 SiO2 중 어느 하나의 물질이 되도록 한다.
제4공정 방법은, 상기 히터(130)의 상단 표면 부분에 절연 물질을 30∼50Å 두께로 증착하고, 상기 절연 물질에 열처리 공정을 수행하는 방법이다. 이처럼, 상기 절연 물질을 증착하고, 상기 절연 물질에 열처리 공정을 수행하게 되면, 상기 열처리 공정에 의하여 이종 접합에서의 표면 에너지가 달라지게 되면서 박막 상태의 절연 물질들이 서로 뭉치게 되고, 이로써, 상기 아일랜드 형태를 갖는 다수 개의 아일랜드 박막 패턴(140)들이 형성된다. 상기 절연 물질의 증착 방식은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식으로 수행하고, 상기 절연 물질은 MgO, LiO2 및 SiO2 중 어느 하나의 물질이 되도록 한다.
제5공정 방법은, 상기 히터(130)의 상단 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 1∼20Å 두께로 증착하는 방법이다. 이처럼, 상기 어느 한 물질을 얇은 두께로 증착하게 되면, 상기 어느 한 물질은 상기 히터의 상단 표면 부분에 완전한 박막 형태가 아닌 아일랜드 형태로 증착이 이루어지게 되고, 이로써, 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)들이 형성된다.
제6공정 방법은, 상기 히터(130) 상단의 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 증착하고, 상기 어느 한 물질을 O2 또는 N2 분위기에 노출시키는 방법이다. 이처럼, 상기 어느 한 물질을 증착하고, 상기 어느 한 물질을 O2 또는 N2 분위기에 노출시키게 되면 상기 Mg, Fe,Si 들은 MgO, FeO2, FeO,SiO, SiON 물질로 변형되고, 이로써, 원하는 절연 특성을 갖는 아일랜드 형태의 박막 패턴(140)들이 형성된다.
제7공정 방법은, 상기 히터(130)의 상단 표면 부분에 Mg, Fe 및 Si 중 어느 하나의 물질을 증착하고, 상기 어느 한 물질을 O2 또는 N2 분위기에서 열처리 공정을 수행하는 방법이다. 이처럼, 상기 어느 한 물질을 증착하고, 상기 어느 한 물질에 열처리 공정을 수행하게 되면 상기 Mg, Fe,Si 들은 MgO, FeO2, FeO,SiO, SiON 물질로 변형되고, 이로써, 원하는 절연 특성을 갖는 아일랜드 형태의 박막 패턴(140)들이 형성된다.
제8공정 방법은, 상기 히터(130)의 상단 표면 부분에 절연 물질을 증착하고, 상기 절연 물질을 패터닝하는 방법이다. 이처럼, 절연 물질의 증착 및 패터닝 공정을 통하여, 원하는 아일랜드 형태의 박막 패턴들이 형성된다.
이상, 상기에 전술한 바와 같이, 상기 아일랜드 형태를 갖는 박막 패턴(140)은 절연 특성을 갖는 물질의 증착 공정, 물질의 증착 공정과 열처리 공정, 물질의 증착 공정과 패터닝 공정으로 형성된다.
이처럼, 본 발명은, 상기 아일랜드 형태의 박막 패턴(140)을 상기 히터(130) 의 상단 표면 부분에 형성함으로써, 상기 박막 패턴의 갯수 만큼 표면적으로 노출되는 상기 히터의 면적을 감소시킬 수 있고, 이는, 후속의 상변화막과 히터 간의 접촉 면적 감소로 작용시킬 수 있다.
도 2d를 참조하면, 상기의 제1공정 방법 내지 제8공정 방법 중 어느 하나의 공정 방법에 따라 형성된 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)을 포함하여 상기 제2층간절연막(112) 상에 상변화막(150)과 상부전극용 박막을 차례로 증착한다. 상기 상변화막은 칼코나이드(chalcogenide) 물질을 사용한다. 그런다음, 상기 상부전극용 박막과 상변화막(150)을 식각하여 상기 히터(130)와 콘택하는 상변화막(150)과 상부전극(160)의 적층 패턴을 형성한다.
여기서, 상기 히터(130)와 상기 상변화막(150) 간의 계면 사이에 형성된 상기 아일랜드 형태를 갖는 다수 개의 박막 패턴(140)들로 인하여 상기 히터(130)와 상기 상변화막(150) 간의 접촉 면적은 종래 대비 감소하게 된다.
이처럼, 본 발명은 상기 아일랜드 형태의 박막 패턴들로 인해, 상기 히터와 상변화막 간의 접촉 면적을 감소시킬 수 있고, 이로 인해, 종래 대비 낮은 리셋 전류를 얻게 된다.
따라서, 본 발명은 상변화막의 비정질 특성 향상을 기대할 수 있고, 그래서, 소자의 특성 개선을 기대할 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1는 본 발명에 따른 상변화 기억 소자를 나타낸 평면도 및 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 반도체기판 111: 제1층간절연막
112: 제2층간절연막 120: 수직형 PN 다이오드
130: 히터 140: 아일랜드 형태의 박막 패턴
150: 상변화막 160: 상부전극

Claims (25)

  1. 상변화막의 열 전달을 수행하는 히터와 상변화막을 포함하는 상변화 기억 소자에 있어서,
    상기 히터와 상변화막 간의 계면 사이에 아일랜드 형태를 갖는 다수 개의 박막 패턴이 형성되고,
    상기 아일랜드 형태를 갖는 박막 패턴은 1족-7족 화합물로 구성된 것을 특징으로 하는 상변화 기억 소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 하는 상변화 기억 소자.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 아일랜드 형태를 갖는 박막 패턴은 1∼20Å 두께로 구성된 것을 특징으로 하는 상변화 기억 소자.
  8. 반도체기판;
    상기 반도체기판 상부에 형성된 스위칭 소자;
    상기 스위칭 소자와 콘택되며, 상기 스위칭 소자 상부에 형성된 히터;
    상기 히터의 상단 표면 부분에 아일랜드 형태로 형성된 다수 개의 박막 패턴; 및
    상기 히터와 접촉되며, 상기 다수 개의 박막 패턴을 포함하여 상기 히터 상부에 형성된 상변화막과 상부전극의 적층 패턴;을 포함하고,
    상기 아일랜드 형태를 갖는 박막 패턴은 1족-7족 화합물로 구성된 것을 특징으로 하는 상변화 기억 소자.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 하는 상변화 기억 소자.
  12. 삭제
  13. 삭제
  14. 제 8 항에 있어서,
    상기 아일랜드 형태를 갖는 박막 패턴은 1∼20Å 두께로 구성된 것을 특징으로 하는 상변화 기억 소자.
  15. 반도체기판 상에 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자의 상단부에 히터를 형성하는 단계;
    상기 히터의 상단 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계; 및
    상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 포함한 상기 히터 상에 상변화막과 상부전극의 적층 패턴을 형성하는 단계;를 포함하고,
    상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는, 상기 히터의 상단 표면 부분에 1족-7족 화합물을 1∼20Å 두께로 증착하는 방식으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  16. 삭제
  17. 반도체기판 상에 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자의 상단부에 히터를 형성하는 단계;
    상기 히터의 상단 표면 부분에 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계; 및
    상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 포함한 상기 히터 상에 상변화막과 상부전극의 적층 패턴을 형성하는 단계;를 포함하고,
    상기 아일랜드 형태를 갖는 다수 개의 박막 패턴을 형성하는 단계는,
    상기 히터의 상단 표면 부분에 1족-7족 화합물을 30∼50Å 두께로 증착하는 단계; 및
    상기 1족-7족 화합물을 열처리하는 단계;
    로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  18. 제 15 항 또는 제 17 항에 있어서,
    상기 1족-7족 화합물은 LiF 또는 CsCl 인 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  19. 제 15 항 또는 제 17 항에 있어서,
    상기 1족-7족 화합물의 증착은 열 증기 방식, 스퍼터링 방식 및 CVD 방식 중 어느 하나의 방식으로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020080110191A 2008-11-07 2008-11-07 상변화 기억 소자 및 그 제조방법 KR101035155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110191A KR101035155B1 (ko) 2008-11-07 2008-11-07 상변화 기억 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110191A KR101035155B1 (ko) 2008-11-07 2008-11-07 상변화 기억 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100051166A KR20100051166A (ko) 2010-05-17
KR101035155B1 true KR101035155B1 (ko) 2011-05-17

Family

ID=42276971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110191A KR101035155B1 (ko) 2008-11-07 2008-11-07 상변화 기억 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101035155B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031733A (ko) * 2003-09-30 2005-04-06 삼성전자주식회사 상변환 기억소자의 가변저항체 및 그 형성 방법
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
KR100687755B1 (ko) * 2005-11-10 2007-02-27 한국전자통신연구원 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법
US20070145346A1 (en) 2005-03-31 2007-06-28 Harald Seidl Connection electrode for phase change material, associated phase change memory element, and associated production process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
KR20050031733A (ko) * 2003-09-30 2005-04-06 삼성전자주식회사 상변환 기억소자의 가변저항체 및 그 형성 방법
US20070145346A1 (en) 2005-03-31 2007-06-28 Harald Seidl Connection electrode for phase change material, associated phase change memory element, and associated production process
KR100687755B1 (ko) * 2005-11-10 2007-02-27 한국전자통신연구원 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법

Also Published As

Publication number Publication date
KR20100051166A (ko) 2010-05-17

Similar Documents

Publication Publication Date Title
JP2011517857A (ja) 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法
WO2012037829A1 (zh) 双浅沟道隔离的外延二极管阵列的制备方法
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR20130056205A (ko) 실리콘 함유 카본 스위칭층을 갖는 메모리 셀 및 이를 형성하는 방법
TW201203639A (en) A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
JP2011517122A (ja) 下部導体上に形成され選択的に形成されたカーボンナノチューブの可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法
TW200908293A (en) Phase change memory device and fabrications thereof
WO2012126186A1 (zh) 一种阻变存储器及其制备方法
JP2006228844A (ja) 不揮発性半導体記憶装置およびその製造方法
US8933430B1 (en) Variable resistance memory device and method of manufacturing the same
US20160042960A1 (en) 3d semiconductor integrated circuit device and method of manufacturing the same
JP2009545187A (ja) 常温動作単電子素子及びその製作方法
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
JP2008503098A (ja) セミコンダクタ・オン・インシュレータ半導体装置及び製造方法
KR100945791B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR100486297B1 (ko) 게이트 상에 두꺼운 금속 실리사이드층을 형성하는 방법
KR20210047592A (ko) 전자 소자 및 그 제조방법
KR101035155B1 (ko) 상변화 기억 소자 및 그 제조방법
KR101038997B1 (ko) 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
KR101202506B1 (ko) 절연 나노입자를 이용한 상변화 메모리 소자, 플렉서블 상변화 메모리 소자 및 그 제조방법
US20110076824A1 (en) Fabrication method of phase change random access memory device
KR101077157B1 (ko) 상변화 기억 소자의 제조방법 및 이를 이용한 반도체 소자의 제조방법
KR100839351B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR101085520B1 (ko) 메모리 소자 및 그 제조방법
CN102479923A (zh) 相变存储器的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee