KR101033459B1 - LCD with color-filter on TFT and method of fabricating of the same - Google Patents

LCD with color-filter on TFT and method of fabricating of the same Download PDF

Info

Publication number
KR101033459B1
KR101033459B1 KR1020030086271A KR20030086271A KR101033459B1 KR 101033459 B1 KR101033459 B1 KR 101033459B1 KR 1020030086271 A KR1020030086271 A KR 1020030086271A KR 20030086271 A KR20030086271 A KR 20030086271A KR 101033459 B1 KR101033459 B1 KR 101033459B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
liquid crystal
light leakage
region
Prior art date
Application number
KR1020030086271A
Other languages
Korean (ko)
Other versions
KR20050052731A (en
Inventor
김웅권
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030086271A priority Critical patent/KR101033459B1/en
Priority to US10/999,000 priority patent/US7612860B2/en
Priority to CNB2004100967251A priority patent/CN100380216C/en
Publication of KR20050052731A publication Critical patent/KR20050052731A/en
Priority to US12/588,012 priority patent/US7944540B2/en
Application granted granted Critical
Publication of KR101033459B1 publication Critical patent/KR101033459B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 어레이기판에 컬러필터가 구성된 COT구조의 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and a liquid crystal display device having a COT structure in which a color filter is formed on an array substrate.

본 발명에 따른 액정표시장치는 컬러필터가 형성된 하부기판과 합착되는 상부 기판에 패턴드 스페이서(patterned spacer)와 액정패널의 외곽부에 대응하여 구성되는 합착 키(key)와 빛샘방지 패턴을 동일한 마스크 공정으로 제작하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a patterned spacer formed on an upper substrate bonded to a lower substrate on which a color filter is formed, and a bonding key and a light leakage preventing pattern configured to correspond to an outer portion of the liquid crystal panel. It is characterized by producing in the step.

이와 같이 하면, 공정을 단순화 할 수 있어 비용 및 시간을 줄여 생산 수율을 개선하고 제품의 경쟁력을 높일 수 있는 장점이 있다.
In this way, the process can be simplified, thereby reducing costs and time, thereby improving production yield and increasing product competitiveness.

Description

씨오티 구조 액정표시장치 및 그 제조방법{LCD with color-filter on TFT and method of fabricating of the same} CIO structure liquid crystal display and manufacturing method thereof {LCD with color-filter on TFT and method of fabricating of the same}             

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,1 is an exploded perspective view schematically illustrating a configuration of a general liquid crystal display device;

도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이고,2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3은 종래에 따른 COT구조의 액정표시장치를 개략적으로 도시한 확대 단면도이고,3 is an enlarged cross-sectional view schematically illustrating a liquid crystal display device having a COT structure according to the related art.

도 4는 본 발명에 따른 COT구조의 액정표시장치를 개략적으로 도시한 확대 단면도이고,4 is an enlarged cross-sectional view schematically showing a liquid crystal display device having a COT structure according to the present invention;

도 5a 내지 도 5c는 본 발명에 따른 COT구조 액정표시장치용 상부기판의 제조방법을 공정 순서에 따라 도시한 공정 단면도이고,5A to 5C are cross-sectional views illustrating a method of manufacturing an upper substrate for a COT structure liquid crystal display device according to the present invention in a process sequence;

도 6은 COT구조의 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이고,6 is an enlarged plan view schematically showing a part of an array substrate for a liquid crystal display device having a COT structure;

도 7과 도 8과 도 9는 도 6의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단하여 도시한 단면도이고,7 and 8 and 9 are cross-sectional views taken along the line VIII-VIII, VIII-VIII, VIII-VIII in Fig. 6,

도 10은 본 발명에 따른 빛샘 방지 패턴과 배선의 구성을 개략적으로 도시한 평면도이고,10 is a plan view schematically showing the configuration of the light leakage prevention pattern and wiring according to the present invention;

도 11은 본 발명의 제 2 실시예에 따른 COT구조 액정표시장치의 구성을 도시한 확대 단면도이고,11 is an enlarged cross-sectional view showing the configuration of a COT structure liquid crystal display device according to a second embodiment of the present invention;

도 12는 본 발명의 제 3 실시예에 따른 COT구조 액정표시장치를 구성하는 상부기판의 일부를 도시한 확대 단면도이고,12 is an enlarged cross-sectional view showing a part of an upper substrate constituting a COT structure liquid crystal display device according to a third embodiment of the present invention;

도 13a 내지 도 13c는 COT구조 액정표시장치용 상부기판의 제조방법을 공정 순서에 따라 도시한 공정 단면도이다.
13A to 13C are cross-sectional views illustrating a method of manufacturing a top substrate for a COT structure liquid crystal display device according to a process sequence.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

200 : 제 1 기판 202 : 게이트 전극200: first substrate 202: gate electrode

204 : 게이트 배선 206 : 게이트 패드 204: gate wiring 206: gate pad

208 : 게이트 절연막 210 : 액티브층208 gate insulating film 210 active layer

212 : 소스 전극 214 : 드레인 전극212 source electrode 214 drain electrode

216 : 보호막 218a, 218b : 컬러필터216: protective film 218a, 218b: color filter

220 : 블랙매트릭스 222 : 평탄화막 220: black matrix 222: planarization film

224 : 화소 전극 226 : 게이트 패드 전극 224: pixel electrode 226: gate pad electrode

250 : 제 2 기판 252c : 스페이서250: second substrate 252c: spacer

254a : 합착키 254b : 빛샘 방지 패턴254a: Locking key 254b: Light leakage prevention pattern

256 : 공통 전극 270 : 편광필름       256: common electrode 270: polarizing film

280 : 탑케이스        280: top case

본 발명은 액정표시장치에 관한 것으로 특히, COT(color filter on TFT)구조의 박막트랜지스터 어레이기판을 포함하는 액정표시장치의 구성 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a configuration of a liquid crystal display device including a thin film transistor array substrate having a color filter on TFT (COT) structure and a manufacturing method thereof.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of liquid crystals is changed, and the characteristics of light transmission vary according to the arrangement direction of the changed liquid crystals.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that varies accordingly.

도 1은 종래에 따른 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a liquid crystal display according to the related art.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부 기판(22) 사이에는 액정(14)이 충진되어 있다.As shown, a typical color liquid crystal display 11 is a color filter (7) and said color filter comprising a black matrix (6) is configured between the sub color filter (8) and each of the sub color filter 8 (7 The upper substrate 5 having the common electrode 18 deposited thereon and the pixel region P are defined, and the pixel electrode 17 and the switching element T are formed in the pixel region, and the pixel region P The liquid crystal 14 is filled between the lower substrate 22 and the upper substrate 5 and the lower substrate 22 on which array wiring is formed.

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 crosses the plurality of thin film transistors TFT. ) And data wirings 15 are formed.

이때, 상기 화소영역(P)은 상기 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the gate line 13 and the data line 15 crossing each other, and a transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.A storage capacitor C connected in parallel with the pixel electrode 17 is formed on the gate wiring 13, and a part of the gate wiring 13 is used as the first electrode of the storage capacitor C, and a second As an electrode, an island-shaped source / drain metal layer 30 formed of the same material as the source and drain electrodes is used.

이때, 상기 소스/드레인 금속층(30)은 화소 전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the source / drain metal layer 30 may be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

전술한 바와 같이 구성된 액정패널은 도시하지는 않았지만, 상기 게이트 배선과 데이터 배선의 일 끝단에 각각 구성된 게이트 패드와 데이터 패드를 노출하는 스크라이빙(scribing) 공정과, 상기 노출된 각 패드와 PCB를 접착하는 공정을 진행한 후, 탑 케이스(top case)및 보텀 케이스(bottom case)를 이용하여 백라이트(back light)와 고정되는 공정을 거치게 된다.Although not shown, the liquid crystal panel configured as described above is provided with a scribing process of exposing gate pads and data pads respectively formed at one ends of the gate line and the data line, and bonding the exposed pads to the PCB. After the process is performed, the process is fixed to the backlight (back light) by using a top case (bottom case) and a bottom case (bottom case).

이때, 상기 액정패널을 고정하는 탑 케이스는 액정패널의 주변을 커버하는 기능을 하나, 화상 영역을 제외한 액정패널의 주변부를 완전히 덮지는 못한다.In this case, the top case fixing the liquid crystal panel functions to cover the periphery of the liquid crystal panel, but does not completely cover the periphery of the liquid crystal panel except for the image area.

이를 위해 종래에는 상기 액정패널의 주변부로 빛샘 방지용 패턴을 더욱 구성하였다.To this end, conventionally, a light leakage preventing pattern is further configured as a periphery of the liquid crystal panel.

이에 대해, 이하 도 2를 참조하여 설명한다.This will be described below with reference to FIG. 2.

도 2는 종래에 따른 액정표시장치의 주변부를 도시한 확대 단면도이다.2 is an enlarged cross-sectional view illustrating a periphery of a liquid crystal display according to the related art.

도 2의 단면도는, 앞서 언급한 패드부를 노출하기 위해 상부 기판의 일부를 절단한 공정을 진행한 단면도이다.2 is a cross-sectional view through a process of cutting a portion of the upper substrate to expose the pad portion mentioned above.

도시한 바와 같이, 액정표시장치(D)는 제 1 기판(하부 기판,40)과 제 2 기판(상부 기판, 70)이 합착 되어 구성되며, 도시하지는 않았지만 제 1 및 제 2 기판(40,70)사이에는 액정층(미도시)이 존재한다.As illustrated, the liquid crystal display device D includes a first substrate (lower substrate 40) and a second substrate (upper substrate 70) bonded to each other. Although not illustrated, the first and second substrates 40 and 70 may be bonded together. There is a liquid crystal layer (not shown) therebetween.

상기 액정표시장치(D)의 상부에는 편광필름(80)이 구성되며, 상기 액정표시장치(D)는 탑케이스(TC)를 통해 고정된다.The polarizing film 80 is formed on the liquid crystal display device D, and the liquid crystal display device D is fixed through the top case TC.

상기 제 1 기판(40)의 일면에는 박막트랜지스터(T)및 어레이배선(미도시)이 구성되는데, 박막트랜지스터(T)는 게이트 전극(42)과 액티브 층(50)과 소스 및 드레인 전극(58,60)을 포함한다.One surface of the first substrate 40 includes a thin film transistor T and an array wiring (not shown). The thin film transistor T includes a gate electrode 42, an active layer 50, a source and a drain electrode 58. , 60).

도시하지는 않았지만, 상기 박막트랜지스터(T)의 소스 전극(58,60)과 연결되는 데이터 배선(미도시)이 기판의 일 방향으로 연장되어 구성되고, 상기 게이트 전극(42)과 연결되는 게이트 배선(44)이 상기 데이터 배선(미도시)과는 수직한 방향 으로 연장 형성되고 데이터 배선(미도시)과는 화소 영역(P)을 정의한다.Although not shown, a data line (not shown) connected to the source electrodes 58 and 60 of the thin film transistor T extends in one direction of the substrate and is connected to the gate electrode 42. 44 extends in a direction perpendicular to the data line (not shown) and defines a pixel region P with the data line (not shown).

상기 화소 영역(P)에는 상기 드레인 전극(60)과 접촉하 투명한 화소 전극(64)이 구성된다.In the pixel region P, a pixel electrode 64 transparent to the drain electrode 60 is formed.

또한, 상기 데이터 배선(미도시)과 게이트 배선(44)의 일 끝단에는 각각 데이터 패드 전극(미도시)과 게이트 패드 전극(46)이 구성되며, 데이터 패드 전극 및 게이트 패드 전극(미도시,46)는 별도로 구성한 투명한 데이터 패드 단자전극과 게이트 패드 단자전극(미도시, 66)과 접촉하도록 구성된다. In addition, a data pad electrode (not shown) and a gate pad electrode 46 are formed at one end of the data line (not shown) and the gate line 44, respectively, and the data pad electrode and the gate pad electrode (not shown). ) Is configured to contact the transparent data pad terminal electrode and the gate pad terminal electrode 66 (not shown).

상기 게이트 패드 단자전극(66)와 데이터 패드 단자전극(미도시)은 외부로 노출되어 이후에 PCB(미도시)와 연결되는 공정을 진행된다.The gate pad terminal electrode 66 and the data pad terminal electrode (not shown) are exposed to the outside and are subsequently connected to a PCB (not shown).

전술한 바와 같이 박막트랜지스터 어레이배선이 구성된 제 1 기판(40)과 실런트(84)를 통해 합착되는 제 2 기판(70)에는 상기 데이터 패드 단자 전극및 게이트 패드 단자전극을 노출하기 위해 제거된 영역에 합착키(K)가 형성되며, 상기 탑케이스(top case, TC)가 완전히 덮지 못하는 영역에 대응하여 빛샘방지 패턴이 형성되고, 상기 하부 기판(40)의 박막트랜지스터(T)에 대응하는 영역에 기둥 형상의 스페이서(82)가 형성된다.As described above, the first substrate 40 formed with the thin film transistor array wiring and the second substrate 70 bonded to each other through the sealant 84 are disposed in regions removed to expose the data pad terminal electrode and the gate pad terminal electrode. A bonding key K is formed, and a light leakage prevention pattern is formed to correspond to a region that the top case TC does not completely cover, and a region corresponding to the thin film transistor T of the lower substrate 40 is formed. The columnar spacer 82 is formed.

단면적인 구성을 설명하면, 제 2 기판(70)상에 제 1 마스크 공정으로 합착키를 형성하고 동시에, 액정패널의 주변부에 빛샘 방지 패턴(74)을 형성하고, 상기 박막트랜지스터(T)와 게이트 및 데이터 배선(44, 미도시)에 대응하여 블랙 매트릭스(72)를 구성한다.Referring to the cross-sectional structure, the bonding key is formed on the second substrate 70 by the first mask process, and at the same time, the light leakage preventing pattern 74 is formed on the periphery of the liquid crystal panel, and the thin film transistor T and the gate are formed. And a black matrix 72 corresponding to the data line 44 (not shown).

다음으로, 제 2 마스크 공정으로 상기 제 1 기판(40)의 화소 영역에(P) 대응 하는 제 2 기판 (70)면에 컬러필터(76)를 형성하고 컬러 필터 및 블랙 매트릭스(72,74)가 형성된 기판(100)의 전면에 공통 전극(78)을 구성한다.Next, a color filter 76 is formed on the surface of the second substrate 70 corresponding to the pixel area P of the first substrate 40 by a second mask process, and the color filters and the black matrix 72 and 74 are formed. The common electrode 78 is formed on the entire surface of the substrate 100 on which the substrate 100 is formed.

다음으로, 제 3 마스크 공정으로, 상기 공통 전극(78)이 형성된 기판(70)의 전면에 투명한 유기물질을 도포하고 패턴하여, 상기 박막트랜지스터(T)에 대응하는 부분에 기둥형상의 스페이서(82)를 구성한다.Next, in a third mask process, a transparent organic material is coated and patterned on the entire surface of the substrate 70 on which the common electrode 78 is formed, and the columnar spacers 82 are formed at portions corresponding to the thin film transistors T. ).

전술한 바와 같은 공정으로, 상부 기판(70)에 컬러필터(76)가 형성된 액정표시장치(D)를 제작할 수 있다.As described above, the liquid crystal display device D having the color filter 76 formed on the upper substrate 70 may be manufactured.

그런데, 전술한 바와 같이 상부 컬러필터 기판과 하부 어레이기판을 합착하여 액정패널을 제작하는 경우에는, 컬러필터 기판과 어레이기판의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.However, when the liquid crystal panel is manufactured by bonding the upper color filter substrate and the lower array substrate to each other as described above, the probability of light leakage due to the bonding error between the color filter substrate and the array substrate is very high.

따라서, 이러한 문제를 해결하기 위해 근래에는 어레이기판에 컬러필터를 구성하는 COT(color filter on TFT)구조가 제안되었다.Therefore, in order to solve this problem, a COT (color filter on TFT) structure for constructing a color filter on an array substrate has recently been proposed.

도 3은 종래에 따른 COT구조의 액정표시장치의 구성을 개략적으로 도시한 확대 단면도이다.3 is an enlarged cross-sectional view schematically illustrating a configuration of a liquid crystal display device having a COT structure according to the related art.

도시한 바와 같이, 종래에 따른 COT 구조의 액정표시장치(100)는 어레이기판(110)과, 어레이기판(110)과는 실런트(180)를 통해 합착되는 상부 기판(150)으로 구성된다.As shown in the drawing, the liquid crystal display device 100 having the COT structure according to the related art is composed of an array substrate 110 and an upper substrate 150 which is bonded to the array substrate 110 through a sealant 180.

상기 어레이기판(110)은 기판 면에 게이트 전극(112)과 액티브층(120)과 소스 전극(122)과 드레인 전극(124)을 포함하는 박막트랜지스터(T)가 구성되고 도시하지는 않았지만, 상기 박막트랜지스터(T)를 중심으로 수직하게 교차하여 화소 영 역(P)을 정의하는 게이트 배선 및 데이터 배선(114,미도시)이 구성된다.The array substrate 110 includes a thin film transistor T including a gate electrode 112, an active layer 120, a source electrode 122, and a drain electrode 124 on a substrate surface, but is not illustrated. A gate line and a data line 114 (not shown) are formed to vertically cross the transistor T to define the pixel area P. Referring to FIG.

상기 게이트 배선(114)의 일 끝단에는 게이트 패드(116)가 구성되고, 상기 데이터 배선(미도시)의 일 끝단에는 데이터 패드(미도시)가 구성된다.A gate pad 116 is configured at one end of the gate wiring 114, and a data pad (not shown) is configured at one end of the data wiring (not shown).

상기 박막트랜지스터(T)및 어레이 배선이 구성된 기판(110)의 전면에는 적,녹,청 컬러필터(128a,128b,미도시)와 블랙매트릭스(130)가 구성되는데, 상기 컬러필터(128a,128b)는 화소 영역(P)에 대응하여 구성되고, 상기 블랙 매트릭스(130)는 박막트랜지스터(T)의 채널영역에 대응하여 구성된다.Red, green, and blue color filters 128a, 128b (not shown) and a black matrix 130 are formed on the front surface of the substrate 110 having the thin film transistor T and the array wiring, and the color filters 128a and 128b. ) Is configured to correspond to the pixel region P, and the black matrix 130 is configured to correspond to the channel region of the thin film transistor T.

상기 컬러 필터(128a,128b,128c)의 상부에는 상기 드레인 전극(124)과 접촉하는 투명한 화소 전극(134)이 구성된다.The transparent pixel electrode 134 in contact with the drain electrode 124 is formed on the color filters 128a, 128b, and 128c.

전술한 바와 같이 구성된 어레이기판(110)에 대응하는 상부 기판(150)의 일면에는 공통 전극(156)이 구성되고, 상기 실런트(sealant,180)를 포함하는 액정패널의 외곽에 대응하여 별도의 빛샘방지 패턴(152)을 구성한다.A common electrode 156 is formed on one surface of the upper substrate 150 corresponding to the array substrate 110 configured as described above, and separate light leakage corresponding to the outside of the liquid crystal panel including the sealant 180. The prevention pattern 152 is comprised.

또한, 상기 박막트랜지스터(T)에 대응하는 영역에는 기둥형상의 스페이서(158)를 구성하고, 상기 게이트 패드 및 데이터 패드 영역에 대응하여 잘려나간 부분의 상부기판(150)에 대응하여 합착키(alignment key,154)가 구성된다.In addition, a columnar spacer 158 is formed in a region corresponding to the thin film transistor T, and an alignment key corresponds to the upper substrate 150 of a portion cut out corresponding to the gate pad and data pad regions. key 154 is configured.

상기 합착키(154)는 상부 기판(150)과 어레이기판(110)을 합착하기 위해 사용되는 것으로, 상기 블랙매트릭스(130)와 동시에 구성될 수 있다.The bonding key 154 is used to bond the upper substrate 150 and the array substrate 110, and may be configured simultaneously with the black matrix 130.

상기 상부 기판(150)의 상부에는 편광판(170)이 구성되고, 상기 액정패널의 주변으로는 액정패널의 측면을 덮는 탑케이스(top case, 160)가 구성된다.A polarizer 170 is formed on the upper substrate 150, and a top case 160 covering a side surface of the liquid crystal panel is configured around the liquid crystal panel.

전술한 구성에서, 상기 빛샘방지 패턴(152)은 앞서 일반적인 액정표시장치의 구성에서 설명한 바와 같이, 상기 탑케이스(160)에 의한 차폐불가 영역에 대응하여 이를 차폐하기 위해 구성하는 것이다.In the above-described configuration, the light leakage preventing pattern 152 is configured to shield the light shielding area corresponding to the non-shielding area by the top case 160 as described above in the general configuration of the liquid crystal display device.

그런데, 일반적인 액정표시장치의 구성에서는 상부 기판(150)에 컬러필터(color filter)와 블랙매트릭스(black matrix)를 구성하기 때문에, 상기 블랙 매트릭스를 형성하는 공정에서 상기 빛샘방지 패턴(152)과 합착키(154)를 동시에 형성할 수 있었다.However, in the general liquid crystal display device, since the color filter and the black matrix are formed on the upper substrate 150, the light leakage preventing pattern 152 is bonded to the black matrix in the process of forming the black matrix. The key 154 could be formed at the same time.

그러나, COT구조에서는 상기 컬러필터(128a,128b,128c)와 블랙매트릭스(130)가 어레이기판(110)에 구성되기 때문에, 상기 합착키(154)와 빛샘 방지 패턴(152)을 별도로 구성해야 할 뿐 아니라, 상기 기둥형상의 스페이서(158)를 형성하는 공정까지 더하여 마스크 공정이 추가된다.However, in the COT structure, since the color filters 128a, 128b, 128c and the black matrix 130 are formed on the array substrate 110, the bonding key 154 and the light leakage preventing pattern 152 should be separately configured. In addition, a mask process is added in addition to the process of forming the columnar spacers 158.

따라서, 전술한 종래의 COT구조 액정표시장치는 공정추가로 인한 비용 증가과 공정시간이 늘어나 생산효율이 매우 떨어지는 문제가 있다.
Therefore, the above-described conventional COT structure liquid crystal display device has a problem in that the production efficiency is very low due to an increase in cost and process time due to process addition.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로,The present invention has been proposed for the purpose of solving the above problems,

본 발명은 COT 구조 액정표시장치에 구성되는 상부기판을 구성함에 있어서, 상부 기판에 구성되는 합착키와 액정패널의 주변에 대응하여 구성되는 빛샘 방지 패턴과 기둥형상의 스페이서를 하나의 마스크 공정으로 형성하는 것을 특징으로 한다.According to the present invention, in forming an upper substrate formed in a COT structure liquid crystal display device, a light leakage preventing pattern and a columnar spacer formed in correspondence to a periphery of a liquid crystal panel and a bonding key formed on the upper substrate are formed in one mask process. Characterized in that.

이와 같이 하면, 제조 비용 감소 및 공정 시간 감소로 인해 생산 수율이 개 선될 수 있고 제품의 경쟁력을 향상시킬 수 있는 장점이 있다.
In this way, the production yield can be improved due to reduced manufacturing costs and reduced process time, and there is an advantage of improving the competitiveness of the product.

전술한 목적을 달성하기 위한 본 발명에 따른 씨.오.티(COT)구조 액정표시장치는 표시 영역과 비표시 영역으로 정의되며 실런트(접착수단)을 통해 합착된 제 1 기판과, 제 2 기판과; 상기 제 1 기판의 일면에 위치하고, 서로 수직하게 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 스위칭 소자와; 상기 화소 영역에 구성된 컬러필터와; 상기 컬러필터의 상부에 위치하고 상기 스위칭 소자와 연결된 투명한 화소 전극과; 상기 제 1 기판과 마주보는 제 2 기판의 비표시 영역에 구성된 합착키와 이에 적층된 제 1 패턴과, 빛샘방지패턴과 이에 적층된 제 2 패턴과, 상기 표시영역에 구성되고 상기 합착키와 빛샘방지 패턴과 동일한 물질로 구성된 불투명 패턴과, 불투명 패턴에 적층되고 상기 제 1 패턴과 제 2 패턴과 동일한 물질로 형성된 기둥형상의 스페이서와; 상기 합착된 제 1 기판과 제 2 기판의 주변을 덮는 탑케이스(top case)를 포함한다.According to the present invention for achieving the above object, a C. O. (COT) structure liquid crystal display device is defined as a display area and a non-display area, the first substrate and the second substrate bonded through a sealant (adhesive means), and; Gate wirings and data wirings disposed on one surface of the first substrate and vertically intersecting with each other to define pixel regions; A switching element positioned at an intersection point of the gate line and the data line; A color filter configured in the pixel region; A transparent pixel electrode positioned on the color filter and connected to the switching element; A bonding key formed on a non-display area of the second substrate facing the first substrate, a first pattern stacked thereon, a light leakage preventing pattern and a second pattern stacked thereon, and the bonding key formed on the display area An opaque pattern made of the same material as the prevention pattern, and a columnar spacer stacked on the opaque pattern and formed of the same material as the first and second patterns; And a top case covering a periphery of the bonded first and second substrates.

상기 빛샘 방지패턴과 이에 적층된 제 2 패턴은 상기 실런트의 상부로 연장하여 구성할 수 있으며, 상기 적층된 빛샘방지 패턴과 제 2 패턴은, 이에 대응하여 하부기판에 구성된 다수의 게이트 배선과 데이터 배선의 각 이격영역에 대응하여 구성할 수 있다.The light leakage preventing pattern and the second pattern stacked thereon may be extended to the upper portion of the sealant, and the stacked light leakage preventing pattern and the second pattern may correspond to a plurality of gate wirings and data wirings formed on the lower substrate. It can be configured corresponding to each spaced area of the.

상기 제 2 패턴은 상기 제 1 패턴과 상기 기둥형상의 스페이서(spacer)보다 낮은 높이로 구성할 수 있다.The second pattern may be configured to have a height lower than that of the first pattern and the columnar spacer.

상기 스위칭 소자의 상부에 차광수단인 블랙매트릭스(black matrix)가 더욱 구성된 되며, 상기 컬러필터는 상기 화소영역에 적색과 녹색과 청색의 컬러필터가 각각 대응되도록 형성된다.A black matrix, which is a light shielding means, is further formed on the switching element, and the color filter is formed such that red, green, and blue color filters correspond to the pixel area, respectively.

상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터이다.The switching element is a thin film transistor including a gate electrode, an active layer, a source electrode and a drain electrode.

상기 제 2 기판과 상기 합착키와 빛샘방지 패턴과 불투명 패턴 사이에 구성된 투명한 공통 전극을 포함하며, 상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 구성한다.And a transparent common electrode formed between the second substrate, the bonding key, the light leakage preventing pattern, and the opaque pattern, wherein the common electrode and the pixel electrode are indium tin oxide (ITO) and indium zinc oxide (IZO). Consists of selected one of the transparent conductive metal group comprising a.

상기 제 1 패턴과 제 2 패턴과 기둥형상의 스페이서는 감광성 특성을 가진 투명한 유기물질로 형성하는 것을 특징으로 한다.The first pattern, the second pattern, and the columnar spacer may be formed of a transparent organic material having photosensitive characteristics.

본 발명의 특징에 따른 씨.오.티(COT)구조 액정표시장치 제조방법은 제 1 기판과 제 2 기판을 표시 영역과 비표시 영역으로 정의하는 단계와; 상기 제 1 기판의 일면에 서로 수직하게 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선과;상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 스위칭 소자를 형성하는 단계와;상기 화소 영역에 컬러필터를 형성하는 단계와; 상기 컬러필터의 상부에 상기 스위칭 소자와 연결된 투명한 화소 전극을 형성하는 단계와; 상기 제 2 기판의 비표시 영역에 합착키 영역과 빛샘 방지영역을 정의하고, 상기 표시 영역에 스페이서 영역을 정의하는 단계와; 상기 제 2 기판의 일면에 불투명한 금속층과, 투명한 유기막층을 적층하는 단계와; 상기 유기막을 마스크 공정으로 패턴하여, 상기 합착키 영역에 제 1 패턴과, 상기 빛샘 방지영역에 제 2 패턴과, 상기 스페이서 영역에 기둥형상의 스페이서를 형성하는 단계와; 상기 제 1 패턴과 제 2 패턴과 스페이서 사이로 노출된 불투명한 금속층을 제거하여, 상기 제 1 패턴의 하부에 합착키와, 상기 제 2 패턴의 하부에 빛샘방지 패턴을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 실런트(접착 수단)을 통해 접촉하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a COT structure liquid crystal display device, comprising: defining a first substrate and a second substrate as a display area and a non-display area; A gate line and a data line intersecting the one surface of the first substrate perpendicularly to each other to define a pixel area; forming a switching element positioned at an intersection point of the gate line and the data line; a color filter in the pixel area; Forming a; Forming a transparent pixel electrode connected to the switching element on the color filter; Defining a bonding key region and a light leakage preventing region in the non-display region of the second substrate and defining a spacer region in the display region; Stacking an opaque metal layer and a transparent organic layer on one surface of the second substrate; Patterning the organic layer by a mask process to form a first pattern in the bonding key region, a second pattern in the light leakage preventing region, and a columnar spacer in the spacer region; Removing the opaque metal layer exposed between the first pattern, the second pattern, and the spacer to form a bonding key on the lower portion of the first pattern and a light leakage prevention pattern on the lower portion of the second pattern; Contacting the first substrate and the second substrate through a sealant (adhesive means).

상기 빛샘 방지패턴과 이에 적층된 제 2 패턴은 상기 실런트의 상부로 연장하여 형성할 수 있다.The light leakage preventing pattern and the second pattern stacked thereon may extend to an upper portion of the sealant.

상기 빛샘방지 패턴과 이에 적층된 제 2 패턴은 이에 대응하여 하부기판에 구성된 다수의 게이트 배선과 데이터 배선의 각 이격영역에 대응하여 형성할 수있다.The light leakage preventing pattern and the second pattern stacked thereon may correspond to a plurality of gate lines and data lines separated from each other in the lower substrate.

상기 제 2 패턴은 상기 제 1 패턴과 상기 기둥형상의 스페이서(spacer)보다 낮은 높이로 형성할 수 있으며, 이를 위한 방법은 기판 상에 기판에 합착키 영역과 빛샘 방지영역을 포함하는 비표시 영역과, 스페이서 영역을 포함하는 표시영역을 정의하는 단계와; 상기 비표시영역과 상기 표시영역이 정의된 기판의 일면에 불투명한 금속층과, 투명한 유기막층을 적층하는 단계와; 상기 투명한 유기막층의 상부에 합착키 영역과 스페이서 영역에 대응한 반사부와, 상기 빛샘 방지영역에 대응한 반투과부와, 투과부가 구성된 마스크를 위치시키는 단계와; 상기 유기막을 마스크 공정으로 패턴하여, 상기 합착키 영역에 제 1 패턴과, 상기 스페이서 영역에 기둥형상의 스페이서와, 상기 빛샘 방지영역에 상기 제 1패턴과 기둥형상의 스페이서보다 낮은 높이의 제 2 패턴을 형성하는 단계와; 상기 제 1 패턴과 제 2 패턴과 스페이서 사이로 노출된 불투명한 금속층을 제거하여, 상기 제 1 패턴의 하부에 합착키와, 상기 제 2 패턴의 하부에 빛샘방지 패턴을 형성하는 단계를 포함한다.The second pattern may be formed at a height lower than that of the first pattern and the columnar spacer. The method may include a non-display area including a bonding key area and a light leakage prevention area on the substrate; Defining a display area including a spacer area; Stacking an opaque metal layer and a transparent organic layer on one surface of the substrate on which the non-display area and the display area are defined; Placing a mask including a reflection portion corresponding to a bonding key region and a spacer region, a transflective portion corresponding to the light leakage preventing region, and a transmission portion on the transparent organic layer; The organic layer is patterned by a mask process to form a first pattern in the bonding key region, a columnar spacer in the spacer region, and a second pattern having a height lower than that of the first pattern and the columnar spacer in the light leakage preventing region. Forming a; And removing an opaque metal layer exposed between the first pattern, the second pattern, and the spacer to form a bonding key at the bottom of the first pattern and a light leakage prevention pattern at the bottom of the second pattern.

이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

도 4는 본 발명에 따른 COT 구조 액정표시장치의 구성을 개략적으로 도시한 단면도이다.4 is a cross-sectional view schematically showing the configuration of a COT structure liquid crystal display device according to the present invention.

도시한 바와 같이, 본 발명에 따른 COT구조 액정표시장치(198)는 어레이기판인 하부 기판(200)과 상부 기판(250)이 실런트(sealant,260)를 통해 합착하여 구성된 액정패널과, 액정패널의 상부에 구성된 편광판(270)과, 액정패널(LP)과 편광판(270)을 측면에서 고정하는 탑케이스(280)를 포함한다.As illustrated, the COT structure liquid crystal display device 198 according to the present invention includes a liquid crystal panel in which a lower substrate 200, an array substrate, and an upper substrate 250 are bonded to each other through a sealant 260. And a top case 280 for fixing the liquid crystal panel LP and the polarizing plate 270 from the side thereof.

상기 액정패널(LP)은 실제로 영상이 나오는 표시영역(DA)과, 표시영역을 둘러싼 비표시영역(NDA)으로 나누어 진다.The liquid crystal panel LP is divided into a display area DA where an image is actually displayed and a non-display area NDA surrounding the display area.

상기 표시 영역(DA)은 액정패널(LP)의 크키 및 해상도에 따라 수십만개에서 수백만개의 화소(P)로 구성된다.The display area DA is composed of hundreds of thousands to millions of pixels P depending on the size and resolution of the liquid crystal panel LP.

상기 하부 기판에는 상기 각 화소(P)마다 일 방향으로 게이트 배선(204)이 구성되고 이와 수직한 방향으로 데이터 배선(미도시)을 구성하고, 상기 게이트 배선(204)과 데이터 배선(미도시)이 교차되는 부분마다 박막트랜지스터(T)를 구성하며, 상기 박막트랜지스터(T)는 게이트 전극(202)과 액티브층(210)과 소스 전극(212)과 드레인 전극(214)을 포함한다.In the lower substrate, a gate line 204 is formed in one direction for each pixel P, and a data line (not shown) is formed in a direction perpendicular thereto, and the gate line 204 and the data line (not shown) are formed. The thin film transistor T is formed at each crossing portion, and the thin film transistor T includes a gate electrode 202, an active layer 210, a source electrode 212, and a drain electrode 214.

상기 게이트 배선(204)의 끝단에는 게이트 패드(206)를 구성하고, 상기 데이터 배선(미도시)의 끝단에는 데이터 패드(미도시)를 구성한다.A gate pad 206 is formed at the end of the gate line 204, and a data pad (not shown) is formed at the end of the data line (not shown).

상기 화소(P)마다 적,녹,청 컬러필터(128a,128b,128c)를 구성하고, 상기 박막트랜지스터(T)에 대응하여 블랙매트릭스(220)가 구성된다. Red, green, and blue color filters 128a, 128b, and 128c are formed for each pixel P, and a black matrix 220 is formed corresponding to the thin film transistor T.

상기 컬러필터(128a,128b)의 상부에는 상기 각 화소(P)마다 독립적으로 패턴하여 화소 전극(224)을 구성하며, 상기 화소 전극(224)을 드레인 전극(214)과 접촉하도록 하여 드레인 전극(214)으로 부터 화소 전압을 입력받도록 한다.The upper portion of the color filters 128a and 128b may be independently patterned for each pixel P to form the pixel electrode 224, and the pixel electrode 224 may be in contact with the drain electrode 214 so that the drain electrode ( The pixel voltage is inputted from 214.

전술한 바와 같이 구성된 하부 기판(200)에 대응하는 상부 기판(250)에는 공통 전극(CL)과, 상기 공통 전극(치) 상부의 상기 데이터 패드 및 게이트 패드(미도시, 206)에 대응하는 면여 합착키(align key, 254a)를 구성하고, 상기 실런트(260)를 포함하는 액정패널(LP)의 주변에 대응하여 빛샘 방지패턴(254b)을 구성하고, 상기 박막트랜지스터(T)에 대응하는 영역에에는 기둥형상의 스페이서(252c)를 형성한다.The upper substrate 250 corresponding to the lower substrate 200 configured as described above has a common electrode CL and a surface corresponding to the data pad and the gate pad 206 on the common electrode teeth. An area corresponding to the periphery of the liquid crystal panel LP including the sealant 260, an alignment key 254a, and an area corresponding to the thin film transistor T The columnar spacer 252c is formed in the inside.

전술한 구성에서, 특징 적인 것은 상기 합착키(254a)와 빛샘 방지 패턴(254b)과 기둥형상의 스페이서(252c)를 하나의 마스크 공정으로 제작하는 것이다.In the above-described configuration, the characteristic is to fabricate the bonding key 254a, the light leakage preventing pattern 254b, and the columnar spacer 252c in one mask process.

이하, 도 5a 내지 도 5c를 참조하여, 본 발명에 따른 COT구조 액정표시장치의 상부기판 형성방법을 설명한다.Hereinafter, a method of forming an upper substrate of a COT structure liquid crystal display device according to the present invention will be described with reference to FIGS. 5A to 5C.

먼저, 도 5a에 도시한 바와 같이, 표시 영역(DA)과 비표시 영역(NDA)으로 정 의된 투명한 절연 기판(250)상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 공통전극(CL)을 형성한다. First, as shown in FIG. 5A, indium tin oxide (ITO) and indium zinc oxide (IZO) are formed on a transparent insulating substrate 250 defined as a display area DA and a non-display area NDA. The common electrode CL is formed by depositing one selected from the group of transparent conductive metals including the ().

다음으로, 상기 공통 전극(CL)의 상부에 빛 반사율이 낮은 크롬옥사이드(CrOx)를 증착하여 불투명 금속층(M)을 형성하고, 연속하여 투명한 감광성 유기물질을 도포하여 감광층(포지티브특성)(O)을 형성한다.Next, an opaque metal layer M is formed by depositing chromium oxide (CrO x ) having a low light reflectance on the common electrode CL, and subsequently applying a transparent photosensitive organic material to the photosensitive layer (positive characteristic) ( Form O).

이때, 상기 비표시 영역(NDA)은 합착키 영역(AK)과 빛샘 방지패턴이 형성될 영역(LSPA)으로 나누어지며, 상기 빛샘방지 패턴이 형성될 영역(LSPA)은 기판(250)의 둘레에 걸쳐 정의된다.In this case, the non-display area NDA is divided into the bonding key area AK and the area LSPA in which the light leakage prevention pattern is to be formed, and the area LSPA in which the light leakage prevention pattern is to be formed is formed around the substrate 250. Is defined throughout.

다음으로, 상기 감광층(O)의 상부에 투과부(T)와 차단부(S)고 구성된 마스크(300)를 위치시킨후 연속하여, 마스크(300)의 상부로 빛을 조사하여 하부의 감광층(O)을 노광(exposure)하고 현상(develop)하는 공정을 진행한다.Next, after placing the mask 300 composed of the transmission portion (T) and the blocking portion (S) on the upper portion of the photosensitive layer (O) and successively, by irradiating light to the upper portion of the mask 300, the lower photosensitive layer The process of exposing and developing (O) is performed.

도 5b에 도시한 바와 같이, 노광공정과 현상공정을 진행하면 비표시 영역(NDA)에는 합착키 영역(AK)과 빛샘방지 패턴 영역(LSPA)에 대응하여 제 1 패턴(252a)과 제 2 패턴(252b)이 구성되고, 이와 동일한 높이로 상기 표시 영역(DA)에는 기둥형상의 스페이서(252c)가 형성된다.As shown in FIG. 5B, when the exposure process and the development process are performed, the first pattern 252a and the second pattern correspond to the bonding key area AK and the light leakage preventing pattern area LSPA in the non-display area NDA. 252b is formed, and the columnar spacer 252c is formed in the display area DA at the same height.

다음으로, 제 1 패턴(252a)과 제 2 패턴(252b)과 상기 스페이서(252c)사이로 노출된 하부의 불투명 금속층을 습식식각하는 공정을 진행한다.Next, a process of wet etching the lower opaque metal layer exposed between the first pattern 252a, the second pattern 252b, and the spacer 252c is performed.

도 5c에 도시한 바와 같이, 상기 습식식각 공정을 진행하게 되면, 상기 각 패턴의 하부에만 불투명한 금속이 남게 된다.As shown in FIG. 5C, when the wet etching process is performed, an opaque metal remains only under the respective patterns.

따라서, 상기 합착키 영역(AK)에는 합착키(254a)와 투명한 제 1 패턴(252a)이 적층된 형상이 되고, 상기 빛샘방지 패턴 영역(LSPA) 또한 빛샘 방지 패턴(254b)과 투명한 제 2 패턴(252b)이 구성되고, 상기 표시 영역(DA)에는 불투명한 금속의 제 3 패턴(254c)과 기둥 형상의 스페이서(252c)가 구성된다.Accordingly, the bonding key region AK has a shape in which the bonding key 254a and the transparent first pattern 252a are stacked, and the light leakage preventing pattern region LSPA also has a light leakage preventing pattern 254b and a transparent second pattern. 252b is configured, and in the display area DA, an opaque metal third pattern 254c and a columnar spacer 252c are formed.

이때, 상기 기둥 형상의 스페이서(252c)는 바람직하게 랜덤하게 구성한다.At this time, the columnar spacer 252c is preferably configured randomly.

전술한 바와 같은 1 마스크 공정으로, 기판(250)상에 합착키(254a)와 빛샘방지 패턴(254b)과 기둥형상의 스페이서(252c)를 형성할 수 있다.As described above, the bonding key 254a, the light leakage preventing pattern 254b, and the columnar spacer 252c may be formed on the substrate 250.

이상과 같이 형성된 상부 기판(250)과 합착되는 하부 기판(210)의 평면 구성을 이하, 간략이 설명한다.The planar configuration of the lower substrate 210 to be bonded to the upper substrate 250 formed as described above will be briefly described below.

삭제delete

도 6은 본 발명의 제 1 실시예에 따른 COT 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다.6 is a plan view schematically illustrating a configuration of an array substrate for a COT liquid crystal display device according to a first embodiment of the present invention.

도시한 바와 같이, 어레이기판(200)은 표시영역(DA)과 비표시 영역(NDA)으로 나뉘어 진다.As illustrated, the array substrate 200 is divided into a display area DA and a non-display area NDA.

상기 표시영역(DA)과 비표시영역(NDA)을 포함하는 기판(200)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선(204)을 구성하고, 게이트 배선(204)과는 수직하게 교차하고 일 끝단에 데이터 패드(DP)를 포함하는 데이터 배선(DL)을 구성한다.A gate line 204 is formed on the substrate 200 including the display area DA and the non-display area NDA and includes a gate pad 206 at one end thereof. A data line DL that intersects 204 vertically and includes a data pad DP at one end is formed.

상기 두 배선(204,DL)의 교차지점에는 게이트 전극(202)과 액티브층(210)과 소스 전극(212)과 드레인 전극(214)을 포함하는 박막트랜지스터(T)를 구성한다.The thin film transistor T including the gate electrode 202, the active layer 210, the source electrode 212, and the drain electrode 214 is formed at the intersection of the two wirings 204 and DL.

상기 다수의 화소 영역(P)에 대응하여 적색과 녹색과 청색의 컬러필터(218a, 218b)를 순차 구성하고, 박막트랜지스터(T)에 대응하여 블랙매트릭스(BM)를 형성한다. The color filters 218a and 218b of red, green, and blue are sequentially configured to correspond to the plurality of pixel regions P, and the black matrix BM is formed to correspond to the thin film transistor T.

상기 컬러필터(218a,218b)의 상부에는 상기 드레인 전극(214)과 접촉하는 투명한 화소 전극(224)을 구성한다.An upper portion of the color filters 218a and 218b forms a transparent pixel electrode 224 in contact with the drain electrode 214.

전술한 구성에서, 상기 게이트 배선(204)의 일부 상부에 섬 형상의 금속전극(CM)을 구성하고, 상기 화소 전극을 금속전극(CM)과 연결함으로써, 게이트 배선의 일부를 제 1 전극으로 하고 상기 금속 전극(CM)을 전극으로 하는 보조 용량부(CST)를 구성할 있다.In the above-described configuration, by forming an island-shaped metal electrode CM on a part of the gate wiring 204 and connecting the pixel electrode with the metal electrode CM, a part of the gate wiring is used as the first electrode. The storage capacitor C ST may be configured using the metal electrode CM as an electrode.

이하, 도 7과 도 8과 도 9를 참조하여, 전술한 바와 같이 구성된 COT구조의 액정표시장치용 어레이기판의 제조방법을 설명한다.7, 8, and 9, a method of manufacturing an array substrate for a liquid crystal display device having a COT structure configured as described above will be described.

도 7과 도 8과 도 9는 도 6의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 절단하여, 도시한 단면도이다.7, 8, and 9 are cross-sectional views taken along line VIII-VIII, VIII-VIII, and VIII-VIII in Fig. 6.

도시한 바와 같이, 기판(200)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선(204)과, 게이트 배선(204)에서 돌출된 게이트 전극(202)을 형성한다.As shown in the drawing, a gate line 204 extending in one direction and including a gate pad 206 at one end and a gate electrode 202 protruding from the gate line 204 are formed on the substrate 200. .

다음으로, 게이트 패드(206)와 게이트 배선(204)과 게이트 전극(202)이 형성된 기판(200)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절 연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 게이트 절연막(208)을 형성한다.Next, an inorganic insulating material group including silicon nitride (SiN x ) and silicon oxide (SiO 2 ) on the entire surface of the substrate 200 on which the gate pad 206, the gate wiring 204, and the gate electrode 202 are formed. One or more selected materials are deposited to form the gate insulating layer 208.

다음으로, 상기 게이트 전극(202)에 대응하는 게이트 절연막(208)의 상부에 섬형상의 액티브층(210)과 오믹 콘택층(OCL)을 순차 적층하여 형성한다.Next, an island-like active layer 210 and an ohmic contact layer OCL are sequentially stacked on the gate insulating layer 208 corresponding to the gate electrode 202.

다음으로, 상기 오믹 콘택층(OCL)이 형성된 기판(200)의 전면에 도전성 금속층을 증착하고 패턴하여, 상기 오믹 콘택층(OCL)과 접촉하고 서로 이격되어 위치하는 소스 전극(212)과 드레인 전극(214)과, 소스 전극(212)과 연결되고 상기 게이트 배선(204)과는 수직하게 교차하여 화소 영역(P)을 정의하고 일 끝단에는 데이터 패드(DP)를 포함하는 데이터 배선(미도시)을 형성한다. 다음으로, 상기 게이트 전극(202)과 액티브층 및 오믹 콘택층(210,OCL)과 소스 전극(212)과 드레인 전극(214)을 포함하는 박막트랜지스터(T)가 구성된 기판(200)의 전면에 앞서 설명한 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(216)을 형성한다.Next, a conductive metal layer is deposited and patterned on the entire surface of the substrate 200 on which the ohmic contact layer OCL is formed. The source electrode 212 and the drain electrode are in contact with the ohmic contact layer OCL and are spaced apart from each other. And a data line (not shown) connected to the source electrode 212 and vertically intersecting with the gate line 204 to define the pixel area P, and including a data pad DP at one end thereof. To form. Next, a thin film transistor T including the gate electrode 202, the active layer and the ohmic contact layer 210 (OCL), the source electrode 212, and the drain electrode 214 is formed on the entire surface of the substrate 200. The protective film 216 is formed by depositing one selected from the group of inorganic insulating materials described above.

다음으로, 상기 박막트랜지스터(T)와 게이트 배선 및 데이터 배선(204, DL)에 대응하여 블랙 매트릭스(220)를 형성한다.Next, the black matrix 220 is formed corresponding to the thin film transistor T, the gate lines, and the data lines 204 and DL.

이때, 고개구율 구조에서는 상기 게이트 배선 및 데이터 배선(204, 미도시)에 대응하여 블랙매트릭스(220)를 형성하지 않을 수 있다.In this case, in the high opening ratio structure, the black matrix 220 may not be formed corresponding to the gate wiring and the data wiring 204 (not shown).

다음으로, 상기 화소 영역(P)에 대응하여 적색과 녹색과 적색의 컬러필터(218a, 도 6의 218b,218c)를 형성한다.Next, corresponding to the pixel area P, red, green, and red color filters 218a and 218b and 218c of FIG. 6 are formed.

다음으로, 상기 컬러필터(218a, 도 6의 218b,218c)가 형성된 기판(200)의 전면에 투명한 유기물질을 도포하여 평탄화막(222)을 형성하고, 상기 컬러필터(218a, 도 6의 218b,218c)에 대응하는 평탄화막(222)의 상부에는 상기 드레인 전극(214)과 접촉하는 투명한 화소 전극(224)을 형성한다.Next, a planarization layer 222 is formed by applying a transparent organic material to the entire surface of the substrate 200 on which the color filters 218a and 218b and 218c of FIG. 6 are formed, and the color filters 218a and 218b of FIG. 6. A transparent pixel electrode 224 in contact with the drain electrode 214 is formed on the planarization layer 222 corresponding to 218c.

전술한 공정을 통해 COT구조의 액정표시장치용 어레이기판을 제작할 수 있으며, 이와 같이 제작된 어레이기판과 앞서 설명한 상부기판을 실런트를 통해 합착하여 액정패널을 형성한다.Through the above-described process, an array substrate for a liquid crystal display device having a COT structure can be manufactured, and the array substrate thus manufactured and the upper substrate described above are bonded to each other through a sealant to form a liquid crystal panel.

이때, 상기 실런트(도 4의 260)는 액정패널 주변에 코팅되며 게이트 배선(204)과 게이트 패드(206)사이 및 데이터 패드(DP)와 데이터 배선(도 6의 DL) 사이 영역 즉 링크영역에 코팅된다.In this case, the sealant 260 of FIG. 4 is coated around the liquid crystal panel, and is formed in a region, that is, a link region, between the gate line 204 and the gate pad 206 and between the data pad DP and the data line DL. Coated.

상기 상부 기판(도 4의 250)과 하부 기판(도 4의 200)을 합착하는 공정은 합착키를 이용하게 되며, 먼저 대략적으로 상부 기판(도 4의 250)과 하부 기판(도 4의 200)을 합착한 후 상기 합착키(도 4의 254b)를 이용한 미세 조정을 통해 완전하게 합착하게 된다.In the process of bonding the upper substrate 250 (FIG. 4) and the lower substrate 200 (FIG. 4), a bonding key is used. First, the upper substrate 250 (FIG. 4) and the lower substrate (200 200) After the bonding is completely bonded through the fine adjustment using the bonding key (254b of FIG. 4).

다음으로, 상기 게이트 패드(206)와 데이터 패드(DP)를 노출하기 위해, 상부기판(250)을 절단하게 되는데 이 공정에서 상기 합착키(252a)는 제거된다.Next, the upper substrate 250 is cut to expose the gate pad 206 and the data pad DP. In this process, the bonding key 252a is removed.

한편, 전술한 합착 공정에서 상기 상부 기판(250)과 하부 기판(200)을 미세하게 조정하기 위해서는 두 기판(200,250)을 합착한 상태에서 움직이게 되는데 이때, 상기 빛샘 방지 패턴(도 4의 254b)은 아래 유기막(252b)이 존재하기 때문에, 유기막(252b)의 일측과 하부기판(200)의 최상층이 닿게 된다.Meanwhile, in order to finely adjust the upper substrate 250 and the lower substrate 200 in the aforementioned bonding process, the two substrates 200 and 250 are moved together, and the light leakage preventing pattern (254b of FIG. 4) is Since the lower organic layer 252b exists, one side of the organic layer 252b and the uppermost layer of the lower substrate 200 come into contact with each other.

결과적으로, 상기 합착 공정 중 미세 합착 공정시에는 상기 유기막(252b)과 하부 기판(200)사이의 마찰력 때문에 미세 합착공정이 제대로 진행되지 않게 된다. As a result, during the fine bonding process, the fine bonding process may not proceed properly due to the friction force between the organic layer 252b and the lower substrate 200.                     

이를 해결하기 위한 방법을 이하, 도 10을 참조하여 설명한다.A method for solving this problem will now be described with reference to FIG. 10.

도 10은 이격된 다수의 배선의 일부를 확대한 확대 평면도이다.(게이트 배선을 예를 들어 설명한다.)Fig. 10 is an enlarged plan view in which a part of a plurality of spaced apart wirings is enlarged.

도시한 바와 같이, 상기 차광 패턴(254b)과 이에 적층된 유기막(미도시)은 다수의 배선(202)의 상부에 형성되는데, 이때 앞서 언급한 바와 같이 상기 유기막(미도시)과 하부층(미도시)의 마찰을 줄이기 위해, 유기막과 하부층의 접촉면적을 줄일 필요가 있다.As illustrated, the light blocking pattern 254b and the organic layer (not shown) stacked thereon are formed on the plurality of wirings 202, and as described above, the organic layer (not shown) and the lower layer ( In order to reduce the friction, it is necessary to reduce the contact area between the organic layer and the lower layer.

따라서, 배선(202)과 배선(202)사이에 대응하는 영역에만 상기 차광 패턴(254b)과 이에 적층된 유기막(미도시)을 형성하면 된다.Therefore, the light shielding pattern 254b and an organic layer (not shown) stacked thereon may be formed only in a region corresponding to the wiring 202 and the wiring 202.

이와 같은 경우에는, 상기 빛샘 방지 패턴(254b)사이에 대응하는 불투명한 배선(202)이 빛을 차폐하는 역할을 하게 되므로 빛을 차단하는 기능에는 아무런 문제가 없다.In this case, since the opaque wiring 202 corresponding to the light leakage prevention pattern 254b serves to shield the light, there is no problem in the function of blocking the light.

이상으로, 본 발명의 제 1 실시예에 따른 COT액정표시장치의 구성과 그 제조방법을 설명하였다.The configuration of the COT liquid crystal display device and the manufacturing method thereof according to the first embodiment of the present invention have been described above.

이하, 제 2 실시예를 통해 상기 제 1 실시예의 변형예를 설명한다.
Hereinafter, the modification of the first embodiment will be described with the second embodiment.

-- 제 2 실시예 --Second Embodiment

본 발명의 제 2 실시예의 특징은 상기 제 1 실시예의 구성에서, 빛샘 방지 패턴과 이에 적층되는 유기막 패턴을 실런트(sealant)의 상부로 연장하여 형성하는 것을 특징으로 한다. A feature of the second embodiment of the present invention is characterized in that, in the configuration of the first embodiment, the light leakage preventing pattern and the organic film pattern stacked thereon are formed by extending above the sealant.                     

도 11은 본 발명의 제 2 실시예에 따른 COT 구조 액정표시장치의 구성을 개략적으로 도시한 단면도이다.FIG. 11 is a cross-sectional view schematically illustrating a configuration of a COT structure liquid crystal display device according to a second embodiment of the present invention.

도시한 바와 같이, 본 발명에 따른 COT구조 액정표시장치(298)는 어레이기판인 하부 기판(300)과 상부 기판(350)이 실런트(sealant, 360)를 통해 합착하여 구성된 액정패널과, 액정패널의 상부에 구성된 편광판(270)과, 액정패널(LP)과 편광판(370)을 측면에서 고정하는 탑케이스(380)를 포함한다.As illustrated, the COT structure liquid crystal display device 298 according to the present invention includes a liquid crystal panel in which a lower substrate 300 and an upper substrate 350, which are array substrates, are bonded to each other through a sealant 360, and a liquid crystal panel. And a top case 380 for fixing the liquid crystal panel LP and the polarizing plate 370 on the side thereof.

상기 액정패널(LP)은 실제로 영상이 나오는 표시영역(DA)과, 표시영역을 둘러싼 비표시영역(NDA)으로 나누어 진다.The liquid crystal panel LP is divided into a display area DA where an image is actually displayed and a non-display area NDA surrounding the display area.

상기 표시 영역(DA)은 액정패널(LP)의 크키 및 해상도에 따라 수십만개에서 수백만개의 화소(P)로 구성된다.The display area DA is composed of hundreds of thousands to millions of pixels P depending on the size and resolution of the liquid crystal panel LP.

상기 하부 기판에는 상기 각 화소(P)마다 일 방향으로 게이트 배선(304)이 구성되고 이와 수직한 방향으로 데이터 배선(미도시)을 구성하고, 상기 게이트 배선(304)과 데이터 배선(미도시)이 교차되는 부분마다 박막트랜지스터(T)를 구성하며, 상기 박막트랜지스터(T)는 게이트 전극(302)과 액티브층(310)과 소스 전극(312)과 드레인 전극(314)을 포함한다.A gate wiring 304 is formed in one direction for each pixel P in the lower substrate, and a data wiring (not shown) is formed in a direction perpendicular to the pixel, and the gate wiring 304 and the data wiring (not shown) are formed in the lower substrate. The thin film transistor T is formed at each crossing portion, and the thin film transistor T includes a gate electrode 302, an active layer 310, a source electrode 312, and a drain electrode 314.

상기 게이트 배선(304)의 끝단에는 게이트 패드(306)를 구성하고, 상기 데이터 배선(미도시)의 끝단에는 데이터 패드(미도시)를 구성한다.A gate pad 306 is formed at the end of the gate line 304, and a data pad is not formed at the end of the data line (not shown).

상기 화소(P)마다 적, 녹, 청 컬러필터(318a,318b,미도시)를 구성하고, 상기 박막트랜지스터(T)에 대응하여 블랙매트릭스(320)가 구성된다. The red, green, and blue color filters 318a, 318b (not shown) are configured for each pixel P, and a black matrix 320 is formed corresponding to the thin film transistor T.

상기 컬러필터(318a,318b)의 상부에는 상기 각 화소(P)마다 독립적으로 패턴 하여 화소 전극(224)을 구성하며, 상기 화소 전극(324)을 드레인 전극(314)과 접촉하도록 하여 드레인 전극(314)으로 부터 화소 전압을 입력받도록 한다.The pixel electrodes 224 are formed on the color filters 318a and 318b independently of each of the pixels P to form the pixel electrodes 224, and the pixel electrodes 324 are in contact with the drain electrodes 314. 314) receives the pixel voltage.

전술한 바와 같이 구성된 하부 기판(300)에 대응하는 상부 기판(350)에는 공통 전극(CL)과, 상기 데이터 패드 및 게이트 패드(미도시, 306)에 대응하는 공통 전극(치)의 일면에 합착키(align key, 354a)를 구성하고, 상기 액정패널(LP)의 주변에 대응하여 빛샘 방지패턴(354b)을 구성하고, 상기 박막트랜지스터(T)에 대응하는 영역에에는 기둥형상의 스페이서(352c)를 형성한다.The upper electrode 350 corresponding to the lower substrate 300 configured as described above is bonded to one surface of the common electrode CL and the common electrode corresponding to the data pad and the gate pad 306. The alignment key 354a is formed, the light leakage preventing pattern 354b is formed corresponding to the periphery of the liquid crystal panel LP, and the columnar spacer 352c is formed in the region corresponding to the thin film transistor T. ).

상기 합착키(354a)와 빛샘 방지 패턴(354b)과 기둥형상의 스페이서(352c)를 하나의 마스크 공정으로 제작한다.The bonding key 354a, the light leakage preventing pattern 354b, and the columnar spacer 352c are manufactured in one mask process.

전술한 구성에서, 상기 빛샘방지패턴(354b)을 상기 실런트(360)의 상부로 연장하여 형성하는 것을 특징으로 한다. 이와 같이 하면, 액정패널(LP)의 주변을 덮는 탑케이스(380)의 마진율을 증대시키는 장점이 있다.In the above-described configuration, the light leakage preventing pattern 354b is formed to extend to an upper portion of the sealant 360. In this way, there is an advantage of increasing the margin of the top case 380 covering the periphery of the liquid crystal panel LP.

이상과 같이 설명한 본 발명의 제 2 실시예의 구성은 앞서 설명한 도 10의 구성과 같이, 상기 빛샘 방지 패턴(354b)과 이에 적층된 유기막 패턴(352b)을 형성할 때 다수의 데이터 배선 및 게이트 배선의 사이영역에 대응하여 형성할 수 있다.The configuration of the second embodiment of the present invention as described above is similar to the configuration of FIG. 10 described above, when forming the light leakage preventing pattern 354b and the organic layer pattern 352b stacked thereon. It can be formed corresponding to the area between.

전술한 제 1 실시예와 제 2 실시예의 구성은 차광 패턴에 적층된 유기막과 하부기판의 최상층 사이에 발생하는 마찰을 줄이기 위해, 상기 빛샘 방지 패턴과 유기막이 랜덤하게 구성된 예를 제시하였다.The configuration of the first and second embodiments described above is an example in which the light leakage preventing pattern and the organic layer are randomly configured to reduce friction generated between the organic layer stacked on the light shielding pattern and the uppermost layer of the lower substrate.

이하, 제 3 실시예에서 상기 빛샘 방지 패턴과 하부기판의 최상층이 닿지 않는 상부기판의 구조 및 제조방법을 설명한다. Hereinafter, a structure and a manufacturing method of the upper substrate in which the light leakage preventing pattern and the uppermost layer of the lower substrate do not touch will be described in the third embodiment.                     

-- 제 3 실시예 --Third Embodiment

본 발명에 따른 제 3 실시예의 특징은 하나의 마스크 공정으로, 높낮이가 다른 유기막 패턴을 형성하는 것이다.A feature of the third embodiment according to the present invention is to form organic film patterns having different heights in one mask process.

도 12는 본 발명의 제 3 실시예에 따른 COT 구조 액정표시장치용 상부기판의 구성을 개략적으로 도시한 단면도이다.12 is a cross-sectional view schematically illustrating a configuration of an upper substrate for a COT structure liquid crystal display device according to a third embodiment of the present invention.

도시한 바와 같이, 비표시 영역(NDA)과 표시 영역(DA)에 대응하는 기판(500)의 일면에 공통 전극(CL)을 형성하고, 공통 전극(CL)상에 합착키(504a)와 이에 적층된 제 1 유기막 패턴(502a)과, 빛샘 방지 패턴(504b)과 이에 적층된 제 2 유기막 패턴(502b)과, 기둥형상의 스페이서(502c)와 이것의 하부에 구성한 불투명한 금속패턴(504c)을 형성한다.As illustrated, the common electrode CL is formed on one surface of the non-display area NDA and the substrate 500 corresponding to the display area DA, and the bonding key 504a and the common electrode CL are formed on the common electrode CL. The stacked first organic film pattern 502a, the light leakage preventing pattern 504b, the stacked second organic film pattern 502b, the columnar spacer 502c, and an opaque metal pattern formed below the 504c).

이때, 상기 제 1 유기막 패턴(502a)과 제 2 유기막 패턴(502b)과 기둥형상의 스페이서(502c)는 동시에 하나의 마스크 공정으로 패턴되지만, 상기 빛샘 방지 패턴에(504b) 적층된 제 2 유기막 패턴(502b)은 제 1 유기막 패턴(502a)과 기둥형상의 스페이서(502c)에 비해 낮은 높이로 형성되도록 하는 것을 특징으로 한다.In this case, the first organic layer pattern 502a, the second organic layer pattern 502b, and the columnar spacer 502c are simultaneously patterned in one mask process, but are stacked on the light leakage preventing pattern 504b. The organic layer pattern 502b is formed to have a lower height than the first organic layer pattern 502a and the columnar spacer 502c.

이상과 같이 상부기판을 구성하면, 상기 상부기판과 앞서 설명한 도 7과 도 8과 도 9에서 설명한 어레이기판을 합착한 후 단면구성을 보면, 상기 빛샘 방지 패턴에 적층된 유기막 패턴과 하부 기판의 최상층과 접촉하지 않는 것을 알 수 있다.When the upper substrate is configured as described above, the upper substrate and the array substrate described with reference to FIGS. 7, 8, and 9 are bonded to each other, and the cross-sectional configuration of the upper substrate includes the organic layer pattern stacked on the light leakage prevention pattern and the lower substrate. It can be seen that it is not in contact with the top layer.

따라서, 유기막 패턴과 하부기판의 최상층 사이에 마찰력이 존재하지 않기 때문에 상,하부 기판을 합착하는 공정에서 마찰력에 의한 합착불량이 발생하지 않는다. Therefore, no friction force is present between the organic layer pattern and the uppermost layer of the lower substrate, so that adhesion failure due to the friction force does not occur in the process of bonding the upper and lower substrates.                     

이하, 도 13a 내지 도 13c를 참조하여, 본 발명의 제 3 실시예에 따른 COT 액정표시장치용 상부기판의 제조방법을 설명한다.Hereinafter, a manufacturing method of an upper substrate for a COT liquid crystal display device according to a third embodiment of the present invention will be described with reference to FIGS. 13A to 13C.

도 13a에 도시한 바와 같이, 표시 영역(DA)과 비표시 영역(NDA)으로 정의된 투명한 절연 기판(500)상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 그룹 중 선택된 하나를 증착하여 공통 전극(CL)을 형성한다.As shown in FIG. 13A, indium tin oxide (ITO) and indium zinc oxide (IZO) are included on a transparent insulating substrate 500 defined as a display area DA and a non-display area NDA. A selected one of the transparent conductive metal group is deposited to form a common electrode CL.

상기 공통 전극(CL)의 상부에는 빛 반사율이 낮은 크롬옥사이드(CrOx)를 증착하여 불투명 금속층(M)을 형성하고, 연속하여 투명한 감광성 유기물질을 도포하여 감광층(포지티브특성)(O)을 형성한다.The opaque metal layer M is formed by depositing chromium oxide (CrO x ) having low light reflectance on the common electrode CL, and subsequently applying a transparent photosensitive organic material to form a photosensitive layer (positive characteristic) O. Form.

이때, 상기 비표시 영역(NDA)은 합착키 영역(AK)과 빛샘 방지패턴이 형성될 영역(LSPA)으로 나누어지며, 상기 빛샘방지 패턴이 형성될 영역(LSPA)은 기판(500)의 둘레에 걸쳐 정의된다.In this case, the non-display area NDA is divided into a bonding key area AK and an area LSPA in which the light leakage prevention pattern is to be formed, and an area LSPA in which the light leakage prevention pattern is to be formed is formed around the substrate 500. Is defined throughout.

다음으로, 상기 감광층(O)의 상부에 투과부(T)와 차단부(S)부와 반 투과부(HS)로 구성된 마스크(400)를 위치시킨후 연속하여, 마스크(400)의 상부로 빛을 조사하여 하부의 감광층(O)을 노광(exposure)하고 현상(develop)하는 공정을 진행한다. Next, the mask 400 including the transmission part T, the blocking part S, and the semi-transmission part HS is positioned on the photosensitive layer O, and subsequently, the light is sequentially directed to the upper part of the mask 400. Irradiation is performed to expose and develop the lower photosensitive layer O.

이때, 상기 마스크(400)의 반투과부(HS)는 상기 빛샘 방지패턴 영역(LSPA)에 대응하여 위치하며, 반투과부는 반투명막을 코팅하거나 슬릿을 구성하는 방법으로 형성할 수 있다. In this case, the transflective portion HS of the mask 400 may be positioned to correspond to the light leakage prevention pattern region LSPA, and the transflective portion may be formed by coating a translucent film or forming a slit.                     

도 13b에 도시한 바와 같이, 노광공정과 현상공정을 진행하면 비표시 영역(NDA)에는 합착키 영역(AK)과 빛샘방지 패턴 영역(LSPA)에 대응하여, 제 1 유기막 패턴(502a)과 이보다 낮은 높이로 형성된 제 2 유기막 패턴(502b)이 구성되고, 상기 제 1 유기막 패턴(502a)과 동일한 높이로 상기 표시 영역(DA)에는 기둥형상의 스페이서(502c)가 다수개 형성된다.As shown in FIG. 13B, when the exposure process and the development process are performed, the non-display area NDA corresponds to the bonding key region AK and the light leakage preventing pattern region LSPA. A second organic film pattern 502b formed at a lower height is configured, and a plurality of columnar spacers 502c are formed in the display area DA at the same height as the first organic film pattern 502a.

다음으로, 제 1 유기막 패턴(502a)과 제 2 유기막 패턴(502b)과 상기 스페이서(502c)사이로 노출된 하부의 불투명 금속층을 습식식각하는 공정을 진행한다.Next, a process of wet etching the lower opaque metal layer exposed between the first organic layer pattern 502a, the second organic layer pattern 502b, and the spacer 502c is performed.

도 13c에 도시한 바와 같이, 상기 습식식각 공정을 진행하게 되면, 상기 각 패턴의 하부에만 불투명한 금속이 남게 된다.As shown in FIG. 13C, when the wet etching process is performed, an opaque metal remains only under the respective patterns.

따라서, 상기 합착키 영역(AK)에는 합착키(504a)와 투명한 제 1 유기막 패턴(592a)이 적층된 형상이 되고, 상기 빛샘방지 패턴 영역(LSPA) 또한 빛샘 방지 패턴(502b)과 투명한 제 2 유기막 패턴(504b)이 구성되고, 상기 표시 영역(DA)에는 불투명한 금속의 제 3 패턴(504c)과 기둥 형상의 스페이서(502c)가 구성된다.Accordingly, the bonding key region AK has a shape in which the bonding key 504a and the transparent first organic layer pattern 592a are stacked, and the light leakage preventing pattern region LSPA is also formed of the light leakage preventing pattern 502b and the transparent agent. Two organic film patterns 504b are formed, and in the display area DA, an opaque metal third pattern 504c and a columnar spacer 502c are formed.

이때, 상기 기둥 형상의 스페이서(502c)는 바람직하게 랜덤하게 구성한다.At this time, the columnar spacer 502c is preferably configured randomly.

전술한 바와 같은 1 마스크 공정으로, 기판(500)상에 합착키(502a)와 빛샘방지 패턴(504b)과 기둥형상의 스페이서(502c)를 형성할 수 있다.In one mask process as described above, the bonding key 502a, the light leakage preventing pattern 504b, and the columnar spacer 502c may be formed on the substrate 500.

전술한 바와 같은 공정으로 본 발명의 제 2 실시예에 따른 COT 액정표시장치용 상부기판을 형성할 수 있다.
The upper substrate for the COT liquid crystal display device according to the second embodiment of the present invention can be formed by the above-described process.

전술한 바와 같이 제작된 본 발명에 따른 COT 액정표시장치는 아래와 같은 효과가 있다. The COT liquid crystal display according to the present invention manufactured as described above has the following effects.

첫째, 상부 기판과 하부 기판을 합착 할 때 사용하는 합착키와 액정패널의 주변에 구성하여 빛샘을 방지하는 빛샘 방지 패턴과 기둥형상의 스페이서를 하나의 마스크 공정으로 형성할 수 있기 때문에 공정을 단순화를 통해, 공정 수율 개선 및 비용절감 효과가 있다.First, since the light leakage prevention pattern and columnar spacers can be formed in a single mask process by forming a bonding key used to join the upper substrate and the lower substrate and the liquid crystal panel, it is possible to simplify the process. Through this, there is an improvement in process yield and cost reduction.

둘째, 상부기판에 구성한 빛샘 방지 패턴과 이에 적층된 유기막 패턴을 형성할 때, 하부 기판에 구성하는 다수의 게이트 배선과 데이터 배선의 사이 영역에 대응하여 위치하도록 패턴함으로써, 상기 유기막 패턴과 어레이기판의 최상층과의 접촉면적을 줄일 수 있으므로 미세 합착 공정시 마찰력에 의한 합착불량을 방지할 수 있다. Second, when forming the light leakage preventing pattern formed on the upper substrate and the organic layer pattern stacked thereon, the organic layer pattern and the array are patterned so as to correspond to a region between the plurality of gate wirings and the data wirings formed on the lower substrate. Since the contact area with the uppermost layer of the substrate can be reduced, it is possible to prevent adhesion failure due to the frictional force during the fine bonding process.

셋째, 상기 빛샘 방지 패턴을 실런트의 상부까지 연장하여 형성함으로써, 탑케이스를 구성하는데 있어서 공정마진을 확보할 수 있는 효과가 있다.Third, by extending the light leakage prevention pattern to the upper portion of the sealant, there is an effect that can secure a process margin in configuring the top case.

넷째, 하나의 마스크 공정으로 상기 합착키와 빛샘 방지 패턴과 스페이서를 형성하는 공정에서, 상기 빛샘 방지 패턴에 대응하여 반투과부를 사용함으로써, 빛샘 방지 패턴에 적층된 유기막 패턴의 높이를 상기 스페이서의 높이보다 낮출 수 있다.Fourth, in the process of forming the bonding key, the light leakage prevention pattern, and the spacer in one mask process, by using a transflective portion corresponding to the light leakage prevention pattern, the height of the organic layer pattern laminated on the light leakage prevention pattern is increased. Can be lower than the height.

따라서, 상부기판과 하부기판을 합착하는 얼라인 공정중 미세 얼라인 공정 시, 상기 유기막 패턴과 하부기판에 최상층과의 접촉을 피할 수 있으므로 마찰력에 의한 합착공정 불량을 방지할 수 있는 효과가 있다.Therefore, when the fine alignment process is performed during the alignment process of bonding the upper substrate and the lower substrate, contact between the organic layer pattern and the lower substrate may be prevented from contacting the uppermost layer with the lower substrate, thereby preventing a poor bonding process due to frictional force. .

Claims (21)

표시 영역과 비표시 영역으로 정의되며 실런트(접착수단)을 통해 합착된 제 1 기판과, 제 2 기판과;A first substrate and a second substrate defined by a display area and a non-display area and bonded through a sealant (adhesive means); 상기 제 1 기판의 일면에 위치하고, 서로 수직하게 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선과;Gate wirings and data wirings disposed on one surface of the first substrate and vertically intersecting with each other to define pixel regions; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 스위칭 소자와;A switching element positioned at an intersection point of the gate line and the data line; 상기 화소 영역에 구성된 컬러필터와;A color filter configured in the pixel region; 상기 컬러필터의 상부에 위치하고 상기 스위칭 소자와 연결된 투명한 화소 전극과;A transparent pixel electrode positioned on the color filter and connected to the switching element; 상기 제 1 기판과 마주보는 제 2 기판의 비표시 영역에 구성된 합착키와 이에 적층된 제 1 패턴과, 빛샘방지패턴과 이에 적층된 제 2 패턴과, 상기 표시영역에 구성되고 상기 합착키와 빛샘방지 패턴과 동일한 물질로 구성된 불투명 패턴과, 불투명 패턴에 적층되고 상기 제 1 패턴과 제 2 패턴과 동일한 물질로 형성된 기둥형상의 스페이서와;A bonding key formed on a non-display area of the second substrate facing the first substrate, a first pattern stacked thereon, a light leakage preventing pattern and a second pattern stacked thereon, and the bonding key formed on the display area An opaque pattern made of the same material as the prevention pattern, and a columnar spacer stacked on the opaque pattern and formed of the same material as the first and second patterns; 상기 합착된 제 1 기판과 제 2 기판의 주변을 덮는 탑케이스(top case)를A top case covering the periphery of the bonded first substrate and the second substrate 포함하는 씨.오.티(COT)구조 액정표시장치. C. O. structure (COT) structure liquid crystal display device that includes. 제 1 항에 있어서, The method of claim 1, 상기 빛샘 방지패턴과 이에 적층된 제 2 패턴은 상기 실런트의 상부로 연장되어 위치한 씨.오.티(COT)구조 액정표시장치. The light leakage preventing pattern and the second pattern stacked thereon are extended to an upper portion of the sealant. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 2, 상기 적층된 빛샘방지 패턴과 제 2 패턴은, 이에 대응하여 하부기판에 구성된 다수의 게이트 배선과 데이터 배선의 각 이격영역에 대응하여 구성된 씨.오.티(COT)구조 액정표시장치. The stacked light leakage preventing pattern and the second pattern correspond to the plurality of gate wirings and the data wirings of the lower substrate corresponding to each of the C. structure (COT) structure liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 제 2 패턴은 상기 제 1 패턴과 상기 기둥형상의 스페이서(spacer)보다 낮은 높이로 구성된 씨.오.티(COT)구조 액정표시장치. And the second pattern has a height lower than that of the first pattern and the columnar spacer. 제 1 항에 있어서,The method of claim 1, 상기 스위칭 소자의 상부에 차광수단인 블랙매트릭스(black matrix)가 더욱 구성된 씨.오.티(COT)구조 액정표시장치. A COT structure liquid crystal display device further comprising a black matrix as a light blocking means on the switching element. 제 1 항에 있어서,The method of claim 1, 상기 컬러필터는 상기 화소영역에 적색과 녹색과 청색의 컬러필터가 각각 대응되도록 형성된 씨.오.티(COT)구조 액정표시장치. And the color filter is formed such that red, green, and blue color filters correspond to the pixel area, respectively. 제 1 항에 있어서,The method of claim 1, 상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터인 씨.오.티(COT)구조 액정표시장치.The switching element is a thin film transistor (COT) structure liquid crystal display device comprising a gate electrode, an active layer, a source electrode and a drain electrode. 제 1 항에 있어서,The method of claim 1, 상기 제 2 기판과 상기 합착키와 빛샘방지 패턴과 불투명 패턴 사이에 구성된 투명한 공통 전극을 포함하는 박막트랜지스터인 씨.오.티(COT)구조 액정표시장치.A thin film transistor (COT) structure liquid crystal display device comprising a transparent common electrode formed between the second substrate, the bonding key, a light leakage preventing pattern, and an opaque pattern. 제 8 항 에 있어서,The method of claim 8, 상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 구성된 씨.오.티(COT)구조 액정표시장치. And wherein the common electrode and the pixel electrode are selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO). 제 1 항에 있어서,The method of claim 1, 상기 제 1 패턴과 제 2 패턴과 기둥형상의 스페이서는 감광성 특성을 가진 투명한 유기물질인 씨.오.티(COT)구조 액정표시장치. The first pattern, the second pattern, and the columnar spacers are transparent organic materials having photosensitive characteristics. 제 1 기판과 제 2 기판을 표시 영역과 비표시 영역으로 정의하는 단계와;Defining a first substrate and a second substrate as a display area and a non-display area; 상기 제 1 기판의 일면에 서로 수직하게 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선과;Gate wiring and data wiring crossing one surface of the first substrate perpendicularly to each other to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 스위칭 소자를 형성하는 단계와;Forming a switching element positioned at an intersection point of the gate line and the data line; 상기 화소 영역에 컬러필터를 형성하는 단계와;Forming a color filter in the pixel region; 상기 컬러필터의 상부에 상기 스위칭 소자와 연결된 투명한 화소 전극을 형성하는 단계와;Forming a transparent pixel electrode connected to the switching element on the color filter; 상기 제 2 기판의 비표시 영역에 합착키 영역과 빛샘 방지영역을 정의하고, 상기 표시 영역에 스페이서 영역을 정의하는 단계와;Defining a bonding key region and a light leakage preventing region in the non-display region of the second substrate and defining a spacer region in the display region; 상기 제 2 기판의 일면에 불투명한 금속층과, 투명한 유기막층을 적층하는 단계와;Stacking an opaque metal layer and a transparent organic layer on one surface of the second substrate; 상기 유기막을 마스크 공정으로 패턴하여, 상기 합착키 영역에 제 1 패턴과, 상기 빛샘 방지영역에 제 2 패턴과, 상기 스페이서 영역에 기둥형상의 스페이서를 형성하는 단계와;Patterning the organic layer by a mask process to form a first pattern in the bonding key region, a second pattern in the light leakage preventing region, and a columnar spacer in the spacer region; 상기 제 1 패턴과 제 2 패턴과 스페이서 사이로 노출된 불투명한 금속층을 제거하여, 상기 제 1 패턴의 하부에 합착키와, 상기 제 2 패턴의 하부에 빛샘방지 패턴을 형성하는 단계와Removing the opaque metal layer exposed between the first pattern, the second pattern and the spacer to form a bonding key at the bottom of the first pattern and a light leakage prevention pattern at the bottom of the second pattern; 상기 제 1 기판과 제 2 기판을 실런트(접착 수단)을 통해 접촉하는 단계Contacting the first substrate and the second substrate through a sealant (adhesive means) 를 포함하는 씨.오.티(COT) 액정표시장치 제조방법.C. O. liquid crystal display device manufacturing method comprising a. 제 11 항에 있어서, The method of claim 11, 상기 빛샘 방지패턴과 이에 적층된 제 2 패턴은 상기 실런트의 상부로 연장되어 형성된 씨.오.티(COT)구조 액정표시장치 제조방법. The light leakage preventing pattern and the second pattern stacked thereon are formed to extend above the sealant. 제 11 항 내지 제 12 항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 12, 상기 빛샘방지 패턴과 이에 적층된 제 2 패턴은 이에 대응하여 하부기판에 구성된 다수의 게이트 배선과 데이터 배선의 각 이격영역에 대응하여 형성된 씨.오.티(COT)구조 액정표시장치 제조방법. The light leakage preventing pattern and the second pattern stacked thereon correspond to a plurality of gate wirings and data wiring spaced regions formed on the lower substrate, respectively. 제 12 항에 있어서,13. The method of claim 12, 상기 제 2 패턴은 상기 제 1 패턴과 상기 기둥형상의 스페이서(spacer)보다 낮은 높이로 형성된 씨.오.티(COT)구조 액정표시장치 제조방법. And wherein the second pattern is formed at a height lower than that of the first pattern and the columnar spacers. 제 14 항에 있어서,The method of claim 14, 제 2 패턴이 상기 제 1 패턴과 상기 기둥형상의 스페이서(spacer)보다 낮은 높이로 형성되는 방법은,The method in which the second pattern is formed at a height lower than that of the first pattern and the columnar spacer, 기판 상에 기판에 합착키 영역과 빛샘 방지영역을 포함하는 비표시 영역과, 스페이서 영역을 포함하는 표시영역을 정의하는 단계와;Defining a non-display area including a bonding key area and a light leakage preventing area on the substrate and a display area including a spacer area on the substrate; 상기 비표시영역과 상기 표시영역이 정의된 기판의 일면에 불투명한 금속층과, 투명한 유기막층을 적층하는 단계와; Stacking an opaque metal layer and a transparent organic layer on one surface of the substrate on which the non-display area and the display area are defined; 상기 투명한 유기막층의 상부에 합착키 영역과 스페이서 영역에 대응한 반사부와, 상기 빛샘 방지영역에 대응한 반투과부와, 투과부가 구성된 마스크를 위치시키는 단계와;Placing a mask including a reflection portion corresponding to a bonding key region and a spacer region, a transflective portion corresponding to the light leakage preventing region, and a transmission portion on the transparent organic layer; 상기 유기막을 마스크 공정으로 패턴하여, 상기 합착키 영역에 제 1 패턴과, 상기 스페이서 영역에 기둥형상의 스페이서와, 상기 빛샘 방지영역에 상기 제 1패턴과 기둥형상의 스페이서보다 낮은 높이의 제 2 패턴을 형성하는 단계와;The organic layer is patterned by a mask process to form a first pattern in the bonding key region, a columnar spacer in the spacer region, and a second pattern having a height lower than that of the first pattern and the columnar spacer in the light leakage preventing region. Forming a; 상기 제 1 패턴과 제 2 패턴과 스페이서 사이로 노출된 불투명한 금속층을 제거하여, 상기 제 1 패턴의 하부에 합착키와, 상기 제 2 패턴의 하부에 빛샘방지 패턴을 형성하는 단계Removing the opaque metal layer exposed between the first pattern, the second pattern, and the spacer to form a bonding key at the bottom of the first pattern and a light leakage prevention pattern at the bottom of the second pattern; 를 포함하는 씨.오.티(COT) 액정표시장치용 제조방법.C. O. (COT) manufacturing method for a liquid crystal display device comprising a. 제 11 항에 있어서,The method of claim 11, 상기 스위칭 소자의 상부에 차광수단인 블랙매트릭스(black matrix)가 더욱 형성된 씨.오.티(COT)구조 액정표시장치 제조방법. A COT structure liquid crystal display device having a black matrix as a light shielding means further formed on the switching element. 제 11 항에 있어서,The method of claim 11, 상기 컬러필터는 상기 화소영역에 적색과 녹색과 청색의 컬러필터가 각각 대응되도록 형성된 씨.오.티(COT)구조 액정표시장치 제조방법. And the color filter is formed such that red, green, and blue color filters correspond to the pixel region, respectively. 제 11 항에 있어서,The method of claim 11, 상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터인 씨.오.티(COT)구조 액정표시장치 제조방법. And the switching element is a thin film transistor comprising a gate electrode, an active layer, a source electrode, and a drain electrode. 제 11 항에 있어서,The method of claim 11, 상기 제 2 기판과 상기 적층된 불투명한 금속층과 투명한 유기막층 상에 공통 전극을 형성하는 단계를 포함하는 씨.오.티(COT)구조 액정표시장치 제조방법. And forming a common electrode on the second substrate, the stacked opaque metal layer, and the transparent organic layer. 제 19 항 에 있어서,The method of claim 19, 상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 구성된 씨.오.티(COT)구조 액정표시장치 제조방법. The common electrode and the pixel electrode may be formed of one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO). . 제 11 항에 있어서,The method of claim 11, 상기 제 1 패턴과 제 2 패턴과 기둥형상의 스페이서는 감광성 특성을 가진 투명한 유기물질인 씨.오.티(COT)구조 액정표시장치 제조방법. The first pattern, the second pattern and the columnar spacer is a transparent organic material having a photosensitive characteristic C. manufacturing method of the liquid crystal display device.
KR1020030086271A 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same KR101033459B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030086271A KR101033459B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same
US10/999,000 US7612860B2 (en) 2003-12-01 2004-11-30 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same with an alignment key formed with the orientation layer
CNB2004100967251A CN100380216C (en) 2003-12-01 2004-12-01 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same
US12/588,012 US7944540B2 (en) 2003-12-01 2009-09-30 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086271A KR101033459B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same

Publications (2)

Publication Number Publication Date
KR20050052731A KR20050052731A (en) 2005-06-07
KR101033459B1 true KR101033459B1 (en) 2011-05-09

Family

ID=37248571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086271A KR101033459B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same

Country Status (1)

Country Link
KR (1) KR101033459B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146532B1 (en) * 2005-09-13 2012-05-25 삼성전자주식회사 Liquid crystal display panel and method for manufacturing the same
KR100843623B1 (en) 2006-07-10 2008-07-04 아이티엠 주식회사 Display device having touch screen and its manufacturing method
KR101329779B1 (en) * 2007-04-12 2013-11-15 삼성디스플레이 주식회사 Display substrate, method of manufacturing thereof and display apparatus having the same
KR101385141B1 (en) * 2008-04-21 2014-04-15 삼성디스플레이 주식회사 Display substrate and method for manufacturing the display substrate
KR101490473B1 (en) * 2008-07-01 2015-02-06 삼성디스플레이 주식회사 Liquid crystal display including color filters
KR101500426B1 (en) 2008-08-26 2015-03-09 삼성디스플레이 주식회사 Touch screen display apparatus
KR101620534B1 (en) 2010-01-29 2016-05-13 삼성디스플레이 주식회사 Liquid crystal display
KR102319565B1 (en) * 2015-01-08 2021-11-01 삼성디스플레이 주식회사 Liquid crystal display
CN114585964B (en) * 2020-09-30 2023-10-20 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083510A (en) * 1998-04-27 1999-11-25 가나이 쓰도무 Active matrix liquid crystal display
KR20010070454A (en) * 2000-01-07 2001-07-25 가네꼬 히사시 Color filter
KR20030054141A (en) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 Align Key for Liquid Crystal Display Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083510A (en) * 1998-04-27 1999-11-25 가나이 쓰도무 Active matrix liquid crystal display
KR20010070454A (en) * 2000-01-07 2001-07-25 가네꼬 히사시 Color filter
KR20030054141A (en) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 Align Key for Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR20050052731A (en) 2005-06-07

Similar Documents

Publication Publication Date Title
KR101100674B1 (en) Method of fabricating of an array substrate for LCD with color-filter on TFT
US7973869B2 (en) Color filter on thin film transistor type liquid crystal display device including shielding layer and method of fabricating the same
KR100857133B1 (en) Array panel for LCD and fabricating method the same
KR101085136B1 (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR100870701B1 (en) Array substrate for LCD and Method for fabricating of the same
JP5095858B2 (en) Liquid crystal display device and manufacturing method thereof
US7126662B2 (en) Transflective liquid crystal display device comprising a patterned spacer wherein the buffer layer and the spacer are a single body and method of fabricating the same
KR20060079040A (en) Thin film transistor substrate of fringe field switch type and fabricating method thereof
KR101430610B1 (en) Liquid crystal display panel and method for manufacturing the same.
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR20060079061A (en) Liquid crystal display device and method for fabricating the same
KR101056012B1 (en) Liquid crystal display device and manufacturing method thereof
KR101937771B1 (en) Liquid crystal display and method for fabricating the same
KR101033459B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR101783581B1 (en) Thin film transistor array substrate and method for fabricating the same
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
JP2005215277A (en) Liquid crystal display and its manufacturing method
KR20050031592A (en) A substrate for lcd and method for fabricating of the same
KR101012496B1 (en) Array substrate for LCD and method for fabricating of the same
KR101005552B1 (en) Panel for Liquid Crystal Display Device and Method for fabricating the same
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR101919455B1 (en) Liquid crystal display device and method of fabricating the same
KR101677994B1 (en) Liquid crystal display device and method for fabiricating the same
KR20110029921A (en) Transflective type liquid crystal display device and methode of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9