KR101029566B1 - 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터 - Google Patents

금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터 Download PDF

Info

Publication number
KR101029566B1
KR101029566B1 KR1020090121703A KR20090121703A KR101029566B1 KR 101029566 B1 KR101029566 B1 KR 101029566B1 KR 1020090121703 A KR1020090121703 A KR 1020090121703A KR 20090121703 A KR20090121703 A KR 20090121703A KR 101029566 B1 KR101029566 B1 KR 101029566B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
metal
manufacturing
melting point
Prior art date
Application number
KR1020090121703A
Other languages
English (en)
Inventor
이지혜
김기돈
정준호
이응숙
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020090121703A priority Critical patent/KR101029566B1/ko
Application granted granted Critical
Publication of KR101029566B1 publication Critical patent/KR101029566B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터에 관한 것으로서, 본 발명의 금속박막을 이용한 나노선 트랜지스터의 제조방법은, 플렉시블 기판 상에 이격된 한 쌍의 금속전극을 형성하는 전극 형성단계; 상기 금속전극의 상면에 상기 금속전극보다 융점이 낮은 금속박막을 증착하는 박막 증착단계; 상기 금속전극들 및 상기 금속박막들 사이에 나노선을 정렬하는 정렬단계; 상기 금속박막의 융점보다 높은 온도로 상기 플렉시블 기판을 가열하는 가열단계; 및 용융된 금속박막 내로 상기 나노선이 삽입되고 용융된 금속박막이 상기 나노선을 감싸도록 응고되면서 상기 나노선과 상기 금속전극이 접합되는 접합단계;를 포함하는 것을 특징으로 한다.

Description

금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터{METHOD FOR MANUFACTURING NANOWIRE TRANSISTOR USING METAL THIN FILM AND NANOWIRE TRANSISTOR MANUFACTURED BY THE SAME}
본 발명은 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터에 관한 것으로서, 보다 상세하게는 저온 환경에서 플렉시블 기판 상에 나노선 트랜지스터를 제조할 수 있는, 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터에 관한 것이다.
실리콘 기반의 반도체 기술에 있어서의 나노기술은 종래의 리소그래피로 대표되는 기존의 탑-다운(top-down) 방식과 새로운 바텀-업(bottom-up) 방식으로 대별된다. 탑-다운 방식은 포토마스크를 이용하여 기판 위에 패턴을 새기는 포토리소그래피 방법이 대표적이나, 이런 방법으로 제작되는 선의 폭은 점점 감소되어 가공가능한 선의 폭이 한계에 이르고 있는 상황이다. 왜냐하면, 탑-다운 방식의 경우에는 제조 가능한 가장 작은 형태의 크기 한계가 사용되는 도구의 정밀도에 직접적으로 좌우되게 되기 때문이다.
이러한 탑-다운 방식의 대안으로 바텀-업 방식이 대두되고 있는데, 바텀-업 방식은 개별 원자 혹은 분자들을 그들이 있어야 할 곳에 정확히 위치시키거나 자기조립되도록 하는 기술을 의미한다. 이러한 바텀-업 방식에 의해 만들어지는 대표적인 구조물은 나노선(nano-wire)이다. 나노선은 단면의 지름이 수 나노미터에서 수백 나노미터 정도인 극미세선으로 현재 나노기술 분야에서 가장 효율적인 분야 가운데 하나로 평가되고 있다. 나노선은 일반적으로 기판 위에 스핀 코팅(spin coating)등의 방법으로 촉매입자를 얇게 도포하고, 촉매가 도포된 기판을 전기로에 넣고 화학기상증착(CVD; Chemical Vapor Deposition) 방법으로 성장시킨다. 예컨대, 카본 나노 튜브(CNT; Canbon nanotube)와 같은 나노물질을 성장시키기 위해서는 촉매와 탄화수소 가스가 반응하여 성장되도록 하는 것이다. 현재 나노선 제조기술은 촉매의 크기나 양을 조절하여 소재의 길이를 자유자재로 조절할 수 있고 두께도 5 나노미터에서 수백 나노미터까지 조절할 수 있는 수준까지 도달해 있다.
나노선을 소자 제작에 이용하는 방법으로 제작되는 대표적인 소자는 나노선 전계효과 트랜지스터(nanowire field-effect transistor)가 있다. 나노선을 이용한 전계효과 트랜지스터의 경우 나노선의 전기적 특성을 이용하여 트랜지스터 자체로 이용되기도 하며, 나노선의 표면 환경에 따른 표면 민감도를 이용한 바이오센서와 케미컬 센서 등에 이용될 수도 있다.
도 1에 도시된 바와 같이, 나노선 전계효과 트랜지스터의 일반적인 제작방법은, 기판(10) 상에 한 쌍의 금속전극(11)을 이격되게 형성하고 나노선(12)을 성장시켜 이를 용액 상에 분산시킨 후, 나노선(12)을 기판(10) 상의 금속전극(11) 사이에 배열하고, 이후 나노선(12)과 금속전극(11)과의 전기적 접촉을 증가시키기 위하 여 고온 어닐링의 방법을 사용하여 나노선(12)과 금속전극(11)을 접합시켰다. 이때, 고온 어닐링 온도는 대략 500℃ 내지 800℃ 범위이다.
그러나 종래의 나노선 전계효과 트랜지스터의 제작방법은, 어닐링 공정에서 공정온도가 높아서 융점이 낮은 폴리머 기반의 플렉시블 기판에 적용하기 어려운 단점이 있다. 또한 어닐링 공정만으로는 나노선과 금속전극 간에 약한 화학적 및 기계적 결합이 형성되므로, 나노선과 금속전극의 접촉 부위의 전기적, 기계적 성능이 낮은 문제점이 있다.
본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 플렉시블 기판 상에 형성된 금속전극보다 융점이 낮은 금속박막을 금속전극과 나노선 사이에 마련하고 기판을 금속박막의 융점보다 높은 온도로 가열함으로써, 저온의 환경에서도 나노선과 금속전극 간에 강한 기계적, 전기적 결합을 형성할 수 있는, 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 금속박막을 이용한 나노선 트랜지스터의 제조방법은, 플렉시블 기판 상에 이격된 한 쌍의 금속전극을 형성하는 전극 형성단계; 상기 금속전극의 상면에 상기 금속전극보다 융점이 낮은 금속박막을 증착하는 박막 증착단계; 상기 금속전극들 및 상기 금속박막들 사이에 나노선을 정렬하는 정렬단계; 상기 금속박막의 융점보다 높은 온도로 상기 플렉시블 기판을 가열하는 가열단계; 및 용융된 금속박막 내로 상기 나노선이 삽입되고 용융된 금속박막이 상기 나노선을 감싸도록 응고되면서 상기 나노선과 상기 금속전극이 접합되는 접합단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법에 있어서, 바람직하게는, 상기 금속박막은 300℃ 이하의 융점을 가지는 금속으로 제조된다.
본 발명에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법에 있어서, 바람직하게는, 상기 금속박막은 인듐, 비스무스, 주석 및 이들의 합금으로 이루어진 군에서 선택되는 금속으로 제조된다.
본 발명에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법에 있어서, 바람직하게는, 상기 가열단계에서는, 상기 금속박막의 융점보다 높고 상기 플렉시블 기판의 융점보다 낮은 온도 범위에서 가열한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 금속박막을 이용한 나노선 트랜지스터는, 본 발명에 따른 금속박막을 이용한 나노선 트랜지스터 제조방법에 의하여 제조되는 것을 특징으로 한다.
본 발명의 금속박막을 이용한 나노선 트랜지스터의 제조방법에 따르면, 저온의 어닐링 공정을 이용하므로 폴리머 기반의 플렉시블 기판의 열 변형을 방지하여 플렉시블 기판에도 나노선 트랜지스터를 제조할 수 있다.
또한 본 발명의 금속박막을 이용한 나노선 트랜지스터의 제조방법에 따르면, 용융된 금속박막과 나노선 간에 젖음현상(wetting)이 발생하고 이후 용융된 금속박막은 나노선의 측부 및 상부를 감싸면서 다시 응고됨으로써, 저온의 어닐링 환경에서도 나노선과 금속전극 사이에 강한 기계적 및 전기적 결합을 형성할 수 있다.
이하, 본 발명에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법의 순서도이고, 도 3은 도 2의 금속박막을 이용한 나노선 트랜지스터의 제조방법을 개략적으로 도시한 도면이다.
도 2 및 도 3을 참조하면, 본 실시예의 금속박막을 이용한 나노선 트랜지스터의 제조방법은, 저온의 환경에서도 나노선과 금속전극 간에 강한 기계적, 전기적 결합을 형성할 수 있는 방법으로서, 전극 형성단계(S10)와, 박막 증착단계(S20)와, 정렬단계(S30)와, 가열단계(S40)와, 접합단계(S50)를 포함한다.
상기 전극 형성단계(S10)에서는, 플렉시블 기판(110) 상에 이격된 한 쌍의 금속전극(120)을 형성한다.
본 발명에서 이용되는 플렉시블 기판(110)의 재질로는 폴리머 계열의 재질이 사용되며, 폴리에틸렌 테레프탈레이트(PET;polyethylene terephthalate), 폴리에틸렌 나프탈레이트(PEN; polyethylene naphathalate), 폴리카보네이트(polycarbonate), 폴리스티렌(polystyrene), 폴리프로필렌(polypropylene), 폴리이미드(polyimide), 폴리에테르 설폰(polyethersulfone), 고분자 탄화수소(polymeric hydrocarbon), 셀룰로오스 물질(cellulosics) 및 플라스틱(plastic)으로 구성되는 그룹으로부터 선택되는 1종 또는 2종 이상이 사용될 수 있으나, 반드시 이들로 제한되는 것은 아니다.
플렉시블 기판(110) 상에 형성되는 금속전극(120)은 트랜지스터의 전극으로서 기능하게 되며, 금속전극(120)의 증착은 스퍼터링(sputtering), 전자빔 증착기(e-beam evaporator), 화학기상 증착법(chemical vapor deposition), 원자층 증착법(atomic layer deposition) 및 이온 플레이팅(ion-plating) 등의 방법을 통하 여 이루어질 수 있다. 일반적으로 금속전극(120)은 알루미늄(Al), 티타늄(Ti), 니오브(Nb), 니켈(Ni), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 구리(Cu) 등의 금속이 이용될 수 있다.
상기 박막 증착단계(S20)에서는, 금속전극(120)의 상면에 금속전극(120)보다 융점이 낮은 금속박막(130)을 증착한다. 금속박막(130)은 금속전극(120)보다 융점이 낮은 금속으로 제조되는데, 약 300℃ 이하의 융점을 가지는 금속이 이용될 수 있다. 금속박막(130)은 인듐(In), 비스무스(Bi), 주석(Sn)으로 구성되는 그룹으로부터 선택되는 1종의 금속 또는 2종 이상이 합성된 합금이 사용될 수 있으나, 반드시 이들로 제한되는 것은 아니다.
이러한 금속박막(130)은 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터링 증착기(sputtering deposition) 중 어느 하나로 형성하는 것이 바람직하다.
상기 정렬단계(S30)에서는, 금속전극(120)들 및 금속박막(130)들 사이에 나노선(140)을 정렬한다. 본 실시예에서 정렬된 나노선(140)은 이격된 금속전극(120)들과 금속박막(130)들을 전기적으로 연결한다. 이러한 나노선(140)으로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs), 인듐비소(InAs), 질화갈륨(GaN), 인듐안티몬(InSb), 인화갈륨(GaP), 갈륨망간질소(GaMnN), 갈륨망간인(GaMnP), 산화아연(ZnO), 산화아연망간(ZnMnO), 카본나노튜브(carbon nanotube) 등이 이용될 수 있다.
금속박막(130)들 사이에 나노선(140)을 정렬하는 방법으로 다음의 여러 방법 을 포함한 다양한 방법들이 이용될 수 있다. 첫째는, 마이크로 유동채널(micro fluidic channel)을 이용한 방법으로 나노선 용액이 이동할 수 있는 통로를 PDMS(Polydimethylsioxane)를 이용하여 제작한 후 기판 위에 이 PDMS 주형을 덮고 나노선 용액이 지나가도록 하여 나노선(140)을 방향성 있게 배열한다.
둘째는, 딥-펜 나노리소그래피(Dip-pen nanolithography) 방법으로 원자힘 현미경(Atomic Force Microscope)의 탐침에 사용되는 팁을 용액에 담그고, 기판 위에 용액이 담긴 탐침으로 이용하여 원하는 패턴을 새기고, 패턴이 완성된 후 나노선 용액을 패턴 위에 떨어뜨리게 되면 나노선(140)은 패턴이 새겨진 부분에 자리하게 된다.
셋째는, 유전영동(dielectrophoresis)을 이용하여 방법으로, 형성된 한 쌍의 금속박막(130) 간에는 전압을 인가하게 되는데 유전영동 현상을 일으키기 위해서는 교류전압을 인가하게 된다. 즉, 한 쌍의 금속박막(130)에 교류전류가 가해지도록 장치와 연결한 다음 교류전류를 가하고 나노선(140)이 담긴 용액을 기판 위에 떨어뜨리면 용액 내에서 비균일 전기장 구배가 형성된다. 이후 유전영동 현상을 포함한 전기화학적 힘에 의하여 나노선(140)은 마주보는 금속박막(130) 사이에 정렬하게 된다.
상기 가열단계(S40)에서는, 금속박막(130)의 융점보다 높은 온도로 플렉시블 기판(110)을 가열한다. 바람직하게는 금속박막(130)의 융점보다 높고 플렉시블 기판(110)의 융점보다 낮은 온도 범위에서 가열하며, 금속박막(130)의 융점보다 최대 200℃ 높은 온도로 플렉시블 기판(110)을 가열한다.
가열단계(S40)에서는 전기로(thermal furnace)나 급속열처리기(rapid thermal annealer)를 이용하여 원하는 온도 조건을 형성할 수 있다.
상기 접합단계(S50)에서는, 나노선(140)과 금속전극(120)이 전기적 및 기계적으로 접합된다. 가열단계(S40)를 거치는 동안 금속박막(130)은 용융되고, 용융된 금속박막(130) 내로 나노선(140)이 삽입되면서 용융된 금속박막(130)과 나노선(140) 간에 젖음현상(wetting)이 발생한다. 이후 용융된 금속박막(130)은 나노선(140)의 측부 및 상부를 감싸면서 다시 응고되는 과정을 거치고 이러한 과정을 통해 나노선(140)과 금속전극(120)이 전기적 및 기계적으로 견고하게 접합될 수 있다.
상술한 과정들을 통해 플렉시블 기판(110)을 기반으로 한 나노선 트랜지스터(100)가 제조된다.
상술한 바와 같이 구성된 본 실시예의 금속박막을 이용한 나노선 트랜지스터의 제조방법은, 저온의 어닐링 공정을 이용하므로 폴리머 기반의 플렉시블 기판의 열 변형을 방지하여 플렉시블 기판에도 나노선 트랜지스터를 제조할 수 있는 효과를 얻을 수 있다.
또한 상술한 바와 같이 구성된 본 실시예의 금속박막을 이용한 나노선 트랜지스터의 제조방법은, 용융된 금속박막과 나노선 간에 젖음현상(wetting)이 발생하고 이후 용융된 금속박막은 나노선의 측부 및 상부를 감싸면서 다시 응고됨으로써, 저온의 어닐링 환경에서도 나노선과 금속전극 사이에 강한 기계적 및 전기적 결합을 형성할 수 있는 효과를 얻을 수 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
이 발명을 지원한 국가연구개발사업은 "교육과학기술부"의 지원사업으로, 과제고유번호는 "2009-0082527"이고, 연구사업명은 "나노원천기술개발사업"이며, 연구과제명은 "필러층을 이용한 1차원 나노구조체의 병렬접합 기술 개발"이고, "한국기계연구원"의 주관으로 "2009년 6월부터 2010년 5월"까지 수행된다.
도 1은 종래의 나노선 트랜지스터의 제조방법의 일례를 도시한 도면이고,
도 2는 본 발명의 일 실시예에 따른 금속박막을 이용한 나노선 트랜지스터의 제조방법의 순서도이고,
도 3은 도 2의 금속박막을 이용한 나노선 트랜지스터의 제조방법을 개략적으로 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 나노선 트랜지스터 110: 플렉시블 기판
120: 금속전극 130: 금속박막
140: 나노선

Claims (5)

  1. 플렉시블 기판 상에 이격된 한 쌍의 금속전극을 형성하는 전극 형성단계;
    상기 금속전극의 상면에 상기 금속전극보다 융점이 낮은 금속박막을 증착하는 박막 증착단계;
    상기 금속전극들 및 상기 금속박막들 사이에 나노선을 정렬하는 정렬단계;
    상기 금속박막의 융점보다 높은 온도로 상기 플렉시블 기판을 가열하는 가열단계; 및
    용융된 금속박막 내로 상기 나노선이 삽입되고 용융된 금속박막이 상기 나노선을 감싸도록 응고되면서 상기 나노선과 상기 금속전극이 접합되는 접합단계;를 포함하는 것을 특징으로 하는, 금속박막을 이용한 나노선 트랜지스터의 제조방법.
  2. 제1항에 있어서,
    상기 금속박막은 300℃ 이하의 융점을 가지는 금속으로 제조되는 것을 특징으로 하는, 금속박막을 이용한 나노선 트랜지스터의 제조방법.
  3. 제2항에 있어서,
    상기 금속박막은 인듐, 비스무스, 주석 및 이들의 합금으로 이루어진 군에서 선택되는 금속으로 제조되는 것을 특징으로 하는, 금속박막을 이용한 나노선 트랜지스터의 제조방법.
  4. 제1항에 있어서,
    상기 가열단계에서는,
    상기 금속박막의 융점보다 높고 상기 플렉시블 기판의 융점보다 낮은 온도 범위에서 가열하는 것을 특징으로 하는, 금속박막을 이용한 나노선 트랜지스터의 제조방법.
  5. 제1항 내지 제4항 중 한 항의 제조방법에 의하여 제조된 금속박막을 이용한 나노선 트랜지스터.
KR1020090121703A 2009-12-09 2009-12-09 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터 KR101029566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121703A KR101029566B1 (ko) 2009-12-09 2009-12-09 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121703A KR101029566B1 (ko) 2009-12-09 2009-12-09 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터

Publications (1)

Publication Number Publication Date
KR101029566B1 true KR101029566B1 (ko) 2011-04-15

Family

ID=44050192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121703A KR101029566B1 (ko) 2009-12-09 2009-12-09 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터

Country Status (1)

Country Link
KR (1) KR101029566B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230168423A (ko) 2022-06-07 2023-12-14 건국대학교 산학협력단 고집적 광회로의 광원 및 이를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010076172A (ko) * 1999-08-18 2001-08-11 루센트 테크놀러지스 인크 패턴화된 탄소 나노튜브 필름의 제조방법
JP2007076925A (ja) 2005-09-09 2007-03-29 Ulvac Japan Ltd カーボンナノチューブの作製方法及びその固定方法
KR20080040241A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 전자소자 및 전계효과 트랜지스터와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010076172A (ko) * 1999-08-18 2001-08-11 루센트 테크놀러지스 인크 패턴화된 탄소 나노튜브 필름의 제조방법
JP2007076925A (ja) 2005-09-09 2007-03-29 Ulvac Japan Ltd カーボンナノチューブの作製方法及びその固定方法
KR20080040241A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 전자소자 및 전계효과 트랜지스터와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230168423A (ko) 2022-06-07 2023-12-14 건국대학교 산학협력단 고집적 광회로의 광원 및 이를 제조하는 방법

Similar Documents

Publication Publication Date Title
Park et al. Controlled synthesis of millimeter-long silicon nanowires with uniform electronic properties
Bof Bufon et al. Hybrid organic/inorganic molecular heterojunctions based on strained nanomembranes
US9638717B2 (en) Nanoscale sensors for intracellular and other applications
Núñez et al. Integration techniques for micro/nanostructure-based large-area electronics
MXPA03001605A (es) Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos.
Liu et al. Highly stretchable graphene nanoribbon springs by programmable nanowire lithography
Ji et al. One‐Dimensional Nano‐Interconnection Formation
Ben-Ishai et al. From crystalline germanium–silicon axial heterostructures to silicon nanowire–nanotubes
Venkatesh et al. Directed assembly of ultrathin gold nanowires over large area by dielectrophoresis
Xue et al. Engineering in-plane silicon nanowire springs for highly stretchable electronics
Li et al. Nanochannel-Directed Growth of Multi-Segment Nanowire Heterojunctions of Metallic Au1–x Ge x and Semiconducting Ge
US20110167526A1 (en) Microsprings Having Nanowire Tip Structures
Colli et al. Nanowire lithography on silicon
Wang et al. Low-temperature As-doped In2O3 nanowires for room temperature NO2 gas sensing
KR101029566B1 (ko) 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터
KR100822992B1 (ko) 나노선 전계효과 트랜지스터 및 그 제조 방법
KR20140024025A (ko) 탄소나노튜브 랑뮈에-블라제 박막을 사용한 패턴 형성 방법 및 이를 이용한 줄기세포의 성장 및 분화 조절
Reiprich et al. Localized and programmable chemical vapor deposition using an electrically charged and guided molecular flux
Liu et al. Toward an Intelligent Synthesis: Monitoring and Intervening in the Catalytic Growth of Carbon Nanotubes
KR101413592B1 (ko) 산 및 염기성 분위기에서 안정한 나노와이어의 제조방법
Ni Silicon nanowires synthesized by VLS growth mode for gas sensing applications
Jeon et al. Highly Aligned Polymeric Nanowire Etch-Mask Lithography Enabling the Integration of Graphene Nanoribbon Transistors. Nanomaterials 2021, 11, 33
KR101082230B1 (ko) 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 제조방법
KR101076544B1 (ko) 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 및 그 제조방법
Winter Improvement and Investigation of Silicon Nanowire" Grow-In-Place" Approach

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee