KR20080040241A - 전자소자 및 전계효과 트랜지스터와 그 제조방법 - Google Patents

전자소자 및 전계효과 트랜지스터와 그 제조방법 Download PDF

Info

Publication number
KR20080040241A
KR20080040241A KR1020060107933A KR20060107933A KR20080040241A KR 20080040241 A KR20080040241 A KR 20080040241A KR 1020060107933 A KR1020060107933 A KR 1020060107933A KR 20060107933 A KR20060107933 A KR 20060107933A KR 20080040241 A KR20080040241 A KR 20080040241A
Authority
KR
South Korea
Prior art keywords
electrode
metal layer
heating element
melting point
low melting
Prior art date
Application number
KR1020060107933A
Other languages
English (en)
Other versions
KR100829573B1 (ko
Inventor
최준희
안드레이 줄카니브
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060107933A priority Critical patent/KR100829573B1/ko
Priority to US11/896,910 priority patent/US7576355B2/en
Publication of KR20080040241A publication Critical patent/KR20080040241A/ko
Application granted granted Critical
Publication of KR100829573B1 publication Critical patent/KR100829573B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 전자소자 및 전계효과 트랜지스터 및 그 제조방법에 관하여 개시된다. 개시된 전자소자는, 기판, 상기 기판 상에서 서로 나란하게 형성되며, 각각 이격된 두 개의 전극 패드와 상기 전극패드를 연결하는 가열요소를 구비하는 제1전극 및 제2전극, 상기 제1전극의 가열요소 상에 형성된 촉매금속층, 상기 촉매금속층으로부터 수평으로 성장되어 상기 제2전극과 연결된 탄소나노튜브;를 구비한다. 상기 제1전극 및 제2전극의 가열요소의 하방의 상기 기판이 식각되어 상기 가열요소가 상기 기판으로부터 이격된 것을 특징으로 한다.

Description

전자소자 및 전계효과 트랜지스터와 그 제조방법{Electronic device, field effect transistor, and method of fabricating the same}
도 1은 본 발명의 제1실시예에 따른 전자소자의 평면도이다.
도 2 내지 도 4는 각각 도 1의 II-II, III-III, IV-IV 선단면도이다.
도 5는 본 발명의 제1실시예에 따른 전자소자의 전극패드에 각각 소정의 전압을 인가할 때의 전계의 등전위를 모사한 도면이다.
도 6a 내지 도 6f는 본 발명의 제1실시예에 따른 전자소자를 제조하는 방법을 단계별로 설명하는 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 전계효과 트랜지스터의 평면도이다.
도 8 내지 도 10는 각각 도 7의 VIII-VIII, IX-IX, X-X 선단면도이다.
도 11a 내지 도 11h는 본 발명의 제2 실시예에 따른 전계효과 트랜지스터를 제조하는 방법을 단계별로 설명하는 단면도이다.
*도면의 주요 부분에 대한 부호설명*
100: 전자소자 102,202: 기판
104,204: 절연층 110,210; 제1전극
112,122,212,222: 전극패드 114,124,214,224: 가열요소
116,216: 촉매금속층 120,220: 제2전극
126,226: 저융점 금속층 130,230: 탄소나노튜브
240: 게이트 전극
본 발명은 전자소자 및 전계효과 트랜지스터와 그 제조방법에 관한 것으로, 보다 상세하게는 전극에 형성된 가열요소로부터 수평으로 성장된 탄소나노튜브를 구비한 전자소자, 전계효과 트랜지스터와, 그 제조방법에 관한 것이다.
탄소 나노튜브(carbon nanotube)는 기계적, 화학적 특성이 좋으며, 수 나노미터 또는 수십 나노미터의 직경에서 마이크로미터 단위로 길게 형성시킬 수 있으며, 전기적 도전성이 우수하여 전자 소자로서의 응용성이 매우 뛰어나다. 탄소 나노튜브를 다양한 소자에 응용하기 위한 연구가 활발히 진행중이며, 현재 전계 방출 소자, 광통신 분야의 광스위치 또는 바이오 소자에도 적용되고 있다.
탄소 나노튜브는 아크 방전법, 레이저 용발법, 촉매를 이용한 화학 기상 증착(Chemical Vapor Deposition), 스크린 프린팅, 스핀 코팅 방법에 의해 제조되고 있으며, 현재 탄소 나노튜브의 제조법은 널리 알려져 있다.
본 발명은 전계를 형성한 상태에서 탄소나노튜브를 수평으로 성장시킴으로써 두 개 전극 사이를 연결하는 방법을 제공하는 것이다.
본 발명의 목적은 가열요소가 형성된 전극으로부터 수평성장한 탄소나노튜브 를 이용하는 전자소자 및 전계효과 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 전자소자 및 전계효과 트랜지스터의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 전자소자는:
기판;
상기 기판 상에서 서로 나란하게 형성되며, 각각 이격된 두 개의 전극 패드와 상기 전극패드를 연결하는 가열요소를 구비하는 제1전극 및 제2전극;
상기 제1전극의 가열요소 상에 형성된 촉매금속층; 및
상기 촉매금속층으로부터 수평으로 성장되어 상기 제2전극과 연결된 탄소나노튜브;를 구비하며,
상기 제1전극 및 제2전극의 가열요소의 하방의 상기 기판이 식각되어 상기 가열요소가 상기 기판으로부터 이격된 것을 특징으로 한다.
상기 제2전극의 가열요소 상에서, 상기 탄소나노튜브의 단과 연결된 저융점 금속층;을 더 구비할 수 있다.
본 발명에 따르면, 상기 저융점 금속층은 Al 또는 Cu로 형성될 수 있다.
또한, 상기 가열요소는 Mo, W, SiC, MoSi2 으로 이루어진 그룹 중 선택된 물질로 형성될 수 있다.
본 발명에 다르면, 상기 제1전극 및 제2전극은 각각 하나의 금속으로 일체형 으로 형성될 수 있다.
본 발명에 따르면, 상기 탄소나노튜브는 싱글월 탄소나노튜브로 형성되는 것이 바람직하다.
상기의 다른 목적을 달성하기 위하여 본 발명의 전계효과 트랜지스터는:
기판;
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극의 상방에서 상기 게이트 전극을 사이에 두고 서로 나란하게 형성되며, 각각 이격된 두 개의 전극 패드와 상기 전극패드를 연결하는 가열요소를 구비하는 제1전극 및 제2전극;
상기 제1전극의 가열요소 상에 형성된 촉매금속층; 및
상기 촉매금속층으로부터 상기 게이트 전극을 가로질러 상기 제2전극의 가열요소에 연결된 탄소나노튜브;를 구비하며,
상기 제1전극 및 제2전극의 가열요소의 하방의 상기 기판은 식각되어서 상기 가열요소가 상기 기판으로부터 이격된 것을 것을 특징으로 한다.
본 발명의 또 다른 목적을 달성하기 위해, 본 발명의 전자소자 제조방법은:
기판 상에 두 개의 전극패드와 상기 전극패드들을 연결하는 가열요소를 각각 포함하는 제1전극 및 제2전극을 서로 나란하게 형성하는 제1 단계;
상기 제1전극의 가열요소 상에 촉매금속층을 형성하는 제2 단계;
상기 제1전극 및 제2전극의 가열요소의 하부의 상기 기판을 식각하는 제3 단계;
상기 제1전극 및 제2전극의 각 전극패드에 각각 소정 전압을 인가하여 상기 제1전극으로부터 상기 제2전극으로 향하는 전기장을 형성하고, 상기 제1전극의 가열요소를 제1온도로 가열하는 제4 단계; 및
상기 촉매금속층으로부터 상기 제2전극에 접촉하는 탄소나노튜브를 형성하는 제5 단계;를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제2 단계는, 상기 제2전극의 가열요소 상에 저융점 금속층을 형성하는 단계;를 더 포함하고,
상기 제4 단계는 상기 저융점 금속층을 그 융점온도 보다 낮은 제2온도로 가열하는 단계;를 더 포함할 수 있다.
본 발명에 따르면, 상기 제5 단계는, 상기 탄소나노튜브의 단이 상기 저융점 금속층에 접촉되어서 상기 저융점 금속층에 고정된다.
본 발명에 따르면, 상기 제4 단계는 1 V/㎛ 이상의 전계를 형성한다.
본 발명에 따르면, 상기 제4 단계에서, 상기 제1온도는 대략 900 ~ 1000 ℃ 이며, 제5단계는 싱글월 탄소나노튜브를 형성한다.
본 발명의 또 다른 목적을 달성하기 위해, 본 발명의 전계효과 트랜지스터는:
기판 상에 게이트 전극을 형성하는 제1 단계;
상기 게이트 전극 상에 절연층을 형성하는 제2 단계;
상기 절연층 상에서 상기 게이트 전극의 상방에서 상기 게이트 전극을 사이에 두고 서로 나란하며, 각각 이격된 두 개의 전극패드와 상기 전극패드들을 연결 하는 가열요소를 각각 포함하는 제1전극 및 제2전극을 형성하는 제3 단계;
상기 제1전극의 가열요소 상에 촉매금속층을 형성하는 제4 단계;
상기 제1전극 및 제2전극의 가열요소의 하부의 상기 절연층을 식각하는 제5 단계;
상기 제1전극 및 제2전극의 각 전극패드에 각각 소정 전압을 인가하여 상기 제1전극으로부터 상기 제2전극으로 향하는 전기장을 형성하고, 상기 제1전극의 가열요소를 제1온도로 가열하는 제6 단계; 및
상기 촉매금속층으로부터 상기 제2전극에 접촉하는 탄소나노튜브를 형성하는 제7 단계;를 구비하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 의한 전자소자 및 전계효과 트랜지스터 및 그 제조방법에 대해 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1실시예에 따른 전자소자의 평면도이며, 도 2 내지 도 4는 각각 도 1의 II-II, III-III, IV-IV 선단면도이다.
도 1을 참조하면, 전자소자(100)는 기판(102) 상에 나란하게 형성된 제1전극(110)과 제2전극(120)과, 상기 제1전극(110) 및 제2전극(120)을 연결하는 탄소나노튜브(130)를 구비한다.
도 1 및 도 2를 함께 참조하면, 제1전극(110)은 절연층(104)에 의해서 기판(102)으로부터 이격된 두 개의 전극패드(112)와, 상기 전극 패드(112)를 연결하는 가열요소(114)를 구비한다. 가열요소(114) 위에는 탄소나노튜브(130)의 성장을 위한 촉매금속층(116)이 형성된다.
상기 가열요소(114)는 Mo, W, SiC, MoSi2 중 어느 하나로 형성될 수 있다. 가열요소(114)에 연결된 전극패드(112)에 소정의 전압을 인가함으로써 가열요소(114)에서 줄열(Joule's heat)이 발생하며, 이 줄열이 상기 촉매금속층(116)을 가열하게 된다.
상기 가열요소(114)의 하방의 기판(102)은 등방성 식각이 된 상태이다. 이 등방성 식각은 가열요소(124)를 기판(102)으로부터 이격되게 하며, 따라서 가열요소(114)의 줄열이 기판(102)을 통해서 낭비되는 것을 방지한다.
상기 탄소나노튜브(130)는 상기 촉매금속층(116)으로부터 성장된 것으로, 바람직하게는 대략 900~1000 ℃에서 성장된 싱글월 탄소나노튜브이다. 싱글원 탄소나노튜브는 멀티월 탄소나노튜브나 폴리실리콘 보다 전자 이동도(mobility)가 우수하다.
도 1 및 도 3을 함께 참조하면, 제2전극(120)은 절연층(104)에 의해서 기판(102)으로부터 이격된 두 개의 전극패드(122)와, 상기 전극패드(122)를 연결하는 가열요소(124)를 구비한다. 가열요소(124) 위에는 저융점 금속층(126), 예컨대 Al 또는 Cu로 형성된다. 저융점 금속층(126)은 예컨대 Al를 저융점 금속층으로 사용한 경우, 그 융점 온도 보다 대략 50~100 ℃ 낮은 온도에서 점착성을 가지며, 상기 촉매금속층(116)으로부터 성장한 탄소나노튜브(130)의 단과 접촉하여 고정시킨다.
상기 가열요소(124)는 상기 가열요소(114)와 동일 물질로 형성된다. 가열요소(124)에 연결된 전극패드(122)에 소정의 전압을 인가함으로써 가열요소(124)에서 줄열(Joule's heat)이 발생하며, 이 줄열이 상기 저융점 금속층(126)을 가열하게 된다.
상기 가열요소(124)의 하방의 기판(102)은 등방성 식각이 된 상태이다. 이 등방성 식각은 가열요소(124)를 기판(102)으로부터 이격되게 하기 위한 것이다.
도 1 및 도 4를 참조하면, 기판(102) 상에서 소정 온도, 예컨대 1000 ℃ 온도로 가열된 가열요소(114)는 탄소질 원소를 함유한 개스를 사용하여 금속촉매층(112)으로부터 수평으로 탄소나노튜브(130)를 성장시키며, 가열요소(124)에 의해 대략 400~450 ℃로 가열된 Al 로 된 저융점 금속층(126)은 용융되기 직전 상태가 되며, 상기 성장된 탄소나노튜브(130)의 단과 접촉하며, 냉각과정에서 탄소나노튜브(130)를 가열요소(124)에 고정시킨다. 이 때 전극패드(112, 122)에 전압을 인가하여 촉매금속층(116)으로부터 저융점 금속층(126)으로 전계(electric field)를 형성하며, 이 전계가 상기 탄소나노튜브(130)를 수평으로 성장시켜 상기 저융점 금속층(126)과 접촉되게 한다.
도 5는 도 1의 4개의 전극 패드(112, 122)에 각각 소정의 DC 또는 펄스전압을 인가할 때의 전계의 등전위를 모사한 것이다. 전계의 방향은 두 등전위선 사이의 수직 방향이며, 따라서, 도 5의 화살표 방향이 전계방향이며, 또한, 탄소나노튜브(130)의 성장방향이 된다. 제1전극(110)의 전극패드와 제2전극(120)의 전극패드는 대략 10㎛ 이격되어 있으며, 제1전극(110) 및 제2전극(120) 사이의 전계의 세기는 대략 1 V/㎛ 이다.
도 6a 내지 도 6f는 도 1의 전자소자를 제조하는 방법을 단계별로 설명하는 도면이며, 도 1 ~ 도 4의 구성요소와 실질적으로 동일한 구성요소에는 동일한 구성요소를 사용하고 상세한 설명은 생략한다.
도 6a를 참조하면, 기판(102), 예컨대 실리콘 기판 또는 유리 기판을 준비한다. 기판(102) 위에 절연층(104) 및 전극층(111)을 적층한다. 전극층(111)은 Al, Cr, Mo, W 로 형성될 수 있다.
도 6b를 참조하면, 전극층(111)을 패터닝하여 제1전극(110) 및 제2전극(120)의 전극패드(112, 122)를 형성한다.
도 6c를 참조하면, 절연층(104) 상에 전극패드(112, 122)를 덮는 히터층(113)을 형성한다. 히터층(113)은 Mo, W, SiC, MoSi2로 형성될 수 있다. 이 경우 히터층(113)은 전극층 형성물질과의 습식식각 선택성(wet etch selectivity)이 있는 물질을 사용한다. 예컨대, 전극층(111)으로 Cr을 사용하는 경우에는, 히터층(113)으로는 Mo을 사용할 수 있다. 또한, 전극층(111)으로 Al을 사용하는 경우에는 히터층(113)으로 MoSi2를 사용할 수 있다.
도 6d를 참조하면, 히터층(113)을 패터닝하여 두 개의 전극패드(112, 122)를 연결하는 가열요소(114, 124)를 형성한다.
도 6e를 참조하면, 기판(102) 상으로 스터터링 또는 e-beam evaporation 방법으로 촉매금속층(미도시)을 형성한 후, 촉매금속층을 패터닝하여 가열요소(114) 상에 촉매금속층(116)을 형성한다. 촉매금속층(116)으로는 Ni, Fe, Co 또는 이들의 합금을 사용할 수 있다.
이어서, 기판(102) 상으로 스터터링 또는 e-beam evaporation 방법으로 저융점 금속층(미도시)을 형성한 후, 저융점 금속층을 패터닝하여 가열요소(124) 상에 저융점 금속층(126)을 형성한다. 저융점 금속층(126)으로는 Al 또는 Cu를 사용할 수 있다. 여기서, 저융점 금속층(126)과 전극패드(112, 122) 및 가열요소(114, 124) 사이의 식각 선택성이 없는 경우, 미리 저융점 금속층(126)이 형성되는 영역을 노출시키도록 마스크를 형성한 후, 마스크 위로 저융점 금속층을 증착한 후 상기 마스크를 리프트 오프할 수도 있다.
촉매 금속층(116)도 리프트 오프 공정을 사용하여 형성될 수 있다.
도 6f를 참조하면, 가열소자(114, 124)의 영역과 가열소자들 사이의 영역의 절연층(104) 및 기판(102)을 소정 깊이로 등방성 식각을 한다. 이에 따라 가열소자(114, 124)는 브리지 형상이 된다. 이러한 식각은 가열소자(114, 124)에 전류를 통과시 열이 절연층으로 흐르는 것을 방지하여 국부적인 가열지역을 형성하기 위한 것이다.
이어서, 기판(102)을 진공챔버(미도시)에 배치시킨다. 도 5에 도시된 것과 같이 각 전극 패드(112, 122)에 소정의 DC 전압 또는 펄스 전압을 인가하여 가열요소(114, 124) 사이에 전계를 형성하고, 동시에 가열요소(114) 상의 촉매금속층(116)을 대략 1000 ℃로 유지하고, 가열요소(124) 상의 저융점 금속층(126)을 융점 보다 대략 50~100 ℃ 낮게 유지한다. 이어서 진공챔버로 하이드로카본계 개스, 예컨대 에틸렌 개스를 불어넣어서 촉매금속층(116)으로부터 저융점 금속층(126)으로 탄소나노튜브(130)를 수평성장시킨다. 성장된 탄소나노튜브(130)의 단은 저융점 금속층(126)과 접촉하면서 저융점 금속층(126)에 고정된다.
이때, 가열요소(114, 124) 사이의 전계는 대략 1 V/㎛ 이상으로 주어지는 것이 바람직하다.
상기 제조방법에서는 가열요소와 전극을 서로 다른 물질로 형성하는 것을 기술하였으나, 반드시 이에 한정되는 것은 아니다. 즉, 전극과 가열요소를 하나의 물질, 예컨대 W, Mo을 사용하는 경우, 절연층 상에 하나의 금속층을 형성한 후, 상기 금속층을 패터닝하여 전극패드와 가열요소를 함께 형성할 수도 있다. 즉, 도 6b 내지도 6d의 공정이 하나의 패터닝 공정으로 이루어진다.
도 7은 본 발명의 제2 실시예에 따른 전계효과 트랜지스터의 평면도이며, 도 8 내지 도 10는 각각 도 7의 VIII-VIII, IX-IX, X-X 선단면도이다.
도 7을 참조하면, 전계효과 트랜지스터(200)는 기판(202) 상에 나란하게 형성된 제1전극(210)과 제2전극(220)과, 상기 제1전극(210) 및 제2전극(220)을 연결하는 탄소나노튜브(230)와, 상기 탄소나노튜브(230)의 아래에 배치된 게이트 전극(240)를 구비한다. 상기 제1전극(210) 및 제2전극(220) 중 하나는 소스 전극이며, 나머지 하나는 드레인 전극이다.
도 7 및 도 8을 함께 참조하면, 제1전극(210)은 절연층(204)에 의해서 기판(202)으로부터 이격된 두 개의 전극패드(212)와, 상기 전극 패드(212)를 연결하는 가열요소(214)를 구비한다. 가열요소(214) 위에는 탄소나노튜브(230)의 성장을 위한 촉매금속층(216)이 형성된다.
상기 가열요소(214)는 Mo, W, SiC, MoSi2 중 어느 하나로 형성될 수 있다. 가열요소(214)에 연결된 전극패드(212)에 소정의 전압을 인가함으로써 가열요소(214)에서 줄열(Joule's heat)이 발생하며, 이 줄열이 상기 촉매금속층(216)을 가열하게 된다.
상기 가열요소(214)의 하방의 기판(202)은 등방성 식각이 된 상태이다. 이 등방성 식각은 가열요소(224)를 기판(202)으로부터 이격되게 하며, 따라서 가열요소(214)의 줄열이 기판(202)을 통해서 낭비되는 것을 방지한다.
상기 탄소나노튜브(230)는 상기 촉매금속층(216)으로부터 성장된 것으로, 바람직하게는 대략 900~1000 ℃에서 성장된 싱글월 탄소나노튜브이다.
도 7 및 도 9를 함께 참조하면, 제2전극(220)은 절연층(204)에 의해서 기판(202)으로부터 이격된 두 개의 전극패드(222)와, 상기 전극패드(222)를 연결하는 가열요소(224)를 구비한다. 가열요소(224) 위에는 저융점 금속층(226), 예컨대 Al 또는 Cu로 형성된다. 저융점 금속층(226)은 예컨대 Al을 저융점 금속층으로 사용한 경우, 그 융점 온도 보다 대략 50~100 ℃ 낮은 온도에서 유동성을 갖으며, 상기 촉매금속층(216)으로부터 성장한 탄소나노튜브(230)의 단과 접촉하여 고정시킨다.
상기 가열요소(224)는 상기 가열요소(214)와 동일 물질로 형성된다. 가열요소(224)에 연결된 전극패드(222)에 소정의 전압을 인가함으로써 가열요소(224)에서 줄열(Joule's heat)이 발생하며, 이 줄열이 상기 저융점 금속층(226)을 가열하게 된다.
상기 가열요소(224)의 하방의 기판(202)는 등방성 식각이 된 상태이다. 이 등방성 식각은 가열요소(224)를 기판(202)으로부터 이격되게 하기 위한 것이다.
도 7 및 도 10을 함께 참조하면, 기판(202) 상에 제1전극(210) 및 제2전극(220) 사이에서 탄소나노튜브(230) 하방에 게이트 전극(240)이 형성되어 있다. 게이트 전극(230)은 절연층(203)에 의해서 기판(202)으로부터 절연될 수 있다. 상기 가열요소(214, 224)는 각각 기판(202)로부터 이격되며, 따라서 가열요소(214, 224)는 절연층(204) 상의 브리지 형상이다.
가열요소(214, 224) 상에는 촉매금속층(216) 및 저융점 금속층(226)이 각각 형성되어 있다. 탄소나노튜브(230)는 촉매금속층(216) 및 저융점 금속층(226) 사이를 연결한다.
도 11a 내지 도 11h는 도 7의 전계효과 트랜지스터를 제조하는 방법을 단계별로 설명하는 도면이며, 도 7 ~ 도 10의 구성요소와 실질적으로 동일한 구성요소에는 동일한 구성요소를 사용하고 상세한 설명은 생략한다. 도 10을 기준으로 제조방법을 설명하며, 편의를 위해서 가열요소 하부의 전극패드도 함께 도시하였다.
도 11a를 참조하면, 기판(202), 예컨대 실리콘 기판 또는 유리 기판을 준비한다. 기판(202) 위에 제1절연층(203) 및 제1전극층(241)을 적층한다. 제1전극층(241)은 Al, Cr, Mo, W 로 형성될 수 있다. 상기 기판(202)가 부도전층인 경우, 상기 제1절연층(203)의 형성은 생략될 수 있다.
도 11b를 참조하면, 제1전극층(241)을 패터닝하여 게이트 전극(240)을 형성한다.
도 11c를 참조하면, 상기 제1절연층(203) 상으로 상기 게이트 전극을 덮는 제2절연층(204)를 형성한다. 상기 제2절연층(204)의 두께는 상기 게이트 전극(240)의 두께 보다 높게 형성한다. 상기 제2절연층(204) 상에 제2전극층(211)을 형성한다.
도 11d를 참조하면, 제2전극층(211)을 패터닝하여 제1전극(210) 및 제2전극(220)의 전극패드(212, 222)를 형성한다.
도 11e를 참조하면, 제2절연층(204) 상에 전극패드(212, 222)를 덮는 히터층(213)을 형성한다. 히터층(213)은 Mo, W, SiC, MoSi2로 형성될 수 있다. 이 경우 히터층(213)은 제2전극층 형성물질과의 습식식각 선택성(wet etch selectivity)이 있는 물질을 사용한다. 예컨대, 제2전극층(211)으로 Cr을 사용하는 경우에는, 히터층(213)으로는 Mo을 사용할 수 있다. 또한, 제2전극층(211)으로 Al을 사용하는 경우에는 히터층(213)으로 MoSi2를 사용할 수 있다.
도 11f를 참조하면, 히터층(213)을 패터닝하여 제1전극 및 제2전극의 각 전극패드(212, 122)를 연결하는 가열요소(214, 224)를 형성한다(도 8 및 도 9 참조).
도 11g를 참조하면, 기판(202) 상으로 스퍼터링 또는 e-beam evaporation 방법으로 촉매금속층(미도시)을 형성한 후, 촉매금속층을 패터닝하여 가열요소(214) 상에 촉매금속층(216)을 형성한다. 촉매금속층(216)으로는 Ni, Fe, Co 또는 이들의 합금을 사용할 수 있다.
이어서, 기판(202) 상으로 스터터링 또는 e-beam evaporation 방법으로 저융 점 금속층(미도시)을 형성한 후, 저융점 금속층을 패터닝하여 가열요소(224) 상에 저융점 금속층(226)을 형성한다. 저융점 금속층(226)으로는 Al 또는 Cu를 사용할 수 있다. 여기서, 저융점 금속층(226)과 전극패드(212, 222) 및 가열요소(214, 224) 사이의 식각 선택성이 없는 경우, 미리 저융점 금속층(226)이 형성되는 영역을 노출시키도록 마스크를 형성한 후, 마스크 위로 저융점 금속층을 증착한 후 상기 마스크를 리프트 오프할 수도 있다.
촉매 금속층(216)도 리프트 오프 공정을 사용하여 형성될 수 있다.
도 11h를 참조하면, 가열소자(214, 224) 하부의 제1절연층(203) 및 제2절연층(204)을 소정 깊이로 등방성 식각을 한다. 또한, 게이트 전극(240) 상의 절연층(204)를 식각할 수 있다. 이에 따라 가열소자(214, 124)는 브리지 형상으로 기판(202)로부터 이격된다(도 8 및 도 9 참조). 이러한 식각은 가열소자(214, 224)에 전류를 통과시 열이 제1절연층(203) 및 제2절연층(204)과 기판(202)으로 흐르는 것을 방지하여 촉매금속층(216) 및 저융점 금속층(226)에 국부적인 가열지역을 형성하기 위한 것이다.
이어서, 기판(202)을 진공챔버(미도시)에 배치시킨다. 도 5에 도시된 것과 같이 각 전극 패드(212, 122)에 소정의 DC 전압 또는 펄스 전압을 인가하여 가열요소(214, 224) 사이에 전계를 형성하고, 동시에 가열요소(214) 상의 촉매금속층(216)을 대략 1000 ℃로 유지하고, 가열요소(224) 상의 저융점 금속층(226)을 융점 보다 대략 50~100 ℃ 낮게 유지한다. 이어서 진공챔버로 하이드로카본계 개스, 예컨대 에틸렌 개스를 불어넣어서 촉매금속층(216)으로부터 저융점 금속층(226)으 로 탄소나노튜브(230)를 수평성장시킨다. 성장된 탄소나노튜브(230)의 단은 저융점 금속층(226)과 접촉하면서 저융점 금속층(226)에 고정된다.
이때, 가열요소(214, 224) 사이의 전계는 대략 1 V/㎛ 이상으로 주어지는 것이 바람직하다.
상기 제조방법에서는 가열요소와 제1전극 및 제2전극을 서로 다른 물질로 형성하는 것을 기술하였으나, 반드시 이에 한정되는 것은 아니다. 즉, 제1전극 및 제2전극과 가열요소를 하나의 물질, 예컨대 W, Mo을 사용하는 경우, 절연층 상에 하나의 금속층을 형성한 후, 상기 금속층을 패터닝하여 전극패드와 가열요소를 함께 형성할 수도 있다.
본 발명에 의한 전자소자 및 전계효과 트랜지스터의 제조방법에 따르면, 상온에서 가열소자를 가열함으로써 탄소나노튜브를 성장시킬 수 있으며, 따라서 기판 및 다른 소자의 열적 손상을 방지할 수 있다.
또한, 탄소나노튜브가 저융점 금속층에 의해 고정되므로 탄소나노튜브의 고정을 위한 별도의 접속공정이 불필요하다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (24)

  1. 기판;
    상기 기판 상에서 서로 나란하게 형성되며, 각각 이격된 두 개의 전극 패드와 상기 전극패드를 연결하는 가열요소를 구비하는 제1전극 및 제2전극;
    상기 제1전극의 가열요소 상에 형성된 촉매금속층; 및
    상기 촉매금속층으로부터 수평으로 성장되어 상기 제2전극과 연결된 탄소나노튜브;를 구비하며,
    상기 제1전극 및 제2전극의 가열요소의 하방의 상기 기판이 식각되어 상기 가열요소가 상기 기판으로부터 이격된 것을 특징으로 하는 전자소자.
  2. 제 1 항에 있어서,
    상기 제2전극의 가열요소 상에서, 상기 탄소나노튜브의 단과 연결된 저융점 금속층;을 더 구비하는 것을 특징으로 하는 전자소자.
  3. 제 2 항에 있어서,
    상기 저융점 금속층은 Al 또는 Cu로 형성된 것을 특징으로 하는 전자소자.
  4. 제 1 항에 있어서,
    상기 가열요소는 Mo, W, SiC, MoSi2 으로 이루어진 그룹 중 선택된 물질로 형성된 것을 특징으로 하는 전자소자.
  5. 제 1 항에 있어서,
    상기 제1전극 및 제2전극은 각각 하나의 금속으로 일체형으로 형성된 것을 특징으로 하는 전자소자.
  6. 제 1 항에 있어서,
    상기 탄소나노튜브는 싱글월 탄소나노튜브인 것을 특징으로 하는 전자소자.
  7. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극의 상방에서 상기 게이트 전극을 사이에 두고 서로 나란하게 형성되며, 각각 이격된 두 개의 전극 패드와 상기 전극패드를 연결하는 가열요소를 구비하는 제1전극 및 제2전극;
    상기 제1전극의 가열요소 상에 형성된 촉매금속층; 및
    상기 촉매금속층으로부터 상기 게이트 전극을 가로질러 상기 제2전극의 가열요소에 연결된 탄소나노튜브;를 구비하며,
    상기 제1전극 및 제2전극의 가열요소의 하방의 상기 기판은 식각되어서 상기 가열요소가 상기 기판으로부터 이격된 것을 것을 특징으로 하는 전계효과 트랜지스터.
  8. 제 7 항에 있어서,
    상기 제2전극의 가열요소 상에서, 상기 탄소나노튜브의 단과 연결된 저융점 금속층;을 더 구비하는 것을 특징으로 하는 전계효과 트랜지스터.
  9. 제 8 항에 있어서,
    상기 저융점 금속층은 Al 또는 Cu로 형성된 것을 특징으로 하는 전계효과 트랜지스터.
  10. 제 7 항에 있어서,
    상기 가열요소는 Mo, W, SiC, MoSi2 로 이루어진 그룹 중 선택된 물질로 형성된 것을 특징으로 하는 전계효과 트랜지스터.
  11. 제 7 항에 있어서,
    상기 제1전극 및 제2전극은 각각 하나의 금속으로 일체형으로 형성된 것을 특징으로 하는 전계효과 트랜지스터.
  12. 제 7 항에 있어서,
    상기 탄소나노튜브는 싱글월 탄소나노튜브인 것을 특징으로 하는 전계효과 트랜지스터.
  13. 기판 상에 두 개의 전극패드와 상기 전극패드들을 연결하는 가열요소를 각각 포함하는 제1전극 및 제2전극을 서로 나란하게 형성하는 제1 단계;
    상기 제1전극의 가열요소 상에 촉매금속층을 형성하는 제2 단계;
    상기 제1전극 및 제2전극의 가열요소의 하부의 상기 기판을 식각하는 제3 단계;
    상기 제1전극 및 제2전극의 각 전극패드에 각각 소정 전압을 인가하여 상기 제1전극으로부터 상기 제2전극으로 향하는 전기장을 형성하고, 상기 제1전극의 가열요소를 제1온도로 가열하는 제4 단계; 및
    상기 촉매금속층으로부터 상기 제2전극에 접촉하는 탄소나노튜브를 형성하는 제5 단계;를 구비하는 것을 특징으로 하는 전자소자 제조방법.
  14. 제 13 항에 있어서,
    상기 제2 단계는, 상기 제2전극의 가열요소 상에 저융점 금속층을 형성하는 단계;를 더 포함하고,
    상기 제4 단계는 상기 저융점 금속층을 그 융점온도 보다 낮은 제2온도로 가열하는 단계;를 더 포함하는 것을 특징으로 하는 전자소자 제조방법.
  15. 제 14 항에 있어서,
    상기 제5 단계는, 상기 탄소나노튜브의 단이 상기 저융점 금속층에 접촉되어서 상기 저융점 금속층에 고정되는 것을 특징으로 하는 전자소자 제조방법.
  16. 제 13 항에 있어서,
    상기 저융점 금속층은 Al 또는 Cu로 형성되는 것을 특징으로 하는 전자소자 제조방법.
  17. 제 13 항에 있어서,
    상기 제4 단계는 1 V/㎛ 이상의 전계를 형성하는 것을 특징으로 하는 전자소자 제조방법.
  18. 제 13 항에 있어서,
    상기 제4 단계에서, 상기 제1온도는 대략 900 ~ 1000 ℃ 이며, 제5단계는 싱글월 탄소나노튜브를 형성하는 것을 특징으로 하는 전자소자 제조방법.
  19. 기판 상에 게이트 전극을 형성하는 제1 단계;
    상기 게이트 전극 상에 절연층을 형성하는 제2 단계;
    상기 절연층 상에서 상기 게이트 전극의 상방에서 상기 게이트 전극을 사이 에 두고 서로 나란하며, 각각 이격된 두 개의 전극패드와 상기 전극패드들을 연결하는 가열요소를 각각 포함하는 제1전극 및 제2전극을 형성하는 제3 단계;
    상기 제1전극의 가열요소 상에 촉매금속층을 형성하는 제4 단계;
    상기 제1전극 및 제2전극의 가열요소의 하부의 상기 절연층을 식각하는 제5 단계;
    상기 제1전극 및 제2전극의 각 전극패드에 각각 소정 전압을 인가하여 상기 제1전극으로부터 상기 제2전극으로 향하는 전기장을 형성하고, 상기 제1전극의 가열요소를 제1온도로 가열하는 제6 단계; 및
    상기 촉매금속층으로부터 상기 제2전극에 접촉하는 탄소나노튜브를 형성하는 제7 단계;를 구비하는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
  20. 제 19 항에 있어서,
    상기 제4 단계는, 상기 제2전극의 가열요소 상에 저융점 금속층을 형성하는 단계;를 더 포함하고,
    상기 제5 단계는 상기 저융점 금속층을 그 융점온도 보다 낮은 제2온도로 가열하는 단계;를 더 포함하는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
  21. 제 20 항에 있어서,
    상기 제7 단계는, 상기 탄소나노튜브의 단이 상기 저융점 금속층에 접촉되어서 상기 저융점 금속층에 고정되는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법.
  22. 제 19 항에 있어서,
    상기 저융점 금속층은 Al 또는 Cu로 형성되는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
  23. 제 19 항에 있어서,
    상기 제6 단계는 1 V/㎛ 이상의 전계를 형성하는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
  24. 제 19 항에 있어서,
    상기 제6 단계에서, 상기 제1온도는 대략 900 ~ 1000 ℃ 이며, 제7단계는 싱글월 탄소나노튜브를 형성하는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
KR1020060107933A 2006-11-02 2006-11-02 전자소자 및 전계효과 트랜지스터와 그 제조방법 KR100829573B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060107933A KR100829573B1 (ko) 2006-11-02 2006-11-02 전자소자 및 전계효과 트랜지스터와 그 제조방법
US11/896,910 US7576355B2 (en) 2006-11-02 2007-09-06 Electronic device, field effect transistor including the electronic device, and method of manufacturing the electronic device and the field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107933A KR100829573B1 (ko) 2006-11-02 2006-11-02 전자소자 및 전계효과 트랜지스터와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080040241A true KR20080040241A (ko) 2008-05-08
KR100829573B1 KR100829573B1 (ko) 2008-05-14

Family

ID=39647949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107933A KR100829573B1 (ko) 2006-11-02 2006-11-02 전자소자 및 전계효과 트랜지스터와 그 제조방법

Country Status (2)

Country Link
US (1) US7576355B2 (ko)
KR (1) KR100829573B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029566B1 (ko) * 2009-12-09 2011-04-15 한국기계연구원 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터
US8178787B2 (en) 2008-08-26 2012-05-15 Snu R&Db Foundation Circuit board including aligned nanostructures
US8245393B2 (en) 2008-08-05 2012-08-21 Snu R&Db Foundation Method for fabricating a circuit board including aligned nanostructures

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100126985A1 (en) * 2008-06-13 2010-05-27 Tsinghua University Carbon nanotube heater

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005007564A1 (ja) * 2003-07-18 2007-09-20 日本電気株式会社 金属粒子の固定方法ならびにこれを用いた金属粒子含有基板の製造方法、カーボンナノチューブ含有基板の製造方法、および半導体結晶性ロッド含有基板の製造方法
US6890780B2 (en) 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device
JP4556557B2 (ja) 2004-08-25 2010-10-06 パナソニック電工株式会社 カーボンナノチューブの製造方法
US7087920B1 (en) * 2005-01-21 2006-08-08 Hewlett-Packard Development Company, L.P. Nanowire, circuit incorporating nanowire, and methods of selecting conductance of the nanowire and configuring the circuit
JP4904696B2 (ja) 2005-02-16 2012-03-28 日本電気株式会社 電界効果トランジスタおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245393B2 (en) 2008-08-05 2012-08-21 Snu R&Db Foundation Method for fabricating a circuit board including aligned nanostructures
US8178787B2 (en) 2008-08-26 2012-05-15 Snu R&Db Foundation Circuit board including aligned nanostructures
US9596762B2 (en) 2008-08-26 2017-03-14 Snu R&Db Foundation Method of fabricating a circuit board
KR101029566B1 (ko) * 2009-12-09 2011-04-15 한국기계연구원 금속박막을 이용한 나노선 트랜지스터의 제조방법 및 이에 의해 제조된 나노선 트랜지스터

Also Published As

Publication number Publication date
US7576355B2 (en) 2009-08-18
US20080230769A1 (en) 2008-09-25
KR100829573B1 (ko) 2008-05-14

Similar Documents

Publication Publication Date Title
CN102471069B (zh) 石墨烯器件和制造石墨烯器件的方法
Hong et al. Improved density in aligned arrays of single-walled carbon nanotubes by sequential chemical vapor deposition on quartz
EP1350277B1 (en) Method for electrically induced breakdown of nanostructures
US8487297B2 (en) Field effect transistor, method for manufacturing the same, and biosensor
US8497499B2 (en) Method to modify the conductivity of graphene
US9412815B2 (en) Solution-assisted carbon nanotube placement with graphene electrodes
JP2009278113A (ja) 薄膜トランジスタ
KR101993782B1 (ko) 양면 마이크로 가스 센서 및 그의 제조방법
JP2011040756A (ja) 薄膜トランジスタ
KR20070089912A (ko) 나노구조체를 갖는 전기 회로 및 나노구조체를 접촉시키는방법
KR100829573B1 (ko) 전자소자 및 전계효과 트랜지스터와 그 제조방법
KR101743915B1 (ko) 용액공정 기반 탄소나노튜브 정렬 방법, 정렬형 반도체 탄소나노튜브 웨이퍼 제조 방법 및 정렬형 반도체 탄소나노튜브 웨이퍼
US9593014B2 (en) Methods of establishing low-resistance electrical contact to carbon nanostructures with graphitic interfacial layer
KR20020003464A (ko) 탄소나노튜브를 이용한 가스센서 및 그의 제조 방법
US20080023839A9 (en) Molybdenum-based electrode with carbon nanotube growth
KR20020003782A (ko) 탄소나노튜브의 제작 방법
JP4703270B2 (ja) ナノ構造体群を用いた電子素子
JP2009032819A (ja) 電子装置の製造方法及びそれを用いた電子装置
KR20130035571A (ko) 높은 점멸비를 가지는 탄소나노튜브 네트워크 트랜지스터 소자 및 그 제조방법
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
KR101124958B1 (ko) 마이크로파를 이용한 반도체 소자의 제조방법 및 이에 의해 제조된 반도체 소자
US7999247B2 (en) Electrode having a transparent electrode layer, electronic device and method for manufacturing the same
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
KR101065961B1 (ko) 전계 효과 반도체 장치의 제조 방법
TWI419834B (zh) 以內嵌式感應磁場電路做為奈米碳管開關的半導體裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee