KR101029399B1 - Method and apparatus for driving data of liquid crystal display - Google Patents
Method and apparatus for driving data of liquid crystal displayInfo
- Publication number
- KR101029399B1 KR101029399B1 KR1020040046190A KR20040046190A KR101029399B1 KR 101029399 B1 KR101029399 B1 KR 101029399B1 KR 1020040046190 A KR1020040046190 A KR 1020040046190A KR 20040046190 A KR20040046190 A KR 20040046190A KR 101029399 B1 KR101029399 B1 KR 101029399B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- pixel
- digital
- data
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법에 관한 것이다.The present invention relates to a data driving device and method for a liquid crystal display device capable of reducing noise caused by a rush current.
본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 화소 데이터들을 아날로그 화소신호로 변환하는 다수의 디지털-아날로그 변환기가 구비된 디지털-아날로그 변환 어레이와; 상기 화소신호를 완충하여 데이터 라인에 공급하는 다수의 버퍼가 구비된 버퍼 어레이와; 상기 디지털-아날로그 변환기와 상기 버퍼 사이에 설치되어 상기 버퍼의 출력전압에 따라 변환되는 상기 디지털-아날로그 변환기의 출력전압의 변화를 저감시키는 다수의 필터가 구비된 필터 어레이를 구비한다.
A data driving apparatus of an LCD device according to an embodiment of the present invention includes a digital-analog conversion array including a plurality of digital-analog converters for converting pixel data into analog pixel signals; A buffer array having a plurality of buffers for buffering the pixel signals and supplying the pixel signals; And a filter array including a plurality of filters provided between the digital-analog converter and the buffer to reduce a change in the output voltage of the digital-analog converter, which is converted according to the output voltage of the buffer.
Description
도 1은 종래 액정표시장치의 구성을 개략적으로 나타내는 도면.1 is a view schematically showing a configuration of a conventional liquid crystal display device.
도 2는 도 1에 도시된 데이터 드라이버를 구성하는 데이터 드라이브 집적 회로의 상세 구성을 나타내는 도면.FIG. 2 is a diagram showing a detailed configuration of a data drive integrated circuit constituting the data driver shown in FIG.
도 3은 도 2에 도시된 버퍼의 상세 구성을 나타내는 도면.3 is a diagram showing a detailed configuration of a buffer shown in FIG.
도 4는 도 3에 도시된 버퍼의 입출력 파형을 나타내는 도면.4 is a diagram illustrating input and output waveforms of the buffer illustrated in FIG. 3.
도 5는 본 발명의 실시 예에 따른 데이터 드라이브 집적 회로의 구성을 나타내는 도면.5 is a diagram illustrating a configuration of a data drive integrated circuit according to an exemplary embodiment of the present invention.
도 6은 도 5에 도시된 필터와 버퍼의 상세 구성을 나타내는 도면.FIG. 6 is a diagram showing a detailed configuration of a filter and a buffer shown in FIG. 5; FIG.
도 7은 도 5에 도시된 필터와 버퍼의 또 다른 구성을 나타내는 도면.FIG. 7 is a view showing still another configuration of the filter and the buffer shown in FIG. 5; FIG.
도 8은 도 6 및 도 7에 도시된 버퍼의 입출력 파형을 나타내는 도면.
8 is a diagram illustrating input and output waveforms of the buffer shown in FIGS. 6 and 7.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2 : 액정패널 4 : 게이트 드라이버2: liquid crystal panel 4: gate driver
6 : 데이터 드라이버 8 : 타이밍 제어부 6: data driver 8: timing controller
10 : 기준 감마 전압부 12, 112 : 데이터 드라이브 IC10: reference
14, 114 : 신호 제어부 16, 116 : 감마 전압부14, 114:
18, 118 : 쉬프트 레지스터 어레이 20, 120 : 래치 어레이18, 118:
22, 122 : DAC 어레이 24, 124 : P 디코더22, 122:
26, 126 : N 디코더 28, 128 : MUX26, 126:
30, 130 : 버퍼 어레이 21, 121 : DAC30, 130:
32, 132 : 버퍼 36, 136 : 비교기32, 132:
38, 138 : 제어부 40, 140 : 정전류원38, 138:
142 : 필터 144 : 필터 어레이
142: filter 144: filter array
본 발명은 액정표시장치의 데이터 구동장치에 관한 것으로, 특히 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data driving device of a liquid crystal display device, and more particularly, to a data driving device and a method of a liquid crystal display device capable of reducing noise caused by a rush current.
액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 갖는 액정패널과, 액정패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display device includes a liquid crystal panel having a pixel matrix, and a driving circuit for driving the liquid crystal panel.
구체적으로, 액정표시장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정패널(2)과, 액정패널(2)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 데이터 드라이버(6)에 기준 감마 전압들을 공급하기 위한 기준 감마 전압부(10)를 구비한다.Specifically, the liquid crystal display device includes a
액정패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(Thin Flim Transistor; 이하 "TFT"라 함)들을 구비한다.The
TFT는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급될 때 턴-온 되어 데이터 라인(DL)으로부터의 화소신호를 액정셀(Clc)에 공급한다. 그리고, TFT는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급될 때 턴-오프 되어 액정셀(Clc)에 충전된 화소신호가 유지되게 한다. The TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell Clc. The TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell Clc.
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 TFT에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(Clc)은 TFT를 통해 충전되는 화소신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The liquid crystal cell Clc is equivalently represented by a capacitor, and is composed of a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the TFT. The liquid crystal cell Clc further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The liquid crystal cell Clc realizes gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the TFT.
게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(4)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 스캔 펄스의 펄스 폭을 타이밍 제어부(8)로부터의 게이트 출력 이네이블(Gate Output Enable; 이하, GOE라 함) 신호에 따라 제어하게 된다. 이러한 게이트 드라이버(4)는 게이트 라인들(GL0 내지 DLn)을 분할하여 구동하기 위한 다수개의 게이트 드라이브 IC들(Integrated Circuit)을 포함하게 된다.The
데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; 이하, SSP라 함)를 소스 쉬프트 클럭(Source Shift Clock; 이하, SSC라 함)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 SSC에 따라 입력되는 화소 데이터(RGB)를 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; 이하, SOE라 함) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(6)는 라인 단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어(이하, POL이라 함) 신호에 응답하여 그 화소신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(6)는 SOE 신호에 응답하여 화소신호가 데이터 라인들(DL1 내지 DLm)에 공급되는 기간을 결정한다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 드라이브 IC들을 포함하게 된다.The
타이밍 제어부(8)는 게이트 드라이버(4)를 제어하기 위한 GSP, GSC, GOE 신호와 데이터 드라이버(6)를 제어하기 위한 SSP, SSC, SOE, POL 신호 등을 생성하게 된다. 다시 말해, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.The
도 2는 도 1에 도시된 데이터 드라이버에 포함되는 데이터 드라이버 IC의 상세 구성을 나타내는 도면이다.FIG. 2 is a diagram illustrating a detailed configuration of a data driver IC included in the data driver shown in FIG. 1.
도 2를 참조하면, 종래의 데이터 드라이브 IC(12)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(18)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이(20)와, 래치 어레이(20)로부터의 화소 데이터들을 아날로그 화소신호로 변환하기 위한 디지털-아날로그 변환(이하, DAC라 함) 어레이(22)와, DAC 어레이(22)로부터의 화소신호를 완충하여 출력하기 위한 버퍼 어레이(30)를 구비한다. 또한, 데이터 드라이브 IC(12)는 타이밍 제어부(8)로부터 공급되는 각종 제어신호들(SSC, SSP, SOE, REV, POL)과 화소 데이터를 중계하는 신호 제어부(14)와, DAC 어레이(22)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전압부(16)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(12)은 도 1에 도시된 m개의 데이터 라인들(DL1 내지 DLm) 중 k개의 데이터 라인들(DL1 내지 DLk)을 구동하게 된다.Referring to FIG. 2, the conventional
신호 제어부(14)는 도 1에 도시된 타이밍 제어부(8)로부터의 각종 제어 신호들(SSP, SSC, SOE, REV, POL)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다. The
감마 전압부(16)는 도 1에 도시된 기준 감마 전압부(10)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(22)로 출력한다. 이 경우, 감마 전압부(16)는 액정셀(Clc) 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성(+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급하게 된다. The
쉬프트 레지스터 어레이(18)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부(14)로부터의 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.The k / 6 shift registers included in the
래치 어레이(20)는 쉬프트 레지스터 어레이(18)로부터의 샘플링 신호에 응답하여 신호 제어부(14)로부터의 화소 데이터들을 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여, 래치 어레이(20)는 k개의 화소 데이터를 래치하기 위하여 k개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하는 크기를 갖게 된다. 특히, 타이밍 제어부(8)는 전송 주파수를 줄이기 위하여 화소 데이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라, 래치 어레이(20)는 샘플링 신호마다 신호 제어부(14)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(20)는 신호 제어부(14)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력하게 된다. 이 경우, 래치 어레이(20)는 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(8)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다. The
DAC 어레이(22)는 래치 어레이(20)로부터의 화소 데이터들을 동시에 정극성 및 부극성의 아날로그 화소신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(22)는 k개의 DAC들(21)을 구비하고, DAC들(21) 각각은 P(Positive) 디코더(24) 및 N(Negative) 디코더(26)와, P 디코더(24) 및 N 디코더(26)의 출력 신호를 선택적으로 출력하기 위한 멀티플렉서(Multiplexer; 이하, MUX라 함)(28)를 구비한다.The
DAC들(21) 각각에 포함되는 P 디코더(24)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 정극성 감마 전압들을 이용하여 정극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The
DAC들(21) 각각에 포함되는 N 디코더(26)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 부극성 감마 전압들을 이용하여 부극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The
DAC들(21) 각각에 포함되는 MUX(28)는 신호 제어부(14)로부터의 POL 신호에 응답하여 P 디코더(24)로부터의 정극성 화소신호와 N 디코더(26)로부터의 부극성 화소신호 중 어느 하나의 화소신호를 선택하여 출력하게 된다.The
버퍼 어레이(30)는 DAC 어레이(22)로부터의 화소신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk) 각각으로 출력하게 된다. 이러한, 버퍼 어레이(30)는 k개의 버퍼들(32)로 구성되고, 버퍼들(32) 각각은 도 3에 도시된 바와 같이 비교기(36)와, 정전류를 공급하여 데이터 라인을 충전시키는 정전류원(40)과, 비교기(36)의 출력에 따라 정전류원(40)을 턴-온 또는 턴-오프 시키는 제어부(38)로 구성된다.The
비교기(36)는 출력되는 전압이 입력되는 전압과 동일한 전압이 될 때 까지 입력전압을 출력하는 전압 추종기(Voltage Follower) 역할을 한다. 다시 말해, 비교기(36)의 제 2 단자(-)에 입력된 출력전압(Vout)이 제 1 단자(+)에 입력된 입력전압(Vdac)과 동일할 때 까지 입력전압(Vdac)을 출력하게 된다.The
제어부(38)는 비교기(36)로부터 공급되는 전압에 따라 정전류원(40)을 턴-온 또는 턴-오프 시키게 된다.The
정전류원(40)은 제어부(38)로부터 제 1 전압이 공급될 때 턴-온 되어 데이터 라인을 충전시키고, 제 2 전압이 공급될 때 턴-오프 된다. 이러한, 정전류원(40)은 제 1 공급전압원(VDD)과 데이터 라인 사이에 설치되는 제 1 스위치(Q1)와 제 2 공급전압원(GND)과 데이터 라인 사이에 설치되는 제 2 스위치(Q2)로 구성된다. 이때, 제 1 스위치(Q1)는 PMOS가 사용되고, 제 2 스위치(Q2)는 NMOS가 사용된다.The constant
이러한 구성을 갖는 버퍼(32)의 동작을 도 4와 결부하여 설명하면 다음과 같다. 먼저, 버퍼(32)의 출력단에 형성된 스위치(SW)를 닫는다. 이때, SOE 신호가 상승되면 SOE 신호의 상승에지 부분에서 버퍼(32)의 출력전압(Vout)은 SOE 신호가 하강할 때 까지 감소하게 된다. 이후, SOE 신호가 하강하는 시점 즉, SOE 신호의 하강 에지부분에서 버퍼(32)의 출력전압(Vout)은 입력전압(Vdac)를 추종함으로써 상승하게 된다. 이러한, 버퍼(32)는 이상적인 경우 입력전압(Vdac)과 동일한 크기의 전압을 데이터 라인에 공급하게 된다. 그러나, 실제 출력전압(Vout)은 입력전압(Vdac)과의 전압차(Voltage Shoot)가 존재하게 된다. 다시 말해, DAC(21)와 버퍼(32)가 직접 접속되기 때문에 입력전압(Vdac)을 추종하는 출력전압(Vout)에 의해 입력전압(Vdac)이 급격하게 변하게 된다. 이로 인해, 제 2 스위치(Q2)의 게이트단자에는 게이트단자와 드레인단자 사이에 형성된 보상 커패시터(도시하지 않음)의 커플링에 의해 전압슈팅(Voltage Shooting)이 발생하게 된다. 이에 따라, 버퍼(32)의 출력단으로부터 제 2 스위치(Q2)를 통해 제 2 공급전압원(GND)으로 러쉬전류(Rush Current)가 발생하게 되어 브로드밴드성 노이즈(Broand Band EMI)를 발생하게 된다.The operation of the
이와 같이 종래의 액정표시장치의 데이터 구동장치는 DAC(21)와 버퍼(32)가 직접 접속되기 때문에 버퍼(32)의 출력전압(Vout)에 의해 DAC(21)의 출력전압 즉, 버퍼(32)의 입력전압(Vdac)이 급격하게 변하게 된다. 이로 인해, 버퍼(32)의 출력 전압(Vout)과 입력전압(Vdac) 사이에 전압차가 발생하게 된다. 이러한, 전압차는 러쉬전류가 발생시켜 러쉬전류에 의한 브로드밴드성 노이즈를 유발하게 된다.
As described above, in the data driving apparatus of the conventional liquid crystal display device, since the
따라서, 본 발명의 목적은 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한액정표시장치의 데이터 구동장치 및 방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a data driving apparatus and method for a liquid crystal display device so as to reduce noise caused by a rush current.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 화소 데이터들을 아날로그 화소신호로 변환하는 다수의 디지털-아날로그 변환기가 구비된 디지털-아날로그 변환 어레이와; 상기 화소신호를 완충하여 데이터 라인에 공급하는 다수의 버퍼가 구비된 버퍼 어레이와; 상기 디지털-아날로그 변환기와 상기 버퍼 사이에 설치되어 상기 버퍼의 출력전압에 따라 변환되는 상기 디지털-아날로그 변환기의 출력전압의 변화를 저감시키는 다수의 필터가 구비된 필터 어레이를 구비한다.In order to achieve the above object, a data driving device of a liquid crystal display according to an embodiment of the present invention includes a digital-analog conversion array having a plurality of digital-to-analog converters for converting pixel data into analog pixel signals; A buffer array having a plurality of buffers for buffering the pixel signals and supplying the pixel signals; And a filter array including a plurality of filters provided between the digital-analog converter and the buffer to reduce a change in the output voltage of the digital-analog converter, which is converted according to the output voltage of the buffer.
상기 필터는 상기 디지털-아날로그 변환기의 출력단에서 발생되는 전압슈팅의 크기를 감쇠시키기 위해 상기 디지털-아날로그 변환기의 출력단과 상기 버퍼의 일력단 사이에 직렬로 접속된 저항과, 상기 버퍼의 입력전압을 평활시키기 위해 상기 버퍼의 입력단과 기저전압원 사이에 직렬로 접속된 커패시터를 구비하는 것을 특징으로 한다. The filter smoothes the input voltage of the buffer and a resistor connected in series between the output terminal of the digital-analog converter and the work terminal of the buffer to attenuate the magnitude of the voltage shooting generated at the output terminal of the digital-analog converter. And a capacitor connected in series between the input terminal of the buffer and the base voltage source.
상기 필터는 상기 디지털-아날로그 변환기의 출력단에서 발생되는 전압슈팅의 크기를 감쇠시키기 위해 상기 디지털-아날로그 변환기와 상기 버퍼 사이에 병렬로 접속된 저항과, 상기 버퍼의 입력전압을 평활시키기 위해 상기 저항과 상기 기지전압원 사이에 직렬로 접속된 커패시터를 구비하는 것을 특징으로 한다.The filter includes a resistor connected in parallel between the digital-to-analog converter and the buffer to attenuate the magnitude of the voltage shooting generated at the output of the digital-to-analog converter, and the resistor to smooth the input voltage of the buffer. And a capacitor connected in series between the known voltage sources.
본 발명의 실시 예에 따른 액정표시장치의 데이터 구동방법은 화소 데이터들을 디지털 아날로그 변환 어레이를 이용하여 아날로그 화소신호로 변환하는 단계와; 상기 화소신호들을 필터 어레이를 이용하여 필터링하는 단계와; 상기 필터링된 화소신호를 버퍼 어레이를 이용하여 완충하는 단계와; 상기 완충된 화소신호를 데이터 라인에 공급하는 단계를 포함한다.A data driving method of a liquid crystal display according to an exemplary embodiment of the present invention includes converting pixel data into an analog pixel signal using a digital analog conversion array; Filtering the pixel signals using a filter array; Buffering the filtered pixel signal using a buffer array; Supplying the buffered pixel signal to a data line.
상기 완충된 화소신호를 데이터 라인에 공급하는 단계는 상기 완충된 화소신호를 피드백 시킨 후 상기 피드백된 화소신호와 상기 필터링된 화소신호를 비교기를 통해 비교하여 상기 필터링된 화소신호와 상기 피드백된 화소신호가 동일해 질 때 까지 상기 필터링된 화소신호를 상기 데이터라인에 공급하는 단계를 포함하는 것을 특징으로 한다.The supplying the buffered pixel signal to the data line may include feeding back the buffered pixel signal and comparing the fed back pixel signal with the filtered pixel signal through a comparator. And supplying the filtered pixel signal to the data line until is equal to.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 8을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 to 8.
도 5는 본 발명의 실시 예에 따른 액정표시장치의 데이터 드라이브 집적 회로의 구성을 나타내는 도면이다. 5 is a diagram illustrating a configuration of a data drive integrated circuit of a liquid crystal display according to an exemplary embodiment of the present invention.
도 5를 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 데이터 드라이버 IC(112)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(118)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이(120)와, 래치 어레이(120)로부터의 화소 데이터들을 아날로그 화소신호로 변환하기 위한 DAC 어레이(122)와, DAC 어레이(122)로부터의 화소신호와 버퍼 어레이(130)으로부터 피드백된 신호를 비교하기 위한 비교기 어레이(144)와, 비교기 어레이(144)의 출력 신호를 완충하여 출력하기 위한 버퍼 어레이(130)를 구비한다. 또한, 데이터 드라이브 IC(112)는 도시하지 않은 타이밍 제어부로부터 공급되는 각종 제어신호들(SSC, SSP, SOE, REV, POL)과 화소 데이터를 중계하는 신호 제어부(114)와, DAC 어레이(122)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전압부(116)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(112)은 도 1에 도시된 m개의 데이터 라인들(DL1 내지 DLm) 중 k개의 데이터 라인들(DL1 내지 DLk)을 구동하게 된다.Referring to FIG. 5, the
신호 제어부(114)는 도 1에 도시된 타이밍 제어부(8)로부터의 각종 제어 신호들(SSP, SSC, SOE, REV, POL)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다. The
감마 전압부(116)는 도 1에 도시된 기준 감마 전압부(10)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(122)로 출력한다. 이 경우, 감마 전압부(116)는 액정셀(Clc) 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성(+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급 하게 된다. The
쉬프트 레지스터 어레이(118)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부(114)로부터의 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.The k / 6 shift registers included in the
래치 어레이(120)는 쉬프트 레지스터 어레이(118)로부터의 샘플링 신호에 응답하여 신호 제어부(114)로부터의 화소 데이터들을 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여, 래치 어레이(120)는 k개의 화소 데이터를 래치하기 위하여 k개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하는 크기를 갖게 된다. 특히, 도 1에 도시된 타이밍 제어부(8)는 전송 주파수를 줄이기 위하여 화소 데이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라, 래치 어레이(120)는 샘플링 신호마다 신호 제어부(114)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(120)는 신호 제어부(114)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력하게 된다. 이 경우, 래치 어레이(120)는 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 도 1에 도시된 타이밍 제어부(8)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수 가 줄어들게끔 변조하여 공급하기 때문이다. The
DAC 어레이(122)는 래치 어레이(120)로부터의 화소 데이터들을 동시에 정극성 및 부극성의 아날로그 화소신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(122)는 k개의 DAC들(121)을 구비하고, DAC들(121) 각각은 P 디코더(124) 및 N 디코더(126)와, P 디코더(124) 및 N 디코더(126)의 출력 신호를 선택적으로 출력하기 위한 MUX(128)를 구비한다.The DAC array 122 converts pixel data from the
DAC들(121) 각각에 포함되는 P 디코더(124)는 래치 어레이(120)로부터 입력되는 디지털 화소 데이터를 감마 전압부(116)로부터의 정극성 감마 전압들을 이용하여 정극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The
DAC들(121) 각각에 포함되는 N 디코더(126)는 래치 어레이(120)로부터 입력되는 디지털 화소 데이터를 감마 전압부(116)로부터의 부극성 감마 전압들을 이용하여 부극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The
DAC들(121) 각각에 포함되는 MUX(128)는 신호 제어부(114)로부터의 POL 신호에 응답하여 P 디코더(124)로부터의 정극성 화소신호와 N 디코더(126)로부터의 부극성 화소신호 중 어느 하나의 화소신호를 선택하여 출력하게 된다.The
필터 어레이(144)는 DAC 어레이(122)와 버퍼 어레이(130) 사이에 설치되어 DAC 어레이(122)로부터 공급되는 화소신호를 필터링하여 버퍼 어레이(130)에 공급하게 된다. 이러한, 필터 어레이(144)는 k개의 필터들(142)로 구성되고, 필터들(142) 각각은 도 6 및 도 7에 도시된 바와 같이 슈팅전압을 감쇠시키기 위한 저항(R)과 DAC(121)의 출력전압을 평활시키기 위한 커패시터(C)로 구성된다. 이때, 필 터(142)를 구성하는 저항(R) 및 커패시터(C)는 병렬 또는 직렬로 접속된다.The filter array 144 is installed between the DAC array 122 and the buffer array 130 to filter the pixel signals supplied from the DAC array 122 to the buffer array 130. This, filter array 144 is composed of k filters 142, each of the
저항(R)은 도 6에 도시된 바와 같이 DAC(121)와 버퍼(132) 사이에 병렬로 접속되거나 도 7에 도시된 바와 같이 DAC(121)와 버퍼(132) 사이에 직렬로 접속되어 DAC(121)로부터 버퍼(132)에 화소신호가 공급될 때 DAC(121)의 출력단에서 발생되는 전압슈팅의 크기를 감쇠시키는 역할을 한다. 보다 자세히 설명하면, 도 8에 도시된 바와 같이 버퍼(132)의 출력전압(Vout)은 입력전압(Vdac)을 추종하기 때문에 출력전압(Vout)에 따라 입력전압(Vdac)이 급격하게 변하게 된다. 이러한, 입력전압(Vdac)이 변화에 따라 제 2 스위치(Q2)의 게이트단자와 드레인단자 사이에 형성된 보상 커패시터(도시하지 않음)의 커플링에 의해 전압슈팅이 발생하게 된다. 이때, 저항(R)은 보상 커패시터(도시하지 않음)의 커플링에 의해 발생되는 전압슈팅의 크기를 감쇠시키게 되므로 전압슈팅에 의한 러쉬전류의 발생을 저감시켜 러쉬전류에 의한 브로드밴드성 노이즈를 저감시키게 된다.The resistor R is connected in parallel between the
커패시터(C)는 DAC(121)와 버퍼(132) 사이에 접속된 저항(R)과 직렬 또는 병렬로 접속된다. 다시 말해, 커패시터(C)는 저항(R)의 일측과 기저전압원(GND) 사이에 직렬로 접속되거나 버퍼(132)의 입력단과 기저전압원(GND) 사이에 직렬로 접속된다. 이러한, 커패시터(C)는 DAC(121)의 출력전압 즉, 버퍼의 입력전압(Vdac)을 평활시키는 역할을 하게 된다. 다시 말해, 커패시터(C)는 DAC(121)의 출력전압(Vdac)의 직류성분은 통과시키고 교류성분은 충전시킴으로써 버퍼(132)에 공급되는 입력전압(Vdac)을 일정한 값으로 유지시키게 된다. 보다 자세히 설명하면, 도 8에 도시된 바와 같이 버퍼(132)의 출력전압(Vout)은 입력전압(Vdac)을 추종하기 때문 에 출력전압(Vout)에 따라 입력전압(Vdac)이 급격하게 변하게 된다. 이때, 커패시터(C)는 입력전압(Vdac)이 변하는 순간 버퍼(132)에 입력되는 입력전압(Vdac)의 직류성분은 버퍼(132)에 공급하고 입력전압(Vdac)의 교류성분은 충전시킴으로써 입력전압(Vdac)이 급격하게 변하게 되는 것을 방지하게 된다. 이로 인해, 제 2 스위치(Q2)의 게이트단자와 드레인단자 사이에 형성된 보상 커패시터(도시하지 않음)의 커플링에 의해 발생되는 전압슈팅을 저감시키게 된다.The capacitor C is connected in series or in parallel with the resistor R connected between the
버퍼 어레이(130)는 필터 어레이(144)로부터 공급되는 화소신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk) 각각으로 출력하게 된다. 이러한, 버퍼 어레이(130)는 k개의 버퍼들(132)로 구성되고, 버퍼들(132) 각각은 비교기(136)와, 정전류를 공급하여 데이터 라인을 충전시키는 정전류원(140)과, 비교기(136)의 출력에 따라 정전류원(140)을 턴-온 또는 턴-오프 시키는 제어부(138)로 구성된다.The buffer array 130 performs signal buffering on the pixel signals supplied from the filter array 144 and outputs them to each of the data lines DL1 to DLk. The buffer array 130 includes k buffers 132, each of the
비교기(136)는 출력되는 전압이 입력되는 전압과 동일한 전압이 될 때 까지 입력전압을 출력하게 된다. 다시 말해, 비교기(136)의 제 2 단자(-)에 입력된 출력전압(Vout)이 제 1 단자(+)에 입력되는 DAC(121)의 출력 값과 동일할 때 까지 DAC(121)의 출력 값을 출력하게 된다.The
제어부(138)는 비교기(136)로부터 공급되는 전압에 따라 정전류원(140)의 구동을 제어(턴-온 또는 턴-오프)하게 된다.The
정전류원(40)은 제어부(138)로부터 제 1 전압이 공급될 때 턴-온 되어 데이터 라인을 충전시키고, 제 2 전압이 공급될 때 턴-오프 된다. 이러한, 정전류원(140)은 제 1 공급전압원(VDD)과 데이터 라인 사이에 설치되는 제 1 스위치(Q1)와 제 2 공급전압원(GND)과 데이터 라인 사이에 설치되는 제 2 스위치(Q2)로 구성된다. 이때, 제 1 스위치(Q1)는 PMOS가 사용되고, 제 2 스위치(Q2)는 NMOS가 사용된다.The constant
이와 같이 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 DAC(121)와 버퍼(132) 사이에 필터(142)를 설치하여 DAC(121)의 출력을 필터링하게 된다. 다시 말해, 필터(142)는 버퍼(132)의 출력전압(Vout)에 따른 입력전압(Vdac)의 급격한 변화를 방지하게 된다. 이로 인해, DAC(121)의 출력전압이 안정되어 러쉬전류가 감소되므로 러쉬전류에 따른 브로드밴드성 노이즈를 저감시킬 수 있게 된다.
As described above, the data driving device of the liquid crystal display according to the exemplary embodiment of the present invention filters the output of the
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치 및 방법은 디지털-아날로그 변환기와 버퍼에 필터를 설치하여 디지털-아날로그 변환기의 출력을 필터링함으로써 버퍼의 출력전압에 따라 디지털-아날로그 변환기의 출력전압이 급격하게 변하는 것을 방지할 수 있다. 이로 인해, 러쉬전류의 발생을 저감시키게 되므로 러쉬전류에 따른 브로드밴드성 노이즈를 저감시킬 수 있다.As described above, the data driving apparatus and method of the liquid crystal display according to the embodiment of the present invention filter the output of the digital-to-analog converter by installing a filter in the digital-to-analog converter and the buffer so that the digital- It is possible to prevent the output voltage of the analog converter from changing abruptly. As a result, generation of the rush current can be reduced, so that broadband noise due to the rush current can be reduced.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040046190A KR101029399B1 (en) | 2004-06-21 | 2004-06-21 | Method and apparatus for driving data of liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040046190A KR101029399B1 (en) | 2004-06-21 | 2004-06-21 | Method and apparatus for driving data of liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050121048A KR20050121048A (en) | 2005-12-26 |
KR101029399B1 true KR101029399B1 (en) | 2011-04-14 |
Family
ID=37293325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040046190A KR101029399B1 (en) | 2004-06-21 | 2004-06-21 | Method and apparatus for driving data of liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101029399B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0829754A (en) * | 1994-07-13 | 1996-02-02 | Toshiba Corp | Liquid crystal display device |
JPH09120269A (en) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | Driving circuit for liquid crystal display device, liquid crystal display device and driving method therefor |
-
2004
- 2004-06-21 KR KR1020040046190A patent/KR101029399B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0829754A (en) * | 1994-07-13 | 1996-02-02 | Toshiba Corp | Liquid crystal display device |
JPH09120269A (en) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | Driving circuit for liquid crystal display device, liquid crystal display device and driving method therefor |
Also Published As
Publication number | Publication date |
---|---|
KR20050121048A (en) | 2005-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8487859B2 (en) | Data driving apparatus and method for liquid crystal display device | |
US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
KR101409514B1 (en) | Liquid Crystal Display And Method Of Dirving The Same | |
KR20080003100A (en) | Liquid crystal display device and data driving circuit therof | |
KR101584998B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
KR100995625B1 (en) | Liquid crystal display device and driving method thereof | |
KR100971088B1 (en) | Mehtod and apparatus for driving data lines of liquid crystal display panel | |
CN112992034A (en) | Display device, data driving circuit and data driving method | |
US7548227B2 (en) | Display apparatus, device for driving the display apparatus, and method of driving the display apparatus | |
US20090135121A1 (en) | Driving circuit and related method of a display apparatus | |
KR20080060681A (en) | Method and apparatus for diriving gate lines in liquid crystal display device | |
KR101029399B1 (en) | Method and apparatus for driving data of liquid crystal display | |
KR101622641B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
KR101037084B1 (en) | Method and apparatus for driving data of liquid crystal display | |
KR100933452B1 (en) | Driving device and driving method of liquid crystal display | |
KR100927012B1 (en) | LCD and its driving method | |
KR101166829B1 (en) | Apparatus and method for driving of liquid crystal display device | |
KR101001991B1 (en) | Gamma-correction circuit | |
KR20020059476A (en) | Gate line driving device and driving method for thin film transistor liquid crystal display | |
KR20080053051A (en) | Data driving circuit for liquid crystal display device | |
KR20060079044A (en) | Liquid crystal display | |
KR20050053446A (en) | Mehtod and apparatus for driving data of liquid crystal display | |
KR20040002295A (en) | Method for driving liquid crystal display | |
KR101136179B1 (en) | Liquid Crystal Display device and method driving the same | |
KR100870495B1 (en) | Liquid crystal display apparatus and method of dirving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |