JPH0829754A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0829754A JPH0829754A JP16138694A JP16138694A JPH0829754A JP H0829754 A JPH0829754 A JP H0829754A JP 16138694 A JP16138694 A JP 16138694A JP 16138694 A JP16138694 A JP 16138694A JP H0829754 A JPH0829754 A JP H0829754A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- voltages
- signal line
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶表示装置に係り、特
に多階調表示が可能で小型の液晶駆動回路系を備えた液
晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of multi-gradation display and provided with a small liquid crystal drive circuit system.
【０００２】[0002]
【従来の技術】液晶表示装置は、その薄型・軽量、低消
費電力等の特徴を生かして、様々な分野で利用されるに
至っており、中でも多階調表示が可能な液晶表示装置
は、テレビ画面あるいはパーソナルコンピュータ等の電
子機器のディスプレイデバイスとして注目を集めてい
る。2. Description of the Related Art Liquid crystal display devices have come to be used in various fields due to their features such as thinness, light weight, and low power consumption. Among them, liquid crystal display devices capable of multi-gradation display are televisions. It is attracting attention as a display device for screens or electronic devices such as personal computers.
【０００３】そして近年さらなる高精細化、表示の高品
位化を図るために、画素数の増大化、画素密度の高密度
化、各画素サイズのさらなる微細化、および階調数のさ
らなる多階調化が求められており、そのための種々研究
開発が進められている。そのような技術的な要求を満た
すために、例えば各画素に薄膜トランジスタ等のスイッ
チング素子が設けられたアクティブマトリックス型液晶
表示装置は、走査線数および信号線数の多い、すなわち
画素数の多い表示に対しても隣り合う電極間どうしでの
クロストークの発生が押えられた表示が可能であること
から、近年注目されて盛んに研究・開発そして実用化が
成されてきている。In recent years, in order to achieve higher definition and higher display quality, the number of pixels is increased, the pixel density is increased, each pixel size is further miniaturized, and the number of gradations is further increased. There is a demand for commercialization, and various research and development for that purpose are under way. In order to meet such technical requirements, for example, an active matrix liquid crystal display device in which each pixel is provided with a switching element such as a thin film transistor has a large number of scanning lines and signal lines, that is, a display with a large number of pixels. On the other hand, since it is possible to make a display in which the occurrence of crosstalk between adjacent electrodes is suppressed, research and development and practical application have been actively made in recent years.
【０００４】このようなアクティブマトリックス型液晶
表示装置を、従来の液晶表示装置の一例として、特にそ
の液晶駆動回路を中心として説明する。Such an active matrix type liquid crystal display device will be described as an example of a conventional liquid crystal display device, particularly focusing on its liquid crystal drive circuit.
【０００５】アクティブマトリックス型液晶表示装置
は、複数の信号線と複数の走査線とがマトリックス状に
配置され、その各交差部ごとに画素電極に接続されたス
イッチング素子が配置されており、その画素電極は前記
のマトリックスで囲まれた一つ一つの格子内部に形成さ
れて各画素領域ごとに形成されている。このように走査
線と信号線と画素電極とそれらに接続されるスイッチン
グ素子とが形成された第１の基板と、共通電極が形成さ
れた第２の基板とが対向配置され間隙を有してその間隙
に周囲を封止して液晶組成物が注入・挟持されて液晶セ
ルが形成され、さらにその液晶セルの各画素電極および
共通電極に液晶駆動電極を印加するための液晶駆動回路
が例えば前記の第１の基板上に形成されている。その出
力は信号線および走査線に接続されてそれぞれ信号電
圧、走査電圧を供給する。そして装置の小型化および接
続配線の簡易化等を図るために、この液晶駆動回路は例
えばＩＣとして集積化されてＣＯＧ（Chip On Glass ）
方式によって前記の第１の基板（いわゆるアレイ基板）
上にマウントされている。あるいはこの部分の回路系を
も画素部スイッチング用ＴＦＴの形成材料を用いてそれ
と同じ基板上にＴＦＴ素子として作り込む方式もある。
これがいわゆる駆動回路一体型の液晶表示装置である。In the active matrix type liquid crystal display device, a plurality of signal lines and a plurality of scanning lines are arranged in a matrix, and a switching element connected to a pixel electrode is arranged at each intersection thereof, and the pixel thereof is arranged. The electrodes are formed inside each of the grids surrounded by the matrix and are formed for each pixel region. Thus, the first substrate on which the scanning lines, the signal lines, the pixel electrodes, and the switching elements connected to them are formed, and the second substrate on which the common electrode is formed are arranged to face each other with a gap. A liquid crystal composition is injected and sandwiched by sealing the periphery in the gap to form a liquid crystal cell, and a liquid crystal drive circuit for applying a liquid crystal drive electrode to each pixel electrode and a common electrode of the liquid crystal cell is, for example, Is formed on the first substrate. The output is connected to the signal line and the scanning line to supply the signal voltage and the scanning voltage, respectively. In order to reduce the size of the device and simplify the connection wiring, this liquid crystal drive circuit is integrated as, for example, an IC to form a COG (Chip On Glass).
The first substrate (so-called array substrate) depending on the method
Mounted on. Alternatively, there is also a method in which the circuit system of this portion is also formed as a TFT element on the same substrate as that of the pixel switching TFT forming material.
This is a so-called drive circuit integrated type liquid crystal display device.
【０００６】そのような液晶駆動回路による各信号線へ
の画像信号電圧の供給（印加）は、アナログ画像信号を
入力としこれを順次サンプルホールドすることにより、
1水平ライン分の並列画像信号を得るというアナログ方
式と、デジタル画像信号を入力としそのデジタル画像信
号を処理することにより水平ライン分の並列画像信号を
得るというデジタル方式とがある。The image signal voltage is supplied (applied) to each signal line by such a liquid crystal drive circuit by inputting an analog image signal and sequentially sampling and holding it.
There are an analog method of obtaining a parallel image signal for one horizontal line and a digital method of obtaining a parallel image signal for a horizontal line by inputting a digital image signal and processing the digital image signal.
【０００７】そこで従来の多階調表示が可能なアクティ
ブマトリックス型液晶表示装置の信号線駆動回路につい
て、図６に基づいて説明する。Therefore, a signal line drive circuit of a conventional active matrix type liquid crystal display device capable of multi-gradation display will be described with reference to FIG.
【０００８】図６に示すように、信号線駆動回路３０１
は、シフトレジスタとラッチを組み合わせて主要部が形
成された直並列変換回路３０２、ｋ個のデコーダ３０
３、ｋ個の電圧選択回路３０４からその主要部が構成さ
れている。As shown in FIG. 6, the signal line drive circuit 301
Is a serial-parallel conversion circuit 302 whose main part is formed by combining a shift register and a latch, and k decoders 30.
Its main part is composed of 3, k voltage selection circuits 304.
【０００９】直並列変換回路３０２には、構成された 2
n 階調の階調表現を行なうｎビットの多階調デジタル画
像信号ＤＳと、シフトクロック信号ＣＰＨと、水平スタ
ート信号ＳＴＨとが入力される。多階調デジタル画像信
号ＤＳは、シフトクロック信号ＣＰＨと水平スタート信
号ＳＴＨとにより各デコーダ３０３に対して同時に出力
されるように直並列変換されてｎビットの表示データと
なる。The serial-parallel conversion circuit 302 includes a
An n-bit multi-gradation digital image signal DS for expressing gradation of n gradations, a shift clock signal CPH, and a horizontal start signal STH are input. The multi-gradation digital image signal DS is serial-parallel converted into the n-bit display data by the shift clock signal CPH and the horizontal start signal STH so as to be simultaneously output to each decoder 303.
【００１０】そして各電圧選択回路３０４には、フレー
ム周期の整数倍またはライン周期の整数倍の期間Ｔごと
に基準電圧ＶSCを中心として極性が反転する電圧Ｖ1 、
Ｖ2、…Ｖ（ 2n ）が供給される。このような電圧波形
が中心電圧を基準として極性反転しているのは、液晶組
成物の劣化を防ぐために交流的な電圧波形とする必要が
あるからである。In each voltage selection circuit 304, a voltage V1 whose polarity is inverted with respect to the reference voltage VSC at every period T of an integral multiple of the frame period or an integral multiple of the line period,
V2, ... V (2 n ) are supplied. The polarity of such a voltage waveform is inverted with respect to the center voltage because it is necessary to use an alternating voltage waveform in order to prevent deterioration of the liquid crystal composition.
【００１１】ｎビットの多階調情報を含んだ表示データ
は、デコーダ３０３によって復号化され、これに基づい
て電圧選択回路３０４内の各スイッチ３０５のオン・オ
フが制御されて、各電圧選択回路３０４ごとに電圧Ｖ1
、Ｖ2 、…Ｖ（ 2n ）の中から１つの電圧レベルを選
択し、各々接続された信号線へとその電圧をそれぞれ供
給する。Display data including n-bit multi-gradation information is decoded by the decoder 303, and on / off of each switch 305 in the voltage selection circuit 304 is controlled on the basis of the decoded data to control each voltage selection circuit. Voltage V1 for each 304
, V2, ... V ( 2n ), one voltage level is selected, and the voltage is supplied to each connected signal line.
【００１２】このように、従来の信号線駆動回路３０１
においては、ｎビットで構成された階調情報を有するデ
ジタル画像信号ＤＳに対して、 2n 個の異なったレベル
の動電圧Ｖ1 、Ｖ2 、…Ｖ（ 2n ）のうちから 1つずつ
を選択してそれぞれの信号線に画像信号電圧として出力
していた。このため、液晶表示装置の表示階調数を増加
するにつれてデジタル画像信号のビット数ｎおよび画像
信号電圧として必要な電圧のレベルの種類 2n が増える
ことになる。As described above, the conventional signal line drive circuit 301
In the selection to the digital image signal DS having the gradation information configured by n bits, 2 n pieces of different levels of dynamic voltages V1, V2, and ... one by one out of V (2 n) Then, the image signal voltage is output to each signal line. Therefore, as the number of display gradations of the liquid crystal display device increases, the number n of bits of the digital image signal and the type 2 n of the voltage level required as the image signal voltage increase.
【００１３】このことは、液晶駆動回路の集積化に際し
てそのＩＣチップのチップサイズの増大を招くととも
に、液晶駆動回路の製造歩留まりの低下を招き高コスト
化につながるといった問題を引き起こしてしまう。This causes a problem that when the liquid crystal drive circuit is integrated, the chip size of the IC chip is increased and the manufacturing yield of the liquid crystal drive circuit is reduced, leading to high cost.
【００１４】特に、階調数に比例して画像信号電圧のレ
ベルの種類 2n が増えるので、この電圧レベルごとに少
なくとも一本ずつの駆動電圧供給配線３０６が必要とな
り、液晶駆動回路全体の小型化・微細化を進めるための
妨げとなる。即ち、そのような多数本の駆動電圧供給配
線３０６を配設すると、基板上での配線の占有面積が著
しく増大してしまうからである。あるいは、限られたチ
ップサイズ内にそのような多数本の配線を形成するため
には配線をはじめとして液晶駆動回路のパターン設計ル
ールをさらに微細化しなければならず、その結果、液晶
駆動回路の製造歩留りが低下するという問題が生じる。
そしてこのような問題は、液晶表示装置としての小型化
および表示画像の多画素化および多階調表示を実現する
ためには、さらに顕著な問題となる。In particular, since the number of image signal voltage levels 2 n increases in proportion to the number of gradations, at least one drive voltage supply wiring 306 is required for each voltage level, and the liquid crystal drive circuit is small in size. It becomes a hindrance to further miniaturization and miniaturization. That is, if such a large number of drive voltage supply wirings 306 are arranged, the area occupied by the wirings on the substrate is significantly increased. Alternatively, in order to form such a large number of wirings within a limited chip size, it is necessary to further refine the pattern design rule of the liquid crystal driving circuit including the wiring, and as a result, the manufacturing of the liquid crystal driving circuit is required. There is a problem that the yield is reduced.
Further, such a problem becomes more significant in order to realize the downsizing as a liquid crystal display device, the increase in the number of pixels of a display image, and the multi-gradation display.
【００１５】[0015]
【発明が解決しようとする課題】上述のように、アナロ
グスイッチ３０５を用いたデジタル駆動方式の信号線駆
動回路３０１では、ｎビットのデジタル画像データに対
して 2n 個の異なるレベルの電圧を用意する必要があ
る。このため、さらなる多階調表示を行なおうとする
と、駆動電圧供給配線３０６やそれらの多レベルの電圧
レベルの中から 1つを選択するためのスイッチ３０５の
個数が顕著に増加し、液晶駆動回路の回路寸法の増大や
パターン設計ルールのさらなる微細化が必要となる。そ
の結果、液晶駆動回路を集積化する場合などに、その集
積回路の素子寸法の増大や、あるいは素子寸法をそのま
まにするためにはそのさらなる高密度化を図ることが必
要となり、パターン設計ルールがさらに厳しくなって、
歩留まりの低下を引き起こし、高コスト化をも招くとい
う問題が生じる。As described above, in the digital drive system signal line drive circuit 301 using the analog switch 305, 2 n different voltage levels are prepared for n-bit digital image data. There is a need to. Therefore, when further multi-gradation display is performed, the number of the drive voltage supply wiring 306 and the number of switches 305 for selecting one of the multi-level voltage levels significantly increases, and the liquid crystal drive circuit It is necessary to increase the circuit size and further miniaturize the pattern design rule. As a result, when the liquid crystal drive circuit is integrated, it is necessary to increase the element size of the integrated circuit or to further increase the density in order to keep the element size as it is. It ’s getting tougher,
There is a problem that the yield is lowered and the cost is also increased.
【００１６】本発明は、このような問題を解決するため
に成されたもので、その目的は、少ない電圧供給配線本
数で多階調表示が可能であり、液晶駆動回路が小型化さ
れて装置全体としての小型化を図ることができ、かつ多
階調で高品位な画像表示を可能とした液晶表示装置を提
供することにある。The present invention has been made to solve such a problem, and an object thereof is to enable multi-gradation display with a small number of voltage supply wirings, and to reduce the size of a liquid crystal drive circuit to achieve a device. An object of the present invention is to provide a liquid crystal display device that can be downsized as a whole and that can display high-quality images with multiple gradations.
【００１７】[0017]
【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、第１の基板上に信号線お
よび走査線がマトリックス状に配置され、前記信号線お
よび前記走査線によって囲まれる領域に画素電極と該画
素電極に接続されるとともに前記信号線および前記走査
線に接続されたスイッチング素子とが形成されたアレイ
基板と、該アレイ基板の前記画素電極に対向する対向電
極が第２の基板上に形成された対向基板と、前記アレイ
基板と前記対向基板とが間隙を有して対向配置され周囲
を封止して形成された液晶セルに注入・挟持された液晶
層と、前記走査線に走査電圧を印加する走査線駆動回路
と、前記信号線に画像信号電圧を印加する信号線駆動回
路とを有する液晶表示装置において、入力された画像信
号の有する階調情報に基づいて、異なった複数のレベル
の電圧をそれぞれが供給する複数本の電圧供給配線のう
ちから一度に 1本以上を選択し、該選択した電圧供給配
線から供給される電圧の平均を取って、前記電圧供給配
線の供給する複数種類の異なったレベルの電圧および該
電圧どうしのそれぞれ中間のレベルの電圧を含む、少な
くとも前記電圧供給配線の供給する複数種類の異なった
レベルの電圧よりも多種類のレベルの電圧を形成して、
前記電圧供給配線の本数以上の階調数を有する画像を表
示する画像信号電圧として前記信号線に印加する信号線
駆動回路を具備することを特徴としている。In order to solve the above problems, in a liquid crystal display device of the present invention, signal lines and scanning lines are arranged in a matrix on a first substrate, and the signal lines and the scanning lines are arranged. An array substrate in which a pixel electrode and a switching element connected to the pixel electrode and connected to the signal line and the scanning line are formed in a region surrounded by a region, and a counter electrode facing the pixel electrode of the array substrate A liquid crystal layer filled and sandwiched between a counter substrate formed on a second substrate, a liquid crystal cell formed by sealing and surrounding the counter substrate and the array substrate and the counter substrate with a gap therebetween. In a liquid crystal display device having a scanning line driving circuit for applying a scanning voltage to the scanning lines and a signal line driving circuit for applying an image signal voltage to the signal lines, the gradation information included in the input image signal is Based on the above, select one or more at a time from the plurality of voltage supply wirings that respectively supply different levels of voltage, and take the average of the voltages supplied from the selected voltage supply wirings. A plurality of different levels of voltage supplied by the voltage supply wiring, and a plurality of different levels of voltage supplied by the voltage supply wiring, and a voltage at an intermediate level between the voltages. Forming a voltage of the level
It is characterized by comprising a signal line drive circuit for applying to the signal line as an image signal voltage for displaying an image having a gradation number equal to or greater than the number of voltage supply wirings.
【００１８】あるいは、上記の液晶表示装置において、
シリアルデータ形態で入力された階調データを有する画
像信号をパラレルデータ形態へと変換して出力する直並
列変換回路と、あらかじめ記憶された第１のデコード情
報に基づいて前記直並列変換回路の出力するパラレルデ
ータ形態の画像信号をデコードして複数個のスイッチの
オン・オフをパラレルに制御するための第１の制御信号
を出力する第１のデコーダと、前記直並列変換回路の出
力するパラレルデータ形態の画像信号を、前記第１のデ
コーダとは異なったデコードルールとしてあらかじめ記
憶された第２のデコード情報に基づいてデコードして前
記スイッチとは別の複数個のスイッチのオン・オフをパ
ラレルに制御するための制御信号を出力する第２のデコ
ーダと、複数種類の異なるレベルの電圧がそれぞれ印加
される複数本の電圧供給配線と、前記第１のデコーダに
よってオン・オフをそれぞれパラレルに制御される複数
個のスイッチが形成されており、該スイッチの一つ一つ
の一端は前記電圧供給配線のうち異なる配線にそれぞれ
接続され他端は共通の出力端に接続されている第１の電
圧選択回路と、前記第２のデコーダによってオン・オフ
をそれぞれパラレルに制御される複数個のスイッチが形
成されており、該スイッチの一つ一つの一端は前記電圧
供給配線のうち異なる配線にそれぞれ接続され他端は共
通の出力端に接続されている第２の電圧選択回路と、前
記第１の電圧選択回路の出力端に一端が接続され、他端
は接地または定電圧が印加される第１の電気容量と、前
記第２の電圧選択回路の出力端に一端が接続され、他端
は接地または定電圧が印加される第２の電気容量と、前
記第１の電気容量の前記一端と前記第２の電気容量の前
記一端との短絡を制御する短絡制御スイッチであって該
短絡制御スイッチを閉じた際に前記第１の電気容量の前
記一端と前記第２の電気容量の前記一端とを短絡させて
前記第１の電気容量に蓄積された電荷と前記第２の電気
容量に蓄積された電荷とを平均化する短絡制御スイッチ
と、前記第１の電気容量および前記第２の電気容量の前
記一端の平均化された前記電荷に対応した電圧を、所定
の増幅率で増幅し、前記信号線にそれぞれ印加するよう
に前記信号線の一つ一つごとに接続された電流バッファ
とを備えて、前記電圧供給配線の供給する異なったレベ
ルの複数種類の電圧どうしのそれぞれ中間のレベルの電
圧を含む、少なくとも前記電圧供給配線の供給する複数
種類の異なったレベルの電圧よりも多種類のレベルの電
圧を形成し、前記電圧供給配線の本数以上の階調数を有
する画像を表示する画像信号電圧として前記信号線のそ
れぞれに印加する信号線駆動回路を具備することを特徴
としている。Alternatively, in the above liquid crystal display device,
A serial-parallel conversion circuit for converting an image signal having gradation data input in a serial data form into a parallel data form and outputting the same, and an output of the serial-parallel conversion circuit on the basis of first decoding information stored in advance. A first decoder that decodes an image signal in the form of parallel data and outputs a first control signal for controlling on / off of a plurality of switches in parallel; and parallel data output by the serial-parallel conversion circuit. Form image signal is decoded based on second decoding information stored in advance as a decoding rule different from that of the first decoder, and a plurality of switches other than the switch are turned on / off in parallel. A second decoder that outputs a control signal for controlling, and a plurality of power sources to which a plurality of different levels of voltages are respectively applied. A supply wire and a plurality of switches whose ON / OFF are controlled in parallel by the first decoder are formed, and each one end of the switch is connected to a different wire of the voltage supply wires. A first voltage selection circuit, the other end of which is connected to a common output end, and a plurality of switches whose ON / OFF are controlled in parallel by the second decoder are formed. A second voltage selection circuit having one end connected to different wirings of the voltage supply wiring and the other end connected to a common output end, and one end connected to the output end of the first voltage selection circuit. Is connected to the other end, and the other end is connected to a first capacitance to which ground or a constant voltage is applied, and one end is connected to the output end of the second voltage selection circuit, and the other end is connected to the ground or a constant voltage. And a short-circuit control switch for controlling a short circuit between the one end of the first electric capacity and the one end of the second electric capacity, the first electric power being generated when the short-circuit control switch is closed. A short-circuit control switch that short-circuits the one end of the capacitance and the one end of the second electric capacitance to average the electric charge accumulated in the first electric capacitance and the electric charge accumulated in the second electric capacitance. And a voltage corresponding to the averaged electric charge at the one end of the first electric capacitance and the second electric capacitance, which is amplified by a predetermined amplification factor and applied to the signal line. A current buffer connected to each of the lines, and including at least an intermediate level voltage between a plurality of types of voltages of different levels supplied by the voltage supply line. Supply multiple Signal lines that form voltages of different levels than voltages of different types and are applied to each of the signal lines as image signal voltages for displaying an image having a gradation number equal to or greater than the number of the voltage supply wirings. It is characterized by having a drive circuit.
【００１９】また、本発明の液晶表示装置は、第１の基
板上に信号線および走査線がマトリックス状に配置さ
れ、前記信号線および前記走査線によって囲まれる領域
に画素電極と該画素電極に接続されるとともに前記信号
線および前記走査線に接続されたスイッチング素子とが
形成されたアレイ基板と、該アレイ基板の前記画素電極
に対向する対向電極が第２の基板上に形成された対向基
板と、前記アレイ基板と前記対向基板とが間隙を有して
対向配置され周囲を封止して形成された液晶セルに注入
・挟持された液晶層と、前記走査線に走査電圧を印加す
る走査線駆動回路と、前記信号線に画像信号電圧を印加
する信号線駆動回路とを備えた液晶表示装置において、
入力された画像信号の有する階調情報に基づいて、異な
った複数のレベルの電圧をそれぞれが供給する複数本の
電圧供給配線のうちから、一度に 1本以上の電圧供給配
線を選択し、該選択した電圧供給配線から供給される電
圧を加算して、前記電圧供給配線の供給する複数種類の
レベルの電圧および該電圧とは異なるレベルの電圧を含
む、少なくとも前記電圧供給配線の供給する複数種類の
異なったレベルの電圧よりも多種類のレベルの電圧を形
成して、前記電圧供給配線の本数以上の階調数を有する
画像を表示する画像信号電圧として前記信号線に印加す
る信号線駆動回路を具備することを特徴としている。Further, in the liquid crystal display device of the present invention, the signal lines and the scanning lines are arranged in a matrix on the first substrate, and the pixel electrodes and the pixel electrodes are provided in the region surrounded by the signal lines and the scanning lines. An array substrate on which switching elements connected to the signal lines and the scanning lines are formed, and an opposing substrate on which a counter electrode facing the pixel electrode of the array substrate is formed on a second substrate. A liquid crystal layer injected into and sandwiched between liquid crystal cells formed by sealing the periphery of the array substrate and the counter substrate with a gap therebetween, and scanning for applying a scan voltage to the scan lines. In a liquid crystal display device including a line drive circuit and a signal line drive circuit that applies an image signal voltage to the signal line,
Based on the grayscale information of the input image signal, select one or more voltage supply wirings at a time from among the plurality of voltage supply wirings that respectively supply different voltage levels. At least a plurality of types supplied by the voltage supply wiring, including voltages of a plurality of types of levels supplied by the voltage supply wiring and voltages different in level from the voltages added by the voltages supplied from the selected voltage supply wiring. A signal line drive circuit for forming a voltage of a plurality of different levels than the voltage of different levels, and applying it to the signal line as an image signal voltage for displaying an image having a gradation number equal to or larger than the number of the voltage supply wirings. It is characterized by having.
【００２０】あるいは、上記の液晶表示装置において、
第１の基板上に信号線および走査線がマトリックス状に
配置され、前記信号線および前記走査線によって囲まれ
る領域に画素電極と該画素電極に接続されるとともに前
記信号線および前記走査線に接続されたスイッチング素
子とが形成されたアレイ基板と、該アレイ基板の前記画
素電極に対向する対向電極が第２の基板上に形成された
対向基板と、前記アレイ基板と前記対向基板とが間隙を
有して対向配置され周囲を封止して形成された液晶セル
に注入・挟持された液晶層と、前記走査線に走査電圧を
印加する走査線駆動回路と、前記信号線に画像信号電圧
を印加する信号線駆動回路とを有する液晶表示装置にお
いて、シリアルデータ形態で入力されたｎ（ｎは自然
数）ビットの階調データを有する画像信号をパラレルデ
ータ形態へと変換して出力する直並列変換回路と、電圧
0ボルトを含むｎ＋1 種類の異なるレベルの電圧がそれ
ぞれ印加されるｎ＋1 本の電圧供給配線と、前記ｎ＋1
本の電圧供給配線の一つ一つに対して1 個ずつが接続さ
れ前記ｎビットの階調データに基づいてオン・オフをそ
れぞれパラレルに制御されて各々がそれぞれ接続されて
いる電圧供給配線の電圧の選択・非選択を制御するｎ＋
1 個の選択スイッチ素子を備えた選択スイッチ回路と、
前記ｎ＋1 個の選択スイッチ素子により選択された電圧
を加算して 2n種類の異なったレベルの電圧を形成し、
該電圧を増幅して出力し前記信号線に印加する加算増幅
回路とを備えた信号線駆動回路を具備して、 2n 階調の
階調数を有する画像表示を行なうことを特徴としてい
る。Alternatively, in the above liquid crystal display device,
Signal lines and scanning lines are arranged in a matrix on the first substrate, and are connected to the pixel electrodes in the area surrounded by the signal lines and the scanning lines and to the signal lines and the scanning lines. An array substrate having a switching element formed thereon, a counter substrate having a counter electrode facing the pixel electrode of the array substrate formed on a second substrate, and a gap between the array substrate and the counter substrate. A liquid crystal layer injected and sandwiched in a liquid crystal cell formed by sealing and surrounding the liquid crystal layer, a scanning line driving circuit for applying a scanning voltage to the scanning line, and an image signal voltage to the signal line. In a liquid crystal display device having a signal line driving circuit for applying, an image signal having n (n is a natural number) bit gradation data input in a serial data form is converted into a parallel data form. A serial-parallel conversion circuit for outputting the voltage
N + 1 voltage supply wirings to which voltages of different levels of n + 1 including 0 volt are respectively applied, and n + 1
One of the voltage supply wirings is connected to each of the voltage supply wirings, and ON / OFF is controlled in parallel based on the n-bit grayscale data, and each of the voltage supply wirings is connected. N + to control voltage selection / non-selection
A selection switch circuit with one selection switch element,
The voltages selected by the n + 1 selection switch elements are added to form 2 n kinds of voltages having different levels,
It is characterized in that a signal line driving circuit including an adding amplifier circuit for amplifying and outputting the voltage and applying it to the signal line is provided to perform image display having a gradation number of 2 n gradations.
【００２１】[0021]
【作用】本発明の液晶表示装置は、信号電圧の波高（振
幅）を変調させてその電圧ごとに対応した階調を表示す
る方式の液晶表示装置において用いられる電圧レベル
を、表示すべき階調数よりも少ない数だけ用意してお
き、それらの電圧の組み合わせを変えることによって少
なくとも階調数と同じ種類の電圧レベルを発生させて、
これを画像信号電圧として所定の信号線にそれぞれ印加
する信号線駆動回路を具備することによって、その信号
線駆動回路自体の内部での電圧供給配線の本数を増やす
ことなくむしろ減少させつつ、さらなる多画素・多階調
表示を実現することができる。つまり、信号線駆動回路
の小型化を図りつつ、さらなる多階調化を実現すること
ができる。According to the liquid crystal display device of the present invention, the voltage level used in the liquid crystal display device of the type in which the wave height (amplitude) of the signal voltage is modulated and the gradation corresponding to each voltage is displayed, Prepare a number smaller than the number, and generate at least the same kind of voltage level as the number of gradations by changing the combination of those voltages,
By providing a signal line drive circuit that applies each of these as an image signal voltage to a predetermined signal line, the number of voltage supply wirings inside the signal line drive circuit itself is not increased but rather reduced, and further increased. It is possible to realize pixel / multi-gradation display. That is, it is possible to realize a larger number of gradations while reducing the size of the signal line drive circuit.
【００２２】上述のような少ない種類の電圧レベルの組
み合わせによって多階調表示に対応した多種類の電圧を
形成するには、前述の如く主に 2通りの回路方式が考え
られる。In order to form a multiplicity of voltages corresponding to multi-gradation display by a combination of a few kinds of voltage levels as described above, mainly two kinds of circuit systems can be considered as mentioned above.
【００２３】そのうちの一つとしては、電圧選択回路と
して第１の電圧選択回路および第２の電圧選択回路のよ
うに 2種類の選択回路を用意する。この 2種類の選択回
路が、用意された少ない電圧供給配線の中から複数本選
を一度に選択し、それらの電圧供給配線から供給される
少ない種類の電圧レベルを組み合わせることによって、
それら電圧レベルとは異なる新たなレベルの電圧を含ん
だ多レベルの電圧を形成することができる。こうして、
信号線駆動回路に入力する電圧のレベルの種類を増やす
ことなくむしろ少ない種類の電圧を用意するだけで、さ
らなる多階調に対応した多種類の電圧レベルを得ること
ができる。その結果、さらなる多階調表示に対応するこ
とができる。As one of them, two kinds of selection circuits such as a first voltage selection circuit and a second voltage selection circuit are prepared as the voltage selection circuit. These two types of selection circuits select multiple selections at once from among the few voltage supply wirings prepared, and combine the few types of voltage levels supplied from those voltage supply wirings,
It is possible to form a multi-level voltage including a new level voltage different from those voltage levels. Thus
It is possible to obtain various kinds of voltage levels corresponding to further multiple gradations by merely preparing a small number of kinds of voltages without increasing the kinds of voltage levels input to the signal line drive circuit. As a result, it is possible to cope with further multi-gradation display.
【００２４】したがって、本発明によれば、少ない電圧
供給配線数で、多階調表示が可能な液晶駆動回路を備え
て、特に液晶駆動回路が小型化されて装置全体としての
小型化を図ることができ、かつ多階調で高品位な画像表
示が可能な、液晶表示装置を提供することができるので
ある。Therefore, according to the present invention, a liquid crystal drive circuit capable of multi-gradation display can be provided with a small number of voltage supply wirings, and in particular, the liquid crystal drive circuit can be miniaturized to achieve miniaturization of the entire device. Thus, it is possible to provide a liquid crystal display device capable of displaying a high-quality image with multiple gradations.
【００２５】[0025]
【実施例】以下、本発明の液晶表示装置の実施例を、図
面に基づいて詳細に説明する。Embodiments of the liquid crystal display device of the present invention will be described below in detail with reference to the drawings.
【００２６】（実施例１）図１は、本発明の液晶表示装
置の構造の概要を示す図である。この液晶表示装置は、
透明絶縁性基板上に、走査電圧（走査パルス）が印加さ
れるｍ本の走査線１０１（Ｙ1 〜Ｙm)と、この走査線１
０１に直交して設けられ画像信号電圧が印加されるｋ本
の信号線１０２（Ｘ1 〜Ｘk ）とがマトリックス状に形
成され、その走査線１０１と信号線１０２との各交差部
ごとに画素電極スイッチング用素子として薄膜トランジ
スタ（以下、ＴＦＴと略称）１０３が形成されており、
そのＴＦＴ１０３のゲート電極が走査線１０１に、ドレ
イン電極が信号線１０２に、ソース電極が画素電極１０
４に、それぞれ電気的に接続されている。このような概
略構造を有するＴＦＴアレイ基板の周辺部には、前記の
走査線１０１に走査電圧（走査パルス）を印加する走査
線駆動回路１０５および前記の信号線１０２に画像信号
電圧を印加する信号線駆動線回路１０６が、それぞれ形
成されている。そしてこのような概略構造の形成された
ＴＦＴアレイ基板に対して間隙を有して対面するよう
に、対向電極が形成された対向基板（図示省略）が対向
配置され、両基板の周囲を封止しその間隙に液晶組成物
を注入して液晶層として挟持させ、対向電極には対向電
極駆動回路１０７が接続されて、本発明に係る液晶表示
装置の主要部が形成されている。(Embodiment 1) FIG. 1 is a diagram showing an outline of the structure of a liquid crystal display device of the present invention. This liquid crystal display device
On the transparent insulating substrate, m scanning lines 101 (Y1 to Ym) to which a scanning voltage (scanning pulse) is applied, and the scanning lines 1
01 and the k signal lines 102 (X1 to Xk) to which the image signal voltage is applied are formed in a matrix, and the pixel electrode is provided at each intersection of the scanning line 101 and the signal line 102. A thin film transistor (hereinafter abbreviated as TFT) 103 is formed as a switching element,
The gate electrode of the TFT 103 is the scanning line 101, the drain electrode is the signal line 102, and the source electrode is the pixel electrode 10.
4 are electrically connected to each other. In the periphery of the TFT array substrate having such a schematic structure, a scanning line driving circuit 105 for applying a scanning voltage (scanning pulse) to the scanning line 101 and a signal for applying an image signal voltage to the signal line 102. Line drive line circuits 106 are formed respectively. Then, a counter substrate (not shown) having a counter electrode is disposed so as to face the TFT array substrate having such a schematic structure with a gap, and the periphery of both substrates is sealed. Then, a liquid crystal composition is injected into the gap so as to be sandwiched as a liquid crystal layer, and a counter electrode drive circuit 107 is connected to the counter electrode to form a main part of the liquid crystal display device according to the present invention.
【００２７】図２は、本発明に係る液晶表示装置の信号
線駆動回路１０６の構造を詳細に示す図である。FIG. 2 is a diagram showing in detail the structure of the signal line drive circuit 106 of the liquid crystal display device according to the present invention.
【００２８】信号線駆動回路１０６は、外部からデジタ
ル画像信号（ＤＳ）１等の表示に係る信号が入力され
る、シフトレジスタおよびラッチを組み合わせてその主
要部が形成された直並列変換器２と、ｋ個の第１のデコ
ーダ３、同じくｋ個の第２のデコーダ４、ｋ個の第１の
電圧選択回路５、ｋ個の第２の電圧選択回路６、ｋ個の
第１のホールドコンデンサ７、ｋ個の第２のホールドコ
ンデンサ８、ｋ個の短絡スイッチ９、ｋ個の電流バッフ
ァ１０、異なるｎレベルの電圧Ｖ1 、Ｖ2 …Ｖnを供給
するためのｎ本の電圧供給配線１１とから、その主要部
が形成されている。そしてｋ個の電流バッファ１０それ
ぞれから出力される電圧は各々、前記の全ｋ本の信号線
１０２の 1本ずつにそれぞれ接続され、さらにＴＦＴ１
０３でスイッチングされて各々対応する画素電極１０４
にいわゆる画像信号電圧として印加される。The signal line drive circuit 106 is provided with a serial-parallel converter 2 in which a main portion is formed by combining a shift register and a latch, to which a display signal such as a digital image signal (DS) 1 is inputted from the outside. , K first decoders 3, also k second decoders 4, k first voltage selection circuits 5, k second voltage selection circuits 6, k first hold capacitors 7, k second holding capacitors 8, k short-circuiting switches 9, k current buffers 10, and n voltage supply wirings 11 for supplying different n-level voltages V1, V2 ... Vn , Its main part is formed. The voltage output from each of the k current buffers 10 is connected to each of the above k signal lines 102, and the TFT 1
And the corresponding pixel electrodes 104 are switched by 03.
Is applied as a so-called image signal voltage.
【００２９】直並列変換回路２には、ｎビットからなる
多階調情報を含んだデジタル画像信号（ＤＳ）１とシフ
トクロック信号ＣＰＨと水平スタート信号ＳＴＨとが入
力される。このデジタル画像信号（ＤＳ）１は、シフト
クロック信号ＣＰＨと水平スタート信号ＳＴＨとにより
第１のデコーダ３および第２のデコーダ４に同時に出力
されるように直並列変換される。このようにして直並列
変換回路２で変換された表示データは、後段の第１のデ
コーダ３および第２のデコーダ４にそれぞれ同様にパラ
レルに供給される。The serial-parallel conversion circuit 2 is supplied with a digital image signal (DS) 1 including n-bit multi-gradation information, a shift clock signal CPH, and a horizontal start signal STH. The digital image signal (DS) 1 is serial-parallel converted by the shift clock signal CPH and the horizontal start signal STH so as to be simultaneously output to the first decoder 3 and the second decoder 4. The display data converted by the serial-parallel conversion circuit 2 in this manner is similarly supplied in parallel to the first decoder 3 and the second decoder 4 in the subsequent stage.
【００３０】このようにして入力された表示データは、
第１のデコーダ３によって復号化される。そしてその表
示データに含まれているｎビットの階調情報に基づいて
次段の電圧選択回路５内の各スイッチング素子１２のオ
ン・オフが制御されて、電圧供給配線１１から供給され
る電圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電
圧をそれぞれ選択する。こうして第１の電圧選択回路５
内部で選択された電圧はさらに後段の第１のホールドコ
ンデンサ７に書き込まれ（蓄積され）る。一方、表示デ
ータは第１のデコーダ３と並行して第２のデコーダ４に
も入力されるが、入力された表示データに含まれている
ｎビットの階調情報は、この第２のデコーダ４において
は第１のデコーダとは異なったデコードルールに基づい
て復号化され、第１のデコーダとは独立した動作で後段
の第２の電圧選択回路６内のスイッチをオン・オフ制御
して、電圧供給配線１１から供給される複数レベルの電
圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電圧を
選択する。そして選択された電圧はさらに後段の第２の
ホールドコンデンサ８に書込まれ（蓄積され）る。The display data input in this way is
It is decoded by the first decoder 3. Then, based on the n-bit gradation information included in the display data, ON / OFF of each switching element 12 in the voltage selection circuit 5 at the next stage is controlled, and the voltage V1 supplied from the voltage supply wiring 11 is controlled. , V2, ..., Vn, one level voltage is selected. Thus, the first voltage selection circuit 5
The voltage selected inside is further written (stored) in the first hold capacitor 7 in the subsequent stage. On the other hand, the display data is also input to the second decoder 4 in parallel with the first decoder 3, but the n-bit gradation information included in the input display data is input to the second decoder 4. In the first decoder, decoding is performed based on a decoding rule different from that of the first decoder, and an operation independent of the first decoder controls ON / OFF of the switch in the second voltage selection circuit 6 in the subsequent stage to One level voltage is selected from a plurality of levels of voltage V1, V2, ... Vn supplied from the supply wiring 11. Then, the selected voltage is further written (stored) in the second hold capacitor 8 in the subsequent stage.
【００３１】ここで、第１のホールドコンデンサ７と第
２のホールドコンデンサ８は、本実施例においては同じ
電気容量のものを用いた。それは、両者に蓄積された電
荷の平均を取る際に、両者の電気容量が等しい方が演算
が簡単になるためである。ただし、これら両者のコンデ
ンサの電気容量を違った電気容量に設定しても良いこと
は言うまでもない。その場合には、両者に蓄積された電
荷を平均化して最終的に得られる電圧が、各階調表示に
対応したレベルの電圧となるように、その前段の第１の
デコーダおよび第２のデコーダのデコードルール等を適
宜に対応させておくことが必要である。Here, the first hold capacitor 7 and the second hold capacitor 8 have the same electric capacity in this embodiment. This is because, when averaging the charges accumulated in both, the calculation is easier if the electric capacities of both are equal. However, it goes without saying that the electric capacities of these two capacitors may be set to different electric capacities. In that case, the voltages of the first and second decoders in the preceding stage are adjusted so that the voltage finally obtained by averaging the charges accumulated in both of them becomes a voltage corresponding to each gradation display. It is necessary to correspond decoding rules and the like appropriately.
【００３２】第１のホールドコンデンサ７と第２のホー
ルドコンデンサ８にそれぞれ第１の電圧選択回路５およ
び第２の電圧選択回路６のスイッチ１２の開・閉によっ
て選択された電圧を所定期間内で書き込み、その電圧が
各ホールドコンデンサ７、８に十分に蓄積された後、第
１の電圧選択回路５内の複数のスイッチ１２および第２
の電圧選択回路６内の複数のスイッチ１２をともに一度
にオフ状態とし、続いて前段とは切り離された状態にな
っている第１のホールドコンデンサ７および第２のホー
ルドコンデンサ８を、短絡スイッチ９で短絡させて、そ
れら各々に別に蓄積されていた電荷を平均化させる。こ
の短絡スイッチ９の動作は、制御信号Ｓに基づいて制御
される。このようにして第１のホールドコンデンサ７お
よび第２のホールドコンデンサ８に保持されていた電荷
の平均を取って形成された電圧にしたがって電流が電流
バッファ１０へと流れるが、このとき電流バッファ１０
は、入力された電流を所定の増幅率で電流増幅し、各々
に接続されている信号線１０２に対して各々画像を表示
するための画像信号電圧として印加する。この電流バッ
ファ１０は入力インピーダンスの高い回路に形成されて
おり、その制御は制御信号ＯＥおよび、画像表示を行な
うためのフレーム周期や各画素ごとの選択期間に同期し
て制御される。The voltages selected by opening and closing the switches 12 of the first voltage selection circuit 5 and the second voltage selection circuit 6 are applied to the first hold capacitor 7 and the second hold capacitor 8 within a predetermined period. After writing and the voltage is sufficiently accumulated in each of the hold capacitors 7 and 8, the plurality of switches 12 and the second switch 12 in the first voltage selection circuit 5 are
The plurality of switches 12 in the voltage selection circuit 6 are turned off at the same time, and then the first hold capacitor 7 and the second hold capacitor 8 which are in a state separated from the previous stage are connected to the short-circuit switch 9 , And the electric charges accumulated separately in each of them are averaged. The operation of the short circuit switch 9 is controlled based on the control signal S. In this way, a current flows to the current buffer 10 according to the voltage formed by averaging the charges held in the first hold capacitor 7 and the second hold capacitor 8, but at this time, the current buffer 10
Applies the input current as an image signal voltage for displaying an image to the signal line 102 connected to each of them, by amplifying the input current with a predetermined amplification factor. The current buffer 10 is formed in a circuit having a high input impedance, and its control is controlled in synchronization with a control signal OE, a frame period for displaying an image, and a selection period for each pixel.
【００３３】図３に、そのような制御信号ＯＥや制御信
号Ｓの波形を示す。またそのような制御信号と第１のデ
コーダ３の出力および第２のデコーダ４の出力のタイミ
ングとの関係も同図３中に示した。FIG. 3 shows the waveforms of such control signal OE and control signal S. The relationship between such control signals and the output timings of the first decoder 3 and the second decoder 4 is also shown in FIG.
【００３４】ここで、第１および第２のホールドコンデ
ンサ７、８への電圧の書き込み期間およびそれらを短絡
して電荷の平均化を行なう期間は、画面の表示を行なう
期間（いわゆる表示期間）中に設けることは、表示画像
の品位に悪影響を生じる恐れがあるので好ましくないた
め、これらの期間はいわゆる水平ブランキング期間内に
該当するように設定した。即ち、本実施例においては、
表示に係らない期間中に第１および第２のホールドコン
デンサ７、８への書き込みおよびその電圧の平均化を行
なうようにしている。しかし、言うまでもなく、このよ
うなブランキング期間以外に書き込み期間および平均期
間を設定しても、表示画像に対して悪影響を殆ど生じな
いのであれば構わない。Here, the period for writing the voltage to the first and second hold capacitors 7 and 8 and the period for shorting them to average the charges are during the period for displaying the screen (so-called display period). Since it is not preferable to provide in the above, since the quality of the display image may be adversely affected, these periods are set to fall within the so-called horizontal blanking period. That is, in this embodiment,
Writing to the first and second hold capacitors 7 and 8 and averaging of the voltages thereof are performed during a period not related to display. However, it goes without saying that setting the writing period and the averaging period other than the blanking period as long as the display image is hardly adversely affected.
【００３５】続いて、本発明の液晶表示装置における第
１および第２のホールドコンデンサ７、８によって行な
われる電圧の平均化およびそれによって形成される新た
なレベルの電圧について説明する。Next, the averaging of the voltages performed by the first and second hold capacitors 7 and 8 in the liquid crystal display device of the present invention and the new level voltage formed thereby will be described.
【００３６】今、仮に第１のホールドコンデンサ７に電
圧Ｖ1 が書き込まれたとすると、その第１のホールドコ
ンデンサ７に蓄積される電荷Ｑ1 は、Ｑ1 ＝Ｃ・Ｖ1 と
なる。同時に第２のホールドコンデンサ８に電圧Ｖ2 が
書き込まれたとすると、そのとき第２のホールドコンデ
ンサ８に蓄積される電荷Ｑ2 は、Ｑ2 ＝Ｃ・Ｖ2 とな
る。 その後、上述したように第１の電圧選択回路５内
のスイッチ１２と第２の電圧選択回路６内のスイッチ１
２とを共にオフにした後、短絡スイッチ９をオンにする
と、それまでに第１のホールドコンデンサ７および第２
のホールドコンデンサ８に蓄積されていた電荷は平均化
される。そのときの電荷Ｑ0 は、 Ｑ0 ＝Ｑ1 ＋Ｑ2 ＝Ｃ・（Ｖ1 ＋Ｖ2 ）＝2 Ｃ・Ｖ0 となり、第１のホールドコンデンサ７および第２のホー
ルドコンデンサ８に保持される電圧Ｖ0 は、 Ｖ0 ＝（Ｖ1 ＋Ｖ2 ）／2 となる。これは、Ｖ1 とＶ2 との中間の電圧レベル（電
位）になっていることがわかる。If the voltage V1 is written in the first hold capacitor 7, the charge Q1 accumulated in the first hold capacitor 7 is Q1 = C.V1. At the same time, if the voltage V2 is written in the second hold capacitor 8, the electric charge Q2 accumulated in the second hold capacitor 8 at that time becomes Q2 = CV2. Then, as described above, the switch 12 in the first voltage selection circuit 5 and the switch 1 in the second voltage selection circuit 6 are connected.
When the short-circuit switch 9 is turned on after both 2 and 1 have been turned off, the first hold capacitor 7 and the second hold capacitor 7 and the second
The electric charges accumulated in the hold capacitor 8 are averaged. The charge Q0 at that time becomes: Q0 = Q1 + Q2 = C. (V1 + V2) = 2C.V0, and the voltage V0 held in the first hold capacitor 7 and the second hold capacitor 8 is V0 = (V1 + V2) / 2. It can be seen that this is a voltage level (potential) intermediate between V1 and V2.
【００３７】即ち、本実施例のような液晶表示装置の信
号線駆動回路においては、上述したようなあらかじめ用
意した異なる複数レベルの電圧を組み合わせて、さらに
多種類のレベルの電圧を形成することができる。そのよ
うな多種類のレベルの電圧は、多種類のレベルの画像信
号電圧として用いられる。そのような画像信号電圧の多
種類のレベルの電圧に対応した多階調の表示を行なうこ
とができる。That is, in the signal line drive circuit of the liquid crystal display device according to the present embodiment, it is possible to combine voltages of different levels prepared in advance as described above to form voltages of various types. it can. Such various types of voltage levels are used as image signal voltages of various types of levels. It is possible to perform multi-gradation display corresponding to voltages of various levels of such image signal voltage.
【００３８】故に、従来よりも少ない種類の電圧で多階
調表示が可能なので、電圧供給配線の本数を増やすこと
なくむしろ減少させつつ、表示画像の階調のさらに多階
調化を実現することができる。Therefore, since it is possible to perform multi-gradation display with a smaller number of kinds of voltages than in the conventional art, it is possible to realize more multi-gradation of the gradation of the display image while reducing the number of voltage supply wirings rather than increasing them. You can
【００３９】ここで、第１のホールドコンデンサ７およ
び第２のホールドコンデンサ８の容量をそれぞれＣ1 、
Ｃ2 とすると、上述の第１の第１の実施例はＣ1 ＝Ｃ2
の場合についての一例を示している。Here, the capacitances of the first hold capacitor 7 and the second hold capacitor 8 are respectively C1 and
Assuming C2, the above-mentioned first embodiment has C1 = C2
An example of the case is shown.
【００４０】ここで、具体的に、例えばデジタル画像信
号が 3ｂｉｔのときについて考えてみる。Here, let us specifically consider, for example, the case where the digital image signal is 3 bits.
【００４１】デジタル画像信号が 3ｂｉｔのとき、 23
＝ 8階調を表示するための 8種類の異なったレベルの電
圧を持つ画像信号電圧が必要である。従来の構成では、
前述したように異なる 8種類のレベルの電圧を用意し、
そのうちから 1つずつを信号線駆動回路が選択してそれ
ぞれの信号線に画像信号電圧として出力していた。When the digital image signal is 3 bits, 2 3
= Image signal voltage with 8 different levels of voltage for displaying 8 gradations is required. In the conventional configuration,
As mentioned above, prepare 8 different levels of voltage,
One of them was selected by the signal line drive circuit and output as an image signal voltage to each signal line.
【００４２】しかし、本発明に係る上述の第１の実施例
の液晶表示装置においては、レベルの異なる 4種類の電
圧を用意すれば、それらの組み合わせによって上述のよ
うな8階調を用意するために必要なレベルの異なった 8
種類以上の電圧を形成して画像信号電圧として出力する
ことが可能である。However, in the liquid crystal display device of the above-mentioned first embodiment according to the present invention, if four kinds of voltages having different levels are prepared, the above-mentioned eight gradations are prepared by combining them. 8 different levels required for
It is possible to form more than one kind of voltage and output it as an image signal voltage.
【００４３】第１の電圧選択回路５に供給される電圧は
レベルの異なった 4種類の電圧Ｖ1、Ｖ2 、Ｖ3 、Ｖ4
である。The voltages supplied to the first voltage selection circuit 5 are four types of voltages V1, V2, V3 and V4 having different levels.
Is.
【００４４】一方、第２の電圧選択回路６に供給される
電圧は前記と同様にレベルの異なった 4種類の電圧Ｖ1
、Ｖ 2、Ｖ 3、Ｖ 4である。On the other hand, the voltages supplied to the second voltage selection circuit 6 are four kinds of voltages V1 having different levels as described above.
, V 2, V 3, and V 4.
【００４５】これらを図５（ａ）に示したような組み合
わせで用いることによって、得られる電圧のレベルの種
類としては、図中に○印で示したごとく16通りの組み合
わせのうち10種類の組み合わせが可能となる。つまり、
異なった10種類のレベルの電圧が形成可能である。ここ
で10種類となる理由は、例えばＶ 1とＶ 2との組み合わ
せとＶ 2とＶ 1との組み合わせというのは、Ｃ1 、Ｃ2
が同じである場合には同じ電圧レベルになるからであ
る。その残った10種類の電圧のうちから 8種類を用いれ
ば、上述のようなデジタル画像信号（ 3ｂｉｔ）に対応
した 8階調の階調表現を有する画像を表示することが可
能となるのである。By using these in a combination as shown in FIG. 5 (a), as the kind of voltage level to be obtained, 10 kinds of combinations among 16 kinds of combinations are shown as indicated by a circle in the figure. Is possible. That is,
It is possible to create 10 different levels of voltage. The reason why there are 10 types is that, for example, the combination of V 1 and V 2 and the combination of V 2 and V 1 are C 1 and C 2.
This is because the same voltage level is obtained when the values are the same. By using 8 kinds out of the remaining 10 kinds of voltages, it becomes possible to display an image having a gradation expression of 8 gradations corresponding to the digital image signal (3 bits) as described above.
【００４６】さらには、上述と同様にデジタル画像信号
が 4ｂｉｔの場合には、用意すべき異なるレベルの電圧
の種類は 2 4＝16階調を表示するための16種類が必要と
なる。従来の構成の液晶表示装置ではレベルの異なった
16種類の電圧を用意することが必要であった。つまり16
本の電圧供給配線が必要であった。しかし、本発明によ
れば用意すべき電圧のレベル数は 6種類でよい。Further, when the digital image signal is 4 bits as in the above, 16 kinds of different level voltages to be prepared are necessary for displaying 2 4 = 16 gradations. The liquid crystal display device with the conventional configuration has different levels.
It was necessary to prepare 16 types of voltage. That is 16
Book voltage supply wiring was required. However, according to the present invention, the number of voltage levels to be prepared may be six.
【００４７】さらには、デジタル画像信号が 6ｂｉｔの
場合には、上述と同様の理論によって 2 6階調を表示す
るための 2 6種類、つまり64種類の電圧が必要となって
いた。しかし本発明によれば、11種類の電圧を用意する
だけでよい。[0047] Further, when the digital image signal is 6bit is 2 6 types for displaying 2 6 tone by the same theory as described above, is that is 64 kinds of voltages was necessary. However, according to the present invention, it is only necessary to prepare 11 kinds of voltages.
【００４８】さらにまた、デジタル画像信号が 8ｂｉｔ
の場合には、 2 8＝ 256階調を表示するために従来では
256種類の異なった電圧を必要としていたが、本発明に
よれば、23種類の電圧を用意し、これらの組み合わせに
よって上述の 256レベル以上の電圧を形成することが可
能である。Furthermore, the digital image signal is 8 bits.
In the case of, in order to display 2 8 = 256 gradations,
Although 256 different voltages were required, it is possible according to the present invention to prepare 23 kinds of voltages and combine them to form the above-mentioned voltages of 256 levels or more.
【００４９】さらには、従来の構造の液晶表示装置では
2 n種類の電圧レベルが必要であった。しかし本発明の
液晶表示装置においては、階調数とそれを実現するため
の必要な電圧の種類ｋとは、ｋ（ｋ＋１）／ 2≧ 2 n種
類となるようなｋ種類のレベルの電圧を用意すればよ
い。このように少ない電圧レベル数で従来と同様あるい
はさらに多数の階調表示を行なうことが可能となる。Furthermore, in the liquid crystal display device having the conventional structure,
2 n different voltage levels were needed. However, in the liquid crystal display device of the present invention, the number of gradations and the kind k of the voltage required to realize it are k kinds of voltage at the level of k (k + 1) / 2 ≧ 2 n kinds. Just prepare. In this way, it is possible to perform gray scale display in the same manner as in the conventional case or in a larger number with a small number of voltage levels.
【００５０】次に、第１のホールドコンデンサ７と第２
ホールドコンデンサ８との容量がそれぞれ異なる場合、
即ちＣ 1：Ｃ 2＝ 1：ｍ（ｍは 1以外））の場合につい
て考える。Next, the first hold capacitor 7 and the second hold capacitor 7
If the capacitance of the hold capacitor 8 is different,
That is, consider the case of C 1: C 2 = 1: m (m is other than 1).
【００５１】デジタル画像信号が 3ｂｉｔのときには、
2 3＝ 8階調を表示するためのレベルの異なった 8種類
の電圧が必要となる。従来の構造の液晶表示装置ではそ
のような 8種類の電圧が必要であったが、本発明の液晶
表示装置においては用意する電圧は 3種類の電圧だけで
よい。これらの 3種類の電圧を組み合わせて 8種類以上
の電圧を形成することが可能である。これを図５（ｂ）
に示す。When the digital image signal is 3 bits,
2 3 = 8 kinds of voltages with different levels are required to display 8 gradations. In the liquid crystal display device having the conventional structure, such eight kinds of voltages are required, but in the liquid crystal display device of the present invention, only three kinds of voltages need to be prepared. It is possible to form eight or more voltages by combining these three types of voltages. This is shown in FIG.
Shown in
【００５２】Ｃ 1：Ｃ 2＝ 1：ｍ（ｍは１以外）のと
き、形成可能な電圧レベルの種類は、電圧の種類＝
｛（第１の選択電圧）＋ｍ（第２の選択電圧）｝／（１
＋ｍ）なる式で求められる。When C 1: C 2 = 1: m (m is other than 1), the type of voltage level that can be formed is the type of voltage =
{(First selection voltage) + m (second selection voltage)} / (1
+ M).
【００５３】このような関係式および表２に示した電圧
の組み合わせから明らかなように、この場合には○印を
表２中に付して示した 9種類の組み合わせが可能とな
る。従ってそのように組み合わせにより形成された 9種
類の異なる電圧から 8種類の電圧を用いることによって
8階調を表示することが可能となる。As is apparent from the relational expressions and the combinations of voltages shown in Table 2, in this case, nine kinds of combinations shown by attaching a circle mark in Table 2 are possible. Therefore, by using 8 different voltages out of 9 different voltages formed by such combination,
It is possible to display 8 gradations.
【００５４】これと同様に、デジタル画像信号が 4ｂｉ
ｔのときについて考察すると、 2 4＝16階調を表示する
ための16種類の異なるレベルの電圧を用意することが必
要である。従来の場合には16種類の電圧を用意すること
を必要としていた。しかし本発明によれば 4種類の電圧
だけを用意して、これらの組み合わせによって16種類以
上の電圧の形成が可能である。Similarly, if the digital image signal is 4 bi
Considering time t, it is necessary to prepare 16 kinds of voltages of different levels for displaying 2 4 = 16 gradations. In the conventional case, it was necessary to prepare 16 kinds of voltages. However, according to the present invention, it is possible to prepare only four kinds of voltages and to form 16 kinds or more of voltages by combining these voltages.
【００５５】また、デジタル画像信号が 6ｂｉｔの場合
には、 2 6＝64階調の表示が必要となり、これを実現す
るための64種類の電圧レベル数が必要となる。本発明に
よれば、そのような64種類の異なる電圧を形成するため
には、異なる 8種類の電圧を用いればよいことになる。
このように、極めて少ない種類の電圧を用意するだけで
多階調表示が可能となる。Further, when the digital image signal is 6 bits, it is necessary to display 2 6 = 64 gradations, and 64 kinds of voltage level numbers are required to realize this. According to the present invention, in order to form such 64 different voltages, eight different voltages should be used.
In this way, multi-gradation display can be performed by preparing extremely few types of voltages.
【００５６】さらにデジタル画像信号が 8ｂｉｔの場合
には、 2 8＝ 256階調の表示が必要であり、これを実現
するための 256種類の電圧が必要となっていた。しかし
本発明によれば16種類の電圧を用いて 256階調以上の階
調数を表示することが可能である。このように、デジタ
ル画像信号の階調表現ｂｉｔ数が増加するに従って本発
明はさらに有効なものになることは明らかである。Further, when the digital image signal is 8 bits, it is necessary to display 2 8 = 256 gradations, and 256 kinds of voltages for realizing this are required. However, according to the present invention, it is possible to display a gradation number of 256 gradations or more by using 16 kinds of voltages. As described above, it is apparent that the present invention becomes more effective as the number of gradation expression bits of the digital image signal increases.
【００５７】一般に、このようなＣ 1とＣ 2との容量比
が異なる場合には、 2 n階調の表示に必要な電圧の種類
は、本発明によればｋ 2≧ 2 nなる条件を満たすような
種類の電圧を供給するだけでよいので、装置を極めて簡
易化することができる。In general, when the capacitance ratios of C 1 and C 2 are different, the kind of voltage required for 2 n gray scale display is according to the present invention k 2 ≧ 2 n. Since it is only necessary to supply the kind of voltage that is satisfied, the device can be extremely simplified.
【００５８】次に、本発明の液晶表示装置における、上
記のような 2つの容量による多種類の電圧の形成作用に
ついて説明する。Next, the operation of forming various kinds of voltages by the above two capacitors in the liquid crystal display device of the present invention will be described.
【００５９】第１のホールドコンデンサ７および第２の
ホールドコンデンサ８それぞれの容量Ｃ 1、Ｃ 2に、そ
れぞれ電圧Ｖ x、Ｖ yを印加すると、それぞれのコンデ
ンサに蓄積される電荷Ｑ 1、Ｑ 2は、 Ｑ 1＝Ｃ 1・Ｖ x Ｑ 2＝Ｃ 2・Ｖ Y となる。When the voltages V x and V y are applied to the capacitances C 1 and C 2 of the first hold capacitor 7 and the second hold capacitor 8, respectively, the charges Q 1 and Q 2 accumulated in the respective capacitors are applied. Becomes Q 1 = C 1 · V x Q 2 = C 2 · V Y.
【００６０】このような電圧印加を行なって各容量が十
分に充電された後に、Ｃ 1とＣ 2とを並列に接続しその
それぞれの片端子どうしを接続すると、Ｃ 1、Ｃ 2がそ
れぞれが保持していた電荷が平均化される。そのときの
第１のホールドコンデンサ７および第２のホールドコン
デンサ８の両者の平均化された電圧Ｖ zと、全体的な蓄
積電荷量Ｑ 3との関係は、Ｑ 3＝（Ｃ 1＋Ｃ 2）Ｖ zと
なる。ここで、電圧平均化前後での電荷量の総和は基本
的に保存されるので（電荷の放電等による誤差的な損失
を無視できるものとして）、 Ｑ 3＝Ｑ 1＋Ｑ 2、 （Ｃ 1＋Ｃ 2）Ｖ z＝Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y、 故に、Ｖ z＝（Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y）／（Ｃ 1＋Ｃ
2）となる。ここで、2つのホールドコンデンサ７、８
の容量が等しいとき（Ｃ 1＝Ｃ 2）には、 Ｖz ＝（Ｃ 1・Ｖ x＋Ｃ 1・Ｖ y）／（Ｃ 1＋Ｃ 1）＝
（Ｖ x＋Ｖ y）／ 2 となる。After the capacitors are sufficiently charged by applying such a voltage, C 1 and C 2 are connected in parallel and their respective one terminals are connected to each other. The held charges are averaged. At that time, the relationship between the averaged voltage V z of both the first hold capacitor 7 and the second hold capacitor 8 and the overall accumulated charge amount Q 3 is Q 3 = (C 1 + C 2) V It becomes z . Here, since the total amount of charge before and after voltage averaging is basically stored (assuming erroneous loss due to discharge of charges can be ignored), Q 3 = Q 1 + Q 2, (C 1 + C 2) V z = C 1 · V x + C 2 · V y , therefore V z = (C 1 · V x + C 2 · V y ) / (C 1 + C
2) Here, the two hold capacitors 7 and 8
When the capacitances are equal (C 1 = C 2), V z = (C 1 · V x + C 1 · V y ) / (C 1 + C 1) =
(V x + V y ) / 2.
【００６１】また、第１および第２のホールドコンデン
サの容量が等しくないとき（Ｃ 1：Ｃ 2＝ 1：ｍ，ｍは
1以外）には、 Ｖz ＝（Ｃ 1・Ｖ x＋ｍＣ 1・Ｖ y）／（Ｃ 1＋ｍＣ
1）＝（Ｖ x＋ｍＶ y）／（ 1＋ｍ） となる。When the capacities of the first and second hold capacitors are not equal (C 1: C 2 = 1: m, m is
Other than 1), V z = (C 1 · V x + mC 1 · V y ) / (C 1 + mC
1) = a (V x + mV y) / (1 + m).
【００６２】このようにして、本発明の液晶表示装置に
おいては、異なる電圧の組み合わせによって少ない種類
の電圧から多種類のレベルの電圧を形成して多階調表示
が可能である。In this way, in the liquid crystal display device of the present invention, it is possible to form multi-gradation display by forming voltages of various kinds of voltages from small kinds of voltages by combining different voltages.
【００６３】（実施例２）本発明に係る第２の実施例の
液晶表示装置を、図４に基づいて詳細に説明する。本実
施例においては、 3ビットの階調情報を含む画像表示デ
ータを用いて 8階調表示が可能なアクティブマトリック
ス型液晶表示装置に本発明を適用した場合について述べ
る。(Embodiment 2) A liquid crystal display device according to a second embodiment of the present invention will be described in detail with reference to FIG. In this embodiment, a case will be described in which the present invention is applied to an active matrix type liquid crystal display device capable of displaying 8 gradations by using image display data including 3-bit gradation information.
【００６４】3ビットの階調情報を含む、デジタル画像
データＤ2 （ＭＳＢ）、Ｄ1 、Ｄ0（ＬＳＢ）に対して
それぞれ対応する、 3つの異なるレベルの電圧Ｖ3 、Ｖ
2 、Ｖ1 を用意する。このとき、電圧値が 0の場合（Ｖ
0)も含めて合計 4種類の電圧が用意されていることにな
る。Voltages V3 and V of three different levels respectively corresponding to digital image data D2 (MSB), D1 and D0 (LSB) including 3-bit gradation information.
2. Prepare V1. At this time, if the voltage value is 0 (V
This means that there are four types of voltage in total, including (0).
【００６５】これらの電圧は、それぞれについて 1本ず
つが対応する合計 4本の電圧供給配線４０１で各々供給
される。そして 3ビット・ラッチ回路４０２によって外
部から供給されるＯＥ信号に基づいて、電圧供給配線４
０１の供給する電圧のなかから電圧が選択され、この選
択された電圧が加算される。その結果、異なったレベル
の 7種類の電圧を発生する。ここで、前述したように加
算する電圧として上記の 3つのレベルに加えて 0Ｖ（ 0
ボルト）すなわちＶ0 を用意することによって、 3ビッ
トのデジタル画像データがすべて 0（Ｌｏｗ）即ち（0,
0,0 ）のときにも電圧として 0Ｖを供給することができ
る。このように、 3ビットのデジタル画像データに対し
て合計 4本の電圧供給配線を用意することで、本実施例
では最終的に合計 8種類の異なったレベルの電圧を発生
させることができる。つまり 8階調表示を行なうことが
可能である。These voltages are supplied by a total of four voltage supply wirings 401, one for each of them. Then, based on the OE signal supplied from the outside by the 3-bit latch circuit 402, the voltage supply wiring 4
A voltage is selected from the voltages supplied by 01, and the selected voltage is added. As a result, it generates seven voltages with different levels. Here, as described above, in addition to the above three levels, 0V (0
Volt), that is, V0, all 3-bit digital image data is 0 (Low), that is, (0,
At 0,0), 0V can be supplied as the voltage. In this way, by providing a total of four voltage supply wirings for 3-bit digital image data, a total of eight different levels of voltage can be finally generated in this embodiment. In other words, it is possible to perform 8-gradation display.
【００６６】また、例えば電圧Ｖ1 ＋Ｖ2 がＶ3 よりも
大きくならないように、Ｖ1 、Ｖ2、Ｖ3 の各電圧のレ
ベルをあらかじめ設定するなどしておけば、それらの電
圧の組み合わせによって、それぞれ異なったレベルの電
圧を生成することができる。デジタル画像データＤ0 、
Ｄ1 、Ｄ2 の組み合わせと、それに対応して生成される
電圧との対応関係の一例を図４（ｂ）に示した。If, for example, the levels of the voltages V1, V2 and V3 are set in advance so that the voltage V1 + V2 does not become higher than V3, different levels can be obtained depending on the combination of these voltages. A voltage can be generated. Digital image data D0,
An example of the correspondence relationship between the combination of D1 and D2 and the voltage generated correspondingly is shown in FIG. 4 (b).
【００６７】次に 3ビット・ラッチ回路４０２は、本実
施例のような 3ビットのデジタル画像データＤ0 、Ｄ1
、Ｄ2 にラッチをかける。こうしてパラレルに保持さ
れた 3ビットのデジタル画像データＤ0 、Ｄ1 、Ｄ2 は
3個のＡＮＤ回路４０３ａ、ｂ、ｃおよび 1個のＮＯＲ
回路４０４にそれぞれ入力される。Next, the 3-bit latch circuit 402 receives the 3-bit digital image data D0, D1 as in this embodiment.
, D2 is latched. The 3-bit digital image data D0, D1, and D2 held in parallel in this way are
Three AND circuits 403a, b, c and one NOR
Each is input to the circuit 404.
【００６８】例えば、データ（ 0、 0、 0）が入力され
たときには、ＮＯＲ回路４０４の出力が 1となり、アナ
ログスイッチ４０５ｄが動作して電圧供給配線４０１の
うちＶ0 のみが選択されて電圧Ｖ0 として信号線１０２
に出力される。For example, when data (0, 0, 0) is input, the output of the NOR circuit 404 becomes 1, the analog switch 405d operates, and only V0 of the voltage supply wiring 401 is selected and set as the voltage V0. Signal line 102
Is output to
【００６９】また 3個のＡＮＤ回路４０３ａ、４０３
ｂ、４０３ｃにおいては、それぞれの2つの入力端子の
うち一方には常にデータ 1（Ｈｉ）が入力されている。
例えば、デジタル画像データとして（ 0、 1、 1）が入
力された場合には、４０３ａ、４０３ｂの出力が 1とな
りこれに接続されているアナログスイッチ４０５ａ、お
よび４０５ｂのみがオン状態となって、それぞれ電圧Ｖ
1 、Ｖ2 が出力され、これらが抵抗Ｒ1 、Ｒ2 、Ｒ3 を
備えた電流変換回路４０６を通って各電圧に対応した電
流に変換され、さらにそれらは加算回路４０７で加算さ
れ、加算された電流に対応したレベルの電圧としてこの
加算回路４０７に設定されている増幅率で増幅されて、
階調表示を行なう電圧（Ｖ2 ＋Ｖ1 ）として出力され
る。Further, three AND circuits 403a, 403
In b and 403c, data 1 (Hi) is always input to one of the two input terminals.
For example, when (0, 1, 1) is input as digital image data, the outputs of 403a and 403b are 1, and only the analog switches 405a and 405b connected to this are turned on, respectively. Voltage V
1, V2 are output, and these are converted into a current corresponding to each voltage through a current conversion circuit 406 including resistors R1, R2, and R3, and these are added by an adder circuit 407 to obtain an added current. The voltage of the corresponding level is amplified by the amplification factor set in the adding circuit 407,
It is output as a voltage (V2 + V1) for gradation display.
【００７０】このように、ｋ個のレベル数の電圧を用意
し、このレベルのうちからＡＮＤ回路４０３ａ〜ｃおよ
びＮＯＲ回路４０４のデジタル画像データに対応したス
イッチングによって、選択する電圧の組み合わせを変え
ることにより、合計２n 個の異なるレベルの電圧を発生
させることができる。このとき、前述したようにＶ0を
計算に入れれば、ｎ＋１個の電圧を用意することで２n
個の異なるレベルの電圧を発生させて、２n 階調の階調
数を有する画像の表示が可能となる。As described above, the voltages of k levels are prepared, and the combination of the voltages to be selected is changed by the switching corresponding to the digital image data of the AND circuits 403a to 403c and the NOR circuit 404 among the levels. Thus, a total of 2 n different levels of voltage can be generated. At this time, if V0 is included in the calculation as described above, it is possible to obtain 2 n by preparing n + 1 voltages.
By generating voltages of different levels, it becomes possible to display an image having a gradation number of 2 n gradations.
【００７１】この計算式に従えば、前述した 3ビットの
（階調情報を含んだ）デジタル画像データに対しては、
レベルの異なる 8種類の電圧を発生させて、 8階調の階
調表現を有する画像を実現することができる。According to this calculation formula, for the above-mentioned 3-bit digital image data (including gradation information),
By generating eight kinds of voltages with different levels, it is possible to realize an image having eight gradations.
【００７２】このとき、レベルの異なるｎ種類の電圧Ｖ
1 、Ｖ2 、…Ｖn には、 Ｖn ＞Ｖn-1 ＋…Ｖ2 ＋Ｖ1 Ｖn-1 ＞Ｖn-2 ＋…＋Ｖ2 ＋Ｖ1 … の関係が成り立つ。このように、この第２の実施例に示
したような回路構成および電圧の選択方式によっても、
少ない電圧の組み合わせによって、効果的に多くの異な
る多種類の電圧を発生させて、それに対応した多階調の
表示を行なうことが可能となる。この第２の実施例の場
合にも、階調数が多くなるほど本発明は有効であること
は、上述の計算式から明らかである。At this time, n kinds of voltages V having different levels are provided.
Vn> Vn-1 + ... V2 + V1 Vn-1> Vn-2 + ... + V2 + V1 ... holds for 1, V2, ... Vn. In this way, the circuit configuration and voltage selection method as shown in the second embodiment also
By combining a small number of voltages, it is possible to effectively generate a large number of different kinds of voltages and display a multi-gradation corresponding thereto. Also in the case of the second embodiment, it is clear from the above calculation formula that the present invention is more effective as the number of gradations increases.
【００７３】例えば、この第２の実施例の方式で32階調
の階調数を有する表示を実現するためには、上式から32
＝ 25 であるからｎ＝5 であって、 0Ｖを含めて合計 6
本の電圧供給配線を形成するだけでよく、従来の技術の
場合に必要な32本と比較して約 1/5の本数で済む。For example, in order to realize the display having the gradation number of 32 gradations by the method of the second embodiment, 32 is obtained from the above equation.
= 25 , so n = 5 and total 6 including 0V.
Only one voltage supply line needs to be formed, which is about one-fifth of the 32 required by the conventional technology.
【００７４】なお、電流変換回路４０６は、本実施例で
は並列に接続されたＲ1 、Ｒ2 、Ｒ3 によってそれぞれ
が接続されたＶ1 、Ｖ2 、Ｖ3 の各電圧をそれぞれ抵抗
Ｒ1、Ｒ2 、Ｒ3 によって電流の違いへと変換されるよ
うに形成したもので、これらの電流をＲ1 、Ｒ2 、Ｒ3
の端部で並列に 1本に接続することによって電流を合計
し、今度はその合計された電流に基づいて加算回路４０
７で電圧へと再変換して、最終的に電圧Ｖ1 、Ｖ2 、Ｖ
3 の組み合わせを種々変えて加算して新たなレベルの電
圧を形成していることは上述した通りであるが、このよ
うな入力された電圧を加算して一つの電圧として出力す
る回路構造は、本実施例の回路構造のみには限定されな
いことは言うまでもない。In the present embodiment, the current conversion circuit 406 converts the respective voltages of V1, V2, and V3, which are respectively connected by R1, R2, and R3 connected in parallel, into the currents of the resistors R1, R2, and R3, respectively. It is designed to be converted into a difference, and these currents are converted into R1, R2, R3.
The currents are summed by connecting them in parallel at the ends of the summing circuit, and this time the summing circuit 40 is based on the summed current.
It is converted back to voltage at 7 and finally voltage V1, V2, V
As described above, various combinations of 3 are added to form a new level voltage, but the circuit structure for adding such input voltages and outputting as a single voltage is It goes without saying that the circuit structure of this embodiment is not the only option.
【００７５】本発明は上述のようにあらかじめ用意した
Ｖ0 〜Ｖ3 のような異なった電圧の組み合わせを変える
ことによってそれらの用意した電圧とは異なったレベル
の電圧を発生させることによってさらに多種類の電圧を
得ることができるような回路であれば、上記実施例のよ
うな論理回路素子の組み合わせによる回路構成のみには
限定されないことは言うまでもない。According to the present invention, as described above, by changing a combination of different voltages such as V0 to V3 prepared in advance, a voltage of a different level from the prepared voltage is generated, so that various kinds of voltages can be obtained. It goes without saying that the circuit configuration is not limited to the circuit configuration of the combination of the logic circuit elements as in the above-described embodiment as long as the circuit that can obtain the above is obtained.
【００７６】[0076]
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、特に少ない電圧レベル数すなわち少ない
本数の電圧供給配線で多階調表示が可能な液晶駆動回路
を備えて、特に液晶駆動回路の小型化によって装置全体
としても小型化を図りつつ多階調で高品位な画像表示を
可能とした液晶表示装置を提供することができる。As described above in detail, according to the present invention, a liquid crystal drive circuit capable of multi-gradation display with a particularly small number of voltage levels, that is, a small number of voltage supply wirings is provided. It is possible to provide a liquid crystal display device capable of multi-gradation and high-quality image display while achieving miniaturization of the entire device by downsizing the liquid crystal drive circuit.
【図１】本発明に係る第１の実施例の液晶表示装置の構
造の概要を示す図である。FIG. 1 is a diagram showing an outline of a structure of a liquid crystal display device of a first embodiment according to the present invention.
【図２】本発明に係る第１の実施例の液晶表示装置の信
号線駆動回路の構造を示す図である。FIG. 2 is a diagram showing a structure of a signal line driving circuit of the liquid crystal display device according to the first embodiment of the present invention.
【図３】本発明に係る第１の実施例の液晶表示装置に用
いられる制御信号ＯＥおよび制御信号Ｓの波形を示す図
である。FIG. 3 is a diagram showing waveforms of a control signal OE and a control signal S used in the liquid crystal display device according to the first embodiment of the present invention.
【図４】本発明に係る第２の実施例の液晶表示装置の構
造の概要を示す図（ａ）およびそれに用いられる階調情
報の組み合わせを示す図である。FIG. 4 is a diagram (a) showing an outline of a structure of a liquid crystal display device of a second embodiment according to the present invention and a diagram showing a combination of gradation information used therein.
【図５】Ｃ 1＝Ｃ 2のときの電圧の組み合わせを示す図
（ａ）およびＣ 1＝ｍＣ 2のときの電圧の組み合わせを
示す図（ｂ）である。FIG. 5 is a diagram (a) showing a combination of voltages when C 1 = C 2 and a diagram (b) showing a combination of voltages when C 1 = mC 2.
【図６】従来の多階調表示が可能なアクティブマトリッ
クス型液晶表示装置の信号線駆動回路を示す図である。FIG. 6 is a diagram showing a signal line drive circuit of a conventional active matrix type liquid crystal display device capable of multi-gradation display.
１…デジタル画像信号ＤＳ ２…直並列変換回路 ３…第１のデコーダ ４…第２のデコーダ ５…第１の電圧選択回路 ６…第２の電圧選択回路 ７…第１のホールドコンデンサ ８…第２のホールドコンデンサ ９…短絡スイッチ １０…電流バッファ １１…電圧供給配線 １０１…走査線 １０２…信号線 １０３…ＴＦＴ １０４…画素電極 １０５…走査線駆動回路 １０６…信号線駆動回路 １０７…対向電極駆動回路 DESCRIPTION OF SYMBOLS 1 ... Digital image signal DS 2 ... Serial / parallel conversion circuit 3 ... 1st decoder 4 ... 2nd decoder 5 ... 1st voltage selection circuit 6 ... 2nd voltage selection circuit 7 ... 1st hold capacitor 8 ... 2 hold capacitor 9 ... Short circuit switch 10 ... Current buffer 11 ... Voltage supply wiring 101 ... Scan line 102 ... Signal line 103 ... TFT 104 ... Pixel electrode 105 ... Scan line drive circuit 106 ... Signal line drive circuit 107 ... Counter electrode drive circuit
Claims (4)
トリックス状に配置され、前記信号線および前記走査線
によって囲まれる領域に画素電極と該画素電極に接続さ
れるとともに前記信号線および前記走査線に接続された
スイッチング素子とが形成されたアレイ基板と、該アレ
イ基板の前記画素電極に対向する対向電極が第２の基板
上に形成された対向基板と、前記アレイ基板と前記対向
基板とが間隙を有して対向配置され周囲を封止して形成
された液晶セルに注入・挟持された液晶層と、前記走査
線に走査電圧を印加する走査線駆動回路と、前記信号線
に画像信号電圧を印加する信号線駆動回路とを有する液
晶表示装置において、 入力された画像信号の有する階調情報に基づいて、異な
った複数のレベルの電圧をそれぞれが供給する複数本の
電圧供給配線のうちから一度に 1本以上を選択し、該選
択した電圧供給配線から供給される電圧の平均を取っ
て、前記電圧供給配線の供給する複数種類の異なったレ
ベルの電圧および該電圧どうしのそれぞれ中間のレベル
の電圧を含む、少なくとも前記電圧供給配線の供給する
複数種類の異なったレベルの電圧よりも多種類のレベル
の電圧を形成して、前記電圧供給配線の本数以上の階調
数を有する画像を表示する画像信号電圧として前記信号
線に印加する信号線駆動回路を具備することを特徴とす
る液晶表示装置。1. A signal line and a scanning line are arranged in a matrix on a first substrate, and a pixel electrode is connected to the pixel electrode in a region surrounded by the signal line and the scanning line and the signal line and the scanning line. An array substrate on which a switching element connected to the scanning line is formed, a counter substrate on which a counter electrode facing the pixel electrode of the array substrate is formed on a second substrate, and the array substrate and the counter substrate. A liquid crystal layer injected and sandwiched in a liquid crystal cell formed so as to face the substrate with a gap and to seal the periphery, a scanning line drive circuit for applying a scanning voltage to the scanning line, and the signal line In a liquid crystal display device having a signal line drive circuit for applying an image signal voltage to a plurality of pixels, a plurality of voltages of different levels are respectively supplied based on gradation information included in an input image signal. One or more of the voltage supply wirings are selected at a time, the average of the voltages supplied from the selected voltage supply wirings is averaged, and a plurality of different levels of voltage supplied by the voltage supply wirings and Voltages of a plurality of kinds of levels, which include voltages of intermediate levels between the voltages, are formed at least at a plurality of different levels of voltages supplied by the voltage supply wiring, and the number of floors is equal to or more than the number of the voltage supply wirings. A liquid crystal display device comprising a signal line drive circuit for applying to the signal line as an image signal voltage for displaying an image having a tone.
トリックス状に配置され、前記信号線および前記走査線
によって囲まれる領域に画素電極と該画素電極に接続さ
れるとともに前記信号線および前記走査線に接続された
スイッチング素子とが形成されたアレイ基板と、該アレ
イ基板の前記画素電極に対向する対向電極が第２の基板
上に形成された対向基板と、前記アレイ基板と前記対向
基板とが間隙を有して対向配置され周囲を封止して形成
された液晶セルに注入・挟持された液晶層と、前記走査
線に走査電圧を印加する走査線駆動回路と、前記信号線
に画像信号電圧を印加する信号線駆動回路とを有する液
晶表示装置において、 シリアルデータ形態で入力された階調データを有する画
像信号をパラレルデータ形態へと変換して出力する直並
列変換回路と、 あらかじめ記憶された第１のデコード情報に基づいて前
記直並列変換回路の出力するパラレルデータ形態の画像
信号をデコードして複数個のスイッチのオン・オフをパ
ラレルに制御するための第１の制御信号を出力する第１
のデコーダと、 前記直並列変換回路の出力するパラレルデータ形態の画
像信号を、前記第１のデコーダとは異なったデコードル
ールとしてあらかじめ記憶された第２のデコード情報に
基づいてデコードして前記スイッチとは別の複数個のス
イッチのオン・オフをパラレルに制御するための制御信
号を出力する第２のデコーダと、 複数種類の異なるレベルの電圧がそれぞれ印加される複
数本の電圧供給配線と、 前記第１のデコーダによって
オン・オフをそれぞれパラレルに制御される複数個のス
イッチが形成されており、該スイッチの一つ一つの一端
は前記電圧供給配線のうち異なる配線にそれぞれ接続さ
れ他端は共通の出力端に接続されている第１の電圧選択
回路と、 前記第２のデコーダによってオン・オフをそれぞれパラ
レルに制御される複数個のスイッチが形成されており、
該スイッチの一つ一つの一端は前記電圧供給配線のうち
異なる配線にそれぞれ接続され他端は共通の出力端に接
続されている第２の電圧選択回路と、 前記第１の電圧選択回路の出力端に一端が接続され、他
端は接地または定電圧が印加される第１の電気容量と、 前記第２の電圧選択回路の出力端に一端が接続され、他
端は接地または定電圧が印加される第２の電気容量と、 前記第１の電気容量の前記一端と前記第２の電気容量の
前記一端との短絡を制御する短絡制御スイッチであって
該短絡制御スイッチを閉じた際に前記第１の電気容量の
前記一端と前記第２の電気容量の前記一端とを短絡させ
て前記第１の電気容量に蓄積された電荷と前記第２の電
気容量に蓄積された電荷とを平均化する短絡制御スイッ
チと、 前記第１の電気容量および前記第２の電気容量の前記一
端の平均化された前記電荷に対応した電圧を、所定の増
幅率で増幅し、前記信号線にそれぞれ印加するように前
記信号線の一つ一つごとに接続された電流バッファとを
備えて、前記電圧供給配線の供給する異なったレベルの
複数種類の電圧どうしのそれぞれ中間のレベルの電圧を
含む、少なくとも前記電圧供給配線の供給する複数種類
の異なったレベルの電圧よりも多種類のレベルの電圧を
形成し、前記電圧供給配線の本数以上の階調数を有する
画像を表示する画像信号電圧として前記信号線のそれぞ
れに印加する信号線駆動回路を具備することを特徴とす
る液晶表示装置。2. A signal line and a scanning line are arranged in a matrix on a first substrate, and a pixel electrode is connected to the pixel electrode in a region surrounded by the signal line and the scanning line and the signal line and the scanning line. An array substrate on which a switching element connected to the scanning line is formed, a counter substrate on which a counter electrode facing the pixel electrode of the array substrate is formed on a second substrate, and the array substrate and the counter substrate. A liquid crystal layer injected and sandwiched in a liquid crystal cell formed so as to face the substrate with a gap and to seal the periphery, a scanning line drive circuit for applying a scanning voltage to the scanning line, and the signal line In a liquid crystal display device having a signal line drive circuit for applying an image signal voltage to an image signal, the image signal having gradation data input in serial data form is converted into parallel data form and output. A parallel conversion circuit and a parallel conversion circuit for decoding an image signal in the form of parallel data output from the serial-parallel conversion circuit on the basis of prestored first decoding information to control on / off of a plurality of switches in parallel. First for outputting a first control signal
And a switch for decoding an image signal in the form of parallel data output from the serial-parallel conversion circuit based on second decoding information stored in advance as a decoding rule different from that of the first decoder. A second decoder that outputs a control signal for controlling on / off of a plurality of different switches in parallel; a plurality of voltage supply wirings to which voltages of a plurality of different levels are respectively applied; A plurality of switches whose ON / OFF are controlled in parallel by the first decoder are formed. One end of each switch is connected to a different wiring of the voltage supply wiring and the other end is common. ON / OFF is controlled in parallel by a first voltage selection circuit connected to the output terminal of the Multiple switches are formed,
One end of each of the switches is connected to a different wiring of the voltage supply wirings, and the other end is connected to a common output terminal, and an output of the first voltage selection circuit. One end is connected to one end and the other end is connected to a first capacitance to which ground or constant voltage is applied, and one end is connected to the output end of the second voltage selection circuit, and the other end is applied to ground or constant voltage. A second electric capacity, and a short-circuit control switch for controlling a short circuit between the one end of the first electric capacity and the one end of the second electric capacity, wherein the short-circuit control switch is closed when the short-circuit control switch is closed. The one end of the first capacitance and the one end of the second capacitance are short-circuited to average the charges accumulated in the first capacitance and the charges accumulated in the second capacitance. A short circuit control switch, and the first capacitance and A voltage corresponding to the averaged electric charge at the one end of the second capacitance is amplified by a predetermined amplification factor and connected to each of the signal lines so as to be applied to each of the signal lines. And a voltage buffer having at least an intermediate level between voltages of a plurality of different levels supplied by the voltage supply wiring, and at least a plurality of different levels supplied by the voltage supply wiring. A signal line driving circuit for forming a voltage of a greater number of levels than the voltage and applying it to each of the signal lines as an image signal voltage for displaying an image having a gradation number equal to or greater than the number of voltage supply wirings. Liquid crystal display device characterized by.
トリックス状に配置され、前記信号線および前記走査線
によって囲まれる領域に画素電極と該画素電極に接続さ
れるとともに前記信号線および前記走査線に接続された
スイッチング素子とが形成されたアレイ基板と、該アレ
イ基板の前記画素電極に対向する対向電極が第２の基板
上に形成された対向基板と、前記アレイ基板と前記対向
基板とが間隙を有して対向配置され周囲を封止して形成
された液晶セルに注入・挟持された液晶層と、前記走査
線に走査電圧を印加する走査線駆動回路と、前記信号線
に画像信号電圧を印加する信号線駆動回路とを有する液
晶表示装置において、 入力された画像信号の有する階調情報に基づいて、異な
った複数のレベルの電圧をそれぞれが供給する複数本の
電圧供給配線のうちから一度に 1本以上を選択し、該選
択した電圧供給配線から供給される電圧を加算して、前
記電圧供給配線の供給する複数種類のレベルの電圧およ
び該電圧とは異なるレベルの電圧を含む、少なくとも前
記電圧供給配線の供給する複数種類の異なったレベルの
電圧よりも多種類のレベルの電圧を形成して、前記電圧
供給配線の本数以上の階調数を有する画像を表示する画
像信号電圧として前記信号線に印加する信号線駆動回路
を具備することを特徴とする液晶表示装置。3. A signal line and a scanning line are arranged in a matrix on a first substrate, a pixel electrode is connected to the pixel electrode in a region surrounded by the signal line and the scanning line, and the signal line and the scanning line. An array substrate on which a switching element connected to the scanning line is formed, a counter substrate on which a counter electrode facing the pixel electrode of the array substrate is formed on a second substrate, and the array substrate and the counter substrate. A liquid crystal layer injected and sandwiched in a liquid crystal cell formed so as to face the substrate with a gap and to seal the periphery, a scanning line drive circuit for applying a scanning voltage to the scanning line, and the signal line In a liquid crystal display device having a signal line drive circuit for applying an image signal voltage to a plurality of pixels, a plurality of voltages of different levels are respectively supplied based on gradation information included in an input image signal. One or more of the voltage supply wirings are selected at a time, the voltages supplied from the selected voltage supply wirings are added, and the voltage of a plurality of levels supplied by the voltage supply wiring and the voltage are An image having a number of gradations equal to or more than the number of the voltage supply wirings, which forms voltages of a plurality of kinds of levels including at least different kinds of voltages supplied by the voltage supply wirings, which include voltages of different levels. A liquid crystal display device comprising a signal line drive circuit for applying an image signal voltage for displaying to the signal line.
トリックス状に配置され、前記信号線および前記走査線
によって囲まれる領域に画素電極と該画素電極に接続さ
れるとともに前記信号線および前記走査線に接続された
スイッチング素子とが形成されたアレイ基板と、該アレ
イ基板の前記画素電極に対向する対向電極が第２の基板
上に形成された対向基板と、前記アレイ基板と前記対向
基板とが間隙を有して対向配置され周囲を封止して形成
された液晶セルに注入・挟持された液晶層と、前記走査
線に走査電圧を印加する走査線駆動回路と、前記信号線
に画像信号電圧を印加する信号線駆動回路とを有する液
晶表示装置において、 シリアルデータ形態で入力された階調データを有する画
像信号をパラレルデータ形態へと変換して出力する直並
列変換回路と、 電圧 0ボルトを含むｎ＋1 種類の異なるレベルの電圧が
それぞれ印加されるｎ＋1 本の電圧供給配線と、 前記ｎ＋1 本の電圧供給配線の一つ一つに対して1 個ず
つが接続され前記階調データに基づいてオン・オフをそ
れぞれパラレルに制御されて各々がそれぞれ接続されて
いる電圧供給配線の電圧の選択・非選択を制御するｎ＋
1 個の選択スイッチ素子を備えた選択スイッチ回路と、 前記ｎ＋1 個の選択スイッチ素子により選択された電圧
を加算して 2n 種類の異なったレベルの電圧を形成し、
該電圧を増幅して出力し前記信号線に印加する加算増幅
回路とを備えた信号線駆動回路を具備して、 2n 階調の
階調数を有する画像表示を行なうことを特徴とする液晶
表示装置。4. A signal line and a scan line are arranged in a matrix on a first substrate, and a pixel electrode is connected to the pixel electrode in a region surrounded by the signal line and the scan line, and the signal line and the scan line. An array substrate on which a switching element connected to the scanning line is formed, a counter substrate on which a counter electrode facing the pixel electrode of the array substrate is formed on a second substrate, and the array substrate and the counter substrate. A liquid crystal layer injected and sandwiched in a liquid crystal cell formed so as to face the substrate with a gap and to seal the periphery, a scanning line drive circuit for applying a scanning voltage to the scanning line, and the signal line In a liquid crystal display device having a signal line drive circuit for applying an image signal voltage to an image signal, the image signal having gradation data input in serial data form is converted into parallel data form and output. Parallel conversion circuit, n + 1 voltage supply wirings to which voltages of different levels of n + 1 including 0 volt are respectively applied, and one is connected to each of the n + 1 voltage supply wirings. N +, which controls ON / OFF in parallel based on the grayscale data and controls selection / non-selection of the voltage of the voltage supply wiring connected to each,
A select switch circuit having one select switch element and the voltages selected by the n + 1 select switch elements are added to form 2 n kinds of different level voltages,
A liquid crystal which is provided with a signal line drive circuit having an addition amplification circuit for amplifying and outputting the voltage and applying it to the signal line, and performing image display having a gradation number of 2 n gradations. Display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16138694A JP3544707B2 (en) | 1994-07-13 | 1994-07-13 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16138694A JP3544707B2 (en) | 1994-07-13 | 1994-07-13 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829754A true JPH0829754A (en) | 1996-02-02 |
| JP3544707B2 JP3544707B2 (en) | 2004-07-21 |
Family
ID=15734111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16138694A Expired - Fee Related JP3544707B2 (en) | 1994-07-13 | 1994-07-13 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544707B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007041537A (en) * | 2005-08-04 | 2007-02-15 | Korea Advanced Inst Of Science & Technol | Digital to analog converter using time division sampling for driving flat panel display, method of implementing the same, and data driver circuit using the same |
| JP2008089954A (en) * | 2006-10-02 | 2008-04-17 | Epson Imaging Devices Corp | Data line drive circuit, liquid crystal display, and electronic device equipped therewith |
| KR101029399B1 (en) * | 2004-06-21 | 2011-04-14 | 엘지디스플레이 주식회사 | Method and apparatus for driving data of liquid crystal display |
| WO2022116007A1 (en) * | 2020-12-01 | 2022-06-09 | 京东方科技集团股份有限公司 | Display substrate, driving method and display panel |
-
1994
- 1994-07-13 JP JP16138694A patent/JP3544707B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101029399B1 (en) * | 2004-06-21 | 2011-04-14 | 엘지디스플레이 주식회사 | Method and apparatus for driving data of liquid crystal display |
| JP2007041537A (en) * | 2005-08-04 | 2007-02-15 | Korea Advanced Inst Of Science & Technol | Digital to analog converter using time division sampling for driving flat panel display, method of implementing the same, and data driver circuit using the same |
| JP2008089954A (en) * | 2006-10-02 | 2008-04-17 | Epson Imaging Devices Corp | Data line drive circuit, liquid crystal display, and electronic device equipped therewith |
| WO2022116007A1 (en) * | 2020-12-01 | 2022-06-09 | 京东方科技集团股份有限公司 | Display substrate, driving method and display panel |
| US11645993B2 (en) | 2020-12-01 | 2023-05-09 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display substrate including decoder and gate circuit, driving method, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544707B2 (en) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW307856B (en) | ||
| KR100536871B1 (en) | Display driving device and display using the same | |
| KR100564283B1 (en) | Reference voltage generation circuit, display driver circuit, display device and reference voltage generation method | |
| KR100524443B1 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| US6067066A (en) | Voltage output circuit and image display device | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| US7006114B2 (en) | Display driving apparatus and display apparatus using same | |
| US6839043B2 (en) | Active matrix display device and mobile terminal using the device | |
| JP3501939B2 (en) | Active matrix type image display | |
| JP4285386B2 (en) | Source driver, electro-optical device and electronic apparatus | |
| JP2002215108A (en) | Method and circuit for driving liquid crystal display, and portable electronic equipment | |
| JP2001166751A (en) | Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same | |
| JP2006343563A (en) | Liquid crystal display device | |
| JP2714161B2 (en) | Liquid crystal display device | |
| EP1552498B1 (en) | Active matrix display | |
| JP3544707B2 (en) | Liquid crystal display | |
| JP3641913B2 (en) | Display device | |
| JPS58220185A (en) | Display element | |
| KR20050000349A (en) | Display device | |
| JPH1195251A (en) | Liquid crystal display device | |
| JPH10319429A (en) | Active matrix liquid crystal display device | |
| JPH0651719A (en) | Liquid crystal display device | |
| JP2003150121A (en) | Circuit for generating pulse width modulation signal, data line driving circuit, electro-optical device, and electronic equipment | |
| JPH09251282A (en) | Driving device for display device, liquid crystal display device and drive method for liquid crystal display device | |
| JP3415736B2 (en) | Display device and display panel driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |