KR100997803B1 - Manufacturing method of PCB - Google Patents

Manufacturing method of PCB Download PDF

Info

Publication number
KR100997803B1
KR100997803B1 KR1020080114678A KR20080114678A KR100997803B1 KR 100997803 B1 KR100997803 B1 KR 100997803B1 KR 1020080114678 A KR1020080114678 A KR 1020080114678A KR 20080114678 A KR20080114678 A KR 20080114678A KR 100997803 B1 KR100997803 B1 KR 100997803B1
Authority
KR
South Korea
Prior art keywords
solder resist
substrate
build
filling
via hole
Prior art date
Application number
KR1020080114678A
Other languages
Korean (ko)
Other versions
KR20100055801A (en
Inventor
최재훈
손경진
류정걸
박정환
이상엽
김동선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080114678A priority Critical patent/KR100997803B1/en
Publication of KR20100055801A publication Critical patent/KR20100055801A/en
Application granted granted Critical
Publication of KR100997803B1 publication Critical patent/KR100997803B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 외층에 회로패턴 및 비아홀이 형성된 빌드업기판을 제공하는 단계; 솔더레지스트로 비아홀을 충전하는 단계; 및 빌드업기판의 표면에 솔더레지스트를 도포하는 단계를 포함하는 인쇄회로기판의 제조방법은 솔더레지스트를 플러깅 재료로 사용함으로서 생산원가를 줄이고, 충전 후 바로 전면 도포를 실시함으로서 플러깅 잉크(plugging ink) 충친 방식에 적용되는 주요 공정인 건조 공정과 정면처리 공정을 삭제할 수 있어 생산성이 향상되며, 과충전 된 플러깅 잉크를 정면처리할 필요 없어 과연마로 인해 홀의 도금부분이 연마되어 신뢰성을 저하시키는 문제가 해결될 수 있다. Disclosed is a method of manufacturing a printed circuit board. Providing a build-up substrate having circuit patterns and via holes formed in an outer layer; Filling the via holes with solder resist; And a method of manufacturing a printed circuit board including applying a solder resist to a surface of a build-up substrate, by using solder resist as a plugging material, to reduce production cost, and to apply the front surface immediately after filling to thereby plugging ink. The productivity can be improved by eliminating the drying process and the frontal treatment process, which are the main processes applied to the filling method, and the problem of deterioration of the reliability due to the polishing of the plated part of the hole due to the overpolishing can be solved without the need of the frontal treatment of the overfilled plugging ink. Can be.

플러깅, 솔더페이스트, 스퀴즈 Plugging, Solder Paste, Squeeze

Description

인쇄회로기판 제조방법{Manufacturing method of PCB}Manufacturing method of printed circuit board {Manufacturing method of PCB}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method.

인쇄회로기판은 페이퍼페놀 수지 또는 글래스에폭시 수지 등과 같은 재질의 기판 상에 동박적층하고 에칭하거나, 도금 방식 등을 통하여 회로패턴을 형성하는 것을 기본한다. 최근 전자기기는 더욱더 소형화, 박형화, 경량화 및 고밀화되어 가고 있으며, 이에 따라서 다층 프린트배선 기판을 보다 작고 고밀집화를 시키기 위해서 플레이팅 스루 홀(Plating Through Hole)과 비아홀의 수가 증가할 수 밖에 없는 실정이다. 또한, 다층 프린트배선기판에 실장되는 칩(chip)들도 동일한 추세로 대응되고 있다.The printed circuit board is formed by laminating and etching copper foil on a substrate made of a material such as paper phenol resin or glass epoxy resin, or forming a circuit pattern through a plating method. Recently, electronic devices are becoming smaller, thinner, lighter, and more compact, and accordingly, the number of plating through holes and via holes has to increase in order to make the multilayer printed circuit board smaller and denser. to be. In addition, chips mounted on multilayer printed circuit boards are also responding to the same trend.

이러한 인쇄회로기판을 제조하기 위하여 종래에는 동박이 적층된 기판을 설계회로에 따라 에칭하고 높은 평활도를 얻기 위해 정면한 후에 실크스크린 또는 스프레이 방식 등으로 포토 솔더레지스트를 일면에 도포하고 1차 건조한 후에, 타면에 포토 솔더레지스트를 도포하여 2차 건조한 다음 노광 현상 후 건조시켜 인쇄회 로기판을 완성하였다. 스크린 도포 방식은 스프레이 방식에 비해 밀착력이 높고 표면의 균일성이 좋아 많이 이용되나, 홀의 에지부분에 커버링이 되지 아니하여 홀의 에지부분의 금속이 노출되는 문제가 있다. In order to manufacture such a printed circuit board, conventionally, a copper foil-laminated substrate is etched according to a design circuit, and is faced to obtain high smoothness, and then a photo solder resist is applied to one surface by a silk screen or spray method and dried firstly. A photo solder resist was applied to the other surface, and then dried secondly, followed by exposure and drying to complete a printed circuit board. Compared to the spray method, the screen coating method has high adhesion and good surface uniformity. However, the screen coating method does not cover the edge part of the hole, thereby exposing the metal at the edge part of the hole.

이러한 문제점을 해결하기 위한 방법으로 포토솔더레지스를 2회 도포하는 방법을 이용하였으나, 이러한 방법으로도 여전히 홀의 에지부분이 노출되는 것을 완전히 방지하지 못하기 때문에 최근에는 절연재료인 플러깅 잉크(plugging ink)를 사용하여 홀을 충전한 후 포토 솔더레지스트를 도포하는 방법을 적용한다. 다만 플러깅 잉크를 사용하여 홀을 충전하는 방법은 고가의 플러깅 잉크를 사용해야 하므로 기판의 제조단가가 높아지고, 과충전된 플러깅 잉크를 제거하는 정면처리 과정에서 홀의 도금이 같이 연마되어 제거되는 문제가 있다.In order to solve this problem, the method of applying the photosolder resist twice is used. However, since the edge portion of the hole is still not completely prevented even with this method, plugging ink, which is an insulating material, has recently been used. After filling the hole using a method of applying a photo solder resist is applied. However, the method of filling the hole using the plugging ink requires the use of expensive plugging ink, thereby increasing the manufacturing cost of the substrate and removing the over-plating of the hole in the frontal treatment process of removing the overfilled plugging ink.

본 발명은 솔더레지스트를 이용하여 비아홀을 플러깅하는 인쇄회로기판 제조방법을 제공하는 것이다.The present invention provides a printed circuit board manufacturing method for plugging a via hole using a solder resist.

본 발명의 일 측면에 따르면, 외층에 회로패턴 및 비아홀이 형성된 빌드업기판을 제공하는 단계; 솔더레지스트로 비아홀을 충전하는 단계; 및 빌드업기판의 표면에 솔더레지스트를 도포하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된 다.According to an aspect of the invention, providing a build-up substrate having a circuit pattern and a via hole in the outer layer; Filling the via holes with solder resist; And applying a solder resist to the surface of the build-up substrate.

비아홀은 빌더업기판을 관통하는 관통비아홀을 포함하며, 비아홀을 충전하는단계는 관통비아홀을 일면 방향에서 솔더레지스트로 충전하는 단계; 및 관통비아홀을 타면 방향에서 솔더레지스트로 충전하는 단계를 포함할 수 있다. 또한 솔더레지스트는 감광성 물질을 포함하고, 빌드업기판에 솔더레지스트를 도포하는 단계 이후에 솔더레지스트 위에 마스크를 적층하는 단계; 솔더레지스트를 노광 현상하여 빌드업기판의 표면을 선택적으로 노출시키는 단계를 더 포함할 수 있다.The via hole includes a through via hole penetrating the builder up substrate, and the filling of the via hole includes filling the through via hole with solder resist in one direction; And filling the through via hole with solder resist in the other surface direction. In addition, the solder resist includes a photosensitive material, after the step of applying the solder resist to the build-up substrate, the step of depositing a mask on the solder resist; The method may further include selectively exposing the surface of the buildup substrate by exposing and developing the solder resist.

비아홀을 충전하는 단계는 비아홀에 상응하는 개구부가 형성된 스크린 제판을 빌드업기판에 정렬하는 단계; 및 스크린 제판의 개구부를 통해 솔더레지스트를 밀어 넣어 비아홀에 솔더레지스트를 충전하는 단계를 통해 수행할 수 있다. The filling of the via hole may include arranging a screen plate having an opening corresponding to the via hole on the build-up substrate; And filling the solder resist into the via hole by pushing the solder resist through the opening of the screen plate.

본 발명의 바람직한 실시예에 따르면, 솔더레지스트를 플러깅 재료로 사용함으로써, 생산원가를 줄이고, 충전 후 바로 전면 도포를 실시함으로서 플러깅 잉크(plugging ink) 충친 방식에 적용되는 주요 공정인 건조 공정과 정면처리 공정을 삭제할 수 있어 생산성이 향상된다. 또한, 과충전 된 플러깅 잉크를 정면처리할 필요 없어 과연마로 인해 홀의 도금부분이 연마되어 신뢰성을 저하시키는 문제가 해결될 수 있다.According to a preferred embodiment of the present invention, by using the solder resist as the plugging material, to reduce the production cost, and to apply the entire surface immediately after filling the drying process and the front surface treatment which is the main process applied to the filling method of plugging ink (plugging ink) The process can be deleted to increase productivity. In addition, since the overfilled plugging ink does not need to be treated in front, the problem of deterioration of reliability due to the polishing of the plated portion of the hole due to overpolishing can be solved.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판의 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. In the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. Duplicate description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도 이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나 타낸 공정도이다. 도 2 내지 도 6을 참조하면, 빌드업기판(10), 회로패턴(11), 패드(12), 비아홀(13,14) 및 솔더레지스트(20)가 도시되어 있다. 1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 2 to 6 are process diagrams illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 2 to 6, the build-up substrate 10, the circuit pattern 11, the pad 12, the via holes 13 and 14, and the solder resist 20 are illustrated.

먼저 외층에 회로패턴(11) 및 비아홀(13,14)이 형성된 빌드업기판(10)을 제공한다(S100). 빌드업기판(10)은 단층일 수도 있고, 다층일 수도 있다. 비아홀(13,14)은 일측이 막혀있는 블라인드 비아홀(13) 뿐만 아니라 빌드업기판(10) 전체를 관통하여 양측이 개방된 관통비아홀(14)도 포함한다. 비아홀(13,14)은 층간의 전기적 도통을 위해 내벽이 도금되어 있으나, 중앙이 비어 있는 형상으로, 이렇게 비어있는 홀에 의해 표면에 솔더레지스트(20)를 도포하는 경우 비아홀의 홀 입구인 에지부분이 노출되는 문제가 있다. First, a build-up substrate 10 having a circuit pattern 11 and via holes 13 and 14 formed in an outer layer is provided (S100). The build-up substrate 10 may be a single layer or a multilayer. The via holes 13 and 14 include not only a blind via hole 13 having one side blocked, but also a through via hole 14 having both sides open through the entire build-up substrate 10. The via holes 13 and 14 are plated with inner walls for electrical conduction between layers. However, the via holes 13 and 14 are hollow in the center, and when the solder resist 20 is applied to the surface by the empty holes, the edge portion that is the hole inlet of the via holes is used. There is a problem with this exposure.

따라서, 표면에 솔더레지스트(20)를 도포하기 전에 이러한 홀을 막는 플러깅 작업을 해줄 필요가 있으므로 솔더레지스트(20)로 빌드업기판(10)에 형성된 비아홀(13,14)을 충전한다(S200). 솔더레지스트(20)는 빌드업기판(10)에 납땜할 때 필요한 곳 이외에 납땜되지 않도록 납땜부위를 제외하고 빌드업기판(10)의 표면에 형성하는 내열성이 우수한 수지재료를 의미한다.Therefore, before applying the solder resist 20 to the surface it is necessary to plug the holes to prevent the plugging the via holes (13, 14) formed in the build-up substrate 10 with the solder resist 20 (S200) . The solder resist 20 refers to a resin material having excellent heat resistance formed on the surface of the build-up substrate 10 except the soldering portion so as not to be soldered except where necessary when soldering the build-up substrate 10.

특히, 감광성 물질을 포함하는 포토솔더레지스트(20)를 사용하는 경우, 빌드업기판(10)에 도포 후에 노광 및 현상공정을 통해 선택적으로 경화시켜 필요한 부분을 제거할 수 있다. In particular, in the case of using the photosolder resist 20 including the photosensitive material, after applying to the build-up substrate 10 may be selectively cured through exposure and development process to remove the necessary portion.

표면에 도포하는 솔더레지스트와 같은 소재로 비아홀(13,14)을 충전함으로써, 비싼 플러깅 잉크를 사용하지 아니하고도 표면에 솔더레지스트(20)를 도포 시에 에지부분이 노출되는 것을 방지할 수 있다. By filling the via holes 13 and 14 with a material such as solder resist applied to the surface, it is possible to prevent the edge portion from being exposed when the solder resist 20 is applied to the surface without using expensive plugging ink.

또한 플러깅 잉크가 과충전된 경우 과충전된 플러깅 잉크를 제거하는 정면공정이 필요한데 본 실시예에서 표면에 도포하는 솔더레지스트(20)와 같은 물질로 비아홀(13,14)을 충전하므로 정면공정이 필요없다. 정면공정을 생략함으로써, 공정수가 줄어들 수 있고, 정면공정 시 비아홀(13,14)의 도금부분도 같이 연마되어 제거되는 문제점도 해결 할 수 있다. 또한, 플러깅 잉크로 충전하는 방법과 달리 별도 건조 공정은 필요하지 않는다.In addition, when the plugging ink is overcharged, a front step of removing the overfilled plugging ink is required. In this embodiment, the via holes 13 and 14 are filled with the same material as the solder resist 20 applied to the surface. By omitting the front step, the number of steps can be reduced, and the problem that the plated portions of the via holes 13 and 14 are also polished and removed during the front step can also be solved. In addition, unlike a method of filling with plugging ink, a separate drying process is not required.

솔더레지스트의 충전은 도 3 및 도 4에 도시된 바와 같이 일면에 형성된 비아홀(13,14)에 충전한 후에 타면에 형성된 비아홀(13,14)에 충전할 수 있다. 관통비아홀(14)의 경우 일면에서만 도포하면 빌드업기판(10)의 층이 높은 경우에는 다 채워지지 못하므로 양면에서 번갈아 가면서 충전하면, 홀의 길이가 긴 관통비아홀(14)의 경우에도 충분히 채울 수 있으며 양면에 형성된 비아홀(13)에 모두 충전할 수 있다.3 and 4, the filling of the solder resist may be filled in the via holes 13 and 14 formed on one surface thereof, and then filled in the via holes 13 and 14 formed on the other surface thereof. In the case of the through via hole 14, if the layer of the build-up substrate 10 is not filled when the layer of the build-up substrate 10 is high, the filling is alternately filled on both sides, so that the through via hole 14 having a long length of the hole can be sufficiently filled. The via holes 13 formed on both surfaces may be filled.

스크린 제판(30)을 이용하여 스퀴즈 방법으로 솔더레지스트(20)를 충전할 수 있다. 도 7 및 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 있어서, 스크린 제판을 이용하여 비아홀을 충전하는 방법을 나타낸 단면도로서, 빌드업기판(10), 회로패턴(11), 패드(12), 비아홀(13,14), 솔더레지스트(20) 및 스크린 제판(30)이 도시되어 있다. The solder resist 20 may be filled by the squeeze method using the screen plate making 30. 7 and 8 are cross-sectional views illustrating a method of filling a via hole using a screen plate in the method of manufacturing a printed circuit board according to an embodiment of the present invention, wherein the build-up substrate 10, the circuit pattern 11, The pads 12, via holes 13 and 14, solder resist 20 and screen engraving 30 are shown.

먼저 도 7에 도시된 바와 같이 스크린 제판(30)을 빌드업기판(10)에 이격하여 배치한다. 스크린 제판(30)은 비아홀(13,14)의 위치에 상응하는 부분에 개구부(31)가 형성되며, 개구부(31)의 크기는 비아홀(13,14)의 사이즈 보다 크며 바람 직하게는 비아홀 사이즈 대비 350~400㎛정도 크게 형성할 수 있다. First, as shown in FIG. 7, the screen plate 30 is spaced apart from the build-up substrate 10. The screen plate 30 has an opening 31 formed at a portion corresponding to the positions of the via holes 13 and 14, and the size of the opening 31 is larger than that of the via holes 13 and 14, and preferably, the via hole size. It can be formed larger than about 350 ~ 400㎛.

도 8은 스퀴지(35)로 솔더페이스트를 비아홀에 충전하는 단계를 나타낸 도면으로, 스크린 제판(30)의 개구부(31)를 통해 스퀴지(35)로 솔더페이스트를 비아홀(13,14)에 밀어 넣어 충전할 수 있다. 이때 솔더레지스트(20)의 양이 중요하다. 이는 스퀴즈 속도, 각도 및 압력 등에 의해 결정되고, 이는 기판의 두께에 따라 다르므로 실험적으로 얻을 수 있다. 예를 들면 기판두께가 10mm인 경우 각도는 75℃, 속도는 150±10m/sec, 스퀴즈압력 80±5kgf/㎠에서 스퀴즈 하면 적정양의 솔더레지스트(20)가 충전된다. 8 is a view illustrating a step of filling solder paste into a via hole with a squeegee 35. The solder paste is pushed into the via holes 13 and 14 through an opening 31 of the screen plate 30. It can be charged. At this time, the amount of the solder resist 20 is important. This is determined by the squeeze speed, angle and pressure, etc., which can be obtained experimentally since it depends on the thickness of the substrate. For example, when the substrate thickness is 10 mm, an appropriate amount of solder resist 20 is filled by squeezing at an angle of 75 ° C., a speed of 150 ± 10 m / sec, and a squeeze pressure of 80 ± 5 kgf / cm 2.

다음으로, 도 5에 도시된 바와 같이 빌드업기판(10)의 표면에 솔더레지스트(20)를 도포한다(S300). 홀에 형성하는 경우와 달리 표면에 형성하므로 솔더레지스트(20)가 흘러내리지 않도록 건조공정이 추가될 수 있다. 다만, 완전히 건조하는 경우 솔더링을 위한 개구부 형성이 어려우므로, 75°C내지 80°C정도의 온도에서 예비건조를 한다. 완전히 경화되지 아니하면서 솔더레지스트(20)가 흘러내리지 않도록 하고자 함이다. 따라서, 양면에 솔더레지스트(20)를 도포하기 위해서는 일면에 솔더레지스트(20)를 도포하고 예비건조한 후에 타면에 솔더레지스트(20)를 도포하고 예비 건조하는 방식으로 수행 가능하다. Next, as shown in FIG. 5, the solder resist 20 is coated on the surface of the build-up substrate 10 (S300). Unlike the case where the hole is formed in the hole, the drying process may be added to prevent the solder resist 20 from flowing down. However, if it is completely dried, it is difficult to form the opening for soldering, so preliminary drying at a temperature of about 75 ° C to 80 ° C. This is to prevent the solder resist 20 from flowing down without being completely cured. Therefore, in order to apply the solder resist 20 to both sides, the solder resist 20 may be applied to one surface and pre-dried, and then the solder resist 20 may be applied to the other surface and preliminarily dried.

다음으로, 도 6에 도시된 바와 같이 솔더레지스트(20)를 선택적으로 제거하여 솔더링을 위한 패드(12)를 노출시킨다(S400). 감광성물질을 포함하는 포토솔더레지스트(20)를 사용하는 경우 건조된 솔더레지스트(20)에 마스크를 적층하며, 마스크는 경화시키기 아니할 부분, 즉 솔더링을 위한 패드(12) 부분에 형성된다. 노 광 현상공정을 통해 도 6에 도시된 바와 같이 패드(12)를 표면에 노출시킨 후에 고온에서 완전건조를 시킨다. 완전건조의 온도 및 시간은 약 150°C정도의 고온에서 약 30분간 건조를 시킴으로서 수행 할 수 있다.Next, as shown in FIG. 6, the solder resist 20 is selectively removed to expose the pad 12 for soldering (S400). In the case of using the photosolder resist 20 including the photosensitive material, a mask is stacked on the dried solder resist 20, and the mask is formed on a portion that is not to be cured, that is, a pad 12 for soldering. As shown in FIG. 6 through the exposure developing process, the pad 12 is exposed to the surface and then completely dried at a high temperature. The temperature and time of complete drying can be carried out by drying for about 30 minutes at a high temperature of about 150 ° C.

본 발명의 일 실시예에 따르면 솔더레지스트(20)를 플러깅 재료로 사용함으로서 생산원가를 줄이고, 충전 후 바로 전면 도포를 실시함으로서 플러깅 잉크(plugging ink) 충친 방식에 적용되는 주요 공정인 건조 공정과 정면처리 공정을 삭제할 수 있어 생산성이 향상된다. 과충전 된 플러깅 잉크를 정면처리할 필요 없어 과연마로 인해 홀의 도금부분이 연마되어 신뢰성을 저하시키는 문제가 해결될 수 있다.According to an embodiment of the present invention, by using the soldering resist 20 as a plugging material, the production cost is reduced, and the front surface is applied immediately after filling, and thus the drying process and the front surface which are the main processes applied to the filling method of plugging ink. The treatment process can be deleted, which increases productivity. Since the overfilled plugging ink does not need to be treated in front, the problem of deterioration of reliability due to the polishing of the plated portion of the hole due to overpolishing can be solved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.2 to 6 is a process chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 7 및 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 있어서, 스크린 제판을 이용하여 비아홀을 충전하는 방법을 나타낸 단면도.7 and 8 are cross-sectional views showing a method of filling a via hole using a screen plate in the method of manufacturing a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 인쇄회로기판10: printed circuit board

11: 회로패턴11: circuit pattern

12: 패드12: pad

13, 14: 비아홀13, 14: via hole

20: 솔더레지스트20: solder resist

30: 스크린 제판30: Screen engraving

35: 스퀴지35: squeegee

Claims (4)

외층에 회로패턴 및 비아홀이 형성된 빌드업(build-up)기판을 제공하는 단계;Providing a build-up substrate having circuit patterns and via holes formed in an outer layer; 솔더레지스트로 상기 비아홀을 충전하는 단계; 및Filling the via holes with solder resist; And 상기 빌드업기판의 표면에 상기 비아홀에 충전된 솔더레지스트와 같은 재질의 솔더레지스트를 도포하는 단계; 및Applying a solder resist of a material such as solder resist filled in the via hole to a surface of the build-up substrate; And 상기 비아홀 및 상기 빌드업기판의 표면의 솔더레지스트를 함께 경화하는 단계를 포함하는 인쇄회로기판의 제조방법.Hardening the solder resist on the surface of the via hole and the build-up substrate together. 제1항에 있어서,The method of claim 1, 상기 비아홀은 상기 빌드업기판을 관통하는 관통비아홀을 포함하며,The via hole includes a through via hole penetrating the build-up substrate. 상기 비아홀을 충전하는 단계는 Filling the via hole is 상기 관통비아홀을 일면 방향에서 솔더레지스트로 충전하는 단계 및Filling the through via hole with solder resist in one surface direction; and 상기 관통비아홀을 타면 방향에서 솔더레지스트로 충전하는 단계를 포함하는 인쇄회로기판 제조방법.And filling the through via hole with solder resist in the other surface direction. 제1항에 있어서,The method of claim 1, 상기 솔더레지스트는 감광성 물질을 포함하고,The solder resist comprises a photosensitive material, 상기 빌드업기판에 솔더레지스트를 도포하는 단계 이후에After applying the solder resist to the build-up substrate 상기 솔더레지스트 위에 마스크를 적층하는 단계;Depositing a mask on the solder resist; 상기 솔더레지스트를 노광 현상하여 상기 빌드업기판의 표면을 선택적으로 노출시키는 단계를 더 포함하는 인쇄회로기판의 제조방법.Exposing and developing the solder resist to selectively expose a surface of the build-up substrate. 제1항에 있어서,The method of claim 1, 상기 비아홀을 충전하는 단계는Filling the via hole is 상기 비아홀에 상응하는 개구부가 형성된 스크린 제판을 상기 빌드업기판에 정렬하는 단계; 및Aligning the screen plate with an opening corresponding to the via hole to the build-up substrate; And 상기 스크린 제판의 개구부를 통해 솔더레지스트를 밀어 넣어 상기 비아홀에 솔더레지스트를 충전하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.And inserting solder resist through the opening of the screen plate to fill the via hole with solder resist.
KR1020080114678A 2008-11-18 2008-11-18 Manufacturing method of PCB KR100997803B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114678A KR100997803B1 (en) 2008-11-18 2008-11-18 Manufacturing method of PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114678A KR100997803B1 (en) 2008-11-18 2008-11-18 Manufacturing method of PCB

Publications (2)

Publication Number Publication Date
KR20100055801A KR20100055801A (en) 2010-05-27
KR100997803B1 true KR100997803B1 (en) 2010-12-02

Family

ID=42280076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114678A KR100997803B1 (en) 2008-11-18 2008-11-18 Manufacturing method of PCB

Country Status (1)

Country Link
KR (1) KR100997803B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241069B1 (en) * 2012-08-06 2013-03-11 주식회사 에스아이 플렉스 The printed circuit board manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114867221B (en) * 2022-06-02 2023-04-25 吉安满坤科技股份有限公司 Continuous printing plug process of touch-control printed circuit board coating machine with plate thickness less than or equal to 1.0mm
CN114980581A (en) * 2022-06-28 2022-08-30 珠海杰赛科技有限公司 Manufacturing method of blind slot printed board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144420A (en) * 1999-11-12 2001-05-25 Cmk Corp Hole-plugging liquid-shaped resin for printed-wiring board, and build-up wiring board
KR100687914B1 (en) 2006-02-15 2007-02-27 (주)인터플렉스 Method for printing via point of flexible printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144420A (en) * 1999-11-12 2001-05-25 Cmk Corp Hole-plugging liquid-shaped resin for printed-wiring board, and build-up wiring board
KR100687914B1 (en) 2006-02-15 2007-02-27 (주)인터플렉스 Method for printing via point of flexible printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241069B1 (en) * 2012-08-06 2013-03-11 주식회사 에스아이 플렉스 The printed circuit board manufacturing method
CN103582318A (en) * 2012-08-06 2014-02-12 Si弗莱克斯有限公司 The printed circuit board manufacturing method using PSR

Also Published As

Publication number Publication date
KR20100055801A (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US8499441B2 (en) Method of manufacturing a printed circuit board
KR100295732B1 (en) Method for filling holes in printed wiring boards
KR102082641B1 (en) Method for manufacturing wiring board
WO2006089255A2 (en) High aspect ratio plated through holes in a printed circuit board
US20080264676A1 (en) Circuit board and method for manufaturing thereof
JPH09298362A (en) Manufacture of build-up multilayer printed-circuit board
KR100997803B1 (en) Manufacturing method of PCB
US20120103662A1 (en) Printed circuit board and manufacturing method thereof
KR100999922B1 (en) Printed circuit board and method of manufacturing the same
JPH04186792A (en) Printed wiring board and manufacture thereof
JP3624423B2 (en) Printed wiring board and manufacturing method thereof
KR100924810B1 (en) Manufacturing Method for Printed Circuit Board
JP2001007248A (en) Package substrate
JP7184679B2 (en) Printed wiring board and manufacturing method thereof
KR100714773B1 (en) Solder resist forming method of pcb
KR20150107141A (en) The printed circuit board and the method for manufacturing the same
JP3616657B2 (en) Printed wiring board and printed wiring board manufacturing method
KR100425728B1 (en) Hole plugging method for printed circuit boards and hole plugging device thereof and manufacturing mathod thereof
JPS6255717B2 (en)
CN114641136B (en) Manufacturing method of copper layer boss of circuit board and circuit board
KR101081153B1 (en) Method for fabricating printed-circuit-board including embedded fine pattern
KR100871034B1 (en) Fabricating method of paste bump for printed circuit board
KR100871030B1 (en) Fabricating method of embedded resistor printed circuit board
KR100910794B1 (en) Manufacturing method of PCB
JP2000059010A (en) Printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee