KR100999922B1

KR100999922B1 - Printed circuit board and method of manufacturing the same

Info

Publication number: KR100999922B1
Application number: KR1020080099313A
Authority: KR
Inventors: 김흥규; 신영환; 이종진
Original assignee: 삼성전기주식회사
Priority date: 2008-10-09
Filing date: 2008-10-09
Publication date: 2010-12-13
Also published as: KR20100040196A

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 시드층이 적층된 캐리어의 시드층에 제1 회로패턴에 상응하는 도금레지스트를 형성하는 단계, 도금레지스트의 표면을 조화시키는 단계, 시드층을 전극으로 전해도금을 하는 단계, 도금레지스트를 제거하여 도전성 양각패턴을 형성하는 단계, 도전성 양각패턴이 제1 절연층에 대향하도록 캐리어를 제1 절연층에 적층하고 압착하는 단계, 캐리어를 제거하는 단계, 시드층을 제거하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 고속신호 전달 시 표면효과에 의해 발생하는 인쇄회로기판의 도체손실을 최소화할 수 있다.A printed circuit board and a method of manufacturing the same are disclosed. Forming a plating resist corresponding to the first circuit pattern on the seed layer of the carrier on which the seed layer is stacked, roughening the surface of the plating resist, electroplating the seed layer with an electrode, and removing the plating resist Forming an embossed pattern, laminating and compressing a carrier to the first insulating layer so that the conductive embossed pattern faces the first insulating layer, removing the carrier, and removing the seed layer to form the first circuit pattern Printed circuit board manufacturing method comprising a, it is possible to minimize the conductor loss of the printed circuit board caused by the surface effect during high-speed signal transmission.

인쇄회로기판, 표면효과, 조도, 도체손실 Printed Circuit Board, Surface Effect, Roughness, Conductor Loss

Description

Printed circuit board and method of manufacturing the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

전자 제품이 소형화, 박판화, 고밀도화, 패키지(Package)화 되는 추세에 따라 회로기판 역시 미세패턴화, 소형화 및 패키지화가 동시에 진행되고 있다. 이에 따라 회로기판의 미세회로패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도도 역시 높아지고 있다.As electronic products become smaller, thinner, denser, and packaged, circuit boards are also undergoing fine patterning, miniaturization, and packaging. Accordingly, in order to increase the fine circuit pattern formation, reliability, and design density of circuit boards, there is a tendency to change to a structure that combines the layer structure of circuits with the change of raw materials. Surface mount technology) has also increased its mounting density.

이에 따라, 고밀도 및 미세회로패턴에 대한 요구에 대응하여 배선 영역을 확대하는 다양한 형태의 다층 회로기판이 제시되고 있다. 그런데, 종래에 따른 다층 회로기판의 제조공정은 작업공정이 복잡하고, ion-migration 등의 이유로 인접 회로간에 최소 피치(pitch)유지해야 하며, 이에 따라 미세회로패턴 형성에 한계가 있다는 문제점이 있다.Accordingly, various types of multilayer circuit boards have been proposed to expand wiring areas in response to demands for high density and fine circuit patterns. However, the conventional manufacturing process of the multilayer circuit board has a problem in that the work process is complicated and the minimum pitch between adjacent circuits should be maintained due to ion-migration or the like, thereby limiting the formation of the fine circuit pattern.

이러한 문제점을 해결하기 위해, 고밀도 회로기판을 구현하기 위한 방법으로 회로전사 공법이 제시되었다. 회로전사 공법은 기존의 텐팅(Tenting)공법과 애디티브(Additive)공법과 비교하여 박형의 인쇄회로기판을 제조할 수 있다.In order to solve this problem, a circuit transfer method has been proposed as a method for implementing a high density circuit board. The circuit transfer method can produce a thin printed circuit board compared with the existing tenting method and the additive method.

그런데, 회로전사 공법에서는 절연물질과 회로패턴의 접착력을 높이기 위해서 표면처리가 수행된다. 표면처리는 회로패턴의 표면조도(roughness)를 증가시켜 표면적이 증가시키는 것으로서, 표면조도 증가에 따른 표면적의 증가는 표면효과(Skin effect)에 의한 도체손실(Conductor loss)을 증가 시킨다. 이에 따라, 회로전사 공법에 의해 형성된 회로패턴은 고속신호 전달 시에 도체손실을 크게 발생시킨다.However, in the circuit transfer method, surface treatment is performed to increase the adhesion between the insulating material and the circuit pattern. Surface treatment is to increase the surface roughness (surface) of the circuit pattern to increase the surface area, the increase in the surface area with the increase of the surface roughness increases the conductor loss due to the skin effect (Skin effect). Accordingly, the circuit pattern formed by the circuit transfer method generates a large conductor loss during high speed signal transfer.

따라서, 회로전사 공법에 의해 제조된 인쇄회로기판은 전자기기의 고속동작 시 큰 도체손실을 유발하는 문제점이 있다.Therefore, the printed circuit board manufactured by the circuit transfer method has a problem of causing a large conductor loss during the high speed operation of the electronic device.

본 발명은 고속신호 전달 시에 표면효과에 의한 도체손실을 최소화하는, 회로전사 공법에 의한 인쇄회로기판 제조방법을 제공하는 것이다.The present invention provides a method for manufacturing a printed circuit board by a circuit transfer method which minimizes conductor loss due to surface effects during high speed signal transmission.

본 발명의 일 측면에 따르면, 시드층이 적층된 캐리어의 시드층에 제1 회로패턴에 상응하는 도금레지스트를 형성하는 단계, 도금레지스트의 표면을 조화시키는 단계, 시드층을 전극으로 전해도금을 하는 단계, 도금레지스트를 제거하여 도전 성 양각패턴을 형성하는 단계, 도전성 양각패턴이 제1 절연층에 대향하도록 캐리어를 제1 절연층에 적층하고 압착하는 단계, 캐리어를 제거하는 단계, 시드층을 제거하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to an aspect of the invention, forming a plating resist corresponding to the first circuit pattern in the seed layer of the carrier, the seed layer is laminated, roughening the surface of the plating resist, electroplating the seed layer with an electrode Forming a conductive relief pattern by removing the plating resist; laminating and squeezing the carrier to the first insulating layer such that the conductive relief pattern faces the first insulating layer; removing the carrier; removing the seed layer; removing the seed layer There is provided a printed circuit board manufacturing method comprising the step of forming a first circuit pattern.

이 때, 제1 회로패턴은 제1 절연층의 일면에 형성되며, 제1 절연층의 타면에 제1 그라운드층을 형성하는 단계를 더 포함할 수 있다.In this case, the first circuit pattern may be formed on one surface of the first insulating layer, and the method may further include forming a first ground layer on the other surface of the first insulating layer.

이 때, 시드층을 제거하는 단계 이후에, 제1 절연층의 일면에 제2 절연층을 적층하는 단계, 제2 절연층에 제2 그라운드층을 적층하는 단계를 더 포함할 수 있다.In this case, after removing the seed layer, the method may further include laminating a second insulating layer on one surface of the first insulating layer and laminating a second ground layer on the second insulating layer.

한편, 표면을 조화시키는 단계는 상기 도금레지스트에 디스미어(Desmear) 처리하는 단계를 포함할 수 있다.On the other hand, the step of roughening the surface may include the step of desmear (Desmear) treatment on the plating resist.

또한, 제1 절연층의 표면에 제2 회로패턴을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a second circuit pattern on the surface of the first insulating layer.

또한, 적층하고 압착하는 단계 이후에, 제1 절연층에 비아홀을 형성하는 단계, 비아홀에 비아 도금층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a via hole in the first insulating layer and forming a via plating layer in the via hole after the laminating and compressing.

한편, 본 발명의 다른 측면에 따르면, 제1 절연층, 제1 절연층에 매립되며 측면에 조도가 형성되고 상면은 매끈하게 형성되는 제1 회로패턴을 포함하는 인쇄회로기판이 제공된다.Meanwhile, according to another aspect of the present invention, a printed circuit board including a first insulating layer and a first circuit pattern embedded in the first insulating layer and having roughness formed on the side surface and having a smooth upper surface is provided.

이 때, 제1 회로 패턴은 상기 제1 절연층의 일면에 형성되며, 제1 절연층의 타면에 형성되는 제1 그라운드층을 더 포함할 수 있다.In this case, the first circuit pattern may further include a first ground layer formed on one surface of the first insulating layer and formed on the other surface of the first insulating layer.

이 때, 제1 절연층의 일면에 적층되는 제2 절연층, 제2 절연층에 적층되는 제2 그라운드층을 더 포함할 수 있다.In this case, the method may further include a second insulating layer stacked on one surface of the first insulating layer and a second ground layer stacked on the second insulating layer.

한편, 제1 절연층의 표면에 형성되는 제2 회로패턴을 더 포함할 수 있다.On the other hand, it may further include a second circuit pattern formed on the surface of the first insulating layer.

고속신호 전달 시 표면효과에 의해 발생하는 인쇄회로기판의 도체손실을 최소화할 수 있다. It is possible to minimize the conductor loss of the printed circuit board caused by the surface effect during high-speed signal transmission.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 14은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 단계를 나타낸 단면도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, and FIGS. 2 to 14 are cross-sectional views illustrating respective steps of a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2 내지 도 14를 참조하면, 캐리어(10), 시드층(20), 도금레지스트(30), 제1 회로패턴(40), 제2 회로패턴(45), 제1 절연층(50), 제2 절연층(55), 제1 그라운드층(60), 제2 그라운드층(65), 비아홀(42), 비아 도금층(43)이 도시되어 있다.2 to 14, the carrier 10, the seed layer 20, the plating resist 30, the first circuit pattern 40, the second circuit pattern 45, the first insulating layer 50, A second insulating layer 55, a first ground layer 60, a second ground layer 65, a via hole 42, and a via plating layer 43 are shown.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 시드층(20)이 적층된 캐리어(10)의 시드층(20)에 제1 회로패턴(40)에 상응하는 도금레지스트(30)를 형성하는 단계, 도금레지스트(30)의 표면을 조화시키는 단계, 시드층(20)을 전극으로 전해도금을 하는 단계, 도금레지스트(30)를 제거하여 도전성 양각패턴(25)을 형성하는 단계, 도전성 양각패턴(25)이 제1 절연층(50)에 대향하도록 캐리어(10)를 제1 절연층(50)에 적층하고 압착하는 단계, 캐리어(10)를 제거하는 단계, 시드층(20)을 제거하여 제1 회로패턴(40)을 형성하는 단계를 포함하여, 고속신호 전달 시에 표면효과에 의한 도체손실이 최소화되는 인쇄회로기판을 제공할 수 있다.In the method of manufacturing the printed circuit board according to the exemplary embodiment of the present invention, the plating resist 30 corresponding to the first circuit pattern 40 is formed on the seed layer 20 of the carrier 10 on which the seed layer 20 is stacked. Forming, roughening the surface of the plating resist 30, electroplating the seed layer 20 with an electrode, removing the plating resist 30 to form the conductive embossed pattern 25, conductive Stacking and compressing the carrier 10 on the first insulating layer 50 so that the relief pattern 25 faces the first insulating layer 50, removing the carrier 10, and removing the seed layer 20. Including the step of removing the first circuit pattern 40, it is possible to provide a printed circuit board that minimizes the loss of the conductor due to the surface effect during high-speed signal transmission.

먼저, 본 실시예의 인쇄회로기판의 제조방법은, 전사할 도전성 양각패턴(25)을 전해도금으로 형성하기 위해, 캐리어(10)에 시드층(20)을 적층하고 시드층(20)에 제1 회로패턴(40)에 상응하는 도금레지스트(30)를 형성한다(S110). 도 2를 참조하면, 제1 회로패턴(40) 전사를 위해 도전성 양각패턴(25)을 지지하는 캐리어(10)에 전해도금의 전극으로 이용될 시드층(20)을 형성하고, 시드층(20) 위에 제1 회로패턴(40)에 상응하는 음각패턴을 도금레지스트(30)로 형성한다. 이에 따라, 후술할 전해도금을 통해 음각패턴에 도전성 물질이 채워질 수 있다. 음각패턴은 제1 회로패턴(40) 이외의 영역을 커버하는 형태로, 제1 회로패턴(40)에 상응하여 형성된다. 따라서, 도금 후에 도금레지스트(30)를 제거하면 제1 회로패턴(40)에 상응하는 도전성 양각패턴(25)을 얻을 수 있다.First, in the method of manufacturing a printed circuit board of the present embodiment, in order to form the conductive embossed pattern 25 to be transferred by electroplating, the seed layer 20 is laminated on the carrier 10 and the first layer is seeded on the seed layer 20. A plating resist 30 corresponding to the circuit pattern 40 is formed (S110). Referring to FIG. 2, the seed layer 20 to be used as an electrode for electroplating is formed on the carrier 10 supporting the conductive relief pattern 25 for transferring the first circuit pattern 40, and the seed layer 20 is formed. An intaglio pattern corresponding to the first circuit pattern 40 is formed on the plating resist 30. Accordingly, the conductive material may be filled in the intaglio pattern through the electroplating described later. The intaglio pattern covers a region other than the first circuit pattern 40 and is formed corresponding to the first circuit pattern 40. Therefore, if the plating resist 30 is removed after plating, the conductive relief pattern 25 corresponding to the first circuit pattern 40 may be obtained.

구체적으로 제1 회로패턴(40)에 상응하는 도금레지스트(30)를 형성하는 방법은, 시드층(20)에 감광성 재료를 도포하고, 제1 회로패턴(40)에 상응하게 포토마스크를 제작한 후 이를 감광성 재료가 도포된 시드층(20)에 적층한 후 자외선에 노광한다. 노광 후에 감광성 재료의 비경화 부분을 현상액으로 현상하여 시드층(20)에 제1 회로패턴(40)에 대응되는 음각패턴을 형성한다.Specifically, in the method of forming the plating resist 30 corresponding to the first circuit pattern 40, a photosensitive material is coated on the seed layer 20, and a photomask is manufactured to correspond to the first circuit pattern 40. Thereafter, it is laminated on the seed layer 20 coated with the photosensitive material and then exposed to ultraviolet rays. After exposure, the uncured portion of the photosensitive material is developed with a developer to form an intaglio pattern corresponding to the first circuit pattern 40 in the seed layer 20.

캐리어(10)의 시드층(20) 상에 적층된 감광성 필름층을 선택적으로 노광, 현상하면 캐리어(10)의 시드층(20) 상에는 포토마스크에 의해 노광이 되지 않은 비경화 감광성 필름층이 제거되고, 노광에 의해 경화된 감광성 필름층은 남아 있게 되어 제1 회로패턴(40)에 상응하는 음각패턴을 형성할 수 있는 것이다.When the photosensitive film layer laminated on the seed layer 20 of the carrier 10 is selectively exposed and developed, the uncured photosensitive film layer not exposed by the photomask is removed on the seed layer 20 of the carrier 10. In addition, the photosensitive film layer cured by exposure remains to form an intaglio pattern corresponding to the first circuit pattern 40.

감광성 재료로써 감광성 필름(예를 들면, 감광성 필름으로는 드라이 필름을 사용할 수 있다.)을 사용하여 시드층(20)에 적층하고, 이를 아트워크 필름 등의 포토마스크를 사용하여 선택적으로 노광, 현상하여 형성하고자 하는 제1 회로패턴(40)에 상응하는 음각패턴을 형성할 수 있다. 한편, 액상의 감광성 재료를 캐리어(10)의 시드층(20)에 코팅하여 감광성 필름층을 형성하는 것도 가능하다.As a photosensitive material, a photosensitive film (for example, a dry film may be used as the photosensitive film) is laminated on the seed layer 20, and is selectively exposed and developed using a photomask such as an artwork film. An intaglio pattern corresponding to the first circuit pattern 40 to be formed may be formed. Meanwhile, it is also possible to form a photosensitive film layer by coating a liquid photosensitive material on the seed layer 20 of the carrier 10.

다음으로, 제1 회로패턴(40)에 상응하는 도금레지스트(30)의 표면을 조화시킨다(S120). 도 3을 참조하면, 도금공정에 의해 형성되는 도전성 양각패턴(25)의 측면에 조도를 형성하기 위하여, 도금레지스트(30)의 표면을 조화시킨다. 회로패턴을 전사할 때, 절연물질과 회로패턴의 접착력을 증가시키기 위해 회로패턴의 표면조도(roughness)를 증가시켜 표면적을 증가시키는 것이다.Next, the surface of the plating resist 30 corresponding to the first circuit pattern 40 is roughened (S120). Referring to FIG. 3, in order to form roughness on the side surface of the conductive relief pattern 25 formed by the plating process, the surface of the plating resist 30 is roughened. When transferring the circuit pattern, to increase the surface roughness of the circuit pattern to increase the adhesion between the insulating material and the circuit pattern.

이 때, 표면을 조화시키는 단계는, 도금레지스트(30)에 디스미어(Desmear) 처리하는 단계를 포함할 수 있다. 디스미어 처리는, 홀 가공 작업 시 회전하는 드릴 비트와 인쇄회로기판 수지의 마찰열에 의하여 녹아 나온 수지가 홀의 내벽에 부착되어 내층의 접착을 방해할 때 이를 화학적인 방법으로 제거하는 방법이다. 이러한 디스미어 처리는 인쇄회로기판 수지 표면의 조도를 형성하는 용도로도 사용될 수 있다.In this case, the step of roughening the surface may include desmearing the plating resist 30. Desmear treatment is a method of chemically removing the resin melted by the frictional heat of the rotating drill bit and the printed circuit board resin during the hole making operation and adheres to the inner wall of the hole to prevent adhesion of the inner layer. This desmear treatment may also be used to form roughness on the surface of a printed circuit board resin.

또한, 도금레지스트(30)의 표면을 조화시키는 방법은, 표면 처리 공정 시 사용되는 가스의 종류 및 에너지의 밀도 등에 의해 인쇄회로기판 수지 표면의 조도를 제어하는 플라즈마(Plasma) 방법, 에칭액(Etching Solution)에 의해 표면에 조도를 형성하는 에칭 방법 등과 같이 도금레지스트(30)로 사용되는 물질의 표면에 조도를 형성할 수 있는 다양한 방법을 포함한다.In addition, a method of roughening the surface of the plating resist 30 includes a plasma method for controlling the roughness of the surface of the printed circuit board resin according to the type of gas and energy density used in the surface treatment process, and an etching solution. It includes a variety of methods that can form the roughness on the surface of the material used as the plating resist 30, such as an etching method for forming the roughness on the surface by the).

도금레지스트(30)의 표면이 조화되면, 시드층(20)을 전극으로 전해도금을 수행한다(S130). 도 4를 참조하면, 시드층(20)을 전극으로 전해도금을 수행하여, 조도가 형성된 음각패턴을 도전성 물질로 채운다. 이 때, 전해도금의 두께는 음각패턴의 두께 보다 작게 형성되게 한다.When the surface of the plating resist 30 is roughened, the seed layer 20 is electroplated to the electrode (S130). Referring to FIG. 4, the seed layer 20 is electroplated with an electrode to fill the intaglio pattern having the roughness with the conductive material. At this time, the thickness of the electroplating is to be formed smaller than the thickness of the intaglio pattern.

다음으로, 도금레지스트(30)를 제거하여 도전성 양각패턴(25)을 형성한다(S140). 도 5를 참조하면, 조도가 형성된 음각패턴에 채워져 형성된 도전성 양각패턴(25)은, 측면에 조도가 형성되고 상면은 매끈하게 형성될 수 있다.Next, the plating resist 30 is removed to form the conductive embossed pattern 25 (S140). Referring to FIG. 5, the conductive embossed pattern 25 formed by filling the intaglio pattern having roughness may be formed on the side surface and the top surface may be smoothly formed.

다음으로, 도전성 양각패턴(25)이 제1 절연층(50)에 대향하도록 캐리어(10)를 제1 절연층(50)에 적층하고 압착하여, 도전성 양각패턴(25)을 제1 절연층(50)에 전사한다(S150). 도 6 내지 도 7을 참조하면, 제1 회로패턴(40)이 형성될 제1 절연층(50) 면을 향하여 도전성 양각패턴(25)을 배치한다. 그리고, 캐리어(10)와 캐리어(10)에 적층된 시드층(20)과 함께 도전성 양각패턴(25)을 제1 절연층(50)에 전사 시킨다. 이 때, 도전성 양각패턴(25)이 제1 절연층(50)에 매립되도록, 캐리어(10)를 압착한다. Next, the carrier 10 is laminated on the first insulating layer 50 and compressed so that the conductive embossed pattern 25 faces the first insulating layer 50, and the conductive embossed pattern 25 is pressed into the first insulating layer ( 50) (S150). 6 to 7, the conductive relief pattern 25 is disposed toward the surface of the first insulating layer 50 on which the first circuit pattern 40 is to be formed. The conductive embossed pattern 25 is transferred to the first insulating layer 50 together with the carrier 10 and the seed layer 20 stacked on the carrier 10. At this time, the carrier 10 is crimped so that the conductive relief pattern 25 is embedded in the first insulating layer 50.

이 때, 제1 절연층(50)을 형성하는 절연체는 열가소성 수지 및 유리 에폭시 수지 중 적어도 어느 하나를 포함하며, 도전성 양각패턴(25)을 제1 절연층(50)에 매립되도록 하는 경우 절연체는 연화 상태에 있다. 즉, 열가소성 또는/및 유리 에폭시 수지의 연화 온도 이상으로 가열하여 절연체를 연화 상태로 만든 후, 캐리어(10)의 시드층(20)에 양각으로 형성된 도전성 양각패턴(25)을 연화 상태의 절연체에 압입되도록 하는 것이다. 또한, 유리 섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리플레그(prepreg)를 절연체로 사용하는 것도 가능하다.In this case, the insulator forming the first insulating layer 50 may include at least one of a thermoplastic resin and a glass epoxy resin, and the insulator may be embedded when the conductive embossed pattern 25 is embedded in the first insulating layer 50. Is in a softened state. In other words, after heating to a softening temperature of the thermoplastic or / and the glass epoxy resin or more to make the insulator softened, the conductive embossed pattern 25 formed in the seed layer 20 of the carrier 10 embossed to the softened insulator To be press-fitted. It is also possible to use a prepreg made of a semi-cured state by infiltrating the thermosetting resin into the glass fiber as an insulator.

이 때, 매립된 도전성 양각패턴(25)의 측면에는 조도가 형성되어 있으므로, 연화 상태의 절연체는 도전성 양각패턴(25)의 측면에 형성된 홈으로 스며든다. 이에 따라, 전사된 도전성 양각패턴(25)과 제1 절연층(50) 사이에 접착력이 증가한다.At this time, since the roughness is formed on the side surface of the embedded conductive relief pattern 25, the insulator in the softened state soaks into the groove formed in the side surface of the conductive relief pattern 25. As a result, the adhesion between the transferred conductive relief pattern 25 and the first insulating layer 50 increases.

도전성 양각패턴이 제1 절연층(50)으로 전사되면, 전사된 제1 절연층(50)에서 캐리어(10)를 제거한다(S160). 도 8을 참조하면, 도전성 양각패턴(25)의 제1 절연층(50)에 매립을 위하여 같이 전사시켰던 캐리어(10)를 제거한다. 이 때, 도전성 양각패턴(25)은 제1 절연층(50)에 매립된 상태로 유지되어야 한다. 구체적으로 캐리어(10) 제거하는 방법은, 캐리어(10)가 금속판으로 이루어진 경우에는 금속판을 에칭하여 제거할 수 있고, 캐리어(10)가 수지 등의 필름으로 이루어져 열가소성 접착제에 의해 절연층과 접착되어 있는 경우에는 일정 온도를 가하여 접착제의 접착력을 감소시켜 캐리어(10)를 분리하는 것도 가능하다.When the conductive relief pattern is transferred to the first insulating layer 50, the carrier 10 is removed from the transferred first insulating layer 50 (S160). Referring to FIG. 8, the carrier 10, which has been transferred together for embedding in the first insulating layer 50 of the conductive relief pattern 25, is removed. At this time, the conductive embossed pattern 25 should be kept buried in the first insulating layer 50. Specifically, in the method of removing the carrier 10, when the carrier 10 is made of a metal plate, the metal plate may be etched and removed, and the carrier 10 may be made of a film such as a resin to be bonded to the insulating layer by a thermoplastic adhesive. If present, it is also possible to remove the carrier 10 by applying a constant temperature to reduce the adhesive strength of the adhesive.

다음으로, 전사된 제1 절연층(50)에서 시드층(20)을 제거하여 제1 회로패턴(40)을 형성한다(S170). 도 9을 참조하면, 도전성 양각패턴(25)을 전사할 때 같 이 전사되었던 시드층(20)을 제거하여 제1 절연층(50)에 매립된 제1 회로패턴(40)을 형성한다. 구체적으로, 시드층(20)에 사용된 금속에 상응하는 에칭액을 도포하여 시드층(20)을 제거할 수 있다.Next, the seed layer 20 is removed from the transferred first insulating layer 50 to form a first circuit pattern 40 (S170). Referring to FIG. 9, the seed layer 20, which was transferred at the same time when the conductive embossed pattern 25 is transferred, is removed to form a first circuit pattern 40 embedded in the first insulating layer 50. Specifically, the seed layer 20 may be removed by applying an etchant corresponding to the metal used for the seed layer 20.

본 실시예에 따라 제조된 인쇄회로기판은, 측면에 조도가 형성되고 상면은 매끈하게 형성된 회로패턴을 포함할 수 있다. 이에 따라, 도 9에 나타난 바와 같이, 회로패턴의 매끈한 면이 그라운드를 향하도록 인쇄회로기판을 구성할 수 있다. The printed circuit board manufactured according to the present exemplary embodiment may include a circuit pattern in which roughness is formed on a side surface and a top surface is smoothly formed. Accordingly, as shown in FIG. 9, the printed circuit board may be configured such that the smooth surface of the circuit pattern faces the ground.

고속신호 전달하는 고주파 영역에서 전류는 도체의 표면을 따라 흐르고, 그 중에서도 그라운드와 마주보는 면에 모인다. 본 실시예는 이러한 고주파 영역에서의 전류흐름 특성을 고려하여, 그라운드와 마주하여 전류가 모이게 되는 회로패턴의 상면을 매끈하게 형성한다. 이에 따라, 고주파 영역에서 흐르는 전류가 회로패턴의 매끈한 면을 따라 흐르게 할 수 있다. 따라서, 회로패턴의 거친 표면에 전류가 흐름으로서 발생하는, 표면효과에 의한 도체손실을 최소화할 수 있다. In the high frequency region, where high-speed signals are transmitted, current flows along the surface of the conductor, particularly on the surface facing the ground. In this embodiment, in consideration of the current flow characteristics in the high frequency region, the upper surface of the circuit pattern in which current is collected facing the ground is smoothly formed. Accordingly, the current flowing in the high frequency region can flow along the smooth surface of the circuit pattern. Therefore, it is possible to minimize the conductor loss due to the surface effect, which occurs as a current flows on the rough surface of the circuit pattern.

특히, 제1 회로패턴(40)을 제1 절연층(50)의 일면에 형성하고 제1 절연층(50)의 타면에는 제1 그라운드층(60)을 형성하여, 제1 회로패턴(40)의 모든 상면이 그라운드층을 향하게 할 수 있다. 따라서, 인쇄회로기판의 한쪽면을 그라운드로 사용하고 다른 면을 신호선으로 이용하는 마이크로스트립 선로(Microstrip Line)형태의 인쇄회로기판에서 그라운드로 향하는 모든 회로패턴의 면을 매끈하게 처리하여 표면효과에 의한 도체손실을 최소화할 수 있다.In particular, the first circuit pattern 40 is formed on one surface of the first insulating layer 50, and the first ground layer 60 is formed on the other surface of the first insulating layer 50, thereby forming the first circuit pattern 40. All tops of the can face the ground layer. Therefore, in the printed circuit board in the form of a microstrip line using one side of the printed circuit board as the ground and the other side as the signal line, the surface of all the circuit patterns directed to the ground is smoothly processed and the conductor by the surface effect The loss can be minimized.

또한, 도 13 내지 도 14에 도시된 바와 같이, 시드층(20)을 제거하는 단계 이후에, 제1 절연층(50)에 제2 절연층(55)을 적층하고, 제2 절연층(55)에 제2 그라 운드층(65)을 적층하여, 양 그라운드층 사이에 형성되는 제1 회로패턴(40)의 모든 매끈한 면이 양 그라운드층을 향하게 할 수 있다. 따라서, 인쇄회로기판의 양면을 그라운드로 사용하고 신호선은 인쇄회로기판에 내부에 위치하는 스트립 선로(Strip Line)형태의 인쇄회로기판에서 그라운드로 향하는 모든 회로패턴의 면을 매끈하게 처리하여 표면효과에 의한 도체손실을 최소화할 수 있다.13 to 14, after removing the seed layer 20, the second insulating layer 55 is stacked on the first insulating layer 50, and the second insulating layer 55 is removed. The second ground layer 65 may be stacked in order to make all smooth surfaces of the first circuit pattern 40 formed between both ground layers face both ground layers. Therefore, both sides of the printed circuit board are used as the ground, and the signal line is smoothly processed on the surface effect of all circuit patterns directed to the ground in the strip line type printed circuit board located inside the printed circuit board. The conductor loss caused by this can be minimized.

한편, 상술한 바와 같이, 회로패턴의 측면에는 조도가 형성되어 절연층과의 접착력을 향상시키고, 이에 따라 전사 후에 회로패턴이 절연층에서 분리되는 것을 방지한다.On the other hand, as described above, roughness is formed on the side surface of the circuit pattern to improve adhesion to the insulating layer, thereby preventing the circuit pattern from being separated from the insulating layer after transfer.

또한, 본 실시예에 따른 인쇄회로기판 제조방법은 전사된 회로패턴에 추가로 회로패턴을 형성하기 위하여, 제1 절연층(50)의 표면에 제2 회로패턴(45)을 형성할 수 있다. 도 10을 참조하면, 전사된 제1 회로패턴(40) 사이에 위치한 제1 절연층(50) 표면에 추가로 제2 회로패턴(45)을 형성할 수 있다. 이에 따라, 제1 회로패턴(40)과 제2 회로패턴(45)이 단차를 두어 형성되므로 제1 회로패턴(40)과 제2 회로패턴(45)을 가깝게 인접시킬 수 있어서 고밀도의 인쇄회로기판을 형성할 수 있다.In addition, in the method of manufacturing the printed circuit board according to the present exemplary embodiment, in order to form the circuit pattern in addition to the transferred circuit pattern, the second circuit pattern 45 may be formed on the surface of the first insulating layer 50. Referring to FIG. 10, a second circuit pattern 45 may be additionally formed on the surface of the first insulating layer 50 positioned between the transferred first circuit patterns 40. Accordingly, since the first circuit pattern 40 and the second circuit pattern 45 are formed with a step, the first circuit pattern 40 and the second circuit pattern 45 can be closely adjacent to each other so that the high density printed circuit board Can be formed.

또한, 도전성 양각패턴(25)을 형성한 후에, 제1 절연층(50)에 비아홀(42)을 형성하고 비아홀(42)에 비아 도금층(43)을 형성할 수 있다. 도 11 내지 도 12를 참조하면, 제1 회로패턴(40)에 그라운드 형성이 필요한 경우, 도전성 양각패턴(25)과 그라운드 층을 관통하는 비아홀(42)을 형성하고 그 내부에 비아 도금층(43)을 형성한다. 이에 따라, 제1 회로패턴(40)의 일부는 그라운드층과 전기적으로 연결되는 그라운드가 된다.In addition, after the conductive relief pattern 25 is formed, the via hole 42 may be formed in the first insulating layer 50, and the via plating layer 43 may be formed in the via hole 42. 11 to 12, when ground formation is required in the first circuit pattern 40, a via hole 42 penetrating through the conductive embossed pattern 25 and the ground layer is formed, and a via plating layer 43 is formed therein. To form. As a result, a part of the first circuit pattern 40 becomes a ground electrically connected to the ground layer.

도 9는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.9 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention.

도 9를 참조하면, 제1 회로패턴(40), 제1 절연층(50), 제1 그라운드층(60)이 도시되어 있다. 9, a first circuit pattern 40, a first insulating layer 50, and a first ground layer 60 are illustrated.

본 실시예에 따른 인쇄회로 기판은 제1 절연층(50), 제1 절연층(50)에 매립되며 측면에 조도가 형성되고 상면은 매끈하게 형성되는 제1 회로패턴(40)을 포함한다. 상술한 바와 같이, 측면에 조도가 형성되고 상면은 매끈하게 형성되는 제1 회로패턴(40)은, 회로패턴의 매끈한 면이 그라운드를 향하도록 인쇄회로기판이 구성되어, 고주파 영역에서 표면효과에 의한 도체손실을 최소화할 수 있다.The printed circuit board according to the present exemplary embodiment includes a first circuit pattern 40 embedded in the first insulating layer 50 and the first insulating layer 50, having roughness formed on the side surface, and having a smooth upper surface. As described above, the first circuit pattern 40 having the roughness formed on the side surface and the upper surface formed smoothly has a printed circuit board configured so that the smooth surface of the circuit pattern faces the ground, and the surface effect is generated by the surface effect in the high frequency region. Conductor loss can be minimized.

또한, 본 실시예의 인쇄회로 기판에서, 제1 회로 패턴은 제1 절연층(50)의 일면에 형성되며, 제1 절연층(50)의 타면에는 제1 그라운드층(60)이 형성되어 제1 회로패턴(40)의 모든 매끈한 상면이 그라운드층을 향하게 할 수 있다.In addition, in the printed circuit board of the present embodiment, the first circuit pattern is formed on one surface of the first insulating layer 50, and the first ground layer 60 is formed on the other surface of the first insulating layer 50 so that the first circuit pattern is formed. All smooth top surfaces of the circuit pattern 40 can be directed to the ground layer.

또한, 본 실시예의 인쇄회로 기판은, 제1 절연층(50)의 일면에 적층되는 제2 절연층(55), 제2 절연층(55)에 적층되는 제2 그라운드층(65)을 더 포함할 수 있다. 도 14를 참조하면, 제1 및 제2 그라운드층(65) 사이에 형성되는 제1 회로패턴(40)의 모든 매끈한 면이 그라운드층을 향하여 형성된다.In addition, the printed circuit board of the present embodiment further includes a second insulating layer 55 stacked on one surface of the first insulating layer 50 and a second ground layer 65 stacked on the second insulating layer 55. can do. Referring to FIG. 14, all smooth surfaces of the first circuit pattern 40 formed between the first and second ground layers 65 are formed toward the ground layer.

한편, 본 실시예의 인쇄회로 기판은, 제1 절연층(50)의 표면에 형성되는 제2 회로패턴(45)을 더 포함할 수 있다. 도 10을 참조하면, 제1 회로패턴(40) 사이에 위치한 제1 절연층(50) 표면에 추가로 제2 회로패턴(45)이 형성될 수 있다. 이에 따라, 제1 회로패턴(40)과 제2 회로패턴(45)이 단차를 두어 형성되므로 제1 회로패턴(40)과 제2 회로패턴(45)을 가깝게 인접하게 되어 고밀도의 인쇄회로기판이 형성될 수 있다.The printed circuit board of the present exemplary embodiment may further include a second circuit pattern 45 formed on the surface of the first insulating layer 50. Referring to FIG. 10, a second circuit pattern 45 may be additionally formed on the surface of the first insulating layer 50 positioned between the first circuit patterns 40. Accordingly, since the first circuit pattern 40 and the second circuit pattern 45 are formed with a step, the first circuit pattern 40 and the second circuit pattern 45 are closely adjacent to each other, so that the high density printed circuit board is formed. Can be formed.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 2 내지 도 14은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 단계를 나타낸 단면도.2 to 14 are cross-sectional views showing each step of the method for manufacturing a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 캐리어 20: 시드층10: carrier 20: seed layer

25: 도전성 양각패턴 30: 도금레지스트25: conductive embossed pattern 30: plating resist

40: 제1 회로패턴 45: 제2 회로패턴40: first circuit pattern 45: second circuit pattern

50: 제1 절연층 55: 제2 절연층50: first insulating layer 55: second insulating layer

60: 제1 그라운드층 65: 제2 그라운드층60: first ground layer 65: second ground layer

Claims

Forming a plating resist corresponding to the first circuit pattern on the seed layer of the carrier on which the seed layer is stacked;

Roughening the surface of the plating resist;

Electroplating the seed layer with an electrode;

Removing the plating resist to form a conductive relief pattern;

Stacking and compressing the carrier on one surface of the first insulating layer such that the conductive relief pattern faces one surface of the first insulating layer;

Removing the carrier;

Removing the seed layer to form the first circuit pattern; And

A method for manufacturing a printed circuit board comprising forming a first ground layer on the other surface of the first insulating layer.

delete

The method of claim 2,

After removing the seed layer,

Stacking a second insulating layer on one surface of the first insulating layer; And

And stacking a second ground layer on the second insulating layer.

The method of claim 1,

The step of roughening the surface comprises the step of desmear (Desmear) treatment to the plating resist.

The method of claim 1,

The method of claim 1, further comprising forming a second circuit pattern on the surface of the first insulating layer.

The method of claim 1,

After the laminating and pressing step,

Forming a via hole in the first insulating layer; And

And forming a via plating layer in the via hole.

A first insulating layer;

A printed circuit board comprising a first circuit pattern embedded in the first insulating layer, the roughness is formed on the side surface and the top surface is formed smoothly.

The method of claim 7, wherein

The first circuit pattern is formed on one surface of the first insulating layer,

The printed circuit board further comprises a first ground layer formed on the other surface of the first insulating layer.

The method of claim 8,

A second insulating layer laminated on one surface of the first insulating layer; And

The printed circuit board further comprises a second ground layer stacked on the second insulating layer.

The method of claim 7, wherein

The printed circuit board further comprises a second circuit pattern formed on the surface of the first insulating layer.