KR100986042B1 - A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit - Google Patents

A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit Download PDF

Info

Publication number
KR100986042B1
KR100986042B1 KR1020080102494A KR20080102494A KR100986042B1 KR 100986042 B1 KR100986042 B1 KR 100986042B1 KR 1020080102494 A KR1020080102494 A KR 1020080102494A KR 20080102494 A KR20080102494 A KR 20080102494A KR 100986042 B1 KR100986042 B1 KR 100986042B1
Authority
KR
South Korea
Prior art keywords
data
integrated circuit
source driver
pair
driver integrated
Prior art date
Application number
KR1020080102494A
Other languages
Korean (ko)
Other versions
KR20100043454A (en
Inventor
서정일
김언영
나준호
김대성
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020080102494A priority Critical patent/KR100986042B1/en
Priority to PCT/KR2009/005364 priority patent/WO2010047474A2/en
Priority to TW098134828A priority patent/TW201017636A/en
Publication of KR20100043454A publication Critical patent/KR20100043454A/en
Application granted granted Critical
Publication of KR100986042B1 publication Critical patent/KR100986042B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 디스플레이 패널 구동시스템 및 소스 드라이버 집적회로를 개시(introduce)한다. 상기 본 발명에 따른 디스플레이 패널 구동시스템은, M(M은 정수)쌍의 데이터 및 N(N은 M보다 작은 정수)쌍의 데이터를 출력하는 타이밍 제어회로 및 상기 M쌍의 데이터 또는 상기 N쌍의 데이터를 수신하여 디스플레이 패널을 구동하는 복수 개의 소스 드라이버 집적회로를 구비하는 드라이버블록을 구비한다. 상기 소스 드라이버 집적회로는, M쌍의 직렬데이터 및 N쌍의 직렬데이터를 수신하여 M×K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기 및 상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로를 구비한다. The present invention discloses a display panel driving system and a source driver integrated circuit capable of driving a display panel regardless of the number of differential image data pairs output from the timing control circuit. The display panel drive system according to the present invention includes a timing control circuit for outputting M (M is an integer) pair of data and N (N is an integer less than M) pair of data and the M pair of data or the N pairs. And a driver block including a plurality of source driver integrated circuits for receiving data and driving the display panel. The source driver integrated circuit receives M pairs of serial data and N pairs of serial data and outputs M × K (K is an integer) bits of parallel data, and the M pairs of serial data and the N pairs of serial data. And a multi-pair serial and parallel converter for receiving and converting the M × K bits into parallel data, and a data alignment circuit for sorting and outputting the M × K bits of parallel data.

소스드라이버 집적회로, 차동신호, 영상데이터 Source driver integrated circuit, differential signal, image data

Description

멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템{A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit} A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit

본 발명은 디스플레이 패널을 구동하는 소스 드라이버 집적회로에 관한 것으로, 특히 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 집적회로를 구비하는 디스플레이 패널 구동시스템에 관한 것이다. The present invention relates to a source driver integrated circuit for driving a display panel, and more particularly, to a source driver integrated circuit capable of a multi-pair data interface and a display panel driving system having the integrated circuit.

소스 드라이버 집적회로(source driver integrated circuit)는 타이밍 제어회로(timing controller)로부터 수신한 영상데이터를 디스플레이 패널에 전달하는 기능을 수행한다. 상기 영상데이터가 하나의 전송라인을 통해 송수신 될 때, 전송라인의 전기적 특성에 의해 유입되는 잡음성분이 송수신되는 영상데이터의 논리 값을 변질시킬 수 있다. The source driver integrated circuit performs a function of transferring image data received from a timing controller to a display panel. When the image data is transmitted and received through one transmission line, the noise component introduced by the electrical characteristics of the transmission line may alter the logical value of the image data transmitted and received.

최근의 디스플레이 패널 구동시스템은 상기와 같은 문제점을 해결하기 위하여, 영상데이터를 그대로 전송하는 것이 아니라, 영상데이터를 차동영상데이터신호로 변환하여 2개의 전송라인을 통해 송수신함으로써 단일데이터신호로 송수신될 때 발생할 수 있는 송수신 에러를 최소한으로 억제한다. 따라서 하나의 화소를 구동하는 차동영상데이터는 2개의 전송라인을 통해 소스 드라이버 집적회로에 전달된다. In order to solve the above problems, a recent display panel driving system does not transmit image data as it is, but converts the image data into differential image data signals and transmits and receives them as a single data signal by transmitting and receiving them through two transmission lines. Minimize transmission and reception errors that may occur. Therefore, differential image data driving one pixel is transferred to the source driver integrated circuit through two transmission lines.

소스 드라이버 집적회로는 타이밍 제어회로로부터 전달받은 차동영상데이터를 처리하여 최초의 영상데이터로 변환한 후 디스플레이 패널에 전달한다. 일반적으로 하나의 소스 드라이버 집적회로는 디스플레이 패널의 복수 개의 화소를 구동하게 되므로, 디스플레이 패널의 크기에 따라 사용되는 소스 드라이버 집적회로의 개수가 결정된다. The source driver IC processes the differential image data received from the timing control circuit, converts the image data into original image data, and transmits the first image data to the display panel. In general, since one source driver integrated circuit drives a plurality of pixels of the display panel, the number of source driver integrated circuits used is determined according to the size of the display panel.

도 1은 M개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다. 1 is an embodiment of a display panel driving system including a source driver integrated circuit driving M pixels.

도 2는 N개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다. 2 is an embodiment of a display panel driving system including a source driver integrated circuit driving N pixels.

도 1을 참조하면, 하나의 소스 드라이버 집적회로(120, 130)는 M(M은 정수)개의 화소(picture element)를 구동하게 되므로, 타이밍 제어회로(110)도 M쌍의 차동영상데이터를 소스 드라이버 집적회로(120, 130)에 전달한다. Referring to FIG. 1, since one source driver integrated circuit 120 and 130 drives M (M is an integer) picture elements, the timing control circuit 110 may also source M pairs of differential image data. Transfer to driver integrated circuit (120, 130).

도 2를 참조하면, 하나의 소스 드라이버 집적회로(220, 230)는 N(N은 정수)개의 화소를 구동하게 되므로, 타이밍 제어회로(210)도 N쌍의 차동영상데이터를 소스 드라이버 집적회로(220, 230)에 전달한다. Referring to FIG. 2, since one source driver integrated circuit 220 and 230 drives N pixels (where N is an integer), the timing control circuit 210 may also store N pairs of differential image data. 220, 230).

2개의 타이밍 제어회로(110, 210)가 M쌍 및 N쌍의 서로 다른 차동영상데이터를 출력하기 때문에, 도 1에 도시된 소스 드라이버 집적회로(120, 130)의 내부 구조는 도 2에 도시된 소스 드라이버 집적회로(220, 230)의 내부구조와 서로 다르게 설계된다. 즉 도 1에 도시된 소스 드라이버 집적회로(120, 130)는 모두 M쌍의 차동영상데이터를 수신하도록 입력단자가 설계되고, 도 2에 도시된 소스 드라이버 집적회로(220, 230)는 모두 N쌍의 차동영상데이터를 수신하도록 입력단자가 설계된다. 따라서 기능은 동일하지만 내부 구조의 차이 때문에 2종류의 소스 드라이버 집적회로는 호환하여 사용할 수 없다. Since the two timing control circuits 110 and 210 output M pairs and N pairs of different differential image data, the internal structure of the source driver integrated circuits 120 and 130 shown in FIG. 1 is shown in FIG. The internal structure of the source driver integrated circuits 220 and 230 are different from each other. That is, the source driver integrated circuits 120 and 130 shown in FIG. 1 are all designed to receive M pairs of differential image data, and the source driver integrated circuits 220 and 230 shown in FIG. 2 are all N pairs. The input terminal is designed to receive differential image data. Therefore, the two functions of the same source driver integrated circuit cannot be used interchangeably because of the same function but different internal structure.

상기와 같은 이유로 타이밍 제어회로로부터 출력되는 차동영상데이터의 쌍의 개수에 따라 소스 드라이버 집적회로는 새롭게 설계되어야 한다는 불편함이 있다. For this reason, it is inconvenient that the source driver integrated circuit must be newly designed according to the number of pairs of differential image data output from the timing control circuit.

본 발명이 해결하고자 하는 기술적과제는, 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 디스플레이 패널 구동시스템을 제공하는데 있다. The present invention has been made in an effort to provide a display panel driving system capable of driving a display panel regardless of the number of differential image data pairs output from a timing control circuit.

본 발명이 해결하고자 하는 다른 기술적과제는, 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 소스 드라이버 집적회로를 제공하는데 있다. Another technical problem to be solved by the present invention is to provide a source driver integrated circuit capable of driving a display panel regardless of the number of differential image data pairs output from the timing control circuit.

상기 기술적과제를 이루기 위한 본 발명에 따른 디스플레이 패널 구동시스템은, M(M은 정수)쌍의 데이터 및 N(N은 M보다 작은 정수)쌍의 데이터를 출력하는 타이밍 제어회로 및 상기 M쌍의 데이터 또는 상기 N쌍의 데이터를 수신하여 디스플레이 패널을 구동하는 복수 개의 소스 드라이버 집적회로를 구비하는 드라이버블록을 구비한다. According to an aspect of the present invention, there is provided a display panel driving system including a timing control circuit for outputting data of M pairs (M is an integer) and data of N pairs (N is an integer less than M) and the data of the M pairs. Or a driver block having a plurality of source driver integrated circuits for receiving the N pairs of data to drive the display panel.

상기 다른 기술적과제를 이루기 위한 본 발명의 일면 따른 소스 드라이버 집적회로는, M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기 및 상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로를 구비한다. In accordance with another aspect of the present invention, a source driver integrated circuit may receive serial data of M (M is an integer) pair and serial data of N (N is an integer less than M) pair to receive M × K (K Outputs parallel data of an integer) bit and receives the M pair of serial data and the N pair of serial data, and converts the M pair of serial data into M × K bits of parallel data and M × K bits of parallel data. And a data sorting circuit for sorting and outputting the data.

상기 다른 기술적과제를 이루기 위한 본 발명의 다른 일면 따른 소스 드라이버 집적회로는, M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터 또는 N× K비트의 병렬데이터로 변환하는 직렬병렬변환기 및 상기 M× K비트의 병렬데이터 및 상기 N× K비트의 병렬데이터를 정렬하여 M× K비트의 병렬데이터로 출력하는 멀티 페어 데이터정렬회로를 구비한다. According to another aspect of the present invention, a source driver integrated circuit may receive M (M is an integer) pair of serial data and N (N is an integer less than M) pair of serial data to receive M × K ( K outputs parallel data of an integer) bit, and receives the M pair of serial data and the N pair of serial data, and converts the serial data into M × K bit parallel data or N × K bit parallel data. And a multi-pair data alignment circuit for sorting the parallel data of M × K bits and the parallel data of N × K bits and outputting the parallel data of M × K bits.

본 발명은 M쌍의 차동영상데이터를 처리할 수 있는 소스 드라이버 집적회로는 M보다 적은 쌍의 차동영상데이터도 동시에 처리할 수 있기 때문에 소스 드라이버 집적회로를 새로 설계하지 않고 그대로 사용할 수 있는 장점이 있다. The present invention has an advantage that the source driver integrated circuit capable of processing M pairs of differential image data can simultaneously process fewer pairs of differential image data than M, so that the source driver integrated circuit can be used as it is without newly designing it. .

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도 록 한다. Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 디스플레이 패널 구동시스템의 일실시예이다. 3 is an embodiment of a display panel driving system according to the present invention.

도 3을 참조하면, 디스플레이 패널 구동시스템(300)은 M(M은 정수)쌍의 차동영상데이터 뿐만 아니라 M보다 적은 N(N은 정수)쌍의 차동영상데이터도 처리할 수 있다. 즉 타이밍 제어회로(310)는 M쌍의 차동영상데이터를 소스 드라이버 집적회로(320, 330)에 출력할 수도 있고, 경우에 따라서는 N쌍의 차동영상데이터를 소스 드라이버 집적회로(320, 330)에 출력할 수도 있다. 타이밍 제어회로(310)로부터 출력되는 차동영상데이터의 쌍의 개수에 관계없이 소스 드라이버 집적회로는 공통으로 사용된다. Referring to FIG. 3, the display panel driving system 300 may process differential image data of less than M (N is integer) pair as well as differential image data of M (M is integer) pair. That is, the timing control circuit 310 may output M pairs of differential image data to the source driver integrated circuits 320 and 330. In some cases, the timing control circuit 310 may output N pairs of differential image data to the source driver integrated circuits 320 and 330. You can also print to The source driver integrated circuit is commonly used regardless of the number of pairs of differential image data output from the timing control circuit 310.

이는 소스 드라이버 집적회로(320, 330)가 차동영상데이터의 쌍의 개수에 관계없이 처리할 수 있기 때문이다. This is because the source driver integrated circuits 320 and 330 can process the data regardless of the number of pairs of differential image data.

이러한 멀티 페어 차동영상데이터를 처리할 수 있는 소스 드라이버 집적회로(320, 330)에 대해서는 도 4 및 도 5에 설명한다. Source driver integrated circuits 320 and 330 capable of processing the multi-pair differential image data will be described with reference to FIGS. 4 and 5.

도 4는 본 발명에 따른 소스 드라이버 집적회로의 일실시예이다. 4 is an embodiment of a source driver integrated circuit according to the present invention.

도 4를 참조하면, 소스 드라이버 집적회로(400)는 멀티 페어 직렬병렬변환기(410) 및 데이터정렬회로(420)를 구비한다. Referring to FIG. 4, the source driver integrated circuit 400 includes a multi-pair serial and parallel converter 410 and a data alignment circuit 420.

멀티 페어 직렬병렬변환기(410)는 M쌍의 직렬차동데이터 뿐만 아니라 M보다 적은 N쌍의 직렬차동데이터도 M× K(K는 정수)비트의 병렬차동데이터로 변환한다. 데이터정렬회로(420)는 M× K비트의 병렬차동데이터를 정렬한다. 여기서 K는 하나의 화소를 표현하는 영상데이터의 비트수이다. The multi-pair serial-parallel converter 410 converts not only M pairs of serial differential data but also N pairs of serial differential data smaller than M into parallel differential data of M × K (K is an integer) bits. The data sorting circuit 420 sorts the parallel differential data of M x K bits. K is the number of bits of the image data representing one pixel.

도 5는 본 발명에 따른 소스 드라이버 집적회로의 다른 일실시예이다. 5 is another embodiment of a source driver integrated circuit according to the present invention.

도 5를 참조하면, 소스 드라이버 집적회로(500)는 직렬병렬변환기(510) 및 멀티 페어 데이터정렬회로(520)를 구비한다. Referring to FIG. 5, the source driver integrated circuit 500 includes a serial and parallel converter 510 and a multi-pair data alignment circuit 520.

직렬병렬변환기(510)는 M쌍의 직렬차동데이터는 M× K비트의 병렬차동데이터로 변환하고, M보다 적은 N쌍의 직렬차동데이터는 N× K비트의 병렬차동데이터로 각각 변환한다. 멀티 페어 데이터정렬회로(520)는 M× K비트의 병렬차동데이터 뿐만 아니라 N× K비트의 병렬차동데이터도 M× K비트의 병렬차동데이터로 정렬한다. 여기서 K는 하나의 화소를 표현하는 영상데이터의 비트수이다. The serial and parallel converter 510 converts M pairs of serial differential data into M × K bits of parallel differential data, and N pairs of serial differential data less than M are converted into N × K bits of parallel differential data, respectively. The multi-pair data alignment circuit 520 sorts not only M × K bits of parallel differential data but also N × K bits of parallel differential data into M × K bits of parallel differential data. K is the number of bits of the image data representing one pixel.

도 4 및 도 5에 도시된 본 발명에 따른 소스 드라이버 집적회로는, 최고 M쌍의 차동영상데이터를 처리할 수 있으며, M보다 적은 쌍의 차동영상데이터가 입력되는 경우, 직렬병렬변환기 또는 데이터정렬회로중 하나의 기능블록에서 이를 사전 처리하여, 이후의 기능블록에서는 수신되는 차동영상데이터의 쌍의 개수에 관계없이 이를 처리할 수 있도록 한다. 4 and 5, the source driver integrated circuit according to the present invention can process up to M pairs of differential image data, and when less than M pairs of differential image data are inputted, a serial-parallel converter or data alignment. This is preprocessed in one functional block of the circuit so that subsequent functional blocks can process this regardless of the number of pairs of differential image data received.

도 4에 도시된 소스 드라이버 집적회로(400)의 경우 상기의 사전처리를 멀티 페어 직렬병렬변환기(410)에서 수행하고, 도 5에 도시된 소스 드라이버 집적회로(500)의 경우 멀티 페어 데이터정렬회로(520)에서 수행한다. In the case of the source driver integrated circuit 400 illustrated in FIG. 4, the above-described preprocessing is performed by the multi-pair serial-parallel converter 410, and in the case of the source driver integrated circuit 500 illustrated in FIG. 5, the multi-pair data alignment circuit. Perform at 520.

도 4 및 도 5에 도시된 소스 드라이버 집적회로는 상술한 바와 같은 직렬병렬변환기 또는 데이터정렬회로만으로 구성되는 것은 아니고 이 외에도 더 많은 기능블록이 존재한다. 그러나 이 부분은 당업자에게 널리 알려져 있을 뿐만 아니라, 본 발명의 동작에 영향을 주는 것도 아니다. 이와 같은 이유로 이 부분에 대하여 도면에도 추가하지 않았고 설명도 하지 않았지만, 본 발명의 기술적 사상의 실현에 문제가 되지 않는다. The source driver integrated circuits shown in FIGS. 4 and 5 are not composed of only the serial-parallel converter or data alignment circuit as described above, but there are many more functional blocks. However, this part is well known to those skilled in the art and does not affect the operation of the present invention. For this reason, this part has not been added to the drawings or described, but it does not cause problems in the technical idea of the present invention.

상술한 바와 같이, 본 발명에 따른 소스 드라이버 집적회로는 수신되는 차동영상데이터의 쌍에 관계없이 범용으로 사용할 수 있게 함으로써, 설계의 편의와 개발 기간을 단축시킬 수 있는 장점이 있다. As described above, the source driver integrated circuit according to the present invention has the advantage that it is possible to use a general purpose irrespective of the pair of the differential image data received, it is possible to shorten the design convenience and development period.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

도 1은 M개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다. 1 is an embodiment of a display panel driving system including a source driver integrated circuit driving M pixels.

도 2는 N개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다. 2 is an embodiment of a display panel driving system including a source driver integrated circuit driving N pixels.

도 3은 본 발명에 따른 디스플레이 패널 구동시스템의 일실시예이다. 3 is an embodiment of a display panel driving system according to the present invention.

도 4는 본 발명에 따른 소스 드라이버 집적회로의 일실시예이다. 4 is an embodiment of a source driver integrated circuit according to the present invention.

도 5는 본 발명에 따른 소스 드라이버 집적회로의 다른 일실시예이다. 5 is another embodiment of a source driver integrated circuit according to the present invention.

Claims (4)

삭제delete M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하는 소스 드라이버 집적회로에 있어서, A source driver integrated circuit for receiving M (M is an integer) pair of serial data and N (N is an integer less than M) pair of serial data and outputting M × K (K is an integer) bits of parallel data, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기(410); 및 A multi-pair serial-parallel converter (410) for receiving the M-pair serial data and the N-pair serial data and converting the M-pair serial data into M × K (K is an integer) bit parallel data; And 상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로(420)를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로. And a data alignment circuit (420) for sorting and outputting the parallel data of MxK bits. M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하는 소스 드라이버 집적회로에 있어서, A source driver integrated circuit for receiving M (M is an integer) pair of serial data and N (N is an integer less than M) pair of serial data and outputting M × K (K is an integer) bits of parallel data, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K(K는 정 수)비트의 병렬데이터 또는 N× K비트의 병렬데이터로 변환하는 직렬병렬변환기(510); 및 A serial-parallel converter (510) for receiving the M-pair serial data and the N-pair serial data and converting the M-pair serial data into M × K (K is an integer) bit parallel data or N × K bit parallel data; And 상기 M× K비트의 병렬데이터 및 상기 N× K비트의 병렬데이터를 정렬하여 M× K비트의 병렬데이터로 출력하는 멀티 페어 데이터정렬회로(520)를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로. And a multi-pair data alignment circuit (520) for arranging the parallel data of M × K bits and the parallel data of N × K bits and outputting the parallel data of M × K bits. 제2항 또는 제3항에 있어서, The method according to claim 2 or 3, 상기 K는 계조 비트 수인 것을 특징으로 하는 소스 드라이버 집적회로. And K is the number of gradation bits.
KR1020080102494A 2008-10-20 2008-10-20 A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit KR100986042B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080102494A KR100986042B1 (en) 2008-10-20 2008-10-20 A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit
PCT/KR2009/005364 WO2010047474A2 (en) 2008-10-20 2009-09-21 Source driver integrated circuit that enables multipaired data interface, and display panel driving system including the source driver integrated circuit
TW098134828A TW201017636A (en) 2008-10-20 2009-10-14 Source driver integrated circuit capable of interfacing multi-pair data and display panel driving system having the integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102494A KR100986042B1 (en) 2008-10-20 2008-10-20 A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit

Publications (2)

Publication Number Publication Date
KR20100043454A KR20100043454A (en) 2010-04-29
KR100986042B1 true KR100986042B1 (en) 2010-10-07

Family

ID=42119795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102494A KR100986042B1 (en) 2008-10-20 2008-10-20 A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit

Country Status (3)

Country Link
KR (1) KR100986042B1 (en)
TW (1) TW201017636A (en)
WO (1) WO2010047474A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058518B1 (en) * 2010-07-23 2011-08-23 주식회사 더즈텍 Device and method of data symbol locking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010071394A (en) * 1998-06-04 2001-07-28 실리콘 이미지, 인크. Display module driving system comprising digital to analog converters
KR20060121114A (en) * 2005-05-23 2006-11-28 선플러스 테크놀로지 코오퍼레이션, 리미티드. Control circuit and control method for lcd panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987669B1 (en) * 2003-06-24 2010-10-13 엘지디스플레이 주식회사 Apparatus for driving data of liquid crystal display device
KR100653158B1 (en) * 2006-04-25 2006-12-04 주식회사 아나패스 Display, timing controller and column driver ic using clock embedded multi-level signaling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010071394A (en) * 1998-06-04 2001-07-28 실리콘 이미지, 인크. Display module driving system comprising digital to analog converters
KR20060121114A (en) * 2005-05-23 2006-11-28 선플러스 테크놀로지 코오퍼레이션, 리미티드. Control circuit and control method for lcd panel

Also Published As

Publication number Publication date
KR20100043454A (en) 2010-04-29
WO2010047474A2 (en) 2010-04-29
WO2010047474A4 (en) 2010-09-23
WO2010047474A3 (en) 2010-08-05
TW201017636A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
KR100572218B1 (en) Image signal interface device and method of flat panel display system
US7339502B2 (en) Method and device for transmitting data over a plurality of transmission lines
US8996740B2 (en) N-phase polarity output pin mode multiplexer
US8212759B2 (en) Control circuit and control method for LCD panel
US7598950B2 (en) Display control device with multipurpose output driver
JP5945812B2 (en) System for transmitting and receiving video digital signals for "LVDS" type links
CN111063287B (en) Display control system
JP2009065399A (en) Digital data transmitter, digital data receiver, digital data transmitting-receiving system, method for transmitting digital data, method for receiving digital data, method for transmitting-receiving digital data, and electronic information device
US7671631B2 (en) Low voltage differential signal receiving device
JP2006024972A (en) Data transmission apparatus, data receiving apparatus, data transmitter-receiver, and data transmitting/receiving method
US20050157657A1 (en) Data transmission apparatus and data transmission method
CN109922367B (en) Video IC chip, video IC system, and method for video IC chip
KR100986042B1 (en) A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit
US7460603B2 (en) Signal interface
US6944691B1 (en) Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant
JP2004072344A (en) Data transmission system provided with multiplexed lvds interface
JPH07177298A (en) Sensor system
US20180157609A1 (en) Controller-phy connection using intra-chip serdes
KR101284104B1 (en) Inspection devide for lcd with multiple interface
CN104717440A (en) LED transmitting card cascade interface
CN114691580B (en) Integrated circuit, digital circuit module, chip, camera and electronic information device
TWI650746B (en) Display driver
CN116737623A (en) Communication protocol switching method, chip and electronic equipment
KR20040059234A (en) Serial interface device
CN117459785A (en) HDMI transmitting end interface controller based on FPGA, transmitting method and application

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 8