KR100982522B1 - 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법 - Google Patents

균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법 Download PDF

Info

Publication number
KR100982522B1
KR100982522B1 KR1020087013962A KR20087013962A KR100982522B1 KR 100982522 B1 KR100982522 B1 KR 100982522B1 KR 1020087013962 A KR1020087013962 A KR 1020087013962A KR 20087013962 A KR20087013962 A KR 20087013962A KR 100982522 B1 KR100982522 B1 KR 100982522B1
Authority
KR
South Korea
Prior art keywords
data
data stream
bits
block
rows
Prior art date
Application number
KR1020087013962A
Other languages
English (en)
Other versions
KR20090037375A (ko
Inventor
쥬 노
펭페이 시아
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20090037375A publication Critical patent/KR20090037375A/ko
Application granted granted Critical
Publication of KR100982522B1 publication Critical patent/KR100982522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/71—Wireless systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2721—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0086—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

무선 매체를 통하여 전송되는 압축 해제된 고 해상도 비디오 데이터를 처리하기 위한 시스템 및 방법이 개시된다. 일 실시예로, 본 시스템은 i) 각각 복수 개의 비디오 데이터 스트림들을 입력하고 복수 개의 인코딩된 데이터 스트림들을 출력하는 복수 개의 컨벌루션 인코더들, ⅱ) 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 다중화하는 그룹 멀티플렉서, ⅲ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 순환 비트 인터리버를 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 그룹 멀티플렉서는 복수 개의 데이터 비트들을 한 번에 함께 다중화하고, m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하며, 비트 인터리버는 수신된 데이터 비트들을 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 것을 특징으로 한다. 순환 비트 인트리버는 하나의 QAM 심볼의 모든 데이터 비트들이 상이한 컨벌루션 인코더들로부터 도달하도록 다중화된 데이터 비트들을 인터리빙한다.

Description

균등 에러 방지 및 차등 에러 방지를 위한 순환 비트 인터리버를 포함하는 디지털 통신 시스템 및 그 방법{System and method for digital communication having a circulant bit interleaver for equal error protection and unequal error protection}
본 발명은 비디오 정보의 무선 전송에 관한 것으로, 특히 무선 채널들을 통한 고 해상도 비디오 정보의 전송에 관한 것이다.
고 화질 비디오의 확산과 함께, 가전 디바이스와 같은 늘어나는 개수의 전자 디바이스들은 전송 대역폭으로 약 1 Gbps (bits per second)를 요구할 수 있는 고 해상도(HD: High Definition) 비디오를 이용한다. 이처럼, 디바이스들 간에 HD 비디오를 전송할 때, 일반적인 전송 어프로치들은 요구되는 전송 대역폭을 낮추기 위해서 HD 비디오를 그 사이즈의 일부(fraction)로 압축한다. 그리고나서 압축된 비디오는 재생을 위해 압축 해제된다(decompressed). 그러나, 비디오 데이터의 압축 및 이에 이어지는 압축 해제의 각각과 함께 몇몇 데이터는 손실될 수 있고 픽쳐 품질이 저하될 수 있다.
고 화질 멀티미디어 인터페이스(HDMI: High-Definition Multimedia Interface) 스펙(specification)은 케이블을 통해서 디바이스들 간에 압축 해제된 HD 신호들의 전송을 허용한다. 가전 기기 메이커들은 HDMI 호환 장치를 제공하기 시작하고 있는 반면에, 압축 해제된 HD 비디오 신호들을 전송할 수 있는 적합한 무선(예를 들어, 라디오 주파수) 기술은 아직 없다. 무선 로컬 영역 네트워크(WLAN: Wireless local area network) 및 유사한 기술들은, 압축 해제된 HD 신호들을 전달하기 위한 대역폭을 가지지 않는 몇몇 디바이스들이 네트워크에 연결되는 때에 간섭(interference) 문제를 겪을 수 있다.
본 발명의 일 양상은 하드웨어 복잡도를 단순하게 하고 피지컬 레이어 성능을 효율적으로 향상시키는 그룹 멀티플렉서 및 순환 비트 인터리버를 포함한 무선 HD 비디오 송신기 시스템을 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하기 위한 시스템에 있어서, i) 각각 복수 개의 비디오 데이터 스트림들을 입력하고 복수 개의 인코딩된 데이터 스트림들을 출력하는 복수 개의 컨벌루션 인코더들; ⅱ) 상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 다중화하는 그룹 멀티플렉서; ⅲ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 순환 비트 인터리버; 및 ⅳ) 상기 순환 비트 인터리버에서 인터리빙된 데이터에 대해 QAM 맵핑을 실행하는 직교 진폭 변조(QAM: quadrature amplitude modulation) 맵퍼를 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 그룹 멀티플렉서는 복수 개의 데이터 비트들을 한 번에 함께 다중화하고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하며, 상기 순환 비트 인터리버는 상기 수신된 데이터 비트들을 상기 m×n 데이터 스트림 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 시스템을 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하기 위한 방법에 있어서, i) 복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하는 단계; ⅱ) 상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하는 단계; ⅲ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 단계; ⅳ) 상기 수신된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 단계; 및 ⅴ) 상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하는 단계를 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 복수 개의 데이터 비트들은 한 번에 함께 다중화되고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 방법을 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 방법을 실행하기 위한 프로세서로 읽을 수 있는 프로그램 코드를 가진 하나 이상의 프로세서로 읽을 수 있는 저장 디바이스들에 있어서, i) 복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하는 단계; ⅱ) 상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하는 단계; ⅲ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 단계; ⅳ) 상기 수신된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 단계; 및 ⅴ) 상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하는 단계를 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하고, 복수 개의 데이터 비트들은 한 번에 함께 다중화되며, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 방법을 실행하기 위한 프로세서로 읽을 수 있는 프로그램 코드를 가진 하나 이상의 프로세서로 읽을 수 있는 저장 디바이스들 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서, i) 복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하기 위한 수단; ⅱ) 상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하기 위한 수단; ⅲ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하기 위한 수단; ⅳ) 상기 수신된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하기 위한 수단; 및 ⅴ) 상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하기 위한 수단을 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 복수 개의 데이터 비트들은 한 번에 함께 다중화되고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 시스템을 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서, i) 수신된 비디오 데이터 스트림을 제1 인코딩된 데이터 스트림으로 외부 인코딩하는 외부 인코더(outer encoder); ⅱ) 상기 제1 인코딩된 데이터 스트림을 외부 인터리빙하는 외부 인터리버(outer interleaver); ⅲ) 각각 복수 개의 비디오 데이터 스트림들을 입력하고 복수 개의 인코딩된 데이터 스트림들을 출력하는 복수 개의 내부 인코더들(inner encoders); ⅳ) 상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 다중화하는 그룹 멀티플렉서; ⅴ) m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 순환 비트 인터리버; 및 ⅵ) 상기 순환 비트 인터리버에서 인터리빙된 데이터에 대해 QAM 맵핑을 실행하는 직교 진폭 변조(QAM: quadrature amplitude modulation) 맵퍼를 포함하고, 각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 그룹 멀티플렉서는 복수 개의 데이터 비트들을 한 번에 함께 다중화하고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하며, 상기 비트 인터리버는 상기 수신된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 시스템을 제공한다.
본 발명의 다른 양상은, 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서, i) 복수 개의 데이터 블록들을 가진 데이터 스트림을 위한 소스(source); 및 ⅱ) 상기 소스로부터 m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 수신된 데이터 블록을 m×n 데이터 스트림 블록으로 변환하는 순환 비트 인터리버를 포함하고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하고, 상기 비트 인터리버는 상기 수신된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 시스템을 제공한다.
도 1은 본 발명의 일 실시예에 따른 무선 디바이스들 간의 압축 해제된 HD 비디오 전송을 구현하는 무선 네트워크의 기능 블록도이다.
도 2는 본 발명의 일 실시예에 따른 무선 매체를 통한 압축 해제된 HD 비디오의 전송을 위한 예시적인 통신 시스템의 기능 블록도이다.
도 3은 전형적인 무선 HD 비디오 송신기 시스템을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 EEP 및 UEP 변조 모드에 대한 예시적인 무선 HD 비디오 송신기 시스템을 도시한 도면이다.
도 5는 EEP 모드에 대한 순환 인터리버(circulant interleaver)로의 입력 비트들을 나타내는 개념도이다.
도 6은 EEP 모드에 대한 순환 인터리버의 판독 순서를 나타내는 개념도이다.
도 7은 EEP 모드에 대한 인터리브된 비트들의 16QAM 배열(constellation) 맵핑을 나타내는 개념도이다.
도 8은 UEP 변조 모드에 대한 순환 인터리버로의 입력 비트들을 나타내는 개념도이다.
도 9a 및 9b는 UEP 변조 모드에 대한 순환 인터리버의 판독 순서를 나타내는 개념도이다.
도 10은 UEP 변조 모드에 대한 인터리브된 비트들의 16QAM 배열 맵핑을 나타내는 개념도이다.
도 11은 본 발명의 일 실시예에 따른 UEP 코딩 모드에 대한 예시적인 무선 HD 비디오 송신기 시스템을 도시한 도면이다.
도 12a는 UEP 코딩 모드에 대한 순환 인터리버로의 입력 비트들 (인코더 출력 직후의 자연적 순서)을 나타내는 개념도이다.
도 12b는 UEP 코딩 모드에 대한 순환 인터리버로의 입력 비트들 (8 블록 형태에 의해 6으로 강제한 후)을 나타내는 개념도이다.
도 13은 UEP 코딩 모드에 대한 순환 인터리버의 판독 순서를 나타내는 개념도이다.
도 14는 UEP 코딩 모드에 대한 인터리브된 비트들의 16QAM 배열 맵핑을 나타내는 개념도이다.
도 15는 본 발명의 다른 실시예에 따른 UEP 코딩 모드에 대한 다중화 스킴(multiplexing scheme)의 넘버링 및 라벨링 (제1 하프 싸이클)을 나타내는 개념도이다.
도 16은 제1 하프 싸이클에서 전체적인 다중화 및 비트 인터리빙 패턴을 나타내는 개념도이다.
도 17은 본 발명의 다른 실시예에 따른 UEP 코딩 모드에 대한 다중화 스킴의 넘버링 및 라벨링 (제2 하프 싸이클)을 나타내는 개념도이다.
도 18은 제2 하프 싸이클에서 전체적인 다중화 및 비트 인터리빙 패턴을 나타내는 개념도이다.
도 19는 본 발명의 일 실시예에 따른 송신 절차를 도시한 흐름도이다.
본 발명의 실시예들은 무선 채널들을 통해서 송신기로부터 수신기로 압축 해제된(uncompressed) HD 비디오 정보의 전송을 위한 방법 및 시스템을 제공한다.
이제 무선 고 해상도(HD) 오디오/비디오(A/V) 시스템에서의 실시예들이 설명된다. 도 1은 본 발명의 일 실시예에 따라 A/V 디바이스 코디네이터(coordinator) 및 A/V 스테이션(stations)과 같은 A/V 디바이스들 간에서 압축 해제된 HD 비디오 전송을 구현하는 무선 네트워크(100)의 기능 블록도를 나타낸다. 다른 실시예로, 위의 디바이스들은 퍼스널 컴퓨터(PC)와 같은 컴퓨터일 수 있다. 네트워크(100)는 디바이스 코디네이터(112) 및 다수의(multiple) A/V 스테이션들(114)(예를 들어, 디바이스 1, 디바이스 2, ..., 디바이스 N)을 포함한다. A/V 스테이션들(114)은 디바이스들 간의 통신을 위해서 저-비율(LR: low-rate) 무선 채널(116)(도 1의 점선들)을 이용하고, 고-비율(HR: high-rate) 채널(118)(도 1의 실선들)을 사용할 수도 있다. 디바이스 코디네이터(112)는 스테이션들(114)과의 통신을 위해 저-비율 채널(116) 및 고-비율 무선 채널(118)을 사용한다.
각각의 스테이션(114)은 다른 스테이션들(114)과의 통신을 위해 저-비율 채널(116)을 사용한다. 고-비율 채널(118)은, 압축 해제된 HD 비디오 전송을 지원하기 위하여, 예를 들어 멀티-Gb/s 대역폭으로 빔 형성(beamforming)함으로써 확립되 는 방향성(directional) 빔들을 통해서 단방향성 유니캐스트 전송을 지원한다. 예를 들어, 셋톱 박스는 고-비율 채널(118)을 통해서 HD 텔레비젼(HDTV)로 압축 해제된 비디오를 전송할 수 있다. 일 실시예로, 저-비율 채널(116)은 예를 들어 40Mbps까지의 작업 처리량을 가지고 양방향성 전송을 지원할 수 있다. 저-비율 채널(116)은 주로 확인응답(ACK) 프레임들과 같은 제어 프레임들을 전송하는데 사용된다. 예를 들어, 저-비율 채널(116)은 HDTV로부터 셋톱 박스까지 확인응답을 전송할 수 있다. 또한 오디오 및 압축 해제된 비디오와 같은 저-비율 데이터는 두 디바이스들 간의 저-비율 채널로 직접 전송될 수 있다. 시분할 듀플렉싱(TDD: Time division duplexing)은 고-비율 및 저-비율 채널에 적용된다. 어느 때에나, 저-비율 및 고-비율 채널은 전송을 위해서 병렬로 사용될 수 없다. 빔 형성 기술은 저-비율 및 고-비율 채널 모두에 사용될 수 있다. 저-비율 채널들은 또한 전방향성(omnidirectional) 전송들을 지원할 수 있다.
일 예로, 디바이스 코디네이터(112)는 비디오 정보의 수신기(이하, "수신기(112)")이고, 스테이션(114)은 비디오 정보의 송신기(이하, "송신기(114)")이다. 예를 들어, 수신기(112)는 WLAN 타입인 홈 무선 네트워크 환경에서의 HDTV 세트 등에서 구현되는 비디오 및/또는 오디오 데이터의 싱크(sink)일 수 있다. 다른 실시예로, 수신기(112)는 프로젝터일 수도 있다. 송신기(114)는 압축 해제된 비디오 또는 오디오의 소스(source)일 수 있다. 송신기(114)의 예시들은 셋톱 박스, DVD 플레이어 또는 레코더, 디지털 카메라, 캠코더, 기타 컴퓨팅 디바이스(예를 들어, 랩톱, 데스트톱, PDA 등) 등을 포함한다.
도 2는 예시적인 통신 시스템(200)의 기능 블록도를 나타낸다. 시스템(200)은 무선 송신기(202) 및 무선 수신기(204)를 포함한다. 송신기(202)는 물리(PHY) 레이어(206), 미디어 액세스 컨트롤(MAC) 레이어(208) 및 애플리케이션 레이어(210)를 포함한다. 유사하게, 수신기(204)는 PHY 레이어(214), MAC 레이어(216) 및 애플리케이션 레이어(218)를 포함한다. PHY 레이어들은 무선 매체(201)를 통해서 하나 이상의 안테나를 거쳐서 송신기(202) 및 수신기(204) 간의 무선 통신을 제공한다.
송신기(202)의 애플리케이션 레이어(210)는 A/V 사전-처리(pre-processing) 모듈(211) 및 오디오 비디오 컨트롤(AV/C) 모듈(212)을 포함한다. A/V 사전-처리 모듈(211)은 압축 해제된 비디오의 분할(partitioning)과 같은 오디오/비디오의 사전-처리를 실행할 수 있다. AV/C 모듈(212)은 A/V 성능(capability) 정보를 교환하기 위한 표준 방식을 제공한다. 연결이 시작하기 전에, AV/C 모듈은 A/V 포맷들이 사용되도록 협상하고, 연결의 필요가 완료되면, AV/C 커맨드들은 연결을 멈추기 위해서 사용된다.
송신기(202)에서, PHY 레이어(206)는 MAC 레이어(208) 및 라디오 주파수(RF) 모듈(207)과 통신하기 위하여 사용되는 저-비율(LR) 채널(203) 및 고-비율(HR) 채널(205)을 포함한다. 어떤 실시예에서는, MAC 레이어(208)는 패킷화 모듈(도시되지 않음)을 포함할 수 있다. 송신기(202)의 PHY/MAC 레이어들은 패킷들에 PHY 및 MAC 헤더들을 부가하고 그 패킷들을 무선 채널(201)을 통해서 수신기(204)로 전송한다.
무선 수신기(204)에서, PHY/MAC 레이어(214,216)는 수신된 패킷들을 처리한다. PHY 레이어(214)는 하나 이상의 안테나에 연결된 RF 모듈(213)을 포함한다. LR 채널(215) 및 HR 채널(217)은 MAC 레이어(216) 및 RF 모듈(213)과 통신하기 위하여 사용된다. 수신기(204)의 애플리케이션 레이어(218)는 A/V 사후-처리(post-processing) 모듈(219) 및 AV/C 모듈(220)을 포함한다. 모듈(219)은 예를 들어 압축 해제된 비디오를 재생성하기 위해서 모듈(211)의 역(inverse) 처리 방법을 실행할 수 있다. AV/C 모듈(220)은 송신기(202)의 AV/C 모듈(212)과 상보적인(complementary) 방식으로 동작할 수 있다.
도 3은 본 발명의 적어도 일 실시예에 적용될 수 있는 전형적인 무선 HD 비디오 송신기 시스템(300)을 나타낸다. 시스템(300)은 리드 솔로몬(RS: Reed Solomon) 인코더(302), 외부 인터리버(outer interleaver)(304), 파서(parser)(306), 컨벌루션(convolutional) 인코더(308), 멀티플렉서(310), 비트 인터리버(312), 직교 진폭 변조(QAM: quadrature amplitude modulation) 맵퍼(314), 톤(tone) 인터리버(316) 및 유닛(318)을 포함한다. 일 실시예로, 도 3의 시스템(300)의 모든 구성요소들은 PHY 레이어(206)에 속한다(도 2 참조).
일 실시예로, RS 인코더(302)를 사용하는 것 대신에, BCH(Bose, Ray-Chaudhuri, Hocquenghem) 인코더와 같은 다른 외부 인코더들이 사용될 수도 있다. 일 실시예로, 컨벌루션 인코더(308)를 사용하는 것 대신에, 선형 블록 인코더와 같은 다른 내부 인코더들이 사용될 수도 있다.
RS 인코더(302) 및 외부 인터리버(304)는 들어오는 비트 스트림들에 대하여 각각 RS 인코딩 및 외부 인터리빙을 실행한다. 일 실시예로, 외부 인터리버(304)는 블록 인터리버 또는 컨벌루션 인터리버이다. 다른 실시예로, 다른 형태의 인터리버들도 가능하다.
파서(306) 및 멀티플렉서(310)는 일반적으로 하나의 RS 인코더 및 하나의 외부 인터리버에 대해서 다수의 컨벌루션 인코더들을 수용하기 위해 사용된다. 파서(306)는 외부 인터리빙된 데이터 비트들을 컨벌루션 인코더들(308)로 파싱한다. 즉, 파서(306)는 외부 인터리버(304) 및 컨벌루션 인코더들(308) 간에 직렬-병렬 전환(serial-to-parallel conversion)을 실행한다. 멀티플렉서(310)는 인코딩된 데이터를 다중화하고, 다중화된 데이터를 비트 인터리버(312)로 제공한다. 즉, 멀티플렉서(310)는 컨벌루션 인코더들(308) 및 비트 인터리버(312) 간에 병렬-직렬 전환을 실행한다.
컨벌루션 인코더들(308)은 들어오는(파싱된) 데이터 비트들에 대한 컨벌루션 인코딩을 실행한다. 일 실시예로, 컨벌루션 인코더들(308)은 모든 들어오는 데이터 비트들에 대한 동등 에러 방지(equal error protection)을 제공한다. 다른 실시예로, 컨벌루션 인코더들(308)은 도 2에 관해서 설명되는 순방향 에러 정정(FEC: Forward Error Correction)을 함께 실행한다.
비트 인터리버(312)는 전체 PHY 성능을 향상시키기 위하여 다중화된 데이터 스트림에 대한 비트 인터리빙을 실행한다. 비트 인터리버(312)의 출력들은 QAM 맵퍼(314)의 I 및 Q 브랜치들(branches)로 제공된다. QAM 맵퍼(312)는 수신된 데이터에 대한 QAM 맵핑을 실행한다. 톤 인터리버(316)는 QAM 맵핑된 데이터에 대한 톤(예를 들어, 길이 512 톤) 인터리빙을 실행할 수도 있다. 유닛(318)은 직교 주파수 분할 다중화(OFDM: orthogonal frequency division multiplexing) 및 기타 기능들(빔 형성과 같은)을 실행할 수도 있다. 빔 형성 후에, 데이터 패킷은 무선 채널(201)을 통해서 WiHD 비디오 데이터 수신기로 송신된다(도 2 참조). 일 실시예로, WiHD 비디오 데이터 수신기는 송신기 시스템(300)의 컨벌루션 인코더(들)에 대응하는 하나의 컨벌루션 디코더 또는 복수의 컨벌루션 디코더들을 포함할 수도 있다.
일반적으로, 무선 HD 애플리케이션들에는 세 가지 모드가 있는데, 하나는 차등 에러 방지(UEP: Unequal Error Protection) 코딩 모드이고, 다른 하나는 차등 에러 방지(UEP) 변조 모드이고, 나머지 하나는 동등 에러 방지(EEP: Equal Error Protection) 모드이다. 예를 들어, 전체 8개의 병렬(parallel) 컨벌루션 인코더들을 생각해보자. EEP 및 UEP 변조 모드에서, 모든 컨벌루션 인코더들은 예를 들어 2/3와 같은 공통 코드 비율을 공유한다. UEP 코딩 모드에서, 4개의 제1 컨벌루션 인코더들은 하나의 코드 비율(예를 들어, 4/7)을 사용할 수도 있고, 4개의 다른 컨벌루션 인코더들은 다른 코드 비율(예를 들어, 4/5)를 사용할 수도 있다. UEP 코딩의 경우에서, 상위 브랜치(4개의 제1 컨벌루션 인코더들) 및 하위 브랜치(4개의 다른 컨벌루션 인코더들)은 인코딩된 비트들의 수에 대해 비대칭임이 주목된다.
멀티플렉서 및 비트 인터리버의 하나의 전형적인 설계에서, 비트 바이 비트 멀티플렉서가 가정되고 어떤 비트 인터리빙 패턴들이 사용될 수 있다. 이러한 설계의 단점은 UEP의 경우를 지원하지 않는다는 것이다.
또 다른 멀티플렉서 설계는 "System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)"의 명칭으로 2007년 3월 15일에 출원된 미국 특허 출원 제11/724,760호의 펑쳐 사이클(puncture-cycle) 기반의 멀티플렉서 설계에서 제안된다. 그러나, 동등 에러 방지(EEP)에 관하여, 상술된 애플리케이션의 멀티플렉서는 단순한 비트-바이-비트 멀티플렉서로 단순화한다. 이러한 애플리케이션에서, QAM 변조 차수(order)가 컨벌루션 인코더들의 개수의 인수(factor)일 때, 비트-바이-비트 멀티플렉서는 "QAM-차수" 문제, 즉 어떤 비터비(Viterbi) 디코더의 입력에서 관찰되는 장기간의 약하게 보호되는 비트들의 문제를 겪을 것이다.
또 다른 멀티플렉서 설계는 "System and method for processing high definition video data to be transmitted over a wireless medium"의 명칭으로 2007년 7월 11일에 출원된 미국 특허 출원 제11/776,506호에서 제안된다. 이러한 설계의 단점은 하나의 QAM(예를 들어, 16QAM) 심볼의 다른 비트들이 동일한 컨벌루션 인코더로부터 올 수 있고 이는 전체 PHY 성능을 저하할 수 있기 때문에, EEP의 경우 그룹 멀티플렉서가 충분히 잘 실행되지 않을 수도 있다는 것이다.
본 발명의 일 실시예는 하드웨어 복잡도를 단순하게 할 뿐만 아니라 물리적인 레이어 성능을 효율적으로 향상시킬 수 있는 그룹 멀티플렉서 및 순환 비트 인터리버를 포함하는 무선 HD 비디오 송신기 시스템을 제공한다. 일 실시예로, 시스템은 EEP 및 UEP (코딩 및 변조) 모드들 모두에 사용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 EEP 및 UEP 변조 모드들에 대한 예시적 인 무선 HD 비디오 송신기 시스템(400)을 나타낸다. 일 실시예로, 시스템(400)은 컨벌루션 인코더들(또는 다른 외부 인코더들; 이하에서는 편의를 위해서 종종 컨벌루션 인코더들로 사용될 것이다)(410-424), 그룹 멀티플렉서(430), 순환 비트 인터리버(440) 및 QAM 맵퍼(450)를 포함한다. 본 실시예에서는 편의를 위해 8개의 컨벌루션 인코더들(410-424)(또는 ABCDEFGH)이 사용된다. 또한 다른 개수의 컨벌루션 인코더들 또는 외부 인코더들이 사용될 수 있다. 일 실시예로, 컨벌루션 인코더들(410-424)에 대한 코드 비율은 도 4에 나타난 바와 같이 2/3이다. 그러나, 다른 코드 비율들이 사용될 수도 있다.
일 실시예로, 멀티플렉서 그룹 사이즈는 컨벌루션 인코더들(410-424)의 모두에 대해 6이다. 본 실시예에서, 그룹 멀티플렉서(430)는 6개의 데이터 비트들을 한 번에 함께 다중화한다. 그룹 멀티플렉서의 설명은 2007년 7월 11일에 출원된 미국 특허 출원 제11/776,506호에서 제공된다. 이는 단지 예시이고 다른 멀티플렉서 그룹 사이즈들도 또한 가능하다.
일 실시예로, 순환 비트 인터리버(440)는 예를 들어 사이즈 48 및 다양한 인터리빙 패턴들로 다중화된 데이터 스트림에 대한 비트 인터리빙을 실행한다. 일 실시예로, EEP, UEP 변조 및 UEP 코딩 모드에 대한 모든 비트 인터리버들에 대해 공통 사이즈를 가지기 위하여 다음이 고려된다.
첫째로, 하나의 OFDM 심볼에서 데이터 부반송파(subcarrier)의 개수는 336의 인수(factor)일 수도 있다. 둘째로, EEP 및 UEP 변조에 대해서, 그것은 2 x 8의 배수이고, 8은 컨벌루션 인코더들의 전체 개수이다. 셋째로, UEP 코딩에 대해서, 그것은 2 x 12의 배수이고, 12=7+5는 한 사이클에 대한 적어도 한 쌍의 상이한 코드들에 대한 인코딩된 비트들의 전체 개수이다. 일 실시예로, 상기 세 가지 요인들을 만족시키는 최소 개수인 사이즈 48의 비트 인터리버가 사용된다. 그러나, 동일한 원리에 따라서 다른 인터리버 사이즈도 가능하다.
일 실시예로, 비트 인터리버(440)를 설계할 때, 다음 두 가지 기준이 고려될 수 있다.
기준 1: 각각의 컨벌루션 코드에 대하여, 만일 16QAM 변조가 사용되면, 인접한 비트들은 선택적으로 QAM 배열(constellation)의 가장 큰 비트 자리수(MSB: most significant bit) 및 가장 작은 비트 자리수(LSB: least significant bit)로 맵핑된다. 만일 변조가 직교 위상 편이 변조(QPSK: quadrature phase shift keying) 또는 이진 위상 편이 변조(BPSK: binary phase shift keying)가 되면, 그러한 기준은 필요로 되지 않을 수도 있다. 예를 들어, 만일 16QAM이 사용되면, 인코더 A(A1, A2, A3, A4, A5, A6)로부터 인코딩된 비트들에 대해서, A1, A3, A5는 16QAM 배열의 MSB로 맵핑되고 동시에 A2, A4, A6는 16QAM 배열의 LSB로 맵핑될 수도 있다. 선택적으로, A1, A3, A5는 16QAM 배열의 LSB로 맵핑되고 동시에 A2, A4, A6는 16QAM 배열의 MSB로 맵핑될 수도 있다.
기준 2: 각각의 QAM 심볼에 대하여, 하나의 QAM 심볼의 모든 비트들은 다른 컨벌루션 인코더들로부터 들어온다.
일 실시예로, 다중화 후에, 들어오는 비트들은 UEP 또는 EEP의 경우와 무관하게, 순차적인 순서로 1부터 48까지에 의해 넘버링된다. 일 실시예로, 최종 비트 인터리버 패턴들은 모두 순환 방식들에 있다. 상기 기준 및 이러한 특징은 도 11-18에 관해서 후술될 UEP 코딩 모드에 적용한다. 다른 실시예로, 상기 기준은 수정될 수도 있고, 다른 변조 기법이 사용될 수도 있으며 다른 기준이 부가될 수도 있다. 다른 실시예로, 세 가지 상이한 동작 모드들인 UEP 코딩, UEP 맵핑 및 EEP에 대해 상이한 인터리버 사이즈를 사용하는 것이 가능하다. 각각의 모드는 이후에 더욱 상세히 설명될 것이다. 아래에 나열되는 파라미터들(예를 들어, 다중화 그룹 사이즈, 코드 비율, 컨벌루션 인코더들의 개수)은 예시 방식으로 제공되는 것이고 다른 실시예들도 또한 가능하다.
EEP 모드에서 비트 인터리버
일 실시예로, 다중화 그룹 사이즈는 각각의 브랜치에 대해 6이다. 본 실시예에서, 순환 비트 인터리버(440)의 입력은 표 1에 나타난 바와 같이 A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, F1-F6, G1-G6, H1-H6로 오더링(ordering)된다. 순차적인 넘버링으로 인해, 표 1에 나타난 바와 같이, 비트 A1-A6는 1-6으로 넘버링되고, 비트 B1-B6는 7-12로 넘버링되며, 비트 C1-C6는 13-18로 넘버링되고, 비트 D1-D6는 19-24로 넘버링되며, 비트 E1-E6는 25-30으로 넘버링되고, 비트 F1-F6는 31-36으로 넘버링되며, 비트 G1-G6는 37-42로 넘버링되고, 비트 H1-H6는 43-48로 넘버링된다.
비트 넘버링
A1-A6 1-6
B1-B6 7-12
C1-C6 13-18
D1-D6 19-24
E1-E6 25-30
F1-F6 31-36
G1-G6 37-42
H1-H6 43-48
전체 48 비트는 자연스럽게 도 5에 나타난 바와 같이 8행, 6열을 가진 6 x 8 비트 스트림 블록을 형성한다. 일 실시예로, 인터리버(440)의 모든 비트들은 각각 길이 6의 스트림을 가진 8개의 스트림으로 분할되고, 6 x 8 블록 중 하나의 반-대각선(anti-diagonal)을 연결한다. 예를 들어, 스트림 1은 도 6에 나타난 바와 같이 비트 A1 B2 C3 D4 E5 F6을 포함한다.
일 실시예로, 순환 인터리버(440)는 8개의 스트림이 첫번째 스트림부터 마지막 스트림까지 순차적으로 판독되고 각각의 스트림은 스트림의 헤더로부터 스트림의 끝까지 순차적으로 판독되는 방식으로 동작한다. 본 실시예에서, 각각의 스트림은 다음 스트림이 판독되기 전에 완전히 판독된다. 수학적으로, 각각의 출력 스트림은 수학식 1에 의해 표현될 수 있다.
mod(([si, si+7*1, si+7*2, si+7*3, si+7*4, si+7*5]-1), 48)+1
수학식 1에서, si=6*i-5는 i번째 스트림의 시작 인덱스이고, 여기서 i=1,...8이다. 본 실시예에서, 비트 인터리버(440)의 출력 순서는 다음과 같이 주어진다:
A1 B2 C3 D4 E5 F6 B1 C2 D3 E4 F5 G6 C1 D2 E3 F4 G5 H6 D1 E2 F3 G4 H5 A6 E1 F2 G3 H4 A5 B6 F1 G2 H3 A4 B5 C6 G1 H2 A3 B4 C5 D6 H1 A2 B3 C4 D5 E6
본 실시예에서, 도 5 및 6을 참조하면, 비트 인터리버(440)는 순환 방식으로 데이터 비트들을 인터리빙한다. 예를 들어, 비트 스트림 (D1 E2 F3 G4 H5 A6)에서, 도 5의 6 x 8 블록에서 첫번째 5개의 비트들 (D1 E2 F3 G4 H5)을 인터리빙한 후에, 비트 인터리버(440)는 블록의 위쪽 왼쪽 모서리에 위치한 최종 비트 A6로 간다. 그 후에, 비트 인터리버(440)는 되돌아가고 도 5의 블록의 다음 비트 스트림 (E1 F2 G3 H4 A5 B6)의 첫번째 4개의 비트들 (E1 F2 G3 H4)을 인터리빙한다. 다음의 3개의 비트 스트림들 (F1 G2 H3 A4 B5 C6, G1 H2 A3 B4 C5 D6, H1 A2 B3 C4 D5 E6)에도 동일하게 적용된다. 도 5로부터, 비트 인터리버(440)가 비트들을 6 x 8 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 것을 알 수 있다. 이것은 나머지 실시예들에도 적용된다.
수치적으로 출력 순서는 다음과 같은 형식을 취한다:
1, 8, 15, 22, 29, 36, 7, 14, 21, 28, 35, 42, 13, 20, 27, 34, 41, 48, 19, 26, 33, 40, 47, 6, 25, 32, 46, 5, 12, 31, 38, 45, 4, 11, 18, 37, 44, 3, 10, 17, 24, 43, 2, 9, 16, 23, 30
다른 실시예로, 닫힌 형태(closed form)로, x = 1 내지 48을 비트 인터리버(440)의 입력에서의 인덱스(시퀀스)라 하고, y = 1 내지 48을 수학식 2에 의해 표현되는 비트 인터리버(440)의 출력에서의 인덱스(시퀀스 또는 순서)라 하자. 수학식 2에서, floor는 소수점 이하의 모든 수를 제거하는 것을 나타낸다(예를 들어, floor(3.24)=3, floor(3.79)=3).
y=mod(floor((x-1)/6)*6 -5*mod(x-1,6),48)+1
다음으로 비트 인터리버(440)로부터의 출력 비트들은 QAM 배열로 매핑된다. 일 실시예로, 16QAM에서, 모든 4개의 비트들은 16QAM 심볼에 매핑된다. 예를 들어, {A1, B2, C3, D4}는 QAM 맵퍼(450)의 I 브랜치를 차지하는 {A1, B2} 및 Q 브랜치를 차지하는 {C3, D4}를 가진 16QAM 심볼을 형성할 것이다. 다른 실시예로, {A1, B2}는 Q 브랜치를 차지하고 {C3, D4}는 QAM 맵퍼(450)의 I 브랜치를 차지할 수도 있다.
EEP 모드에서 각각의 컨벌루션 코드에 대하여, 인접한 비트들이 도 7에 나타난 것처럼(기준 1과 연관된) 선택적으로 16QAM 배열의 MSB 및 LSB에 맵핑되는 것은 쉽게 입증될 수 있다. 또한, 하나의 QAM 심볼에서의 비트들은 항상 도 6에 나타난 것처럼 상이한 인코더들(기준 2와 연관된)로부터 도달한다.
UEP 변조 모드에서 비트 인터리버
일 실시예로, 다중화 그룹 사이즈는 각각의 브랜치에 대해 6이다. 본 실시예에서, 비트 인터리버(440)의 입력은 표 2에 나타난 바와 같이 A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, G1-G6, G1-G6 및 H1-H6로 오더링된다. 순차적인 오더링으로 인하여, 비트 A1-A6는 1-6으로 넘버링되고, 비트 B1-B6는 7-12로 넘버링되며, 비트 C1-C6는 13-18로 넘버링되고, 비트 D1-D6는 19-24로 넘버링되며, 비트 E1-E6는 25-30으로 넘버링되고, 비트 F1-F6는 31-36으로 넘버링되며, 비트 G1-G6는 37-42로 넘버링되고, 비트 H1-H6는 43-48로 넘버링된다.
비트 넘버링
A1-A6 1-6
B1-B6 7-12
C1-C6 13-18
D1-D6 19-24
E1-E6 25-30
F1-F6 31-36
G1-G6 37-42
H1-H6 43-48
전체 48 비트는 자연스럽게 도 8에 나타난 바와 같이 8행, 6열을 가진 6 x 8 비트 스트림 블록을 형성한다. 일 실시예로, UEP 맵핑 모드는 브랜치 (I,Q) 정보가 유지되는 다른 두 가지 경우(EEP 및 UEP 코딩 모드)와 상이하고, 이는 QAM 맵퍼(450)에서 UEP 변조를 위해 사용될 것이다. 본 실시예에서, 6 x 8 블록은 도 9a 및 9b에 나타난 바와 같이 두 개의 부분들로 분할된다: 인코더 출력 ABCD에 대응하고 예를 들어 QAM 맵퍼(450)의 I 브랜치에 제공되는 4개의 상위 브랜치(도 9a), 및 인코더 출력 EFGH에 대응하고 예를 들어 QAM 맵퍼(450)의 Q 브랜치에 제공되는 4개의 하위 브랜치(도 9b). 본 실시예에서, UEP 변조 모드에서, 이전의 두 가지 기준에 덧붙여 다른 기준이 고려될 수도 있다.
기준 3: 브랜치 ABCD로부터의 인코딩된 비트들은 QAM 변조의 I 브랜치에 맵핑되고, 브랜치 EFGH로부터의 인코딩된 비트들은 QAM 변조의 Q 브랜치에 맵핑된다.
다른 실시예로, 브랜치 ABCD로부터의 인코딩된 비트들은 QAM 변조의 Q 브랜치에 맵핑되고, 브랜치 EFGH로부터의 인코딩된 비트들은 QAM 변조의 I 브랜치에 맵핑될 수도 있다.
본 실시예에서, 순환 인터리빙은 유사한 방식으로 각각의 절반에 별도로 실행된다. 예를 들어, 제1 절반은 4개의 스트림들로 분할되고, 제1 스트림은 A1, B2, C3, D4, A5, B6이고, 제2 스트림은 B1, C2, D3, A4, B5, C6이며, 제3 스트림은 C1, D2, A3, B4, C5, D6이고, 제4 스트림은 D1, A2, B3, C4, D5, A6이다. 4개의 하위 브랜치들에도 동일한 원리가 적용된다.
일 실시예로, 각각의 절반에 대하여, 4개의 스트림들은 제1 스트림으로부터 마지막 스트림까지 순차적으로 판독되고, 각각의 스트림은 스트림의 헤더로부터 스트림의 끝까지 순차적으로 판독된다. 각각의 스트림은 다음 스트림이 판독되기 전에 완전히 판독된다. 본 실시예에서, 상위 부분으로부터의 4개의 스트림들은 I 브린치로만 가고, 반면에 하위 브랜치로부터의 4개의 스트림들은 Q 브랜치로만 갈 것이다.
일 실시예로, 수학적으로, x = 1 내지 48을 비트 인터리버(440)의 입력에서의 인덱스라 하고, y = 1 내지 48을 수학식 3에 의해 표현되는 비트 인터리버(440)의 출력에서의 인덱스라 하자.
y=mod(floor((x-1)/6)*6 -5*mod(x-1,6),24)+1
인터리빙된 데이터 비트들은 Q 브랜치(하위 4개의 브랜치들에 대한 인코더들 EFGH에 대해)로 뿐만 아니라 I 브랜치(상위 4개의 브랜치들에 대한 인코더들 ABCD에 대해)로도 제공될 수도 있다. 수학식 2와 3 사이의 유일한 차이점은 48을 24로 대체한 것이라는 점이 주목된다. 수학식 2와 4(이하에서 설명됨)가 동일하다는 사실과 함께, 비트 인터리버들의 디지털 논리 설계는 모든 세 가지 상이한 경우들에 대하여 상당히 단순화될 수 있다.
다른 실시예로, 유사한 PHY 성능을 획득하기 위해서, 많은 인터리버 패턴들이 기준 1, 2, 3에 기초하여 구현될 수 있다. 또한, 세 가지 상이한 동작 모드들, 즉 UEP 코딩, UEP 맵핑 및 EEP에 대하여 상이한 인터리버 사이즈를 사용하는 것이 가능하다.
UEP 코딩 모드에서 비트 인터리버
도 11은 본 발명의 일 실시예에 따른 UEP 코딩 모드에 대한 예시적인 무선 HD 비디오 송신기 시스템(500)을 도시한 도면이다. 일 실시예로, UEP 코딩 모드에서, 멀티플렉서 그룹 사이즈(펑쳐 사이클에 기초한)는 예를 들어 4/7의 코드 비율을 가진 4개의 제1 컨벌루션 인코더들에 대해서 7이고, 예를 들어 4/5의 코드 비율 을 가진 4개의 다른 컨벌루션 인코더들에 대해서 그룹 사이즈(펑쳐 사이클에 기초한)는 5이다.
일 실시예로, 시스템(500)은 컨벌루션 인코더들(512-526), 그룹 멀티플렉서(530), 순환 비트 인터리버(540) 및 QAM 맵퍼(550)를 포함한다. 본 실시예에서는 편의를 위해 8개의 컨벌루션 인코더들(512-524)(또는 ABCDEFGH)이 사용된다. 상이한 개수의 컨벌루션 인코더들 또는 외부 인코더들이 사용될 수도 있다.
4개의 상위 브랜치들에 대한 다중화 그룹 사이즈 7 및 4개의 하위 브랜치들에 대한 사이즈 5로 인하여, 순환 비트 인터리버(540)의 입력은 표 3에 나타난 바와 같이 A1-A7, B1-B7, C1-C7, D1-D7, E1-E5, G1-G5, G1-G5 및 H1-H5로 오더링된다. 순차적인 오더링으로 인하여, 비트 A1-A7는 1-7로 넘버링되고, 비트 B1-B7는 8-14로 넘버링되며, 비트 C1-C7는 15-21로 넘버링되고, 비트 D1-D7는 22-28로 넘버링되며, 비트 E1-E5는 29-33으로 넘버링되고, 비트 F1-F5는 34-38로 넘버링되며, 비트 G1-G5는 39-43으로 넘버링되고, 비트 H1-H5는 44-48로 넘버링된다.
비트 넘버링
A1-A7 1-7
B1-B7 8-14
C1-C7 15-21
D1-D7 22-28
E1-E5 29-33
F1-F5 34-38
G1-G5 39-43
H1-H5 44-48
도 12a를 참조하면, 4개의 상위 행 (7x4) 및 4개의 하위 행(5x4)이 있는 인코더 출력 직후의 자연적인 순서가 나타나 있다. 일 실시예로, 다음에는, 두 개의 더 작은 블록들은 입력 비트들의 넘버링이 도 12b에 나타난 것처럼 지그재그를 따라 증가하는 방식으로 8행, 6열을 가진 6x8 비트 스트림으로 변환된다. 도 5 및 6에서와 정확히 동일하게, 인터리버(540)의 모든 비트들은 각각 길이 6의 스트림을 가진 8개의 스트림으로 분할되고, 6 x 8 블록 중 하나의 반-대각선을 연결한다. 예를 들어, 스트림 1은 비트 A1 B1 C1 D1 E1 F3을 포함한다. 도 13에 나타난 바와 같이, UEP 코딩 모드 및 EEP 모드 간의 차이 때문에, 각각의 스트림에 대한 정확한 라벨링(labeling)은 도 6과 상이하다. 예를 들어, EEP 모드에서 제1 비트 스트림은 A1 B2 C3 D4 E5 F6이고, 반면에 UEP 코딩 모드에서 제1 비트 스트림은 A1 B1 C1 D1 E1 F3이다. 이것은 EEP 모드에서 다중화 그룹 사이즈는 모든 비트 스트림들에 대해 6이고, 반면에 4개의 제1 및 4개의 마지막 비트 스트림들에 대한 다중화 그룹 사이즈는 각각 7과 5이기 때문이다.
일 실시예로, 동일한 인터리버가 두 가지(UEP 코딩 및 EEP) 모드들 모두에 대해 사용될 수 있다. 순환 인터리버(540)는 도 12b 및 13에 나타난 바와 같이 8개의 스트림이 첫번째 스트림부터 마지막 스트림까지 순차적으로 판독되고 각각의 스트림은 스트림의 헤더로부터 스트림의 끝까지 순차적으로 판독되는 방식으로 동작한다. 각각의 스트림은 다음 스트림이 판독되기 전에 완전히 판독된다.
일 실시예로, 수학적으로, x = 1 내지 48을 비트 인터리버(540)의 입력에서의 인덱스라 하고, y = 1 내지 48을 수학식 4에 의해 표현되는 비트 인터리버(540)의 출력에서의 인덱스라 하자. 상술된 바와 같이, 수학식 2 및 4는 동일하다.
y=mod(floor((x-1)/6)*6 -5*mod(x-1,6),48)+1
비트 인터리버(540)로부터의 출력 비트들은 QAM 배열로 매핑된다. 일 실시예로, 16QAM에서, 모든 4개의 비트들은 16QAM 심볼에 매핑된다. 예를 들어, {A1, B1, C1, D1}은 QAM 맵퍼(550)의 I 브랜치를 차지하는 {A1, B1} 및 Q 브랜치를 차지하는 {C1, D1}을 가진 16QAM 심볼을 형성할 수도 있다. 다른 실시예로, {A1, B1}은 Q 브랜치를 차지하고 {C1, D1}는 QAM 맵퍼(550)의 I 브랜치를 차지할 수도 있다.
UEP 코딩 모드에서, 각각의 컨벌루션 코드에 대하여, 인접한 비트들이 선택적으로 QAM 배열의 MSB 및 LSB에 맵핑되는 것은 도 13 및 14로부터 쉽게 입증될 수 있다(기준 1). 또한, 하나의 QAM 심볼에서의 비트들은 항상 상이한 인코더들로부터 도달한다(기준 2).
UEP 코딩 모드에서 비트 인터리버의 추가적인 실시예
도 15는 본 발명의 다른 실시예에 따른 UEP 코딩 모드에 대한 다중화 스킴의 넘버링 및 라벨링(제1 하프 싸이클)을 나타내는 개념도이다. 본 실시예는 또한 도 11-14에 관하여 설명된 실시예의 PHY 성능을 향상시키고, 여기서 4개의 상위 인코더들 A-D 사이에서, 인코더 A 및 C는 인코더 B 및 D보다 약간 더 나은 성능으로 수 신할 수도 있다. 4개의 하위 인코더들에 대해서 동일한 관찰이 행해질 수 있다. 인코더들 E-H 사이에서, 인코더 E 및 G는 인코더 F 및 H보다 약간 더 나은 성능으로 수신할 수도 있다. 예를 들어, 비트 스트림 A1-A7에 관하여, 도 14에 나타난 것과 같이, 4개의 비트(A1, A6, A7 및 A3)는 MSB 에러 방지를 수신하고, 3개의 비트(A2, A4 및 A5)는 LSB 에러 방지를 수신한다. 나머지 비트 스트림들(B-E)에도 동일하게 적용된다. 이것은 상기 작은 성능 차이를 야기할 수 있다.
일 실시예로, 성능 차이는 동일한 브랜치(인코더 A, B, C, D를 포함하는 탑(top) 브랜치 또는 인코더 E, F, G, H를 포함하는 바텀(bottom) 브랜치)의 인코더들 간에서 다음과 같이 제거된다. 일 실시예로, 48의 주기를 가진 하나의 비트 인터리빙 패턴을 사용하여 비트 인터리빙을 실행하는 것 대신에, 두 개의 약간 다른 비트 인터리빙 패턴들(도 15 및 17을 참조)을 사용한 비트 인터리빙이 각각 48의 주기를 가지고 사용된다. 일 실시예로, 두 개의 비트 인터리빙 패턴들은 선택적으로 사용되고, 따라서 전체 비트 인터리빙 패턴은 96의 주기를 가진다. 본 실시예에서, 두 개의 상이한 메모리들(또는 두 개의 상이한 비트 인터리빙 섹션들)은 48의 주기에 대응하는 각각의 비트 인터리빙 사이클에 대해 사용될 수도 있다. 본 실시예에서, 비트 인터리빙 섹션들은 각각 제1 및 제2 하프 사이클 동안에 데이터 비트들을 인터리빙할 수도 있다. 본 실시예에서, 두 개의 사이클들은 순차적이거나(두 사이클 중 하나가 먼저 일어나고, 다른 하프 사이클이 나중에 일어난다), 실질적으로 동시이거나 또는 서로 적어도 부분적으로 오버랩할 수도 있다.
다른 실시예로, 하나의 메모리(또는 하나의 비트 인터리버)는 비트 인터리빙 사이클들의 모두에 대해 사용될 수도 있다. 본 실시예에서, 하나의 메모리의 사이즈는 48의 주기에 대응하고, 메모리에 액세스할 때 시분할 기법을 사용할 수도 있다. 본 실시예에서, 두 개의 사이클은 서로 순차적일 수도 있다.
일 실시예로, 길이 96의 주기는 각각 길이 48을 가진 두 개의 하프 사이클로 분할된다. 이러한 두 개의 사이클의 비트 인터리빙 패턴은 1) 도 15, 16, 및 2) 도 17, 18에서 별도로 설명된다. 일 실시예로, 제1 하프 사이클의 비트 인터리빙 패턴은 도 12-14를 참조하여 설명된 비트 인터리빙 패턴과 실질적으로 동일하다. 일 실시예로, 선택적인 비트 인터리빙 패턴이 제2 하프 사이클에 대해 부가된다.
일 실시예로, UEP 코딩 모드에서, 4개의 탑 인코더들(또는 인코더 A, B, C, D)은 예를 들어 컨벌루션 코드 비율 4/7을 사용하고, 4개의 바텀 인코더들(또는 인코더 E, F, G, H)은 예를 들어 컨벌루션 코드 비율 4/5를 사용한다. 인코딩된 비트들은 다중화되고 비트 인터리빙된 모든 96 비트들이다. 상술된 성능 차이를 보상하기 위한 약간 다른 방식으로, 전체 길이 96의 비트들은 각각 하프 사이클 다중화 및 인터리빙한 48 비트들을 가진 두 개의 하프 사이클들로 분할된다.
제1 하프 사이클
일 실시예로, 제1 하프 사이클에서, 8개의 인코더들에 대해 7, 7, 7, 7, 5, 5, 5, 5의 그룹 사이즈를 가진 그룹 멀티플렉서가 사용된다. 도 15를 참조하면, 이러한 제1 하프 사이클은 인코더 A로부터 7개의 인코딩된 비트들을 (시간적으로 증가하는 순서로) 라벨링하기 위해서 A1, A2, A3, A4, A5, A6, A7을 사용하고, 유 사하게 인코더들 B, C, D, E, F, G, H로부터 각각 B1 내지 B7, C1 내지 C7, D1 내지 D7, E1 내지 E5, F1 내지 F5, G1 내지 G5, 및 H1 내지 H5를 사용한다. 멀티플렉서(530)의 출력에서는, 48개의 인코딩된 비트들은 도 15에 나타난 바와 같이 오더링되고 넘버링된다.
다음으로 다중화된 48개의 비트들은 비트 인터리버(540)로 송신된다. 일 실시예로, x = 1 내지 48을 비트 인터리버(540)의 입력에서의 인덱스라 하고, y = 1 내지 48을 수학식 5에서 반영되는 비트 인터리버(540)의 출력에서의 인덱스라 하자.
y=mod(6*floor((x-1)/6) -5*mod(x-1,6),48)+1
전체적으로, 제1 하프 사이클에서, 비트 인터리버(540)의 판독 순서는 도 16에 나타나 있다. 다음으로 48개의 인터리빙된 비트들은 상이한 배열들로 맵핑된다. QPSK의 경우에, 모든 연속적인 두 개의 비트들은 I 브랜치로 맵핑하는 제1 심볼 및 Q 브랜치로 맵핑하는 제2 심볼을 가진 QPSK 심볼을 형성할 수도 있다. 16QAM의 경우에, 모든 연속적인 4개의 비트들은 QAM 맵퍼(550)의 I 브랜치로 맵핑하는 2개의 제1 심볼들 및 Q 브랜치로 맵핑하는 2개의 마지막 심볼들을 가진 16 QAM 심볼을 형성할 수도 있다.
일 실시예로, 수신기 쪽에서, 복조 후에, 수신된 비트들은 디-인터리빙된다(deinterleaved). x = 1 내지 48을 비트 디-인터리버의 입력에서의 인덱스라 하고, y = 1 내지 48을 수학식 6에서 반영되는 비트 디-인터리버의 출력에서의 인덱스라 하자.
z=mod(6*floor((y-1)/6) +7*mod(y-1,6),48)+1
제2 하프 사이클
일 실시예로, 제2 하프 사이클에서, 모든 8개의 인코더들(512-526)에 대해 7, 7, 7, 7, 5, 5, 5, 5의 그룹 사이즈를 가진 그룹 멀티플렉서(530)가 사용된다. 도 16을 참조하면, 이러한 제2 하프 사이클은 인코더 A로부터 7개의 인코딩된 비트들을 (시간적으로 증가하는 순서로) 라벨링하기 위해서 A8, A9, A10, A11, A12, A13, A14를 사용하고, 유사하게 인코더들 B, C, D, E, F, G, H로부터 각각 B8 내지 B14, C8 내지 C14, D8 내지 D14, E6 내지 E10, F6 내지 F10, G6 내지 G10, 및 H6 내지 H10을 사용한다. 멀티플렉서(530)의 출력에서는, 48개의 인코딩된 비트들은 도 17에 나타난 바와 같이 오더링되고 넘버링된다.
다음으로 다중화된 48개의 비트들은 비트 인터리버(540)로 송신된다. x = 1 내지 48을 비트 인터리버의 입력에서의 인덱스라 하고, y = 1 내지 48을 수학식 7에서 반영되는 비트 인터리버의 출력에서의 인덱스라 하자.
y=mod(6*floor((x-1)/6) -5*mod(x-1,6),48)+1
전체적으로, 제2 하프 사이클에서, 비트 인터리버(540)의 판독 순서는 도 18에 나타나 있다. 다음으로 48개의 인터리빙된 비트들은 상이한 배열들로 맵핑된다. QPSK의 경우에, 모든 연속적인 두 개의 비트들은 I 브랜치로 맵핑하는 제1 심볼 및 Q 브랜치로 맵핑하는 제2 심볼을 가진 QPSK 심볼을 형성할 수도 있다. 16QAM의 경우에, 모든 연속적인 4개의 비트들은 QAM 맵퍼(550)의 I 브랜치로 맵핑하는 2개의 제1 심볼들 및 Q 브랜치로 맵핑하는 2개의 마지막 심볼들을 가진 16 QAM 심볼을 형성할 수도 있다.
일 실시예로, 상술된 성능 차이는 두 개의 하프 사이클들을 제공함으로써 제거된다. 비트 스트림 (A)에 대해서, 제1 하프 사이클 동안에, 4개의 비트들 (A1, A6, A7 및 A3)은 MSB 에러 방지를 수신하고, 반면 3개의 비트들 (A2, A4 및 A5)은 도 16에 나타난 것과 같이 LSB 에러 방지를 수신한다. 그러나, 제2 하프 사이클 동안에, 3개의 비트들 (A4, A6 및 A2)은 MSB 에러 방지를 수신하고, 반면 4개의 비트들 (A7, A3, A1 및 A5)은 도 18에 나타난 것과 같이 LSB 에러 방지를 수신한다. 나머지 비트 스트림들 (B-E)에도 동일하게 적용된다. 즉, 제2 하프 사이클은 제1 하프 사이클의 비대칭 에러 방지를 보상한다.
일 실시예로, 수신기 쪽에서, 복조 후에, 수신된 비트들은 디-인터리빙된다(deinterleaved). y = 1 내지 48을 비트 디-인터리버의 입력에서의 인덱스라 하고, z = 1 내지 48을 수학식 8에서 반영되는 비트 디-인터리버의 출력에서의 인덱스라 하자.
z=mod(6*floor((y-1)/6) +7*mod(y-1,6),48)+1
도 19는 본 발명의 일 실시예에 따른 송신 방법(600)의 흐름도이다. 일 실시예로, 송신 방법(600)은 C 또는 C++ 또는 다른 적절한 프로그램 언어와 같은 일반적인 프로그램 언어로 구현된다. 본 발명의 일 실시예로, 상기 프로그램은 예를 들어, 도 1에 나타난 것과 같은 디바이스 코디네이터(112) 또는 디바이스들 (1-N)(114)과 같은 WiHD 송신기에서 컴퓨터로 접근할 수 있는 저장 매체에 저장된다. 다른 실시예로, 상기 프로그램은 본 발명의 실시예들에 따른 송신 방법(600)을 실행할 수 있는 기타 시스템 위치들에 저장될 수 있다. 상기 저장 매체는 정보를 저장하기 위한 다양한 기술들 중 어느 하나를 포함할 수도 있다. 일 실시예로, 상기 저장 매체는 랜덤 액세스 메모리(RAM), 하드 디스크, 플로피 디스크, 디지털 비디오 디바이스, 컴팩트 디스크, 비디오 디스크, 및/또는 기타 광 저장 매체 등을 포함한다.
다른 실시예로, 디바이스 코디네이터(112) 및 디바이스들 (1-N)(114) 중 적어도 하나는 송신 방법(600)을 실행하기 위해 구성되거나 프로그램된 프로세서(도시되지 않음)을 포함한다. 상기 프로그램은 코디네이터(112) 및/또는 디바이스들 (1-N)(114)의 프로세서 또는 메모리에 저장될 수도 있다. 다양한 실시예로, 상기 프로세서는 펜티엄 패밀리와 같은 인텔사의 마이크로프로세서 패밀리 및 윈도우즈 95/98/2000/XP 또는 윈도우즈 NT와 같은 마이크로소프트사의 윈도우즈 운영 체제에 기반한 구성을 가질 수도 있다. 일 실시예로, 상기 프로세서는 단일 칩 또는 멀티 칩 마이크로프로세서, 디지털 시그널 프로세서, 임베디드 마이크로프로세서, 마이크로컨트롤러 등을 사용한 다양한 컴퓨터 플랫폼들로 구현된다. 다른 실시예로, 상기 프로세서는 유닉스, 리눅스, 마이크로소프트 DOS, 마이크로소프트 윈도우즈 2000/9x/ME/XP, 매킨토시 OS, OS/2 등과 같은 다양한 범위의 운영 체제들로 구현된다. 다른 실시예로, 송신 방법(600)은 임베디드 소프트웨어로 구현될 수 있다. 본 실시예들에 따라서, 도 19에서, 추가적인 단계들이 부가되거나, 다른 것들이 제거되거나, 또는 그 단계들의 순서가 변할 수도 있다. 도 19에서, 어떤 단계들(예를 들어, 도 3의 구성요소들(302-306 및 316-318)과 연관된 기능들)은 생략된다.
단계 610에서, 들어오는 데이터 비트들에 대한 컨벌루션 인코딩 (또는 내부 인코딩)이 예를 들어 컨벌루션 인코더들(410-424 또는 512-526) (또는 기타 내부 인코더들)에서 실행된다. WiHD에서 컨벌루션 인코더들의 동작에 관해서는 "System and method for digital communication using multiple parallel encoders"의 명칭으로 2007년 3월 15일에 출원된 미국 특허 출원 제11/724,758호에서 설명된다.
단계 620에서, 그룹 다중화가 예를 들어 그룹 멀티플렉서(430 또는 530)에서 실행된다. UEP에 대한 그룹 다중화의 설명은 2007년 3월 15일에 출원된 미국 특허 출원 제11/724,760호에서 제공된다. EEP에 대한 그룹 다중화의 설명은 2007년 7월 11일에 출원된 미국 특허 출원 제11/776,506호에서 제공된다.
단계 630에서, 순환 비트 인터리빙이 예를 들어 순환 비트 인터리버(440 또는 540)에서 실행된다. 다음으로, QAM 맵핑이 예를 들어 QAM 맵퍼(450 또는 550)에서 실행된다.
적어도 일 실시예에 따르면, 순환 비트 인터리버는 차등 에러 방지 및 동등 에러 방지 코딩의 경우에 대해 공통적이고, 차등 에러 방지 변조의 경우에 대해서는 단지 약간의 수정만 가한다. 또한, 인터리빙 패턴들은 높은 규칙성을 보이기 때문에, 디지털 논리 설계를 단순화한다. 또한, 전체 PHY 성능은 no-bit 인터리빙의 경우와 비교하여 매우 향상된다. 적어도 하나의 실시예는 EEP 및 UEP의 경우 모두에 효율적인 비트 인터리버 뿐만 아니라 UEP 및 EEP의 경우를 용이하게 구별하는 그룹 멀티플렉서를 제공한다. 또한, 인터리버 패턴들은 UEP 코딩, UEP 변조 및 EEP 모드들에 대해 매우 일관된다.
상술된 설명은 다양한 실시예들에 적용되는 본 발명의 신규한 특징들을 지적한 것으로, 본 발명의 당업자는 본 발명의 범위를 벗어남이 없이 다양한 생략, 치환 및 설명된 디바이스 또는 프로세스의 형태 및 세부사항들에 변화가 행해질 수도 있음을 이해할 것이다. 예를 들어, 본 발명의 실시예들이 압축 해제된 비디오 데이터를 기준으로 설명되었다고 할지라도, 그러한 실시예들은 압축된 비디오 데이터에도 적용될 수 있다. 따라서, 본 발명의 범위는 상술한 설명에 의해서라기 보다는 특허청구범위에 의해서 정의된다. 청구범위의 균등의 의미 및 범위 내에 들어오는 다양한 변화들이 본 발명의 범위 내에 포함된다.

Claims (28)

  1. 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하기 위한 시스템에 있어서,
    각각 복수 개의 비디오 데이터 스트림들을 입력하고 복수 개의 인코딩된 데이터 스트림들을 출력하는 복수 개의 컨벌루션 인코더들;
    상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 다중화하는 그룹 멀티플렉서;
    m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하며, 수신되거나 변환된 데이터 비트들을 상기 m×n 데이터 스트림 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 순환 비트 인터리버; 및
    상기 인터리빙된 데이터에 대해 QAM 맵핑을 실행하는 직교 진폭 변조(quadrature amplitude modulation(QAM)) 맵퍼를 포함하고,
    각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 그룹 멀티플렉서는 복수 개의 데이터 비트들을 한 번에 함께 다중화하고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서,
    상기 순환 비트 인터리버는 하나의 QAM 심볼의 모든 데이터 비트들이 상이한 컨벌루션 인코더들로부터 도달하도록 상기 다중화된 데이터 비트들을 인터리빙하는 것을 특징으로 하는 시스템.
  3. 제2항에 있어서,
    상기 순환 비트 인터리버는 인접한 비트들이 선택적으로 QAM 배열(constellation)의 가장 큰 비트 자리수(MSB: most significant bit) 및 가장 작은 비트 자리수(LSB: least significant bit)로 맵핑되도록 상기 인터리빙된 데이터 비트들을 상기 QAM 맵퍼에 제공하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서,
    상기 복수 개의 컨벌루션 인코더들은 상기 복수 개의 비디오 데이터 스트림들을 동일한 코드 비율로 인코딩하는 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, 상기 순환 비트 인터리버는,
    1) 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 입력 데이터 스트림 블록(A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, G1-G6, G1-G6 및 H1-H6)을 수신하고;
    2) 상기 8×6 입력 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림 (A1 B2 C3 D4 E5 F6, B1 C2 D3 E4 F5 G6, C1 D2 E3 F4 G5 H6, D1 E2 F3 G4 H5 A6, E1 F2 G3 H4 A5 B6, F1 G2 H3 A4 B5 C6, G1 H2 A3 B4 C5 D6, H1 A2 B3 C4 D5 E6)을 출력하는 것을 특징으로 하는 시스템.
  6. 제4항에 있어서,
    상기 QAM 맵퍼는 상기 순환 비트 인터리버에서 인터리빙된 데이터 비트들에 대해 차등 에러 방지 변조를 제공하고,
    상기 순환 비트 인터리버는,
    1) 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 입력 데이터 스트림 블록(A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, G1-G6, G1-G6 및 H1-H6)을 수신하고;
    2) 상기 8×6 입력 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 상기 QAM 맵퍼의 I 및 Q 브랜치들 중 하나에 대해 i) 제1 24-비트 출력 데이터 스트림(A1 B2 C3 D4 A5 B6, B1 C2 D3 A4 B5 C6, C1 D2 A3 B4 C5 D6, D1 A2 B3 C4 D5 A6)을 출력하고, ii) 상기 QAM 맵퍼의 나머지 브랜치에 대해 제2 24-비트 출력 데이터 스트림(E1 F2 G3 H4 E5 F6, F1 G2 H3 E4 F5 G6, G1 H2 E3 F4 G5 H6, H1 E2 F3 G4 H5 E6)을 출력하는 것을 특징으로 하는 시스템.
  7. 제3항에 있어서,
    상기 복수 개의 컨벌루션 인코더들은 상기 복수 개의 비디오 데이터 스트림들 중 일부를 제1 코드 비율로 인코딩하고, 상기 복수 개의 비디오 데이터 스트림 들 중 나머지 일부를 상기 제1 코드 비율과 상이한 제2 코드 비율로 인코딩하는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 순환 비트 인터리버는,
    1) i) 4행을 포함하고 행들의 각각이 7개의 데이터 비트들을 포함하는 4×7 입력 데이터 스트림 블록(A1-A7, B1-B7, C1-C7, D1-D7)을 수신하고; ii) 4행을 포함하고 행들의 각각이 5개의 데이터 비트들을 포함하는 4×5 입력 데이터 스트림 블록(E1-E5, F1-F5, G1-G5, H1-H5)을 수신하며,
    2) 상기 4×7 입력 데이터 스트림 블록 및 상기 4×5 입력 데이터 스트림 블록을 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 데이터 스트림 블록(A1 A2 A3 A4 A5 A6, A7 B1 B2 B3 B4 B5, B6 B7 C1 C2 C3 C4, C5 C6 C7 D1 D2 D3, D4 D5 D6 D7 E1 E2, E3 E4 E5 F1 F2 F3, F4 F5 G1 G2 G3 G4, G5 H1 H2 H3 H4 H5)으로 변환하고;
    3) 상기 8×6 변환된 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림 (A1 B1 C1 D1 E1 F3, A7 B7 C7 D7 F2 G4, B6 C6 D6 F1 G3 H5, C5 D5 E5 G2 H4 A6, D4 E4 G1 H3 A5 B5, E3 F5 H2 A4 B4 C4, F4 H1 A3 B3 C3 D3, G5 A2 B2 C2 D2 E2)을 출력하는 것을 특징으로 하는 시스템.
  9. 제7항에 있어서,
    상기 순환 비트 인터리버는 제1 하프 사이클 동안에,
    1) 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 제1 8×6 입력 데이터 스트림 블록(A1 A2 A3 A4 A5 A6, A7 B1 B2 B3 B4 B5, B6 B7 C1 C2 C3 C4, C5 C6 C7 D1 D2 D3, D4 D5 D6 D7 E1 E2, E3 E4 E5 F1 F2 F3, F4 F5 G1 G2 G3 G4, G5 H1 H2 H3 H4 H5)을 획득하고,
    2) 상기 제1 8×6 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림(A1 B1 C1 D1 E1 F3, A7 B7 C7 D7 F2 G4, B6 C6 D6 F1 G3 H5, C5 D5 E5 G2 H4 A6, D4 E4 G1 H3 A5 B5, E3 F5 H2 A4 B4 C4, F4 H1 A3 B3 C3 D3, G5 A2 B2 C2 D2 E2)을 출력하며,
    상기 순환 비트 인터리버는 제2 하프 사이클 동안에,
    1) 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 제2 8×6 입력 데이터 스트림 블록(A8 A9 A10 A11 A12 A13, A14 B8 B9 B10 B11 B12, B13 B14 C8 C9 C10 C11, C12 C13 C14 D8 D9 D10, D10 D12 D13 D14 E6 E7, E8 E9 E10 F6 F7 F8, F9 F10 G6 G7 G8 G9, G10 H6 H7 H8 H9 H10)을 획득하고,
    2) 상기 제2 8×6 데이터 블록을 B8로부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림(B8 C8 D8 A8 F8 G8, B14 C14 D14 A14 G7 H9, C13 D13 A13 G6 H8 E10, D12 A12 F10 H7 E9 B13, A11 F9 H6 E8 B12 C12, F8 G10 E7 B11 C11 D11, G9 E6 B10 C10 D10 A10, H10 B9 C9 D9 A9 F7)을 출력하는 것을 특징으로 하는 시스템.
  10. 제9항에 있어서,
    상기 제1 하프 사이클 및 상기 제2 하프 사이클 중 하나가 먼저 일어나고, 나머지 하프 사이클이 다음에 일어나는 것을 특징으로 하는 시스템.
  11. 제9항에 있어서,
    상기 제1 하프 사이클 및 상기 제2 하프 사이클은 서로 시간적으로 적어도 부분적으로 오버랩되는 것을 특징으로 하는 시스템.
  12. 제1항에 있어서,
    입력 비트 스트림을 RS 인코딩된 데이터 스트림으로 RS 인코딩하는 리드 솔로몬(RS; Reed Solomon) 인코더;
    상기 RS 인코딩된 데이터 스트림을 외부 인터리빙하는 외부 인터리버(outer interleaver); 및
    상기 외부 인터리빙된 데이터 스트림을 상기 복수 개의 컨벌루션 인코더들로 각각 파싱하는 파서(parser)를 포함하는 것을 특징으로 하는 시스템.
  13. 제1항에 있어서,
    상기 시스템은 셋톱 박스, DVD 플레이어 또는 레코더, 디지털 카메라, 캠코더 및 컴퓨팅 디바이스 중 하나로 구현되는 것을 특징으로 하는 시스템.
  14. 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하기 위한 방법에 있어서,
    복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하는 단계;
    상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하는 단계;
    m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 단계;
    수신되거나 변환된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 단계; 및
    상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하는 단계를 포함하고,
    각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 복수 개의 데이터 비트들은 한 번에 함께 다중화되고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 인터리빙은 하나의 QAM 심볼의 모든 데이터 비트들이 상이한 인코딩된 데이터 스트림들로부터 도달하도록 상기 다중화된 데이터 비트들을 인터리빙하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 QAM 맵핑은 인접한 비트들을 선택적으로 QAM 배열(constellation)의 가장 큰 비트 자리수(MSB: most significant bit) 및 가장 작은 비트 자리수(LSB: least significant bit)로 맵핑하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 컨벌루션 인코딩은 상기 수신된 복수 개의 비디오 데이터 스트림들에 대해 동등 에러 방지를 제공하고, 상기 인터리빙은,
    8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 입력 데이터 스트림 블록(A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, G1-G6, G1-G6 및 H1-H6)을 수신하는 단계;
    상기 8×6 입력 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림(A1 B2 C3 D4 E5 F6, B1 C2 D3 E4 F5 G6, C1 D2 E3 F4 G5 H6, D1 E2 F3 G4 H5 A6, E1 F2 G3 H4 A5 B6, F1 G2 H3 A4 B5 C6, G1 H2 A3 B4 C5 D6, H1 A2 B3 C4 D5 E6)을 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서,
    상기 QAM 맵핑은 상기 인터리빙된 데이터 비트들에 대해 차등 에러 방지 변조를 제공하고, 상기 인터리빙은,
    8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 입력 데이터 스트림 블록(A1-A6, B1-B6, C1-C6, D1-D6, E1-E6, G1-G6, G1-G6 및 H1-H6)을 수신하는 단계;
    상기 8×6 입력 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, QAM 맵퍼의 I 및 Q 브랜치들 중 하나에 대해 i) 제1 24-비트 출력 데이터 스트림 (A1 B2 C3 D4 A5 B6, B1 C2 D3 A4 B5 C6, C1 D2 A3 B4 C5 D6, D1 A2 B3 C4 D5 A6)을 출력하고, ii) 상기 QAM 맵퍼의 나머지 브랜치에 대해 제2 24-비트 출력 데이터 스트림 (E1 F2 G3 H4 E5 F6, F1 G2 H3 E4 F5 G6, G1 H2 E3 F4 G5 H6, H1 E2 F3 G4 H5 E6)을 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제16항에 있어서,
    상기 컨벌루션 인코딩은 상기 복수 개의 비디오 데이터 스트림들 중 일부를 제1 코드 비율로 인코딩하는 단계; 및 상기 복수 개의 비디오 데이터 스트림들 중 나머지 일부를 상기 제1 코드 비율과 상이한 제2 코드 비율로 인코딩하는 단계를 포함하고, 상기 인터리빙은,
    i) 4행을 포함하고 행들의 각각이 7개의 데이터 비트들을 포함하는 4×7 입력 데이터 스트림 블록(A1-A7, B1-B7, C1-C7, D1-D7)을 수신하고, 및 ⅱ) 4행을 포함하고 행들의 각각이 5개의 데이터 비트들을 포함하는 4×5 입력 데이터 스트림 블록(E1-E5, F1-F5, G1-G5, H1-H5)을 수신하는 단계;
    상기 4×7 입력 데이터 스트림 블록 및 상기 4×5 입력 데이터 스트림 블록을 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 8×6 데이터 스트림 블록(A1 A2 A3 A4 A5 A6, A7 B1 B2 B3 B4 B5, B6 B7 C1 C2 C3 C4, C5 C6 C7 D1 D2 D3, D4 D5 D6 D7 E1 E2, E3 E4 E5 F1 F2 F3, F4 F5 G1 G2 G3 G4, G5 H1 H2 H3 H4 H5)으로 변환하는 단계;
    상기 8×6 변환된 데이터 블록을 A1부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림(A1 B1 C1 D1 E1 F3, A7 B7 C7 D7 F2 G4, B6 C6 D6 F1 G3 H5, C5 D5 E5 G2 H4 A6, D4 E4 G1 H3 A5 B5, E3 F5 H2 A4 B4 C4, F4 H1 A3 B3 C3 D3, G5 A2 B2 C2 D2 E2)을 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제16항에 있어서,
    상기 컨벌루션 인코딩은 상기 복수 개의 비디오 데이터 스트림들 중 일부를 제1 코드 비율로 인코딩하는 단계; 및 상기 복수 개의 비디오 데이터 스트림들 중 나머지 일부를 상기 제1 코드 비율과 상이한 제2 코드 비율로 인코딩하는 단계를 포함하고, 상기 인터리빙은,
    제1 하프 사이클 동안에, 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 제1 8×6 입력 데이터 스트림 블록(A1 A2 A3 A4 A5 A6, A7 B1 B2 B3 B4 B5, B6 B7 C1 C2 C3 C4, C5 C6 C7 D1 D2 D3, D4 D5 D6 D7 E1 E2, E3 E4 E5 F1 F2 F3, F4 F5 G1 G2 G3 G4, G5 H1 H2 H3 H4 H5)을 획득하는 단계;
    상기 제1 하프 사이클 동안에, 상기 제1 8×6 데이터 블록을 A1부터 시작해 서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림 (A1 B1 C1 D1 E1 F3, A7 B7 C7 D7 F2 G4, B6 C6 D6 F1 G3 H5, C5 D5 E5 G2 H4 A6, D4 E4 G1 H3 A5 B5, E3 F5 H2 A4 B4 C4, F4 H1 A3 B3 C3 D3, G5 A2 B2 C2 D2 E2)을 출력하는 단계;
    제2 하프 사이클 동안에, 8행을 포함하고 행들의 각각이 6개의 데이터 비트들을 포함하는 제2 8×6 입력 데이터 스트림 블록(A8 A9 A10 A11 A12 A13, A14 B8 B9 B10 B11 B12, B13 B14 C8 C9 C10 C11, C12 C13 C14 D8 D9 D10, D10 D12 D13 D14 E6 E7, E8 E9 E10 F6 F7 F8, F9 F10 G6 G7 G8 G9, G10 H6 H7 H8 H9 H10)을 획득하는 단계;
    상기 제2 하프 사이클 동안에, 상기 제2 8×6 데이터 블록을 B8로부터 시작해서 먼저 대각선으로 및 다음으로 수직적으로 판독하여, 48-비트 출력 데이터 스트림(B8 C8 D8 A8 F8 G8, B14 C14 D14 A14 G7 H9, C13 D13 A13 G6 H8 E10, D12 A12 F10 H7 E9 B13, A11 F9 H6 E8 B12 C12, F8 G10 E7 B11 C11 D11, G9 E6 B10 C10 D10 A10, H10 B9 C9 D9 A9 F7)을 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제20항에 있어서,
    상기 제1 하프 사이클 및 상기 제2 하프 사이클 중 하나가 먼저 일어나고, 나머지 하프 사이클이 다음에 일어나는 것을 특징으로 하는 방법.
  22. 제20항에 있어서,
    상기 제1 하프 사이클 및 상기 제2 하프 사이클은 서로 시간적으로 적어도 부분적으로 오버랩하는 것을 특징으로 하는 방법.
  23. 복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하는 단계;
    상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하는 단계;
    m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하는 단계;
    수신되거나 변환된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 단계; 및
    상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하는 단계를 포함하고,
    각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하고, 복수 개의 데이터 비트들은 한 번에 함께 다중화되며, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 방법을 실행하기 위한 프로세서로 읽을 수 있는 프로그램 코드를 가진 하나 이상의 프로세서로 읽을 수 있는 저장 디바이스들.
  24. 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서,
    복수 개의 비디오 데이터 스트림들을 복수 개의 인코딩된 데이터 스트림들로 병렬로 컨벌루션 인코딩하기 위한 수단;
    상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 그룹 다중화하기 위한 수단;
    m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하기 위한 수단;
    수신되거나 변환된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하기 위한 수단; 및
    상기 인터리빙된 데이터에 대해 직교 진폭 변조(QAM) 맵핑을 실행하기 위한 수단을 포함하고,
    각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 복수 개의 데이터 비트들은 한 번에 함께 다중화되고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 시스템.
  25. 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서,
    수신된 비디오 데이터 스트림을 제1 인코딩된 데이터 스트림으로 외부 인코딩하는 외부 인코더(outer encoder);
    상기 제1 인코딩된 데이터 스트림을 외부 인터리빙하는 외부 인터리버(outer interleaver);
    각각 복수 개의 비디오 데이터 스트림들을 입력하고 복수 개의 인코딩된 데이터 스트림들을 출력하는 복수 개의 내부 인코더들(inner encoders);
    상기 복수 개의 인코딩된 데이터 스트림들을 다중화된 데이터 스트림으로 다중화하는 그룹 멀티플렉서;
    m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 상기 다중화된 데이터 스트림을 m×n 데이터 스트림 블록으로 변환하며, 수신되거나 변환된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 순환 비트 인터리버; 및
    상기 순환 비트 인터리버에서 인터리빙된 데이터에 대해 QAM 맵핑을 실행하는 직교 진폭 변조(QAM: quadrature amplitude modulation) 맵퍼를 포함하고,
    각각의 데이터 스트림은 복수 개의 데이터 비트들을 포함하며, 상기 그룹 멀티플렉서는 복수 개의 데이터 비트들을 한 번에 함께 다중화하고, 상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 시스템.
  26. 제25항에 있어서,
    상기 외부 에러 인코더는 리드 솔로몬(RS) 인코더 또는 BCH 인코더인 것을 특징으로 하는 시스템.
  27. 제25항에 있어서,
    상기 내부 인코더들의 각각은 컨벌루션 인코더 또는 선형 블록 인코더인 것을 특징으로 하는 시스템.
  28. 무선 매체를 통해 송신되는 고 해상도 비디오 데이터를 처리하는 시스템에 있어서,
    복수 개의 데이터 블록들을 가진 데이터 스트림을 위한 소스(source); 및
    상기 소스로부터 m 행, n 열의 m×n 데이터 스트림 블록을 수신하거나 또는 수신된 데이터 블록을 m×n 데이터 스트림 블록으로 변환하며, 수신되거나 변환된 데이터 비트들을 상기 m×n 블록에 대해서 대각선으로 및 순환 방식으로 인터리빙하는 순환 비트 인터리버를 포함하고,
    상기 m×n 데이터 스트림 블록은 m×n 데이터 비트들을 포함하는 것을 특징으로 하는 시스템.
KR1020087013962A 2007-08-07 2008-02-15 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법 KR100982522B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/835,302 2007-08-07
US11/835,302 US8194750B2 (en) 2006-10-16 2007-08-07 System and method for digital communication having a circulant bit interleaver for equal error protection (EEP) and unequal error protection (UEP)
PCT/KR2008/000886 WO2009020266A1 (en) 2007-08-07 2008-02-15 System and method for digital communication having a circulant bit interleaver for equal error protection (eep) and unequal error protection (uep)

Publications (2)

Publication Number Publication Date
KR20090037375A KR20090037375A (ko) 2009-04-15
KR100982522B1 true KR100982522B1 (ko) 2010-09-16

Family

ID=40341472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013962A KR100982522B1 (ko) 2007-08-07 2008-02-15 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법

Country Status (6)

Country Link
US (1) US8194750B2 (ko)
EP (1) EP2174494B1 (ko)
JP (1) JP5247802B2 (ko)
KR (1) KR100982522B1 (ko)
CN (1) CN101779453B (ko)
WO (1) WO2009020266A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288980A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having a frame format and parsing scheme with parallel convolutional encoders
US20070286103A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)
US8107552B2 (en) 2006-06-28 2012-01-31 Samsung Electronics Co., Ltd. System and method of wireless communication of uncompressed video having a fast fourier transform-based channel interleaver
JP5309889B2 (ja) * 2008-10-27 2013-10-09 ソニー株式会社 データ処理装置および方法、並びにプログラム
WO2013157675A1 (ko) * 2012-04-18 2013-10-24 전북대학교산학협력단 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
US9178534B2 (en) * 2012-05-29 2015-11-03 International Business Machines Corporation Methods for partial reverse concatenation for data storage devices using composite codes
US20150163085A1 (en) 2012-07-09 2015-06-11 Sony Corporation Coding and modulation apparatus using non-uniform constellation
EP3208987B1 (en) 2013-04-30 2018-09-26 Sony Corporation Coding and modulation apparatus using non-uniform constellation
EP3017574B1 (en) * 2013-07-05 2019-11-13 Sony Corporation Coding and modulation apparatus using non-uniform constellation
GB2522836A (en) * 2013-12-02 2015-08-12 Neul Ltd Interference mitigation
KR101971970B1 (ko) * 2015-01-27 2019-04-24 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR20180021997A (ko) * 2016-08-23 2018-03-06 삼성전자주식회사 영상 전송을 위한 무선 송신 장치, 시스템온칩 및 그 방법
CN107171770B (zh) * 2017-05-25 2020-01-07 深圳清华大学研究院 上行多用户非正交多址接入方法
US11671111B2 (en) 2019-04-17 2023-06-06 Samsung Electronics Co., Ltd. Hardware channel-parallel data compression/decompression
CN111277367B (zh) * 2020-01-19 2022-09-30 无锡泽太微电子有限公司 编码方法、装置
CN112436843B (zh) * 2020-11-27 2024-03-15 西安空间无线电技术研究所 一种Turbo码信道外交织器的设计方法
WO2023143130A1 (zh) * 2022-01-28 2023-08-03 华为技术有限公司 一种数据处理方法和数据处理装置

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665436A (en) 1985-12-20 1987-05-12 Osborne Joseph A Narrow bandwidth signal transmission
JPS641344A (en) * 1987-06-24 1989-01-05 Nippon Hoso Kyokai <Nhk> Fm multiplex transmitter
US5287470A (en) 1989-12-28 1994-02-15 Texas Instruments Incorporated Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
US5007001A (en) 1990-01-24 1991-04-09 Lloyd Williams Andrew Method for reordering the pixel map of a digitized image
JPH03242027A (ja) * 1990-02-20 1991-10-29 Nippon Telegr & Teleph Corp <Ntt> インターリーブを付加した並列誤り訂正方式
US5293480A (en) 1990-08-06 1994-03-08 At&T Bell Laboratories High resolution graphics system architecture
US5105442A (en) * 1990-11-07 1992-04-14 At&T Bell Laboratories Coded modulation with unequal error protection
US5214656A (en) * 1990-12-13 1993-05-25 At&T Bell Laboratories Multiplexed coded modulation with unequal error protection
JPH05268482A (ja) 1991-10-15 1993-10-15 Internatl Business Mach Corp <Ibm> 画像情報を圧縮解除する方法およびその装置
US5315617A (en) * 1992-05-29 1994-05-24 General Electric Company QAM encoding for high-definition television system
US5340988A (en) 1993-04-05 1994-08-23 General Electric Company High resolution radiation imaging system
CA2124711A1 (en) * 1993-08-24 1995-02-25 Lee-Fang Wei Concatenated reed-solomon code and trellis coded modulation
CA2124709C (en) 1993-08-24 1998-06-09 Lee-Fang Wei Reduced speed equalizer
JPH07283740A (ja) 1994-04-05 1995-10-27 Sony Corp 送信装置、受信装置、および伝送システム
US5508752A (en) 1994-04-12 1996-04-16 Lg Electronics Inc. Partial response trellis decoder for high definition television (HDTV) system
US5621761A (en) * 1994-12-09 1997-04-15 General Instrument Corporation Of Delaware Rotationally invariant trellis coding incorporating transparent binary convolutional codes
US6141384A (en) 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
US6151296A (en) 1997-06-19 2000-11-21 Qualcomm Incorporated Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals
KR100251048B1 (ko) 1997-06-19 2000-04-15 윤종용 단일 구조의 부호화가 가능한 주변 화소 성향 값을 이용한 격주사선 처리 부호화 방법
US6741748B1 (en) 1997-06-19 2004-05-25 Samsung Electronics Co. Scan interleaving method based on context values of neighboring pixels, improved encoding/decoding method of binary shape data and encoding/decoding apparatus suitable for the same
DE69838451T2 (de) * 1997-07-30 2008-01-10 Samsung Electronics Co., Ltd., Suwon Verfahren und schaltung zur adaptiven kanalkodierung
US5907582A (en) 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
JPH11196072A (ja) 1997-12-30 1999-07-21 Sony Corp 誤り訂正符号化方法及びその装置並びにデータ伝送方法
US6553540B1 (en) 1998-12-07 2003-04-22 Telefonaktiebolaget Lm Ericsson Efficient system and method for forward error correction
US6931372B1 (en) * 1999-01-27 2005-08-16 Agere Systems Inc. Joint multiple program coding for digital audio broadcasting and other applications
US7095708B1 (en) 1999-06-23 2006-08-22 Cingular Wireless Ii, Llc Methods and apparatus for use in communicating voice and high speed data in a wireless communication system
US6920179B1 (en) 1999-11-16 2005-07-19 Agere Systems Inc. Method and apparatus for video transmission over a heterogeneous network using progressive video coding
US20010033621A1 (en) * 2000-02-07 2001-10-25 Khayrallah Ali S. Method of differential coding and modulation
JP4543479B2 (ja) 2000-03-02 2010-09-15 ソニー株式会社 通信システム及びその方法
KR100360622B1 (ko) 2000-06-12 2002-11-13 주식회사 문화방송 엠펙 데이터 프레임과 이를 이용한 송수신 시스템
US6859545B1 (en) 2000-08-10 2005-02-22 Chung Shan Institute Of Science And Technology Information hiding method with reduced fuzziness
US6748020B1 (en) 2000-10-25 2004-06-08 General Instrument Corporation Transcoder-multiplexer (transmux) software architecture
EP1207661B1 (en) * 2000-11-20 2012-04-18 Sony Deutschland GmbH Adaptive subcarrier loading
US7170849B1 (en) 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
EP1382172B1 (en) 2001-03-30 2008-10-15 M&FC Holding, LLC Enhanced wireless packet data communication system, method, and apparatus apllicable to both wide area networks and local area networks
KR100850932B1 (ko) 2001-06-11 2008-08-12 엘지전자 주식회사 디지털 전송 시스템 및 방법
US20030091109A1 (en) 2001-10-16 2003-05-15 Yuri Okunev Convolution interleaver and deinterleaver for systems with error correction encoding
DE60138290D1 (de) 2001-12-20 2009-05-20 Texas Instruments Inc Faltungskodierer wobei ein geänderter Multiplizierer verwendet wird
WO2003090439A2 (en) 2002-04-16 2003-10-30 Thomson Licensing S.A. Concatenated equalizer/trellis decoder architecture for an hdtv receiver
US7089481B2 (en) 2002-07-22 2006-08-08 Agere Systems Inc. High speed arithmetic operations for use in turbo decoders
JP3906770B2 (ja) 2002-09-17 2007-04-18 ソニー株式会社 ディジタル画像信号処理装置および方法
US20040047424A1 (en) 2002-10-15 2004-03-11 Kumar Ramaswamy System and method for transmitting digital video files with error recovery
US20040083417A1 (en) 2002-10-29 2004-04-29 Lane Richard D. Multimedia transmission using variable error coding rate based on data importance
US20040120349A1 (en) 2002-11-14 2004-06-24 Hughes Electronics Systems and methods for transmitting internet protocol data via satellite
US7720999B2 (en) 2002-11-26 2010-05-18 Qualcomm Incorporated System and method for optimizing multimedia compression using plural encoders
US7450612B2 (en) 2002-12-04 2008-11-11 Koninklijke Electronics N.V. Packetization of layered media bitstreams
US20040151146A1 (en) 2003-01-30 2004-08-05 Hammerschmidt Joachim S. Multi-branch OFDM transceiver
US8483189B2 (en) * 2003-03-10 2013-07-09 Panasonic Corporation OFDM signal transmission method, transmission apparatus, and reception apparatus
KR100698620B1 (ko) 2003-06-16 2007-03-21 삼성전자주식회사 강건한 에러 정정 부호화 장치를 가지는 디지털 송/수신시스템 및 그의 에러정정부호화/정정방법
US7693034B2 (en) 2003-08-27 2010-04-06 Sasken Communication Technologies Ltd. Combined inverse fast fourier transform and guard interval processing for efficient implementation of OFDM based systems
US7769097B2 (en) * 2003-09-15 2010-08-03 Intel Corporation Methods and apparatus to control transmission of a multicarrier wireless communication channel through multiple antennas
US20050135611A1 (en) 2003-09-19 2005-06-23 Robert Hardacker Method and system for wireless digital communication
US7535819B1 (en) 2003-09-26 2009-05-19 Staccato Communications, Inc. Multiband OFDM system with mapping
JP3877215B2 (ja) 2003-10-10 2007-02-07 株式会社インテリジェント・コスモス研究機構 送信装置、通信システムおよび通信方法
US7366462B2 (en) 2003-10-24 2008-04-29 Qualcomm Incorporated Method and apparatus for seamlessly switching reception between multimedia streams in a wireless communication system
CN100566178C (zh) 2003-10-29 2009-12-02 日本电气株式会社 二进制算术码解码器和编码器，算术码解码器和编码器及其方法
US7376117B2 (en) 2003-12-02 2008-05-20 Infineon Technologies Ag Interleaving circuit for a multiband OFDM transceiver
WO2005065035A2 (en) 2004-01-08 2005-07-21 Wisair Ltd. Distributed and centralized media access control device and method
WO2005076536A1 (en) 2004-02-04 2005-08-18 Matsushita Electric Industrial Co., Ltd. Method and apparatus for generating packet frames for carrying data
US7991056B2 (en) 2004-02-13 2011-08-02 Broadcom Corporation Method and system for encoding a signal for wireless communications
US7668075B2 (en) 2004-04-06 2010-02-23 Texas Instruments Incorporated Versatile system for dual carrier transformation in orthogonal frequency division multiplexing
US8139659B2 (en) 2004-05-25 2012-03-20 Broadcom Corporation Multiple transmit antenna interleaver design
KR101299386B1 (ko) 2004-07-01 2013-08-22 퀄컴 인코포레이티드 개선된 다중 입력 다중 출력 인터리빙 방법 및 인터리버 시스템
KR100589680B1 (ko) * 2004-07-26 2006-06-19 한국전자통신연구원 이동통신 시스템의 신호 전송 방법 및 그 장치와, 수신방법 및 그 장치
EP1774678A4 (en) * 2004-08-03 2011-01-05 Agency Science Tech & Res METHOD FOR TRANSMITTING A DIGITAL DATA STREAM, TRANSMITTER, METHOD FOR RECEIVING A DIGITAL DATA STREAM AND RECEIVER
DE602005019062D1 (de) 2004-08-12 2010-03-11 Interdigital Tech Corp Verfahren und vorrichtung zur implementierung von raum-frequenz-blockcodierung in einem drahtlosen orthogonalen frequenzmultiplex-kommunikationssystem
GB2419788B (en) 2004-11-01 2007-10-31 Toshiba Res Europ Ltd Interleaver and de-interleaver systems
US7228154B2 (en) 2004-11-03 2007-06-05 Sony Corporation Method and system for processing wireless digital multimedia
US7876670B2 (en) * 2005-02-03 2011-01-25 Agency For Science, Technology And Research Method for transmitting data, method for receiving data, transmitter, receiver, and computer program products
TW200642384A (en) 2005-02-23 2006-12-01 Wionics Research Ultrawideband architecture
US20090022079A1 (en) 2005-05-04 2009-01-22 Fei Frank Zhou Method and apparatus for providing enhanced channel interleaving
US7610017B2 (en) 2005-06-09 2009-10-27 Vixs Systems, Inc. Increased data rate transmissions of a wireless communication
US7860180B2 (en) 2005-10-21 2010-12-28 Amimon Ltd OFDM modem for transmission of continuous complex numbers
US8006168B2 (en) * 2005-12-19 2011-08-23 Amimon Ltd Apparatus and method for applying unequal error protection during wireless video transmission
US7742535B2 (en) 2005-12-21 2010-06-22 Powerwave Technologies, Inc. Crest factor reduction system and method for OFDM transmission systems using selective sub-carrier degradation
US7627182B2 (en) 2005-12-30 2009-12-01 Intel Corporation Method and apparatus for varied format encoding and decoding of pixel data
US8014416B2 (en) 2006-02-14 2011-09-06 Sibeam, Inc. HD physical layer of a wireless communication device
US20070223572A1 (en) 2006-03-24 2007-09-27 Samsung Electronics Co., Ltd. Method and system of pixel interleaving for improving video signal transmission quality in wireless communication
US7653676B2 (en) 2006-05-05 2010-01-26 Hitachi, Ltd. Efficient mapping of FFT to a reconfigurable parallel and pipeline data flow machine
US20070286103A1 (en) 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)
US20070288980A1 (en) 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having a frame format and parsing scheme with parallel convolutional encoders
US8107552B2 (en) 2006-06-28 2012-01-31 Samsung Electronics Co., Ltd. System and method of wireless communication of uncompressed video having a fast fourier transform-based channel interleaver
US20090016359A1 (en) 2007-07-11 2009-01-15 Samsung Electronics Co., Ltd. System and method for processing high definition video data to be transmitted over a wireless medium

Also Published As

Publication number Publication date
CN101779453B (zh) 2013-03-20
EP2174494A4 (en) 2013-11-20
US8194750B2 (en) 2012-06-05
JP2010536222A (ja) 2010-11-25
CN101779453A (zh) 2010-07-14
JP5247802B2 (ja) 2013-07-24
US20080089427A1 (en) 2008-04-17
EP2174494B1 (en) 2016-06-22
EP2174494A1 (en) 2010-04-14
WO2009020266A1 (en) 2009-02-12
KR20090037375A (ko) 2009-04-15

Similar Documents

Publication Publication Date Title
KR100982522B1 (ko) 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법
US8611380B2 (en) System and method for digital communications using multiple parallel encoders
KR100970734B1 (ko) 단축된 마지막 코드워드를 이용한 무선 고 선명 비디오데이터 처리 시스템 및 방법
KR100945490B1 (ko) 잔여 바이트를 이용한 무선 고해상도 비디오 데이터 처리시스템 및 그 방법
US8665967B2 (en) Method and system for bit reorganization and packetization of uncompressed video for transmission over wireless communication channels
US20070288980A1 (en) System and method for digital communication having a frame format and parsing scheme with parallel convolutional encoders
KR101603677B1 (ko) 무선 통신에서의 인터리빙을 위한 유사랜덤치환에 관한 시스템 및 방법
US20070286103A1 (en) System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)
US20090016359A1 (en) System and method for processing high definition video data to be transmitted over a wireless medium
CN101444101A (zh) 使用多个并行编码器的用于数字通信的系统和方法
CN1151672C (zh) 一种采用多层分组乘积码的信道编码调制方法
US6591391B1 (en) Method of generating an 8-VSB modulated signal
CN100376114C (zh) 基于根据星座确定的穿孔型式的信号编码方法
JPH10336158A (ja) デジタル信号送信装置、およびデジタル信号受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 9