KR100979972B1 - 박막 트랜지스터 액정표시소자 및 그 제조방법 - Google Patents

박막 트랜지스터 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100979972B1
KR100979972B1 KR1020060049954A KR20060049954A KR100979972B1 KR 100979972 B1 KR100979972 B1 KR 100979972B1 KR 1020060049954 A KR1020060049954 A KR 1020060049954A KR 20060049954 A KR20060049954 A KR 20060049954A KR 100979972 B1 KR100979972 B1 KR 100979972B1
Authority
KR
South Korea
Prior art keywords
data line
line
gate line
electrode
liquid crystal
Prior art date
Application number
KR1020060049954A
Other languages
English (en)
Other versions
KR20070115463A (ko
Inventor
김상진
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020060049954A priority Critical patent/KR100979972B1/ko
Publication of KR20070115463A publication Critical patent/KR20070115463A/ko
Application granted granted Critical
Publication of KR100979972B1 publication Critical patent/KR100979972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 라인 교차되는 부분의 데이터 라인이 끊어짐으로 인해 발생하는 데이터 오픈으로 인한 불량을 방지할 수 있는 박막 트랜지스터 액정표시소자가 제공된다. 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자는 박막 트랜지스터 액정표시장치의 게이트 라인과 데이터 라인의 교차 영역을 기준으로 기판, 기판 상에 형성되는 게이트 라인과, 게이트 라인 상에 형성되는 절연막과, 절연막 상에 게이트 라인과 수직하도록 형성된 데이터 라인과, 구조물 전체를 덮는 보호막과, 데이터 라인을 가로지르는 게이트 라인을 사이에 두고 상기 데이터 라인의 일부가 노출되도록 상기 보호막 내부에 형성된 브리지 비아홀, 및 보호막 상에 형성되며 상기 브릿지 비아홀을 통해 상기 게이트 라인 사이의 상기 데이터 라인을 전기적으로 연결시켜 주는 리던던시 전극을 포함한다. 또한, 그 제조방법도 제공된다.
TFT-LCD, 리던던시 전극, 브리지 비아홀, 데이터 오픈

Description

박막 트랜지스터 액정표시소자 및 그 제조방법{TFT-LCD device and method for fabricating the same}
도 1은 종래의 박막 트랜지스터 액정표시소자의 하부 TFT 어레이 기판의 개략적인 평면도이다.
도 2는 도 1에서 게이트 라인과 데이터 라인이 교차(cross over)되는 부분인 A-A'면을 따라 절개한 면의 단면도이다.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자를 모식적으로 도시한 평면도이다.
도 4는 도 3의 B-B'면을 따라 절개한 면의 단면도이다.
도 5는 도 3의 C-C'면을 따라 절개한 면의 단면도이다.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 공정단면도로서 특히 도 3의 B-B'영역에 대한 공정단면도이다.
도 7a 내지 도 7b는 도 3의 C-C'영역에 대한 공정단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
300: 기판 302: 게이트 라인
304: 공통전극라인 306: 공통전극
308: 절연막 310: 액티브층
312: 소오스 전극 314: 드레인 전극
316: 보호막 318: 제1 비아홀
320: 화소전극 330: 데이터 라인
333a, 333b: 브리지 비아홀 335: 리던던시 전극
본 발명은 박막트랜지스터 액정표시소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 게이트 라인과 교차(cross over)되는 영역에서 단차에 의해 데이터 라인이 끊어짐으로 인해 생기는 데이터 오픈(data open) 현상을 방지할 수 있는 박막 트랜지스터 액정표시소자 및 그 제조방법에 관한 것이다.
박막 트랜지스터 액정표시소자(TFT-LCD)는 인가되는 전기장에 의해 액정의 움직임을 조절하여 하부에서 유입되는 빛의 상부로의 투과율을 조절함으로써 소정의 영상데이터를 표시하는 장치로서 최근 PDP와 함께 평판 디스플레이로서 각광받고 있는 소자이다.
도 1은 종래의 박막 트랜지스터 액정표시소자의 하부 TFT 어레이 기판의 개 략적인 평면도이고, 도 2는 도 1에서 게이트 라인(102)과 데이터 라인(130)이 교차(cross over)되는 부분A-A'면을 따라 절개한 면의 단면도이다.
도 1과 도 2에 도시된 바와 같이 종래의 박막 트랜지스터 액정표시소자의 게이트 라인(102)과 데이터 라인(130)이 교차되는 부분은 기판(100), 기판(100) 상에 형성되는 게이트 라인(102), 상기 게이트 라인(102)을 수직으로 가로지르는 데이터 라인(130), 상기 게이트 라인(102)과 데이터 라인(130)을 전기적으로 분리시켜주는 절연막(108), 및 상기 구조물 상에 전체적으로 형성된 보호막(passivation layer; 116)을 포함한다.
상기 구조물들은 모두 박막 트랜지스터(TFT)를 제조하는 공정에서 동시에 형성되는 것들로서, 절연막(108)과 데이터 라인(130) 사이에는 액티브층이 더 게재 될 수도 있다.
그런데, 도 2에서 나타낸 바와 같이 데이터 라인(130)은 절연막(108) 상에 게이트 라인(102)과 수직하도록 형성되는데, 특히 게이트 라인(102)과 교차하는 부분에서는 절연막 하부의 게이트 라인(102)으로 인한 단차(step)가 생겨 이러한 단차를 따라 콘포말(conformal)하게 데이터 라인(130)이 지나가게 된다.
데이터 라인(130)은 통상 소오스(도 1의 112 참조) 및 드레인 전극(도 1의 114참조)을 형성하는 공정에서, 금속물질 예컨대 Mo/Al/Mo 3층구조 또는 Cr 단일물질로 스퍼터링을 이용하여 형성되는데, 이러한 물질들은 비교적 전기적 저항값은 높더라도 스텝 커버리지(step coverage)가 우수하여 데이터 라인(130)의 형성시 게이트 라인(102)과 교차하는 부분에서 게이트 라인(102)에 의해 생기는 단차에 의해 서도 끊어짐 없이 형성될 수 있다는 장점이 있다.
그러나, 최근 데이터 라인(130)을 형성하는 물질이 금속합금에서 단일 금속(single metal), 구체적으로 전기적 저항값이 우수한 Mo 단일금속으로 옮겨가고 있는 추세인데, 이러한 Mo 단일 금속을 데이터 라인(130)을 형성하기 위해 사용할 경우, 도 2의 게이트 라인(102)과 데이터 라인(130)이 교차하는 영역, 특히 단차가 발생하는 영역(P)에서 Mo의 스텝 커버리지 불량으로 인한 데이터 라인(130)이 끊어지는 현상, 즉 데이터 오픈(data open) 현상이 발생할 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 라인과 데이터 라인이 교차하는 영역에서 데이터 라인 형성시 게이트 라인에 의해 생기는 단차로 인한 스텝 커버리지 불량으로 형성되는 데이터 라인이 끊어지는 데이터 오픈 현상을 방지할 수 있는 박막 트랜지스터 액정표시소자를 제공하는 데에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 제공하는 데에 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자는 박막 트랜지스터 액정표시장치의 게이트 라인과 데이터 라인의 교차 영역을 기준으로 기판, 기판 상에 형성되는 게이트 라인과, 게이트 라인 상에 형성되는 절연막과, 절연막 상에 게이트 라인과 수직하도록 형성된 데이터 라인과, 구조물 전체를 덮는 보호막과, 데이터 라인을 가로지르는 게이트 라인을 사이에 두고 상기 데이터 라인의 일부가 노출되도록 상기 보호막 내부에 형성된 브리지 비아홀, 및 보호막 상에 형성되며 상기 브릿지 비아홀을 통해 상기 게이트 라인 사이의 상기 데이터 라인을 전기적으로 연결시켜 주는 리던던시 전극을 포함한다.
상기의 다른 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법은 기판 상에 게이트 라인과 절연막을 순차적으로 형성하는 단계, 절연막 상에 액티브층을 형성하는 단계, 액티브층 상에 소오스/드레인 전극을 형성하는 단계, 단계에 의해 형성된 구조물 상에 보호막을 형성하는 단계, 보호막을 식각하여 드레인 전극이 노출되도록 하는 제1 비아홀 및 브리지 비아홀을 동시에 형성하는 단계, 및 보호막 상에 드레인 전극과 전기적으로 연결되는 화소전극과 리던던시 전극을 동시에 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형 태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자를 모식적으로 도시한 평면도이고, 도 4는 도 3의 B-B'면을 따라 절개한 면의 단면도이며, 도 5는 도 3의 C-C'면을 따라 절개한 면의 단면도이다.
도 3 내지 도 5에 도시된 바와 같이 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자는 기판(300), 게이트 라인(302), 데이터 라인(330), 공통전극라인(304), 공통전극(306), 절연막(308), 액티브층(310), 소오스/드레인 전극(312, 314), 보호막(316), 제1 비아홀(318), 브리지 비아홀(333a, 333b), 화소전극(320), 리던던시 전극(335)을 포함한다.
기판(300)은 본 발명의 박막 트랜지스터 액정표시소자의 베이스(base)가 되는 층으로서 일반적으로 유리기판이 사용된다.
상기 기판(300) 상에는 게이트 라인(302) 게이트 라인(302)-공통전극라인(304)-공통전극(306)이 형성되어 있으며, 상기 구조물 전체적으로 나이트라이드 (SiNx) 재질의 절연막(308)이 형성되어 있고, 절연막(308) 상에는 게이트 전극에 소정의 전압 인가시에 채널이 형성되는 비정질실리콘막과 고농도 N도핑 비정질실리콘으로 이루어진 액티브층(310)이 형성된다.
또한, 액티브층(310) 상에는 양측으로 데이터 라인(330)으로부터 소정의 전기적 신호를 인가받는 소오스 전극(312)과 액티브층(310)에 채널이 형성될 때 소오스 전극(312)으로부터 상기 전기적 신호를 전달받는 드레인 전극(314)이 형성되어 있으며, 상기에서 설명한 구조물 전체를 덮고 있는 보호막(passivation layer; 316)이 형성된다.
제1 비아홀(318)은 드레인 전극(314)의 일부영역이 노출되도록 보호막(316) 내부에 형성되며, 브리지 비아홀(333a, 333b)은 데이터 라인(330) 구체적으로 게이트 라인(302)을 사이에 두고 데이터 라인(330)의 양측 일부면이 노출되도록 보호막(316) 내부에 형성되어 있다.
화소전극(320)은 화소영역의 보호막(316) 상부와 상기 제1 비아홀(318) 내부에 드레인 전극(314)과 전기적으로 연결되도록 형성되어 있으며, 일정한 격자모양으로 형성된다.
리던던시 전극(redundancy electrode); 335)은 상기 게이트 라인(302)과 데이터 라인(330)이 교차하는 영역의 보호막(316) 상부에 브리지 비아홀(333a, 333b)을 통해 게이트 라인(302)을 사이에 두고 교차하는 데이터 라인(330)의 양측이 서로 전기적으로 연결되도록 형성되어 있다.
리던던시 전극(335)는 상기 화소전극(320)과 같은 공정 단계에서 같은 재질 의 물질, 구체적으로 투명전극으로 사용되는 ITO, IZO 등을 이용하여 형성한다.
리던던시 전극(335)은 데이터 라인(330)이 게이트 라인(302)와 교차하는 영역에서 일정 높이의 단차에 의해 끊어지는 현상(data open) 현상이 발생하더라도, 게이트 라인(302)을 사이에 두고 보호막(316) 상부와 브리지 비아홀(333a, 333b)을 통해 브리지 비아홀(333a, 333b)에 의해 노출된 데이터 라인(330)을 전기적으로 연결하여 줌으로서 데이터 오픈 현상에 의한 불량을 방지할 수 있다.
리던던시 전극(335)은 화소전극(320)과 동일공정에서 동일재질로 형성되나, 후의 식각 공정을 통해 서로 전기적으로 분리시켜 주게 된다.
이를 도 5를 통하여 보다 자세히 설명하기로 한다.
도 5는 도 3에 있어서 게이트 라인(302)과 데이터 라인(330)이 교차하는 영역인 C-C' 영역을 따라 절개한 면의 단면도인데, 이 부분은 박막 트랜지스터 영역이 아니므로, 데이터 라인(330)과 게이트 라인(302)을 서로 전기적으로 분리시켜 주기 위한 절연막(308) 만이 게이트 라인(302)과 데이터 라인(330) 사이에 게재되어 있으며, 데이터 라인(330)의 상부에는 보호막(316)이 구조물 전체를 덮고 있다.
또한, 데이터 라인(330)을 하부에서 가로지르는 게이트 라인(302)을 사이에 두고 보호막(316) 내부에 브리지 비아홀(333a, 333b)이 형성되어 있는데, 이러한 브리지 비아홀(333a, 333b)은 하부에서 가로지르는 게이트 라인(302) 양측의 데이터 라인(330)의 일부영역을 노출시키고 있다.
리던던시 전극(335)은 보호막(316) 상부에 형성되어, 브리지 비아홀(333a, 333b)을 통해 하부에 게이트 라인(302)이 가로지르는 데이터 라인(330)의 양측을 전기적으로 연결시켜 주고 있다.
그 결과 상기에서 설명한 바와 같이 데이터 라인(330)이 게이트 라인(302)과 교차(cross over)되는 영역에서 하부의 게이트 라인(302)에 의해 생기는 단차에 의해 스텝 커버리지(step coverage)가 나쁨으로 인해 끊어지는 현상이 발생하더라도, 보호막(316) 상부에서 브리지 비아홀(333a, 333b)을 통해 전기적으로 연결된 리던던시 전극(335)에 의해 보상됨으로서 데이터 라인(330)이 오픈(open)되어 발생하는 불량을 방지할 수 있게 된다.
다만, 상기의 브리지 비아홀(333a, 333b)은 제1 비아홀(318)의 형성시에 동시에 형성함으로서 별도의 공정을 거치지 않더라도 형성이 가능하며, 리던던시 전극(335) 또한 화소전극(320)을 형성할 때 동시에 형성함으로서 별도의 공정을 필요로 하지 아니한다.
또한, 도 5에서는 데이터 라인(330)과 게이트 라인(302) 사이에 절연막(308)만이 게재되어 있으나, 절연막(308)과 데이터 라인(330) 사이에 비정질실리콘막과 고농도 N도핑 비정질 실리콘층으로 이루어진 액티브층이 더 게재될 수도 있다. 특히, 5-mask 공정이 아닌 4-mask 공정에 의해 액정표시소자를 제조할 경우 액티브층이 게재되는 것이 일반적이다.
이하에서는 상기에서 설명한 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법에 대해 설명한다.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 공정단면도로서 특히 도 3의 B-B'영역에 대한 공정단 면도이고, 도 7a 내지 도 7b는 도 3의 C-C'영역에 대한 공정단면도이다.
다만, 도 6a 내지 도 6f와 도 7a 내지 도 7f는 각각 같은 공정단계로서 즉, 도 6a와 도 7a는 같은 공정단계이고, 도 6f와 도 7f는 같은 공정단계로서 서로 위치만을 달리한다.
또한, 도 6a 내지 도 6f, 도 7a 내지 도 7f에서 동일한 참조번호는 동일부재를 나타낸다. 따라서, 그에 대한 자세한 설명은 상기에서 설명한 박막 트랜지스터 액정표시소자에 대한 설명을 참조하기로 한다.
본 발명에 실시예에 따른 박막 트랜지스터 액정표시소자를 제조하기 위해서는 먼저, 도 6a에 도시된 바와 같이 기판(300) 상에 게이트 라인(302)과 절연막(308)을 순차적으로 형성한다.
게이트 라인(302)을 형성하는 공정에서 공통전극라인(304)과 공통전극(306)도 동시에 형성되며, 게이트 절연막(308)은 게이트 라인(302)-공통전극라인(304)-공통전극(306)이 형성된 기판(300) 상에 전체적으로 콘포말하게 형성된다.
상기의 절연막(308)층은 일반적으로 실리콘 나이트라이드(SiNx)로 이루어지고 화학기상증착장비(CVD)를 이용하여 형성된다.
도 6a에 대응되는 단계에서 도 7a는 게이트 라인(302) 상에 콘포말하게 절연막(308)이 형성되어 있다.
다음으로, 도 6b에 도시된 바와 같이 절연막(308) 상에 비정질 실리콘과 고농도 N도핑 비정질 실리콘층으로 된 액티브층(310)을 형성한다.
액티브층(310)은 게이트라인(302)에 소정의 전압(이를 문턱전압이라 함)이 인가될 때 채널이 형성되어 소오스 전극과 드레인 전극을 서로 전기적으로 연결시켜주는 기능을 한다.
상기의 액티브층(310)도 화학기상증착장비를 이용하여 형성된다.
도 6b에 대응되는 도 7b에 있어서는 액티브층(310)이 절연막(308) 상에 형성되어 있지 않음을 알 수 있는데, 이는 5-mask를 사용하는 공정에서는 일반적인 것으로, 4-mask를 사용하는 공정에서는 도 7b의 절연막 상에 액티브층이 게재되어 있을 수도 있다.
다음으로, 도 6c에 도시된 바와 같이 액티브층(310) 상의 양측에 서로 대향되도록 소오스 전극(312)과 드레인 전극(314)을 형성한다.
도 6c에 대응되는 도 7c에 있어서는 절연막(308) 상에 데이터 라인(330)이 게이트 라인(302)을 가로지르며 형성된다.
이때, 소오스/드레인 전극(314)과 데이터 라인(330)은 스퍼터링을 이용하여 동시에 형성되는 것으로, Mo/Al/Mo 3층구조, Cr 단일 금속으로도 형성할 수 있으나, 전기전도도가 보다 우수한 Mo 단일 금속으로 형성하는 것이 바람직하다.
다음으로, 도 6d에 도시된 바와 같이 상기 단계에 의해 형성된 구조물 상에 보호막(316)을 형성한다.
도 6d에 대응되는 도 7d에 있어서도 데이터 라인(330) 상에 보호막(316)이 형성되어 있음을 알 수 있다.
다음으로, 도 6e에 도시된 바와 같이 보호막(316)을 식각하여 드레인 전극(314)을 노출시키는 제1 비아홀(318)을 형성한다.
도 6e에 대응되는 도 7e에 있어서는 제1 비아홀(318)과 동시에 브리지 비아홀(333a, 333b)이 같은 마스크를 이용하여 형성되어 있음을 알 수 있다.
다음으로, 도 7f에 도시된 바와 같이 보호막(316) 상부와 콘택홀(318) 내부에 상기 드레인 전극(314)와 전기적으로 연결되는 화소전극(pixel electrode; 320)을 형성한다.
도 6f에 대응되는 도 7f에 있어서는 보호막(316) 상부에 브리지 비아홀(333a, 333b)을 통해 상부로 데이터 라인(330)을 전기적으로 연결시켜 주는 리던던시 전극(redundancy electrode; 335)이 형성되어 있다.
즉, 리던던시 전극(335)은 화소전극(320)을 형성하는 공정에서 동시에 형성하고 있음을 알 수 있다.
다만, 상기에서는 게이트 라인과 데이터 라인이 교차하는 영역에 한정하여 데이터 라인이 오픈(open) 되는 것에 한정하여 본 발명을 설명하였으나, 이러한 데이터 라인 오픈 현상은 게이트라인과 데이터 라인이 교차하는 영역 뿐만 아니라, Cst on common 방식의 TN모드 및 횡전계 방식 액정표시소자에 있어서는 공통전극라인과 데이터 라인이 교차하는 영역에서도 발생할 수 있다는 것은 당업자에게 자명한 사항일 것이다.
따라서, 공통전극라인과 데이터 라인이 교차하는 영역에 있어서 공통전극라인을 사이에 두고 교차하는 데이터 라인의 양측의 보호막 내부에 비아홀을 형성하고 보호막의 상부를 통해 상기 비아홀을 통해 하측의 데이터 라인과 연결시키는 브리지 전극을 형성하게 되면, 공통전극라인과 데이터 라인이 교차하는 영역에서의 데이터 라인 오픈을 방지할 수 있다.
이상 첨부된 도면 및 표를 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자 및 그 제조방법에 의하면 종래의 5-mask공정 또는 4-mask 공정을 그대로 이용하여 공정의 큰 변화 없이도 게이트 라인과 데이터 라인이 교차되는 부분에서 게이트 라인에 의해 생기는 단차로 인한 데이터 라인이 끊어지는 현상(data open)에 의한 불량을 방지할 수 있게 된다.

Claims (4)

  1. 박막 트랜지스터 액정표시소자의 게이트 라인과 데이터 라인의 교차 영역에 있어서,
    기판; 상기 기판 상에 형성되는 게이트 라인과; 상기 게이트 라인 상에 형성되는 절연막과; 상기 절연막 상에 상기 게이트 라인과 수직하도록 형성된 데이터 라인과; 상기 구조물 전체를 덮는 보호막과; 상기 데이터 라인을 가로지르는 상기 게이트 라인을 사이에 두고 상기 데이터 라인의 일부가 노출되도록 상기 보호막 내부에 형성된 한쌍의 브리지 비아홀; 및
    상기 보호막 상에 형성되며 상기 한쌍의 브릿지 비아홀을 통해 상기 게이트 라인을 사이에 두고 상기 데이터 라인의 양쪽을 전기적으로 연결시켜 주는 리던던시 전극을 포함하는 박막 트랜지스터 액정표시소자.
  2. 박막 트랜지스터 액정표시소자의 공통전극 라인과 데이터 라인의 교차 영역에 있어서,
    기판; 상기 기판 상에 형성되는 공통전극 라인과; 상기 게이트 라인 상에 형성되는 절연막과; 상기 절연막 상에 상기 공통전극 라인과 수직하도록 형성된 데이터 라인과; 상기 구조물 전체를 덮는 보호막과; 상기 데이터 라인을 가로지르는 상기 공통전극 라인을 사이에 두고 상기 데이터 라인의 일부가 노출되도록 상기 보호막 내부에 형성된 한쌍의 브리지 비아홀; 및
    상기 보호막 상에 형성되며 상기 한쌍의 브릿지 비아홀을 통해 상기 공통전극 라인 사이의 상기 데이터 라인을 전기적으로 연결시켜 주는 리던던시 전극을 포함하는 박막 트랜지스터 액정표시소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연막과 상기 데이터 라인 사이에 액티브층이 더 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 리던던시 전극은 화소전극과 동일재질의 투명전극인 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
KR1020060049954A 2006-06-02 2006-06-02 박막 트랜지스터 액정표시소자 및 그 제조방법 KR100979972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060049954A KR100979972B1 (ko) 2006-06-02 2006-06-02 박막 트랜지스터 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049954A KR100979972B1 (ko) 2006-06-02 2006-06-02 박막 트랜지스터 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070115463A KR20070115463A (ko) 2007-12-06
KR100979972B1 true KR100979972B1 (ko) 2010-09-03

Family

ID=39141923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049954A KR100979972B1 (ko) 2006-06-02 2006-06-02 박막 트랜지스터 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100979972B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114563893B (zh) 2020-11-27 2024-03-08 福州京东方光电科技有限公司 一种显示基板的维修方法、显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271091B1 (ko) * 1998-04-10 2000-11-01 윤종용 액정 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271091B1 (ko) * 1998-04-10 2000-11-01 윤종용 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20070115463A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
US9923068B2 (en) Array substrate and method of fabricating the same
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR100920483B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
TWI284986B (en) Thin film transistor array panel including storage electrode
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
KR101392208B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
CN113948458B (zh) 阵列基板及其制作方法
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN113437090A (zh) 阵列基板及其制备方法、显示面板
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100979972B1 (ko) 박막 트랜지스터 액정표시소자 및 그 제조방법
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 9