KR100979756B1 - 웨이퍼 처리 방법 및 장치 - Google Patents

웨이퍼 처리 방법 및 장치 Download PDF

Info

Publication number
KR100979756B1
KR100979756B1 KR1020080036002A KR20080036002A KR100979756B1 KR 100979756 B1 KR100979756 B1 KR 100979756B1 KR 1020080036002 A KR1020080036002 A KR 1020080036002A KR 20080036002 A KR20080036002 A KR 20080036002A KR 100979756 B1 KR100979756 B1 KR 100979756B1
Authority
KR
South Korea
Prior art keywords
time
wafer
processing
unit
alarm
Prior art date
Application number
KR1020080036002A
Other languages
English (en)
Other versions
KR20090110479A (ko
Inventor
오두영
강동연
정성철
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41538326&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100979756(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020080036002A priority Critical patent/KR100979756B1/ko
Publication of KR20090110479A publication Critical patent/KR20090110479A/ko
Application granted granted Critical
Publication of KR100979756B1 publication Critical patent/KR100979756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67724—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations by means of a cart or a vehicule
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 처리 방법이 개시된다. 웨이퍼를 대상으로 공정을 진행한다. 이어, 공정이 완료되면, 웨이퍼를 대상으로 공정이 진행된 공정 시간을 산출한다. 이어, 공정 시간 중 웨이퍼에 대한 직접적인 처리 시간을 제외한 나머지 부대 시간을 기준 시간과 비교한다. 이어, 비교한 결과, 부대 시간이 기준 시간을 초과할 경우 경보를 발생시킨다. 따라서, 부대 시간을 관리하여 자동화 공정의 안정성을 확보할 수 있다.

Description

웨이퍼 처리 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING A WAFER}
본 발명은 웨이퍼 처리 방법 및 장치에 관한 것으로써, 더욱 상세하게는 반도체 소자의 제조에 사용되는 웨이퍼를 자동적으로 처리하는 방법 및 장치에 관한 것이다.
일반적으로, 반도체 소자는 실리콘(silicon)을 기초로 한 웨이퍼(wafer)로부터 제조된다. 구체적으로, 상기 반도체 소자는 상기 웨이퍼를 대상으로 증착 공정, 포토리소그래피 공정, 식각 공정, 이온 주입 공정, 세정 공정, 검사 공정 등을 수행하여 제조된다.
더 구체적으로, 상기 반도체 소자는 상기 공정들을 수행하기 위한 공정 유닛들 각각에 상기 웨이퍼를 로딩하고, 상기 공정 유닛들 각각에서 상기 공정들을 수행한 다음, 언로딩된다. 이러한 일련의 과정은 별도의 제어 장치에 의해서 자동적으로 제어되면서 수행된다.
실질적으로, 상기 제어 장치는 상기 공정 유닛들 중 어느 하나에 상기 웨이퍼를 로딩하는 로딩 시간과, 상기 공정이 실질적으로 수행되는 공정 시간과, 상기 공정을 완료하여 상기 웨이퍼를 언로딩하는 언로딩 시간과, 상기 언로딩된 상기 웨 이퍼를 상기 공정 유닛들 중 다른 공정 유닛으로 재로딩 시간 등을 설정한다. 여기서, 상기 공정 시간은 상기 웨이퍼에 대한 직접적인 처리 시간과 그 외의 부대 시간으로 구분한다.
여기서, 상기 부대 시간에는 상기 웨이퍼를 실린더와 같은 구동 부재로 이동시키는 시간, 상기 공정에 필요한 케미컬을 분사하는 노즐을 구동하는 시간, 상기 웨이퍼를 얼라인시키는 시간 등이 포함된다.
그러나, 상기 부대 시간이 상기 제어 장치에 의해서 설정된 시간을 초과할 경우, 이를 확인할 수 있는 수단이 부재함으로써, 상기 웨이퍼가 상기 언로딩되는 타이밍을 준수하지 못하여 상기 공정의 자동화 진행에 오류가 발생되는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 부대 시간을 관리하여 자동화 공정의 안정성을 확보할 수 있는 웨이퍼 처리 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 웨이퍼 처리 방법이 적용된 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼 처리 방법이 개시된다. 웨이퍼를 대상으로 공정을 진행한다. 이어, 상기 공정이 완료되면, 상기 웨이퍼를 대상으로 상기 공정이 진행된 공정 시간을 산출한다. 이어, 상기 공정 시간 중 상기 웨이퍼에 대한 직접적인 처리 시간을 제외한 나머지 부대 시간을 기준 시간과 비교한다. 이어, 상기 비교한 결과, 상기 부대 시간이 상기 기준 시간을 초과할 경우 경보를 발생시킨다.
여기서, 상기 경보를 발생시킨 다음에는 상기 공정 중 상기 부대 시간에 포함되는 조건을 상기 기준 시간으로 조정할 수 있다.
또한, 상기 부대 시간을 상기 기준 시간과 비교할 때 상기 부대 시간과 상기 기준 시간을 다수의 세부 항목들로 구분하여 비교할 수 있다.
한편, 상기 공정은 다수의 공간들에서 다수의 웨이퍼들에 대하여 이루어지고, 상기 공정 시간은 상기 공간들에서 상기 공정을 모두 완료된 후 상기 각각의 웨이퍼들에 대하여 산출될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼 처리 장치는 처리부, 산출부, 비교부 및 경보부를 포함한다. 상기 처리부는 웨이퍼를 대상을 처리 공정을 수행한다. 상기 산출부는 상기 처리부와 연결되고, 상기 처리부에서 상기 웨이퍼를 대상으로 상기 공정이 진행된 공정 시간을 산출한다. 상기 비교부는 상기 산출부와 연결되어 상기 공정 시간을 전송 받고, 상기 공정 시간 중 상기 웨이퍼에 대한 직접적인 처리 시간을 제외한 나머지 부대 시간을 기준 시간과 비교한다. 상기 경보부는 상기 비교부와 연결되고, 상기 부대 시간이 상기 기준 시간을 초과할 경우 경보를 발생시킨다.
이에, 상기 웨이퍼 처리 장치는 상기 처리부 및 상기 비교부와 연결되고, 상기 경보부로부터 경보가 발생될 경우 상기 공정 중 상기 부대 시간에 포함되는 조건을 상기 기준 시간으로 조정하는 조정부를 더 포함할 수 있다.
또한, 상기 비교부는 상기 부대 시간과 상기 기준 시간을 다수의 세부 항목들로 구분하여 비교하는 것을 특징으로 한다. 한편, 상기 처리부는 상기 공정을 멀티적으로 진행하기 위한 다수의 공간들을 한정하는 다수의 챔버들을 포함하고, 상기 산출부는 상기 챔버들에서 상기 공정들이 모두 완료될 때 상기 공정 시간을 산출하는 것을 특징으로 할 수 있다.
이러한 웨이퍼 처리 방법 및 장치에 따르면, 웨이퍼에 대한 직접적인 처리 시간을 제외한 부대 시간을 상기 공정을 완료하는 시점에 기준 시간과 비교하여 상 기 부대 시간이 상기 기준 시간을 초과할 경우, 경보를 발생시킴으로써, 이를 인식 후 손쉽에 처리할 수 있도록 하여 상기 공정의 자동화 진행에 오류가 발생되는 것을 방지할 수 있다.
이로써, 자동화로 진행되는 상기 공정의 안정성을 확보할 수 있다. 결과적으로, 상기 처리부에서 처리되는 상기 웨이퍼의 생산성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼 처리 방법 및 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 처리 장치를 개략적으로 나타낸 구성도이고, 도 2는 도 1에 도시된 웨이퍼 처리 장치의 처리부가 다수의 챔버들을 포함할 경우를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 처리 장치(1000)는 로딩부(100), 처리부(200) 및 언로딩부(300)를 포함한다.
상기 로딩부(100)는 외부로부터 웨이퍼(w)를 공정 장소(PC)의 내부로 로딩한다. 여기서, 상기 공정 장소(PC)는 웨이퍼(w)를 대상으로 반도체 소자의 제조 공정 을 진행하기 위한 공간을 제공할 수 있다. 예를 들어, 상기 공정 장소(PC)가 제공하는 공간은 상기 공정의 종류에 따라 플라즈마 상태 또는 진공 상태가 유지될 수 있다. 또한, 상기 공정 장소(PC)에는 상기 웨이퍼(w)가 안착되는 받침대(10)가 설치될 수 있다. 상기 로딩부(100)는 실질적으로, 이송 동작이 가능한 로봇(robot) 구조를 갖는다.
상기 처리부(200)는 상기 공정 장소(PC)에 설치된다. 상기 처리부(200)는 상기 로딩부(100)에 의해 로딩된 웨이퍼(w)를 대상으로 상기 반도체 소자를 제조하기 위한 증착 공정, 포토리소그래피 공정, 식각 공정, 이온 주입 공정, 세정 공정, 검사 공정 등을 수행할 수 있다.
예를 들어, 상기 웨이퍼(w)를 대상으로 식각 공정 또는 세정 공정을 진행하고자 할 경우, 상기 처리부(200)는 황산(H2SO4), 염산(HCl), 불산(HF), 과산화 수소 용액(H2O2), 탈이온수(H2O) 등과 같은 케미컬을 상기 웨이퍼(w)에 분사할 수 있다.
상기 언로딩부(300)는 상기 처리부(200)에 의하여 처리가 완료된 상기 웨이퍼(w)를 상기 공정 장소(PC)로부터 외부로 언로딩한다. 상기 언로딩부(300)는 실질적으로, 상기 로딩부(100)와 유사한 구성을 가질 수 있다. 이와 다르게, 상기 로딩부(100)가 상기 언로딩부(300)를 대신하여 상기 웨이퍼(w)를 외부로 언로딩할 수 있다.
이와 같은 상기 웨이퍼(w)를 대상으로 상기 로딩부(100), 상기 처리부(200) 및 상기 언로딩부(300)에 의하여 진행되는 일련의 과정은 별도의 제어 장치(미도 시)에 의해 자동적으로 진행된다. 즉, 상기 제어 장치는 상기 웨이퍼(w)가 상기 로딩부(100)에서 상기 처리부(200)로 로딩되는 시점과 상기 웨이퍼(w)를 대상으로 진행되는 공정 시간(PT)을 감안하여 상기 웨이퍼(w)가 언로딩되는 시점을 결정하여 상기 로딩부(100)와 상기 언로딩부(300)를 제어한다.
여기서, 상기 웨이퍼 처리 장치(1000)는 상기 처리부(200)에서 진행되는 공정 시간(PT)에 따른 상기 웨이퍼(w)의 언로딩 시점에 오류가 발생되는 것을 경보하기 위하여 산출부(400), 비교부(500) 및 경보부(600)를 더 포함한다.
상기 산출부(400)는 상기 처리부(200)와 연결된다. 상기 산출부(400)는 상기 공정이 완료되는 시점에, 상기 처리부(200)에서 실질적으로 상기 공정이 진행된 공정 시간(PT)을 산출한다.
상기 공정 시간(PT)은 상기 웨이퍼(w)를 직접적으로 처리하는 처리 시간(HT), 상기 처리부(200)에서의 공정 수행 중 상기 처리 시간(HT)을 제외한 나머지 부대 시간(OHT) 등을 포함하여 산출된다.
여기서, 상기 부대 시간(OHT)은 일 예로, 상기 웨이퍼(w)를 상기 처리부(200)에 이동시키기 위한 실린더와 같은 구동 장치를 구동하는 시간, 상기 웨이퍼(w)의 위치를 얼라인하는 시간, 상기 처리부(200)에서 상기 케미컬을 분사하기 위한 노즐을 구동하는 시간 등을 포함할 수 있다. 이러한 상기 부대 시간(OHT)은 상기 공정의 종류에 따라 다양한 세부 항목들을 포함할 수 있다.
이에, 상기 웨이퍼(w)의 처리 시간(HT)은 실질적으로 상기 처리부(200)에서 이미 결정되어 있음에 따라, 상기 산출부(400)에서 산출된 상기 공정 시간(PT)은 상기 부대 시간(OHT)에 의해 변동될 수 있다.
상기 비교부(500)는 상기 산출부(400)와 연결된다. 상기 비교부(500)는 상기 산출부(400)에서 산출한 상기 공정 시간(PT)을 전송 받는다. 상기 비교부(500)는 상기 공정 시간(PT) 중 경우에 따라 변동 가능한 상기 부대 시간(OHT)을 기준 시간(ST)과 비교한다. 이때, 상기 비교부(500)는 상기 부대 시간(OHT)에 포함되는 다수의 세부 항목들을 각각 그에 따른 상기 기준 시간(ST)들과 비교한다.
상기 경보부(600)는 상기 비교부(500)와 연결된다. 상기 경보부(600)는 전체적인 상기 부대 시간(OHT)이 상기 기준 시간(ST)을 초과할 경우, 경보를 발생시킨다. 예를 들어, 상기 경보부(600)는 통상적으로 경고를 표시하는 적색의 램프를 점등할 수도 있고, 이와 동시 또는 단독으로 경고음을 발생시킬 수도 있다.
이렇게 상기 경보부(600)가 상기와 같은 경우에 경보를 발생시키는 이유는 상기 제어 시스템에 의해 제어되는 언로딩 시점에 그 대상이 되는 상기 웨이퍼(w)가 상기 처리부(200)에서 상기 공정이 완료되지 않았음을 사용자에게 알리기 위해서이다. 즉, 사용자로 하여금 상기 언로딩 시점에 상기 웨이퍼(w)가 상기 처리부(200)로부터 배출되지 않음으로써, 상기 제어 시스템에 의한 자동화 공정에 오류가 발생될 수 있음을 인식하도록 하기 위해서이다.
이에 따라, 상기 웨이퍼 처리 장치(1000)는 상기 처리부(200) 및 상기 비교부(500)와 연결되어 상기 경보부(600)에서 경보가 발생될 경우, 상기 부대 시간(OHT)에 해당되는 상기 제어 장치에 의한 조건(STT)을 상기 기준 시간(ST)으로 조정하기 위한 조정부(700)를 더 포함한다.
상기 조정부(700)는 상기 비교부(500)에서 검사한 데이터를 기준으로 자동적으로 상기 조건(STT)을 상기 기준 시간(ST)으로 조정할 수도 있고, 사용자에 의해서 인위적으로 조정될 수도 있다.
이때, 상기 비교부(500)에서 상기 부대 시간(OHT)을 다수의 세부 항목들로 구분하여 비교 검사하기 때문에, 상기 조정부(700)는 상기 부대 시간(OHT)의 어느 항목에서 상기 기준 시간(ST)을 초과하였는지를 손쉽에 파악하여 그에 따른 조정 작업도 용이하게 할 수 있다.
이와 같이, 상기 웨이퍼(w)를 대상으로 하는 직접적인 상기 처리 시간(HT)을 제외한 나머지 상기 부대 시간(OHT)을 상기 공정을 완료하는 시점에 각 항목별로 상기 기준 시간(ST)과 비교하여 상기 부대 시간(OHT)이 상기 기준 시간(ST)을 초과할 경우, 경보를 발생시킴으로써, 이를 인식 후 손쉽게 처리할 수 있도록 하여 상기 공정의 자동화 진행에 오류가 발생되는 것을 방지할 수 있다.
이로써, 자동화로 진행되는 상기 공정의 안정성을 확보할 수 있다. 결과적으로, 상기 처리부(200)에서 처리되는 상기 웨이퍼(w)의 생산성을 향상시킬 수 있다.
한편, 상기 처리부(200)는 도 2에서와 같이, 상기 공정을 멀티적으로 진행시키기 위하여 다수의 처리 챔버(P1, P2,...,Pn)들을 포함할 수 있다.
이럴 경우, 상기 산출부(400)는 각각의 상기 처리 챔버(P1, P2,...,Pn)들에서 상기 공정을 모두 완료하는 시점에, 상기 처리 챔버(P1, P2,...,Pn)들 각각에 로딩된 상기 웨이퍼(w)들 각각에 대한 상기 공정 시간(PT)을 산출한다.
이렇게 상기 처리부(200)가 상기 처리 챔버(P1, P2,...,Pn)들 포함할 경우, 상기 로딩부(100) 및 상기 언로딩부(300)의 이동이 끊이지 않고, 연속적으로 진행되도록 제어할 수 있음에 따라, 상기 공정을 보다 효율적으로 진행하여 상기 웨이퍼(w)의 생산성을 보다 더 향상시킬 수 있다.
이하, 상기 웨이퍼 처리 장치(1000)를 이용하여 실질적으로 상기 웨이퍼(w)를 처리하는 과정을 도 3을 참조하여 보다 상세하게 설명하고자 한다.
도 3은 도 1에 도시된 웨이퍼 처리 장치를 이용하여 웨이퍼를 처리하는 방법을 나타낸 순서도이다.
도 1 및 도 3을 참조하면, 상기 웨이퍼(w)를 처리 방법은 우선, 상기 웨이퍼(w)를 상기 로딩부(100)를 통하여 상기 공정 장소(PC)에 로딩한다(S10).
이어, 상기 공정 장소(PC)에 설치된 상기 처리부(200)를 이용하여 상기 웨이퍼(w)를 대상으로 상기 반도체 소자를 제조하기 위한 공정을 진행한다(S20).
이어, 상기 처리부(200)에 의하여 상기 공정이 완료되는 시점에, 상기 처리부(200)에서 실질적으로 상기 공정이 진행되는데 소요된 공정 시간(PT)을 상기 산출부(400)에 의해 산출한다(S30).
여기서, 상기 공정 시간(PT)에는 상기 웨이퍼(w)를 실질적으로 처리하는 처리 시간(HT)과 상기 처리 시간(HT)을 제외한 상기 부대 시간(OHT) 등이 포함된다. 즉, 상기 웨이퍼(w)의 처리 시간(HT)은 실질적으로 상기 처리부(200)에서 이미 결정되어 있음에 따라, 상기 공정 시간(PT)은 상기 부대 시간(OHT)에 의해 변동될 수 있다.
이어, 상기 비교부(500)를 이용하여 상기 부대 시간(OHT)을 상기 기준 시 간(ST)과 비교한다(S40). 구체적으로, 상기 부대 시간(OHT)을 다수의 세부 항목들로 구분하여 그에 따른 상기 기준 시간(ST)들과 비교한다.
이에, 상기 부대 시간(OHT)이 상기 기준 시간(ST)을 초과할 경우, 상기 경보부(600)를 통해 경보를 발생시킨다(S50). 이러면, 상기 조정부(700)에 의해서 상기 공정 중 상기 부대 시간(OHT)에 해당하는 조건(STT)을 상기 기준으로 조정한다(S60). 이어, 상기 웨이퍼(w)를 상기 언로딩부(300)를 통하여 외부로 언로딩시킨다(S70).
이어, 상기 공정 장소(PC)로 다시 로딩되는 상기 웨이퍼(w)에 대해서는 상기 조정부(700)에서 조정된 상기 부대 시간(OHT)을 적용하여 상기 처리부(200)에서 상기 공정을 진행시킨다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 본 발명은 웨이퍼를 처리하는 처리 장치에 있어서, 웨이퍼를 대상으로 하는 공정을 직접적으로 수행하는 처리 시간을 제외한 부대 시간을 상기 공정을 완료하는 시점에 기준 시간과 비교하여 상기 부대 시간이 상기 기준 시간을 초과할 경우, 경보를 발생시킴으로써, 이를 인식 후 손쉽에 처리할 수 있도록 하여 상기 공정의 자동화 진행에 오류가 발생되는 것을 방지하는데 이용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 처리 장치를 개략적으로 나타낸 구성도이다.
도 2는 도 1에 도시된 웨이퍼 처리 장치의 처리부가 다수의 챔버들을 포함할 경우를 나타낸 도면이다.
도 3은 도 1에 도시된 웨이퍼 처리 장치를 이용하여 웨이퍼를 처리하는 방법을 나타낸 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
w : 웨이퍼 100 : 로딩부
200 : 처리부 300 : 언로딩부
400 : 산출부 500 : 비교부
600 : 경보부 700 : 조정부
1000 : 웨이퍼 처리 장치

Claims (8)

  1. 웨이퍼를 대상으로 공정을 진행하는 단계;
    상기 공정이 완료되면, 상기 웨이퍼를 대상으로 상기 공정이 진행된 공정 시간을 산출하는 단계;
    상기 공정 시간 중 상기 웨이퍼에 대한 직접적인 처리 시간을 제외한 나머지 부대 시간을 기준 시간과 비교하는 단계; 및
    상기 비교한 결과, 상기 부대 시간이 상기 기준 시간을 초과할 경우 경보를 발생시키는 단계를 포함하며,
    상기 부대 시간을 상기 기준 시간과 비교하는 단계에서는 상기 부대 시간과 상기 기준 시간을 다수의 세부 항목들로 구분하여 비교하는 것을 특징으로 하는 웨이퍼 처리 방법.
  2. 제1항에 있어서, 상기 경보를 발생시키는 단계 이후에,
    상기 공정 중 상기 부대 시간에 포함되는 조건을 상기 기준 시간으로 조정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 공정은 다수의 공간들에서 다수의 웨이퍼들에 대하여 이루어지고, 상기 공정 시간은 상기 공간들에서 상기 공정을 모두 완료된 후 상기 각각의 웨이퍼들에 대하여 산출되는 것을 특징으로 하는 웨이퍼 처리 방법.
  5. 웨이퍼를 대상을 처리 공정을 수행하는 처리부;
    상기 처리부와 연결되고, 상기 처리부에서 상기 웨이퍼를 대상으로 상기 공정이 진행된 공정 시간을 산출하는 산출부;
    상기 산출부와 연결되어 상기 공정 시간을 전송 받고, 상기 공정 시간 중 상기 웨이퍼에 대한 직접적인 처리 시간을 제외한 나머지 부대 시간을 기준 시간과 비교하는 비교부; 및
    상기 비교부와 연결되고, 상기 부대 시간이 상기 기준 시간을 초과할 경우 경보를 발생시키는 경보부를 포함하며,
    상기 비교부는 상기 부대 시간과 상기 기준 시간을 다수의 세부 항목들로 구분하여 비교하는 것을 특징으로 하는 웨이퍼 처리 장치.
  6. 제5항에 있어서, 상기 처리부 및 상기 비교부와 연결되고, 상기 경보부로부터 경보가 발생될 경우 상기 공정 중 상기 부대 시간에 포함되는 조건을 상기 기준 시간으로 조정하는 조정부를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 장치.
  7. 삭제
  8. 제5항에 있어서, 상기 처리부는 상기 공정을 멀티적으로 진행하기 위한 다수의 공간들을 한정하는 다수의 챔버들을 포함하고, 상기 산출부는 상기 챔버들에서 상기 공정들이 모두 완료될 때 상기 공정 시간을 산출하는 것을 특징으로 하는 웨이퍼 처리 장치.
KR1020080036002A 2008-04-18 2008-04-18 웨이퍼 처리 방법 및 장치 KR100979756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036002A KR100979756B1 (ko) 2008-04-18 2008-04-18 웨이퍼 처리 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036002A KR100979756B1 (ko) 2008-04-18 2008-04-18 웨이퍼 처리 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090110479A KR20090110479A (ko) 2009-10-22
KR100979756B1 true KR100979756B1 (ko) 2010-09-02

Family

ID=41538326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036002A KR100979756B1 (ko) 2008-04-18 2008-04-18 웨이퍼 처리 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100979756B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032695A (ko) * 2003-10-02 2005-04-08 삼성전자주식회사 반도체 제조 설비의 공정 불량 방지 방법
KR20060120322A (ko) * 2005-05-19 2006-11-27 삼성전자주식회사 베이크 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032695A (ko) * 2003-10-02 2005-04-08 삼성전자주식회사 반도체 제조 설비의 공정 불량 방지 방법
KR20060120322A (ko) * 2005-05-19 2006-11-27 삼성전자주식회사 베이크 장치

Also Published As

Publication number Publication date
KR20090110479A (ko) 2009-10-22

Similar Documents

Publication Publication Date Title
US8828184B2 (en) Plasma processing apparatus and plasma processing method
KR102469856B1 (ko) 에칭 처리 방법 및 베벨 에칭 장치
US10192763B2 (en) Methodology for chamber performance matching for semiconductor equipment
US10133264B2 (en) Method of performing aging for a process chamber
US8473247B2 (en) Methods for monitoring processing equipment
JP2024020572A (ja) ヒータアレイにおける故障の特定および補償
JP2006120875A (ja) エッチング装置およびエッチング方法
US6947803B1 (en) Dispatch and/or disposition of material based upon an expected parameter result
US8382910B2 (en) Cleaning method for substrate processing system, storage medium, and substrate processing system
WO2019240019A1 (ja) 異常解析装置、製造システム、異常解析方法及びプログラム
KR100979756B1 (ko) 웨이퍼 처리 방법 및 장치
US20100010658A1 (en) Control device and control method of plasma processing system, and storage medium storing control program
KR102168365B1 (ko) 스케줄러, 기판 처리 장치 및 기판 반송 방법
KR102082199B1 (ko) 플라즈마 처리 장치
US20170062250A1 (en) Vacuum process apparatus and method of manufacturing semiconductor device
US20230205235A1 (en) Apparatus for treating substrate and method for treating a substrate
JP2007088497A (ja) プロセス制御システム、プロセス制御方法およびプロセス処理装置
WO2004061939A1 (en) Parallel fault detection
KR20210049329A (ko) 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치
KR102207311B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP4248210B2 (ja) 基板処理装置及びそのスケジュール作成方法
KR101543885B1 (ko) 반도체 검사 설비의 동작 제어 방법
TWI795946B (zh) 佇列時間判斷方法及佇列時間判斷系統
JP2016122775A (ja) 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
KR102268279B1 (ko) 기판 처리 장치, 이의 제어 방법 및 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20101202

Effective date: 20120131

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20120302

Effective date: 20120824

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20120920

Effective date: 20121023

EXTG Extinguishment