KR100976978B1 - 평판표시장치 및 그 제조방법 - Google Patents

평판표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100976978B1
KR100976978B1 KR1020040009308A KR20040009308A KR100976978B1 KR 100976978 B1 KR100976978 B1 KR 100976978B1 KR 1020040009308 A KR1020040009308 A KR 1020040009308A KR 20040009308 A KR20040009308 A KR 20040009308A KR 100976978 B1 KR100976978 B1 KR 100976978B1
Authority
KR
South Korea
Prior art keywords
light emitting
organic
electrode
organic light
thin film
Prior art date
Application number
KR1020040009308A
Other languages
English (en)
Other versions
KR20050081064A (ko
Inventor
김훈
최준후
정재훈
이상필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040009308A priority Critical patent/KR100976978B1/ko
Priority to PCT/KR2004/003431 priority patent/WO2005076756A2/en
Priority to TW094100271A priority patent/TWI388895B/zh
Publication of KR20050081064A publication Critical patent/KR20050081064A/ko
Application granted granted Critical
Publication of KR100976978B1 publication Critical patent/KR100976978B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0885—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements specially adapted for being adhesively fixed to the wall; Fastening means therefor; Fixing by means of plastics materials hardening after application
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0866—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements composed of several layers, e.g. sandwich panels or layered panels
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0871—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements having an ornamental or specially shaped visible surface
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/10—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements of wood or with an outer layer of wood

Abstract

평판표시장치는 주기판, 유기전계 발광소자, 유기완충박막 및 보호층을 포함한다. 상기 유기전계 발광소자는 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 배치되어 전류의 흐름에 따라 광을 발생시키는 유기 발광층을 포함하고, 상기 주기판 상에 배치된다. 상기 유기완충박막은 상기 유기전계 발광소자 상에 배치되며, 절연성 무기입자들을 포함한다. 상기 보호층은 상기 유기완충박막 상에 배치되어 상기 유기전계 발광소자를 보호한다. 따라서, 상기 평판표시장치가 상기 절연성 무기입자들을 포함하는 상기 유기완충박막을 포함하여 상기 유기전계 발광소자를 불순물 또는 외부충격으로부터 보호하고 상기 유기전계 발광소자의 열적 변형을 방지한다.

Description

평판표시장치 및 그 제조방법{FLAT DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 평판표시장치를 나타내는 평면도이다.
도 2는 상기 도 1의 A-A'라인의 단면도이다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 평판표시장치를 나타내는 단면도이다.
도 5a 내지 도 5d는 본 발명의 제2 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 평판표시장치를 나타내는 단면도이다.
도 7a 내지 도 7b는 본 발명의 제3 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 주기판 101a : 게이트 절연막
101b : 무기 절연막 102 : 양극(Anode) 전극
103 : 스토리지 캐패시터 104 : 뱅크(Bank)
105a : 제1 드레인 전극 105b : 제1 게이트 전극
105b' : 게이트 라인 105c : 제1 소오스 전극
105c' : 데이터 라인 106 : 유기 발광층
107 : 스위칭 트랜지스터 108a : 제2 소오스 전극
108a' : 드레인 전압 라인 108b : 제2 게이트 전극
108c : 제2 드레인 전극 109 : 구동 트랜지스터
110 : 음극(Cathode) 전극 112 : 접착층
113, 113' : 유기완충박막 113a : 절연성 무기입자
113b : 고분자 화합물 114, 115 : 보호층
150 : 유기전계 발광소자
본 발명은 평판표시장치 및 그 제조방법에 관한 것으로 보다 상세하게는 품질이 향상되고 제조비용이 감소되는 평판표시장치 및 그 제조방법에 관한 것이다.
유기전계 발광소자(Organic Electro Luminescent Display; OELD)는 양극(Anode), 음극(Cathode) 및 유기 발광층(Organic Luminescent Layer)을 포함한다. 상기 양극을 통해 공급된 정공(Hole)이 상기 음극을 통해 공급된 전자와 상기 발광층 내에서 결합하여 여기 상태(Excited State)의 분자를 생성한다. 상기 여기 상태의 분자가 기저 상태(Ground State)의 분자로 변하면서 광이 발생된다.
상기 유기전계 발광소자는 고휘도, 넓은 시야각, 박형, 저소비전력 등의 특 징을 갖는다. 상기 유기전계 발광소자의 제조공정이 단순하여 제조비용이 감소하고, 능동(Active) 발광 소자로서 시야각(Viewing Angle)에 자유롭다. 또한, 상기 유기전계 발광소자의 두께가 얇고 상기 유기전계 발광소자의 기판이 유연성이 있는 경우, 외력에 의해 휘어지는 성질(Flexible)을 갖는 평판표시장치를 제조할 수 있다.
그러나, 상기 유기전계 발광소자의 상기 유기 발광층이 물 또는 산소에 노출되는 경우, 상기 유기 발광층은 물과 산소에 쉽게 반응하여 전기화학적(Electro-Chemical) 특성이 열화된다. 따라서, 상기 유기 발광층을 물 또는 산소로부터 격리시키기 위하여, 밀폐된 공간을 형성하거나 상기 유기 발광층을 보호하는 보호층을 형성한다.
상기 유기전계 발광소자 상에 금속 캔(Can), 유리 기판 등을 배치하여 상기 밀폐된 공간을 형성한다. 상기 유기 발광층을 상기 밀폐된 공간 내에 배치하는 경우, 상기 유기전계 발광소자의 제조공정이 복잡해지고 제조비용이 상승한다. 또한, 상기 밀폐된 공간으로 인해 상기 평판표시장치의 두께가 증가하여 상기 유기전계 발광소자의 유연성이 감소한다.
상기 보호층은 유기물을 코팅하여 유기막을 형성하거나 무기물을 증착하여 무기막을 형성한다.
상기 유기막 내의 고분자화합물은 분자량이 커서, 분자들 사이에 공간이 형성되어 투습율이 크다. 특히, 상기 고분자화합물을 코팅하는 온도가 증가하면 상기 유기막의 투습율이 감소한다. 또한, 상기 무기막의 두께가 증가하면 상기 무기막의 표면에 크랙(Crack)이 형성된다.
따라서, 상기 유기막과 상기 무기막을 교대로 복수회 형성하는 경우, 상기 보호층의 특성이 향상된다. 그러나, 상기 유기막 및 무기막의 수가 증가하면 상기 평판표시장치의 제조공정의 수가 증가하여 제조비용이 증가한다.
또한, 상기 무기막을 상기 유기전계 발광소자 상에 직접 형성하는 경우, 증착 공정 중에 발생하는 열에 의해 상기 유기전계 발광소자의 특성이 열화된다. 즉, 상기 유기전계 발광소자는 열에 약하기 때문에, 상기 유기전계 발광소자 상에 직접 형성되는 막은 저온에서 형성된다. 그러나, 상기 유기막이 상기 저온에서 상기 유기전계 발광소자 상에 직접 형성하는 경우, 상기 유기막의 투습율이 증가한다.
상기에서는 유기전계 발광소자를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 액정표시장치(LCD), 플라즈마 평판표시장치(PDP) 등의 다른 평판표시장치나 터치 패널 등에서도 동일한 문제점이 발생할 수 있음을 이해할 수 있을 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 보호특성이 향상되고 제조비용이 감소되는 평판표시장치를 제공하는데 있다.
본 발명의 제2 목적은, 상기 평판표시장치의 제조방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 평판표시장치는 주기판(Main Substrate), 유기전계 발광소자(Organic Electro Luminescence Element), 유기완충박막(Organic Buffer Layer) 및 보호층(Protection Layer)을 포함한다. 상기 유기전계 발광소자는 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 배치되어 전류의 흐름에 따라 광을 발생시키는 유기 발광층을 포함하고, 상기 주기판 상에 배치된다. 상기 유기완충박막은 상기 유기전계 발광소자 상에 배치되며, 절연성 무기입자들을 포함한다. 상기 보호층은 상기 유기완충박막 상에 배치되어 상기 유기전계 발광소자를 보호한다.
상기 제2 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 평판표시장치의 제조방법에서, 먼저 주기판 상에 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 배치되어 전류의 흐름에 따라 광을 발생시키는 유기 발광층을 포함하고, 상기 주기판 상에 배치되는 유기전계 발광소자를 형성한다. 이어서, 상기 유기전계 발광소자 상에 절연성 무기입자들을 포함하는 유기완충박막을 형성한다. 마지막으로, 상기 유기완충박막의 전면에 상기 유기전계 발광소자를 보호하는 보호층을 형성한다.
상기 평판표시장치는 유기전계 발광소자를 포함하고, 상기 유기전계 발광소자는 능동형(Active Type) 및 수동형(Passive Type) 유기전계 발광소자를 포함한다.
따라서, 상기 평판표시장치가 상기 절연성 무기입자들을 포함하는 상기 유기완충박막을 포함하여 상기 유기전계 발광소자를 불순물 또는 외부충격으로부터 보호하고 상기 유기전계 발광소자의 열적 변형을 방지한다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하 게 설명한다.
실시예 1
도 1은 본 발명의 제1 실시예에 따른 평판표시장치를 나타내는 평면도이고, 도 2는 상기 도 1의 A-A'라인의 단면도이다.
도 1 및 도 2를 참조하면, 상기 평판표시장치는 주기판(Main Substrate, 100), 유기전계 발광소자(Organic Luminescence Element, 150), 유기완충박막(Organic Buffer Layer, 113) 및 보호층(Protection Layer, 114)을 포함한다.
상기 주기판(100)은 유리(Glass), 트리아세틸셀룰로오스(Triacetylcellulose; TAC), 폴리카보네이트(Polycarbonate; PC), 폴리에테르설폰(Polyethersulfone; PES), 폴리에틸렌테라프탈레이트(Polyethyleneterephthalate; PET), 폴리에틸렌타프탈레이트(Polyethylenenaphthalate; PEN), 폴리비닐알콜(Polyvinylalcohol; PVA), 폴리메틸메타아크릴레이트(Polymethylemethacrylate; PMMA), 싸이클로올핀 폴리머(Cyclo-Olefin Polymer; COP) 또는 이들의 결합 등을 포함한다.
상기 유기전계 발광소자(150)는 게이트 절연막(101a), 무기 절연막(101b), 양극 전극(Anode Electrode, 102), 뱅크(104), 유기 발광층(Organic Luminescence Layer, 106), 스위칭 트랜지스터(107), 구동 트랜지스터(109) 및 음극 전극(Cathode Electrode, 110)을 포함한다.
상기 스위칭 트랜지스터(107)는 제1 소오스 전극(105c), 제1 게이트 전극(105b) 및 제1 드레인 전극(105a)을 포함한다. 상기 제1 소오스 전극(105c)은 데이터 라인(105c')에 전기적으로 연결되어 구동회로(도시되지 않음)에서 출력된 데이터 신호를 인가받는다. 상기 제1 게이트 전극(105b)은 상기 주기판(100) 상에 배치되고, 게이트 라인(105b')에 전기적으로 연결되어 상기 구동회로에서 출력된 게이트 전압을 인가받는다. 상기 제1 드레인 전극(105a)은 상기 제1 소오스 전극(105c)과 이격되어 배치되고, 제1 반도체층 패턴(도시되지 않음)은 상기 제1 드레인 전극(105a)과 상기 제1 소오스 전극(105c)의 사이에 배치된다.
상기 구동 트랜지스터(109)는 제2 소오스 전극(108a), 제2 게이트 전극(108b) 및 제2 드레인 전극(108c)을 포함한다. 상기 제2 소오스 전극(108a)은 드레인 전압 라인(108a')에 전기적으로 연결되어 드레인 전압을 인가받는다. 상기 제2 게이트 전극(108b)은 상기 주기판(100) 상에 배치되고, 보조 콘택홀을 통하여 상기 스위칭 트랜지스터(107)의 상기 제1 드레인 전극(105a)에 전기적으로 연결된다. 상기 제2 드레인 전극(108c)은 상기 제2 소오스 전극(108a)과 이격되어 배치되고, 제2 반도체층 패턴은 상기 제2 드레인 전극(108c)과 상기 제2 소오스 전극(108a)의 사이에 배치된다.
상기 데이터 라인(105c') 및 상기 게이트 라인(105b')에 상기 데이터 전압 및 상기 게이트 전압이 각각 인가되면, 상기 데이터 전압은 상기 제1 소오스 전극(105c), 상기 제1 반도체층 패턴 및 상기 제1 드레인 전극(105a)을 통하여 상기 제2 게이트 전극(108b)에 인가된다. 상기 제2 게이트 전극(108b)에 상기 데이터 전압이 인가되면, 상기 제2 반도체층 패턴에 채널이 형성되어 상기 드레인 전압이 상기 제2 드레인 전극(108c)에 인가된다.
상기 게이트 절연막(101a)은 상기 제1 게이트 전극(105b), 상기 게이트 라인(105b') 및 상기 제2 게이트 전극(108b)을 상기 제1 소오스 전극(105a), 상기 데이터 라인(105c'), 상기 제1 드레인 전극(105c), 상기 제2 소오스 전극(108a), 상기 드레인 전압 라인(108a') 및 상기 제2 드레인 전극(108c)과 전기적으로 절연한다. 상기 게이트 절연막(101a)은 산화 실리콘, 질화 실리콘 등의 투명한 절연성 물질을 포함한다.
상기 무기 절연막(101b)은 상기 스위칭 트랜지스터(107), 상기 구동 트랜지스터(109), 상기 게이트 라인(105b'), 상기 데이터 라인(105c') 및 상기 드레인 전압 라인(108a')이 형성된 상기 주기판(100) 상에 배치되고, 상기 제2 드레인 전극(108c)을 상기 양극 전극(102)과 전기적으로 연결하는 콘택홀(Contact Hole)을 포함한다. 상기 무기 절연막(101b)은 산화 실리콘, 질화 실리콘 등의 투명한 절연성 물질을 포함한다.
상기 제2 게이트 전극(108b)의 일부는 상기 드레인 전압 라인(108a')의 일부와 오버랩되어 상기 스토리지 캐패시터(103)를 형성한다. 상기 스토리지 캐패시터(103)는 상기 양극 전극(102)과 상기 음극 전극(110) 사이의 전압을 한 프레임 동안 유지시킨다.
상기 양극 전극(102)은 상기 주기판(100) 상의 상기 드레인 전압 라인(108a'), 상기 게이트 라인(105b') 및 상기 데이터 라인(105c')에 의해 정의되는 영역 내에 배치된다. 상기 양극 전극(102)은 금속과 같은 도전성 물질을 포함한 다.
상기 뱅크(104)는 상기 양극 전극(102)이 형성된 상기 무기 절연막(101b) 상에 배치되어 상기 양극 전극(102)의 중앙부에 오목부(Recessed Portion)를 형성한다.
상기 유기 발광층(106)은 상기 뱅크(104)에 의해 형성되는 상기 오목부 내에 형성된다. 이때, 상기 유기 발광층(106)이 Alq3(tris(8-hydroxy-quinolate)aluminum)를 포함할 수도 있다. 상기 유기 발광층(106)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 포함한다. 바람직하게는, 상기 적색 유기 발광층은 디클로로메탄(Dichloromethane; DCM), DCJT, DCJTB 등의 불순물(Impurity)을 포함한다. 상기 녹색 유기 발광층은 큐머린6(Coumarin 6), 퀴나크리돈(Quinacridone; Qd) 등의 불순물을 포함한다.
상기 음극 전극(110)은 상기 유기 발광층(106) 및 상기 뱅크(104) 상에 형성되고, 공통 전압이 인가된다. 상기 음극 전극(110)은 인듐 산화 주석(Indium Tin Oxide; ITO), 인듐 아연 주석(Indium Zinc Oxide; IZO), 산화 아연(Zinc Oxide; ZO) 등을 포함한다.
상기 제2 드레인 전극(108c)에 인가된 상기 드레인 전압은 상기 콘택홀을 통해서 상기 양극 전극(102)에 인가된다. 따라서, 상기 유기 발광층(108)을 통해서 상기 양극 전극(102)과 상기 음극 전극(110) 사이에 전류가 흐른다. 이때, 상기 양극 전극(102)을 통해 공급된 정공이 상기 음극 전극(110)을 통해 공급된 전자와 상기 유기 발광층(108) 내에서 결합하는 경우, 상기 유기 발광층(106) 내에서 여기 상태(Excited State)의 분자가 생성된다. 상기 여기 상태의 분자가 기저 상태(Ground State)의 분자로 변하면서 광이 발생된다.
상기 유기완충박막(113)은 상기 음극 전극(110)이 형성된 전자 수송층(108) 상에 형성되어, 상기 보호층(114)의 형성시에 발생되는 열 또는 불순물이 상기 유기전계 발광소자(150)로 전달되는 것을 방지한다.
상기 유기완충박막(113)은 다수의 절연성 무기입자들(113a) 및 고분자 화합물(Polymer Compound, 113b)을 포함한다. 상기 유기완충박막(113)이 상기 절연성 무기입자들(113a) 및 상기 고분자 화합물(113b)을 포함하는 경우, 완충박막이 고분자 화합물만을 포함하는 경우에 비해 투습율이 작다. 상기 유기완충박막(113)은 5부피%이하의 상기 절연성 무기입자들(113a)을 포함하는 것이 바람직하다. 상기 유기완충박막(113)이 5부피%이상의 상기 절연성 무기입자들(113a)을 포함하는 경우, 상기 유기완충박막(113)의 유연성이 저하될 수 있다. 또한, 상기 유기완충박막(113)의 접착력(Adhesive Strength)이 감소하여 상기 유기완충박막(113)의 일부가 박리(Separation)될 수 있다.
상기 절연성 무기입자(113a)는 탄화 실리콘(SiC), 산화 리튬(Li2O), 산화 마그네슘(MgO), 산화 칼슘(CaO), 산화 실리콘(SiOx), 실리카겔(SiO2·nH2O), 산화 알루미늄(AlOx), 산화 티타늄(TiOx), 산질화 실리콘(SiON), 질화 실리콘(SiNx), 질화 알루미늄(AlNx) 또는 이들의 결합 등을 포함한다. 이때, x는 0이상의 실수(Real Number)이다.
상기 절연성 무기입자(113a)의 크기는 10㎛ 이하인 것이 바람직하다. 상기 절연성 무기입자(113a)의 크기가 증가할수록 상기 유기완충박막(113)의 투습율이 증가한다. 따라서, 상기 절연성 무기입자(113a)의 크기가 10㎛ 이상인 경우, 상기 유기완충박막(113)의 투습율은 상기 완충박막이 상기 고분자 화합물만을 포함하는 경우의 투습율과 유사하다. 더욱 바람직하게는, 상기 절연성 무기입자(113a)의 크기는 5nm 이상인 것이 바람직하다. 상기 절연성 무기입자(113a)의 크기가 5nm이하인 경우, 상기 절연성 무기입자(113a)의 제조비용이 상승한다. 그러나, 상기 절연성 무기입자(113a)의 크기는 다양하게 변할 수 있다.
이론에 의해 본 발명을 한정하려는 것은 아니지만, 상기 고분자 화합물(113b)은 선형 형상(Linear Shape) 또는 그믈 형상(Net Shape)을 하고 있어서, 다수의 공극(Void)을 포함한다. 상기 절연성 무기입자(113a)와 상기 고분자 화합물(113b)이 혼합되는 경우, 상기 절연성 무기입자(113a)가 상기 공극을 채워서 투습율이 감소한다.
상기 고분자 화합물(113b)은 투습율이 작은 합성수지인 에폭시(Epoxy), 실리콘(Silicone), 불소 수지(Fluoric Resin), 아크릴 수지(Acrylic Resin), 우레탄 수지(Urethane Resin), 페놀 수지(Phenolic Resin), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리스티렌(Polystyrene), 폴리메틸 메타크릴레이트(Polymethyl Methacrylate), 폴리 우레아(Polyurea), 폴리이미드(Polyimide) 또는 이들의 결합 등을 포함한다.
상기 유기완충박막(113)의 투습율은 상기 절연성 무기입자(113a)의 종류, 상 기 절연성 무기입자(113a)의 양, 상기 고분자 화합물(113b)의 종류, 상기 유기완충박막(113)의 두께 등에 따라 변한다. 이때, 상기 유기완충박막(113)의 투습율은 0.1g/m2day 내지 100g/m2day이다.
상기 보호층(114)은 상기 유기완충박막(113)의 전면에 배치되어 상기 유기전계 발광소자(150)를 불순물 또는 외부충격으로부터 보호한다. 상기 보호층(114)은 상기 유기전계 발광소자(150)의 상기 유기 발광층(106)은 물 또는 산소로부터 격리하고, 상기 보호층(114)의 내부 또는 상기 보호층(114)에 인접한 영역내의 물을 흡수한다.
상기 보호층(114)은 무기 보호막, 유기 보호막, 방습제 또는 이들이 결합된 복합막을 포함한다.
상기 무기 보호막은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 금(Ag), 산화 실리콘(SiOx), 질화 실리콘(SiNx), 산질화 실리콘(SiON), 산화 마그네슘(MgO), 산화 알루미늄(AlOx), 질화 알루미늄(AlNx), 산화 티타늄(TiOx) 또는 이들의 결합 등을 포함한다.
상기 유기 보호막은 고분자 수지, 파릴렌(Parylene) 등을 포함한다. 상기 고분자 수지는 투습율(Permeability)이 작은 에폭시(Epoxy), 실리콘(Silicone), 불소 수지(Fluoric Resin), 아크릴 수지(Acrylic Resin), 우레탄 수지(Urethane Resin), 페놀 수지(Phenolic Resin), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리스티렌(Polystyrene), 폴리메틸 메타크릴레이트(Polymethyl Methacrylate), 폴리 우레아(Polyurea), 폴리이미드(Polyimide) 또는 이들의 결합 등을 포함한다.
상기 방습제는 무기 실리카(Inorganic Silica), 탄화 실리콘(SiC), 활성탄(Activated Carbon) 또는 이들의 결합 등을 포함한다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
도 3a를 참조하면, 먼저 상기 주기판(100) 상에 금속을 증착한다. 이어서, 상기 증착된 금속의 일부를 식각하여, 상기 제1 게이트 전극(105b), 상기 게이트 라인(105b') 및 상기 제2 게이트 전극(108b)을 형성한다.
계속해서, 상기 제1 게이트 전극(105b), 상기 게이트 라인(105b') 및 상기 제2 게이트 전극(108b)이 형성된 상기 주기판(100) 상에 투명한 절연성 물질을 증착한다. 이어서, 상기 증착된 투명한 절연성 물질의 일부를 식각하여 상기 제1 드레인 전극(105a)을 상기 제2 게이트 전극(108b)에 전기적으로 연결하는 상기 보조 콘택홀을 갖는 상기 게이트 절연막(101a)을 형성한다.
이후에, 상기 제1 게이트 전극(105b) 및 상기 제2 게이트 전극(108b)에 대응하는 상기 게이트 절연막(101a) 상에 아몰퍼스 실리콘 패턴 및 N+ 아몰퍼스 실리콘 패턴을 형성하여 상기 제1 반도체층 패턴 및 상기 제2 반도체층 패턴을 형성한다.
계속해서, 상기 제1 반도체층 패턴 및 상기 제2 반도체층 패턴이 형성된 상기 게이트 절연막(101a) 상에 금속을 증착한다. 이어서, 상기 증착된 금속의 일부를 식각하여 상기 제1 소오스 전극(105c), 상기 데이터 라인(105c'), 상기 제1 드 레인 전극(105a), 상기 제2 소오스 전극(108a), 상기 드레인 전압 라인(108a'), 상기 제2 드레인 전극(108c) 및 상기 스토리지 캐패시터(103)를 형성한다. 따라서, 상기 주기판(100) 상에 상기 제1 소오스 전극(105c), 상기 제1 게이트 전극(105b), 상기 제1 드레인 전극(105a) 및 상기 제1 반도체층 패턴을 갖는 상기 스위칭 트랜지스터(107)와 상기 제2 소오스 전극(108c), 상기 제2 게이트 전극(108b), 상기 제2 드레인 전극(108a) 및 상기 제2 반도체층 패턴을 갖는 상기 구동 트랜지스터(109)가 형성된다.
이후에, 상기 스위칭 트랜지스터(107), 상기 구동 트랜지스터(109), 상기 게이트 라인(105b'), 상기 데이터 라인(105c') 및 상기 드레인 전압 라인(108a')이 형성된 상기 주기판(100) 상에 투명한 절연성 물질을 증착한다. 계속해서, 상기 증착된 절연성 물질을 식각하여 상기 제2 드레인 전극(108c)의 일부를 노출하는 상기 콘택홀을 갖는 상기 무기 절연막(101b)을 형성한다.
이어서, 상기 무기 절연막(101b) 상에 금속을 증착한다. 이후에, 상기 증착된 금속의 일부를 식각하여 상기 양극 전극(102)을 형성한다. 상기 양극 전극(102)은 상기 콘택홀을 통하여 상기 제2 드레인 전극(108c)과 전기적으로 연결된다.
계속해서, 상기 양극 전극(102)이 형성된 상기 무기 절연막(101b) 상에 포토레지스트를 포함하는 유기물을 도포한다. 이어서, 사진공정을 통하여 상기 도포된 유기물의 일부를 제거하여 상기 오목부를 갖는 상기 뱅크(104)를 형성한다. 상기 사진공정은 노광 단계(Exposure Step) 및 현상 단계(Developing Step)를 포함한다.
이후에, 잉크젯(Ink Jet) 방법을 이용하여 상기 오목부 내에 유기 발광물질 을 적하(Drop)하여 상기 유기 발광층(106)을 형성한다.
계속해서, 상기 유기 발광층(106) 및 상기 뱅크(104) 상에 투명한 절연성 물질을 증착하여 상기 음극 전극(110)을 형성한다.
따라서, 상기 게이트 절연막(101a), 상기 무기 절연막(101b), 상기 양극 전극(Anode Electrode, 102), 상기 뱅크(104), 상기 유기 발광층(Organic Luminescence Layer, 106), 상기 스위칭 트랜지스터(107), 상기 구동 트랜지스터(109) 및 상기 음극 전극(Cathode Electrode, 110)을 포함하는 상기 유기전계 발광소자(150)가 형성된다.
도 3b를 참조하면, 이어서 상기 유기전계 발광소자(150) 상에 상기 절연성 무기입자들(113a) 및 상기 고분자 화합물(113b)을 포함하는 상기 유기완충박막(113)을 형성한다.
상기 유기완충박막(113)을 형성하기 위하여, 먼저 고분자 화합물 원료와 상기 절연성 무기입자들(113a)을 혼합한다. 이후에, 상기 혼합된 상기 고분자 화합물 원료와 상기 절연성 무기입자들을 가열하거나 노광하여 유동성이 있는 혼합물을 형성한다. 계속해서, 상기 유동성이 있는 혼합물을 상기 유기전계 발광소자(150) 상에 도포하고 경화하여 상기 유기완충박막(113)을 형성한다. 이때, 보조기판(Auxiliary Substrate, 도시되지 않음)을 이용하여 상기 유기완충박막(113)을 형성한 후에, 접착층(도시되지 않음)을 이용하여 상기 유기완충박막(113)을 상기 유기전계 발광소자(150) 상에 형성할 수도 있다.
도 3c를 참조하면, 계속해서 상기 유기완충박막(113)의 전면에 산화 실리콘(SiOx)을 증착하여 상기 무기 보호막을 형성하여 상기 보호층(114)을 형성한다. 이때, 상기 보호층(114)을 상기 유기전계 발광소자(150) 상에 직접 형성하지 않고, 상기 유기완충박막(113) 상에 형성하기 때문에, 상기 보호층(114)을 고온에서 형성하거나 물 또는 산소가 있는 환경에서 형성할 수 있다. 상기 고온에서 형성된 상기 보호층(114)은 저온에서 형성된 보호층에 비해 투습성이 작아서 보호특성이 향상된다. 이때, 상기 보호층(114)이 유기 보호막을 포함할 수도 있다.
따라서, 상기 평판표시장치가 상기 절연성 무기입자들(113a)을 포함하는 상기 유기완충박막(113)을 포함하여 상기 유기전계 발광소자를 불순물 또는 외부충격으로부터 보호하고 상기 유기전계 발광소자의 열적 변형을 방지한다.
실시예 2
도 4는 본 발명의 제2 실시예에 따른 평판표시장치를 나타내는 단면도이다.
본 실시예에서 보호층을 제외한 나머지 구성 요소들은 실시예 1과 동일하므로 중복된 부분에 대해서는 상세한 설명을 생략한다.
도 4를 참조하면, 상기 평판표시장치는 주기판(Main Substrate, 100), 유기전계 발광소자(Organic Luminescence Element, 150), 유기완충박막(Organic Buffer Layer, 113) 및 보호층(Protection Layer, 115)을 포함한다.
상기 유기전계 발광소자(150)는 게이트 절연막(101a), 무기 절연막(101b), 양극 전극(Anode Electrode, 102), 뱅크(104), 유기 발광층(Organic Luminescence Layer, 106), 스위칭 트랜지스터(107), 구동 트랜지스터(109) 및 음극 전극(Cathode Electrode, 110)을 포함한다.
상기 유기완충박막(113)은 상기 유기전계 발광소자(150) 상에 형성되어, 상기 보호층(114)의 형성시에 발생되는 열 또는 불순물이 상기 유기전계 발광소자(150)로 전달되는 것을 방지한다.
상기 유기완충박막(113)은 다수의 절연성 무기입자들(113a) 및 고분자 화합물(Polymer Compound, 113b)을 포함한다.
상기 보호층(115)은 상기 유기완충박막(113)의 전면에 배치되어 상기 유기전계 발광소자(150)를 불순물 또는 외부충격으로부터 보호한다. 상기 보호층(115)은 상기 유기전계 발광소자(150)의 상기 유기 발광층(106)은 물 또는 산소로부터 격리하고, 상기 보호층(115)의 내부 또는 상기 보호층(115)에 인접한 영역내의 물을 흡수한다.
상기 보호층(115)은 무기 보호막(115c), 상기 무기 보호막(115c) 상에 배치된 유기 보호막(115d)이 결합된 복합막을 포함한다. 이때, 상기 보호층(115)이 방습제를 포함할 수도 있다. 바람직하게는, 상기 무기 보호막(115c)은 산화 실리콘(SiOx) 및 무기 실리카(Inorganic Silica)를 포함하고, 상기 유기 보호막(115d)은 에폭시(Epoxy)를 포함한다.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
도 5a를 참조하면, 먼저 상기 주기판(100) 상에 상기 게이트 절연막(101a), 상기 무기 절연막(101b), 상기 스위칭 트랜지스터(107), 상기 구동 트랜지스터(109), 상기 무기 절연막(101b), 상기 양극 전극(102), 상기 뱅크(104), 상기 유기 발광층(106) 및 상기 음극 전극(110)을 형성하여 상기 유기전계 발광소자(150)를 형성한다.
도 5b를 참조하면, 이어서 상기 유기전계 발광소자(150) 상에 상기 절연성 무기입자들(113a) 및 상기 고분자 화합물(113b)을 포함하는 상기 유기완충박막(113)을 형성한다.
도 5c를 참조하면, 계속해서 상기 유기완충박막(113)의 전면에 산화 실리콘(SiOx)을 증착하여 상기 무기 보호막(115c)을 형성한다. 이때, 상기 무기 보호막(115c)을 상기 유기전계 발광소자(150) 상에 직접 형성하지 않고, 상기 유기완충박막(113) 상에 형성하기 때문에, 상기 무기 보호막(115c)을 고온에서 형성하거나 물 또는 산소가 있는 환경에서 형성할 수 있다. 이때, 상기 무기 보호막(115c) 상에 상기 무기 실리카를 증착하여 방습층(도시되지 않음)을 형성할 수도 있다.
도 5d를 참조하면, 이어서 상기 무기 보호막(115c)의 전면에 상기 에폭시(Epoxy) 수지를 도포하여 상기 유기 보호막(115d)을 형성한다. 따라서, 상기 무기 보호막(115c) 및 상기 유기 보호막(115d)의 이중층(Double Layer)을 포함하는 상기 보호층(115)이 형성된다. 이때, 상기 보호층(115)이 상기 무기 보호막(115c) 및 상기 유기 보호막(115d)이 복수회 적층된 다층구조(Multi Layer)를 포함할 수도 있다.
따라서, 상기 보호층(115)이 상기 무기 보호막(115c) 및 상기 유기 보호막(115d)을 포함하여 상기 보호층(115)의 보호특성이 향상된다.
실시예 3
도 6은 본 발명의 제3 실시예에 따른 평판표시장치를 나타내는 단면도이다.
본 실시예에서 보호층 및 유기완충박막을 제외한 나머지 구성 요소들은 실시예 1과 동일하므로 중복된 부분에 대해서는 상세한 설명을 생략한다.
도 6을 참조하면, 상기 평판표시장치는 주기판(Main Substrate, 100), 유기전계 발광소자(Organic Luminescence Element, 150) 및 유기완충박막(Organic Buffer Layer, 113')을 포함한다.
상기 유기전계 발광소자(150)는 게이트 절연막(101a), 무기 절연막(101b), 양극 전극(Anode Electrode, 102), 뱅크(104), 유기 발광층(Organic Luminescence Layer, 106), 스위칭 트랜지스터(107), 구동 트랜지스터(109) 및 음극 전극(Cathode Electrode, 110)을 포함한다.
상기 유기완충박막(113')은 상기 유기전계 발광소자(150) 상에 형성되어, 물 또는 산소와 같은 불순물이나 외부충격으로부터 상기 유기전계 발광소자(150)를 보호한다.
상기 유기완충박막(113')은 다수의 절연성 무기입자들(113a) 및 고분자 화합물(Polymer Compound, 113b)을 포함한다. 바람직하게는, 상기 절연성 무기입자(113a)는 산화 실리콘(SiOx)을 포함하고, 상기 고분자 화합물(113b)은 에폭시(Epoxy) 수지를 포함한다. 이때, x는 0이상의 실수(Real Number)이다. 이때, 상기 절연성 무기입자(113a)가 무기 실리카(Inorganic Silica), 탄화 실리콘(SiC), 활성탄(Activated Carbon) 등의 방습제를 포함할 수도 있다.
상기 평판표시장치는 별도의(Additionally) 보호층을 포함하지 않는다. 바람 직하게는, 상기 평판표시장치의 상기 유기완충박막(113')의 두께는 상기 별도의 보호층을 포함하는 평판표시장치의 유기완충박막의 두께보다 두껍다.
도 7a 및 도 7b는 본 발명의 제3 실시예에 따른 평판표시장치의 제조방법을 나타내는 단면도이다.
도 7a를 참조하면, 먼저 상기 주기판(100) 상에 상기 게이트 절연막(101a), 상기 무기 절연막(101b), 상기 스위칭 트랜지스터(107), 상기 구동 트랜지스터(109), 상기 무기 절연막(101b), 상기 양극 전극(102), 상기 뱅크(104), 상기 유기 발광층(106) 및 상기 음극 전극(110)을 형성하여 상기 유기전계 발광소자(150)를 형성한다.
도 7b를 참조하면, 이어서 상기 유기전계 발광소자(150) 상에 상기 절연성 무기입자들(113a) 및 상기 고분자 화합물(113b)을 포함하는 상기 유기완충박막(113')을 형성한다.
따라서, 상기 보호층이 생략되어 상기 평판표시장치의 제조공정이 단순해지고 제조비용이 감소된다.
상기와 같은 본 발명에 따르면, 평판표시장치가 절연성 무기입자들을 포함하는 유기완충박막을 포함하여 유기전계 발광소자를 불순물 또는 외부충격으로부터 보호하고 상기 유기전계 발광소자의 열적 변형을 방지한다.
또한, 상기 보호층을 생략하여 상기 평판표시장치의 제조공정이 단순해지고 제조비용이 감소된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 주기판(Main Substrate);
    제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 배치되어 전류의 흐름에 따라 광을 발생시키는 유기 발광층을 포함하고, 상기 주기판 상에 배치되는 유기전계 발광소자;
    상기 유기전계 발광소자 상에 배치되며, 절연성 무기입자들을 포함하는 유기완충박막; 및
    상기 유기완충박막 상에 배치되어 상기 유기전계 발광소자를 보호하는 보호층을 포함하는 평판표시장치.
  2. 제1항에 있어서, 상기 절연성 무기입자는 탄화 실리콘(SiC), 산화 리튬(Li2O), 산화 마그네슘(MgO), 산화 칼슘(CaO), 산화 실리콘(SiOx), 실리카겔(SiO2·nH2O), 산화 알루미늄(AlOx), 산화 티타늄(TiOx), 산질화 실리콘(SiON), 질화 실리콘(SiNx) 및 질화 알루미늄(AlNx)으로 이루어지는 그룹에서 선택된 하나 이상의 무기입자인 것을 특징으로 하는 평판표시장치.
  3. 제1항에 있어서, 상기 절연성 무기입자의 크기는 5nm 내지 10㎛인 것을 특징으로 하는 평판표시장치.
  4. 제1항에 있어서, 상기 유기완충박막은 에폭시(Epoxy), 실리콘(Silicone), 불소 수지(Fluoric Resin), 아크릴 수지(Acrylic Resin), 우레탄 수지(Urethane Resin), 페놀 수지(Phenolic Resin), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리스티렌(Polystyrene), 폴리메틸 메타크릴레이트(Polymethyl Methacrylate), 폴리 우레아(Polyurea) 및 폴리이미드(Polyimide)로 이루어지는 그룹에서 선택되는 하나 이상의 고분자 화합물을 포함하는 것을 특징으로 하는 평판표시장치.
  5. 제1항에 있어서, 상기 보호층은 무기 보호막, 유기 보호막 또는 이들이 적층된 복합막인 것을 특징으로 하는 평판표시장치.
  6. 삭제
  7. 주기판 상에 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 배치되어 전류의 흐름에 따라 광을 발생시키는 유기 발광층을 포함하고, 상기 주기판 상에 배치되는 유기전계 발광소자를 형성하는 단계;
    상기 유기전계 발광소자 상에 절연성 무기입자들을 포함하는 유기완충박막을 형성하는 단계; 및
    상기 유기완충박막의 전면에 상기 유기전계 발광소자를 보호하는 보호층을 형성하는 단계를 포함하는 평판표시장치의 제조방법.
  8. 제7항에 있어서, 상기 유기전계 발광소자 상에 절연성 무기입자들을 포함하는 유기완충박막을 형성하는 단계는,
    고분자화합물 원료와 절연성 무기입자들을 혼합하는 단계;
    상기 혼합된 상기 고분자화합물 원료와 상기 절연성 무기입자들을 가열하여 유동성이 있는 혼합물을 형성하는 단계; 및
    상기 유동성이 있는 혼합물을 상기 유기전계 발광소자 상에 도포하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
KR1020040009308A 2004-02-12 2004-02-12 평판표시장치 및 그 제조방법 KR100976978B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040009308A KR100976978B1 (ko) 2004-02-12 2004-02-12 평판표시장치 및 그 제조방법
PCT/KR2004/003431 WO2005076756A2 (en) 2004-02-12 2004-12-24 Flat panel display apparatus
TW094100271A TWI388895B (zh) 2004-02-12 2005-01-05 平面顯示裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040009308A KR100976978B1 (ko) 2004-02-12 2004-02-12 평판표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050081064A KR20050081064A (ko) 2005-08-18
KR100976978B1 true KR100976978B1 (ko) 2010-08-23

Family

ID=37267758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040009308A KR100976978B1 (ko) 2004-02-12 2004-02-12 평판표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100976978B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190092B1 (ko) * 2014-08-07 2020-12-14 엘지디스플레이 주식회사 유기발광 표시패널 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180371A1 (en) 2001-02-22 2002-12-05 Semiconductor Energy Laboratory Co. Ltd. Display device and method of manufacturing the same
US20030146696A1 (en) 2001-12-29 2003-08-07 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180371A1 (en) 2001-02-22 2002-12-05 Semiconductor Energy Laboratory Co. Ltd. Display device and method of manufacturing the same
US20030146696A1 (en) 2001-12-29 2003-08-07 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display and fabricating method thereof

Also Published As

Publication number Publication date
KR20050081064A (ko) 2005-08-18

Similar Documents

Publication Publication Date Title
US9224978B2 (en) Organic light emitting diode display device
KR100515110B1 (ko) 전기 광학 장치 및 전자 기기
KR100873082B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
JP6754801B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US8921837B2 (en) Organic light emitting display device with light compensation layer
US8653511B2 (en) Organic light emitting diode display
KR102082407B1 (ko) 플렉서블 기판, 플렉서블 표시 장치, 및 플렉서블 표시 장치의 제조 방법
US7309957B2 (en) Organic electroluminescent display device and method of fabricating the same
US20050231103A1 (en) Flat panel display device and method for manufacturing the same
KR101492630B1 (ko) 유기발광다이오드 표시소자
JP2008177169A (ja) 有機エレクトロルミネセンスディスプレイデバイス及びその製造方法
JP2008021653A (ja) 有機発光表示装置及びその製造方法
WO2012115016A1 (en) Light-emitting device and electronic device using light-emitting device
KR20100063292A (ko) 상부 발광방식 유기전계발광소자 및 이의 제조방법
KR20150061123A (ko) 유기발광표시장치의 제조방법
KR20150037375A (ko) 표시 장치
CN109148381B (zh) 阵列基板及其制作方法、显示面板、显示装置
KR100976978B1 (ko) 평판표시장치 및 그 제조방법
JP2004103502A (ja) 有機ｅｌ表示装置
JP2004103334A (ja) 有機ｅｌ装置および電子機器
JP4609044B2 (ja) 発光装置、発光装置の製造方法、及び電子機器
KR20070033702A (ko) 표시장치
TW200428309A (en) Organic EL display
KR20120038214A (ko) 유기발광소자 및 그 제조방법
KR101007722B1 (ko) 평판표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 9