KR100976290B1 - 버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법 - Google Patents

버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법 Download PDF

Info

Publication number
KR100976290B1
KR100976290B1 KR1020087015833A KR20087015833A KR100976290B1 KR 100976290 B1 KR100976290 B1 KR 100976290B1 KR 1020087015833 A KR1020087015833 A KR 1020087015833A KR 20087015833 A KR20087015833 A KR 20087015833A KR 100976290 B1 KR100976290 B1 KR 100976290B1
Authority
KR
South Korea
Prior art keywords
message
bus
synchronization
command
circuit
Prior art date
Application number
KR1020087015833A
Other languages
English (en)
Other versions
KR20080072090A (ko
Inventor
블리메렌 베르나르두스 반
덴 하메르 피터 반
베스텐 게리트 덴
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20080072090A publication Critical patent/KR20080072090A/ko
Application granted granted Critical
Publication of KR100976290B1 publication Critical patent/KR100976290B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

버스 스테이션 회로(14)는 버스(10)가 있는 전자 시스템에서 동작한다. 버스 스테이션은, 버스 상의 동기화 신호 패턴을 검출하고 동기화 신호 패턴의 검출에서 동기화 인에이블된 상태로 전환함으로써 초기 동기화 시간 포인트를 결정한다. 동기화 인에이블된 상태에서 동작할 때, 연속적인 메시지의 시작 포인트는 직전에 선행하는 메시지의 끝 포인트로부터 헤드 투 테일 결정된다. 메시지의 콘텐츠는 유효성에 대하여 테스트된다. 버스 스테이션은 무효인 콘텐츠가 있는 메시지의 검출에 응답하여 동기화 디스에이블된 상태로 전환한다. 동기화 디스에이블된 상태에 있는 동안, 수신된 메시지의 사용은 버스 스테이션 회로에서 디스에이블된다. 동기화 디스에이블된 상태에서, 버스 스테이션은 동기화 인에이블된 상태로 다시 전환하기 위해 동기화 이벤트를 기다린다.

Description

버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법{BUS STATION AND SYSTEM AND METHOD OF MAINTAINING SYNCHRONIZING OF A BUS STATION}
본 발명은 버스 및 버스를 통해 결합된 버스 스테이션 회로를 갖는 전자 시스템, 버스 스테이션 회로 및 이러한 시스템을 동작하는 방법에 관한 것이다.
버스는 상이한 버스 스테이션이 상호간에 메시지를 송신하는데 사용할 수 있는 공유 통신 매체이다. 메시지는 소스 스테이션 회로로부터 목적지 스테이션 회로로 보내지고 각 메시지는 통상적으로 목적지 스테이션 회로를 식별하기 위하여 목적지 어드레스를 운반한다. 이러한 시스템의 하나의 문제점은 메시지 내에서 목적지 어드레스 및/또는 명령 데이터의 위치를 정하기 위하여 메시지의 시작이 표시되어야 한다는 것이다.
다양한 기술이 메시지의 시작을 표시하기 위하여 알려져 있다. 미국특허 출원 제2003/00225951호는 동기화 신호를 내기 위한 특별한 신호 라인의 사용을 기술하는데, 그것의 타이밍이 메시지의 시작을 나타낸다. 다른 해결책은 동일한 라인(또는 라인들) 상에 미리 결정된 고유한 동조 패턴을 메시지로 송신하는 것이다. 일반적으로 이러한 미리 결정된 동조 패턴은 각 메시지의 시작에서 송신되며, 스테이션에 메시지의 시작을 주의시킨다.
그러나, 이 같은 동기화 기술은 시스템의 복잡성을 증가시키고 및/또는 주어진 시간 간격에 송신될 수 있는 메시지의 수를 감소시키는 오버헤드를 포함한다.
여러가지 중에서도 특히, 본 발명의 목적은 버스 스테이션 회로 사이에 메시지를 송신하는데 사용되는 버스를 갖는 전자 시스템에서의 동기화를 위해 사용되는 오버헤드를 줄이는 것이다.
청구항 제 1 항에 따른 전자 시스템이 제공된다. 여기에서 버스 스테이션 회로는 동기화의 손실을 검출하기 위해 메시지의 내용을 사용한다. 메시지 사이에 갭(gap)이 없다면, 하나의 메시지의 종료는 그 다음 메시지의 시작을 규정하여, 수신하는 스테이션이 시작에 동기화되는 것을 유지할 때 원칙적으로 미리 결정된 동기화 패턴과 동기화 신호는 각 메시지의 시작에 필요하지 않는다. 버스 스테이션 회로가 무효의 콘텐츠(invalid content)가 있는 메시지와 마주쳤을 때, 버스 스테이션 회로는 동기화 디스에이블된 상태(synchronization disabled state)로 전환하며, 새로운 동기화가 발견될 때까지 메시지를 무시한다. 일 실시예에서 상기 메시지의 콘텐츠의 테스팅은 메시지가 버스 스테이션 회로로 어드레스 되었는지에 관계없이 버스 스테이션 회로에서 수행된다. 따라서, 다른 버스 스테이션 회로에 대한 메시지의 콘텐츠 또한 동기화의 손실을 검출하기 위해 사용되며, 이는 검출의 신뢰도를 증가시킨다.
일 실시예에서, 동기화 패턴이 버스 상에 제공되는데, 연속적인 동기화 패턴의 쌍 사이 다수의 메시지가 존재한다. 이 경우에서, 동기화 패턴은 메시지의 헤드 투 테일(head to tail) 식별이 사용될 수 있는 동기화 인에이블된 상태(synchronization enabled state)로 복귀하는데 사용될 수 있다. 이와 달리, 또는 부가적으로, 버스 상에 메시지가 송신되지 않는 유휴(idle) 주기가, 버스-대역폭(bus-bandwidth)을 불필요하게 손실하면서, 동기화 인에이블 상태로 복귀하기 위해 사용될 수 있다.
일 실시예에서, 연속적인 동기화 패턴의 쌍 사이에 다수의 시간 슬롯(time slots)이 규정될 수 있다. 버스 스테이션 회로는 제 1 동기화 패턴의 송신 후 시간의 경과를 측정함으로써 적어도 부분적으로 시간 슬롯을 규정한다. 메시지의 헤드 투 테일 식별의 메시지 콘텐츠 기초 디스에이블링(message content based disabling)이 사용되는 제 1 시간 슬롯에 대한 시간 간격이 경과한 후, 다음 동기화 패턴이 수신되기 전에, 동기화는 제 2 시간 슬롯에서 상이한 방법으로 유지된다. 따라서, 무효의 메시지 콘텐츠의 검출 후 메시지의 헤드 투 테일 식별의 디스에이블링의 부정적인 효과는 단지 연속적인 동기화 패턴의 송신 사이의 시간 간격의 부분에만 한정된다. 제 2 시간 슬롯의 부분 동안 수신을 디스에이블 하기 위한 스트림된(streamed) 콘텐츠의 테스팅 없이, 스트림된 데이터는 완전한 제 2 시간 슬롯에서 수신될 수 있다.
일 실시예에서, 메시지의 헤드 투 테일 식별을 계속 사용할지를 결정하기 위해 시그너쳐(signature) 값이 메시지 콘텐츠의 유효성을 테스트하기 위해 메시지의 콘텐츠로부터 계산될 수 있다. 시그너쳐 값은 예를 들어 패리티 값(parity value) 또는 에러 보정 코드로부터 알려진 것과 같은 신드롬(a syndrome)일 수 있다. 다른 실시예에서, 메시지의 헤드 투 테일 식별을 계속 사용할지 결정하기 위해, 메시지로부터의 명령 코드의 유효성이 콘텐츠의 유효성을 결정하기 위해 사용된다. 다른 실시예에서, 메시지의 헤드 투 테일 식별을 계속 사용할지 결정하기 위해, 명령의 파라미터 값이 무효성을 결정하기 위해 사용된다. 바람직하게는, 유효한 파라미터 값의 범위의 명령 코드 의존 규정이 유효성을 테스트하기 위해 사용된다. 또 다른 실시예에서, 메시지의 헤드 투 테일 식별을 계속 사용할지 결정하기 위해, 유효한 명령 코드 및/또는 파라미터 값의 범위가 콘텐츠의 유효성을 결정하기 위해 메시지의 목적지 어드레스에 의존하여 선택된다. 일 실시예에서, 메시지의 헤드 투 테일 식별을 계속 사용할지 결정하기 위해, 메시지의 목적지 어드레스의 유효성이 콘텐츠의 유효성을 결정하기 위해 사용된다. 유효성을 결정하기 위한 이 기술은 그 자신 상에서 또는 임의의 조합에서 사용될 수 있다. 명령 코드, 파라미터 범위 및/또는 목적지 어드레스의 사용은 유효성을 테스트하기 위해 제공되는 어떠한 정보도 메시지에 포함될 필요가 없는 장점을 가진다.
또 다른 실시예에서, 콘텐츠의 유효성에 대한 테스트는 또한 메시지의 시작에 대하여 검색하기 위해 사용된다. 따라서, 동기화는 심지어 동기화 패턴 없이도 복귀될 수 있다.
이들 및 다른 목적 및 장점이 다음 도면을 사용하는 예시적인 실시예의 상세한 설명으로부터 명백해질 것이다.
도 1은 버스 시스템을 도시한다.
도 2는 버스 신호를 도시한다.
도 3은 버스 스테이션 회로를 도시한다.
도 4는 메시지 처리 흐름도를 도시한다.
도 5, 6은 상태도를 도시한다.
도 1은 버스(10), 버스 마스터 스테이션(12)(버스 호스트 스테이션으로도 불림)및 복수의 보통의 버스 스테이션(14)(슬레이브 스테이션으로도 불림)을 포함하는 버스 시스템을 도시한다. 보통의 버스 스테이션(14) 및 버스 마스터 스테이션(12)은 버스(10)에 연결된다. 버스(10)는 예를 들어 데이터 컨덕터(a data conductor) 및 클락 신호 컨덕터(a clock signal conductor)를 포함할 수 있다. 그러나, 다르게는, 단지 데이터 컨덕터만 사용될 수도 있으며, 데이터 컨턱터 상의 신호로부터 클락이 복원될 수 있다. 또한, 다수의 데이터 컨턱터는 병렬로 사용될 수 있다. 바람직하게는, 버스(10)에서 별도의 동기화 신호 컨덕터가 사용되지 않는다.
도 2는 버스(10) 상의 버스 신호를 시간 "t"의 함수로 개략적으로 도시한다. 버스 신호는 동기화 패턴(20) 및 동기화 패턴(20)의 연속된 쌍 사이의 슬롯 A-D를 포함한다. 다수의 슬롯 B-D는 등시성(isochronous) 슬롯이다. 각 동기화 패턴(20)에 대한 각각의 시간적 위치의 등시성 슬롯이 통상적으로 최소 스루풋 제한(minimum throughput constraints) 아래에서 각각의 데이터 스트림(예, 오디오 또는 비디오 데이터)의 송신을 위해 할당된다. 각 등시성 슬롯 B-D은 할당될 데이터 스트림의 세그먼트(26)를 포함한다.
동기화 패턴(20) 송신에 뒤따르는 제 1 슬롯 A는 명령 메시지 슬롯이며, 여기에서 버스트 스테이션(bust station)(12, 14)이 명령 메시지(22)를 송신하고 수신한다. 제 1 슬롯 A는 완전히 채워질 필요는 없다. 갭(24)이 발생할 수 있으며, 여기에서 버스(10)는 유휴(idle)이다.
도 3은 버스 스테이션 회로를 도시한다. 버스 스테이션 회로는 버스(도시하지 않음)에의 연결(31), 데이터 처리 회로(30), 버스 인터페이스 회로(32), 버스 타이밍 회로(34) 및 메모리(36)를 포함한다. 버스 인터페이스 회로(32)는 데이터 처리 회로(30) 및 버스(10)(도시하지 않음) 사이에 연결된다. 버스 타이밍 회로(34)는 버스 인터페이스 회로(32) 및 데이터 처리 회로(30)에 연결된다. 메모리(36)는 데이터 처리 회로(30)에 연결된다(버스 마스터 스테이션(12)은 유사한 구조를 구비할 수 있으며, 버스 인터페이스는 송신기로 동작할 수 있다).
동작에서, 버스 인터페이스 회로(32)는, 여러가지 중에서, 버스로부터 메시지를 수신하는 수신기로 동작하며, 데이터 처리 회로(30)에 메시지의 콘텐츠를 공급한다. 만약 메시지가 버스 스테이션 회로로 예정되었다면, 데이터 처리 회로(30)는 그것의 동작을 제어하기 위해 메시지로부터의 파라미터 정보 및 명령 코드를 사용한다. 버스 스테이션 회로의 기능이 데이터 처리 회로(30), 버스 인터페이스 회로(32) 및 버스 타이밍 회로(34)에 의해 수행되는지 여부에 대하여 상당한 자유가 존재한다는 것이 인식되어야 한다. 따라서 이 회로는 공동으로 메시지 처리 회로로 불릴 것이다. 데이터 처리 회로(30), 버스 인터페이스 회로(32) 및 버스 타이밍 회로(34)로의 분할은 주로 기능적이다. 버스 인터페이스 회로(32)는 비트의 추출, 메시지 분리, 동기화 패턴의 검출 등과 같은 버스 신호 핸들링의 콘텐츠 독립 측면을 다루며, 데이터 처리 회로(30)는 메시지의 명령을 번역하고 수행하는 것 및 콘텐츠 인증(content validation)(이 기능을 수행하기 위해 프로그램된 프로그래머블 프로세서가 예를 들어 사용될 수 있으며, 또는 이와 달리 이 기능을 수행하기 위해 배열된 트랜지스터 연결이 있는 전용 회로가 사용될 수 있다)과 같은 콘텐츠 의존 기능을 다루며, 버스 타이밍 회로(34)는 메시지가 시작하는 시간, 타임 슬롯의 시작 등의 시그널링과 같은 타이밍 측면을 다룬다.
도 4는 버스 스테이션 회로의 동작을 도시한다. 초기에 버스 스테이션 회로는 디스에이블된 상태에 있으며, 루핑(looping) 단계(41)에 의해 나타내어 진다. 루핑 단계(41)에서 버스 인터페이스 회로(32)(또는 데이터 처리 회로(30))는 동기화 패턴(20)의 송신을 검출하기 위해 버스(10)로부터 수신된 신호를 미리 결정된 동기화 패턴과 비교한다. 루핑 단계(41)는 동기화 패턴이 검출되지 않는 한 계속 반복된다. 버스 스테이션 회로는 루핑 단계(41)가 반복되는 한 디스에이블된 상태에 있다고 표현된다.
일단 동기화 패턴이 검출되면, 버스 스테이션은 인에이블된 상태로 변경되며, 이는 순서도에서 루핑 단계(41)를 제외한 남아있는 단계의 수행에 대응한다. 인에이블된 상태로 변경된 후, 데이터 처리 회로(30)는 제 2 단계(42)를 수행하며, 여기에서 메시지의 시작이 버스 타이밍 회로(34)로 신호된다. 버스 타이밍 회로(34)는 버스 인터페이스 회로(32)로 메시지의 시작을 표시한다. 메시지의 시작의 표시를 수신하면 바로, 버스 인터페이스 회로(32)는 버스(10)로부터 메시지의 콘텐츠를 수신하고 콘텐츠를 데이터 처리 회로(30)로 공급한다. 제 3 단계(43)에서, 데이터 처리 회로(30)는 콘텐츠의 유효성을 테스트한다. 만약 콘텐츠가 무효이면, 데이터 처리 회로(30)는 버스 스테이션 회로가 디스에이블된 상태로 되돌아가는 것을 즉, 순서도에서 보면 루핑 단계(41)를 다시 시작하는 것을 유발하며, 메시지의 시작을 신호하기 위해 버스 타이밍 회로(34)를 디스에이블한다.
비록 디스에이블된 상태 및 인에이블된 상태라는 용어가 사용되지만, 이 용어는 단지 버스 스테이션 회로가 새로운 메시지를 수신하는 능력에만 적용된다는 것이 인식되어야 한다. 이 동기화 타임 슬롯의 타이밍이 제 1 슬롯 A의 메시지(22)에 의해서가 아니라 단지 동기화 패턴(20)에 의해 판정될 때, 버스 스테이션 회로가 디스에이블된 상태에 있다는 사실은 다른 기능을 수행하는 것이 디스에이블되거나 또는 예를 들어 동기화 타임 슬롯 B-D에서 송신 또는 수신하는 것이 디스에이블되는 것을 필수적으로 의미하지는 않는다.
다양한 대안이 유효성에 대한 테스트를 위해 사용될 수 있다. 일 실시예에서 데이터 처리 회로(30)는 메시지로부터 명령 코드를 판독하며 그것을 유효한 명령 코드의 리스트와 비교한다. 또 다른 실시예에서, 메모리(36)는 버스 스테이션 회로의 상이한 타입에 대한 유효한 명령 코드의 리스트(또는 유효한 명령 코드의 범위) 및 각각의 목적지 어드레스와 관련된 버스트 스테이션 회로의 타입을 식별하는 정보를 저장한다. 예를 들어, 버스 스테이션 회로가 저장 디바이스일 때, 예를 들어 "로드(load)" 및 "저장(store)" 명령을 지원할 수 있으며, 명령에 관련된 "디스플레이(display)"를 지원하지 않을 수 있으나, 만약 버스 스테이션 회로가 디스플레이 스크린을 포함한다면, 디스플레이 관련 명령을 지원할 수 있으며, 로드 및 저장 명령을 지원하지 않을 수 있다.
이 또 다른 실시예에서 데이터 처리 회로(30)는 또한 메시지로부터 목적지 어드레스를 판독하여, 목적지 어드레스와 관련된 버스 스테이션의 타입에 대한 명령 코드(또는 범위)를 검색하기 위해 어드레스를 사용한다. 데이터 처리 회로(30)는 메시지로부터의 명령 코드를 리스트로부터의 명령(또는 범위)과 비교한다. 만약 메시지로부터의 명령이 리스트 상(또는 리스트로부터의 범위 안에)에 없다면, 데이터 처리 회로(30)는 명령이 무효라는 것을 검출한다. 유효한 명령에 대한 테스트의 이 타입은 유효성에 대하여 테스트하는 버스 스테이션 회로에 어드레스되는 메시지에 한정되지 않는다. 임의의 다른 버스 스테이션 회로에 대한 메시지의 유효성은 이 방법으로 테스트 될 수 있다.
다른 실시예에서, 유사한 접근법이 메시지의 파라미터 값에 대해 사용될 수 있다. 예를 들어, 만약 적어도 몇몇 버스 스테이션 회로가 어드레스의 범위의 판독 및 기입을 지원한다면, 메모리(36)는 그 스테이션의 목적지 어드레스와 관련하여 그 어드레스 범위에 대한 정보를 저장할 수 있으며, 데이터 처리 회로(30)는 이 정보를 홀로 또는 다른 테스트에 부가하여 메시지의 유효성을 체크하기 위해 사용할 수 있다.
다른 실시예에서, 메시지로부터의 시그너쳐 정보가 디스에이블된 상태로 전환할지 결정하기 위하여 사용될 수 있다. 이 실시예에서, 메시지를 송신하는 버스 스테이션 회로는 메시지를 인수(argument)로 한 주어진 수학적 시그너쳐 함수의 평가(evaluation)가 미리 결정된 값을 얻도록 메시지 내에 여분의 정보를 포함한다. 부가적인 정보의 단순한 예시는 로직 1(logic one)인 메시지의 비트의 수가 짝수이도록 선택된, 원-비트 패리티(one-bit parity)이다. 이 경우에서, 수학적 함수의 평가는 로직 1의 값을 갖는 메시지의 비트의 수가 홀수 또는 짝수인지 결정하는 것을 포함한다. 그러나, 에러 검출 코드로부터 그 자체로부터 알려진 패리티 정보의 다른 타입이 또한 사용될 수 있다. 이 실시예에서, 데이터 처리 회로(30)는 시그너쳐 평가 함수에 따라 이것이 미리 결정된 값을 산출하는지를 결정하기 위해 메시지를 평가한다. 그렇지 않다면, 데이터 처리 회로(30)는 버스 스테이션 회로를 디스에이블된 상태로 전환한다.
다른 실시예에서, 다른 버스 스테이션 회로에 대한 상태 정보가 메시지의 유효성을 테스트하기 위해 사용될 수 있다. 이 실시예에서, 데이터 처리 회로(30)는 시스템 전체의 상태에 대한, 또는 다른 실시예에서, 개별적인 버스 스테이션 회로의 상태에 대한 정보를 유지한다. 데이터 처리 회로(30)가 명령을 수신할 때 매번, 심지어 명령이 데이터 처리 회로(30)가 속한 버스 스테이션 회로로 보내어 진 것이 아닐 때도, 데이터 처리 회로(30)는 상태 정보를 업데이트하기 위해 명령으로부터의 정보를 사용한다. 데이터 처리 회로(30)에 의해 보유된 상태 정보는 예를 들어 어떠한 스테이션으로부터 및/또는 어떠한 스테이션으로 어떠한 데이터 스트림이 현재 활성인지, 어떠한 버스 스테이션 회로가 스위치 온 또는 스위치 오프 되었는지 또는 특정 동작 모드로 전환되었는지를 표시할 수 있다. 이 실시예에서, 메모리(36)는 상이한 상태의 상이한 목적지 어드레스와 관련된 버스 스테이션 회로에 대한 유효한 파라미터 값 및/또는 명령에 대한 정보를 저장한다. 데이터 처리 회로(30)는 시스템에 대하여(또는 목적지 어드레스와 관련된 버스 스테이션 회로에 대하여) 저장한 상태 및 선택적으로 또한 메시지의 목적지 어드레스를 사용하여, 메시지의 명령 및/또는 파라미터 값과 비교하기 위해 이 상태의 파라미터 값의 범위 및/또는 유효한 명령에 대한 정보를 검색한다. 만약 명령 및/또는 파라미터 값이 상태에 대하여 유효하지 않다면, 데이터 처리 회로(30)는 버스 스테이션 회로를 디스에이블된 상태로 전환하며, 메시지의 시작을 신호하기 위해 버스-타이밍 회로(34)를 디스에이블시킨다. 다른 실시예에서, 메시지의 목적지 어드레스가 시스템에 실제로 존재하는 버스 스테이션 회로에 대응한다는 것이 검증될 수 있다.
유효성을 테스트하는 이 방법 각각은 홀로 사용될 수 있으며, 또는 몇몇의 이 방법이 결합되어 더 강력한 유효성 테스팅을 제공할 수 있다. 주목될 것과 같이, 어떠한 방법도 동기화의 손실을 검출하기 위해 미리 결정된 동기화 패턴이 버스 신호에 존재할 것을 요구하지 않는다.
만약 메시지의 콘텐츠가 유효한 것으로 발견되면, 제 4 단계(44)가 수행되며, 여기에서 데이터 처리 회로(30)는 메시지가 데이터 처리 회로(30)가 속한 버스 스테이션 회로로 예정된 것인지를 결정한다. 만약 그렇지 않다면, 프로세스는 제 6 단계(46)를 통해 제 2 단계(42)로 되돌아가는데, 즉, 인에이블된 상태로 남아있으며 다음 메시지를 수신하기 전에는 새로운 동기화 패턴에 대한 어떠한 검색도 수행되지 않는다. 만약 메시지가 버스 스테이션 회로로 어드레스되었다면, 데이터 처리 회로(30)는 메시지로부터의 명령을 수행하는 제 5 단계(45)를 수행하며, 제 6 단계(46)를 통해 제 2 단계(42)로 되돌아가는데, 즉, 인에이블된 상태로 남아 있으며 동기화 패턴에 대한 어떠한 검색도 이루어지지 않는다. 제 6 단계(46)에서, 버스 타이밍 회로(34)는 메시지의 길이를 사용하여 제 2 단계(42)의 수행을 위한 다음 메시지의 시작 시간을 결정한다. 다르게는, 데이터 처리 회로(30)는 버스 타이밍 회로(34)에 메시지의 시작이 신호될 수 있다는 신호를 보낼 수 있다.
유효성에 대하여 체크하기 위해 메시지의 콘텐츠를 사용하는, 제 3 단계(43)는 동기화가 다시 획득될 때까지 버스 스테이션 회로를 디스에이블된 상태로 전환하기 위해, 메시지가 버스 스테이션 회로로 예정되어 있는지 여부에 관계없이 버스 스테이션 회로에서 수행될 수 있다는 것을 유의하여야 한다. 단계의 순서(order)는 중요한 것이 아니며, 예를 들어 몇몇 단계가 병렬적으로 수행될 수 있다는 것이 인식되어야 한다. 일 실시예에서, 명령 파싱(parsing)을 위해 제공되는 데이터 처리 회로(30)의 규정(provision)의 일부는 또한 메시지의 유효성을 테스트하기 위해 사용된다. 따라서, 동기화를 제어하기 위해 큰 오버헤드를 필요로 하지 않는다.
일 실시예에서, 루핑 단계(41)는 단지 동기화 패턴(20)의 존재에 대하여서만 테스트한다. 이는 예를 들어 버스 인터페이스 회로(32)에 의해 수행된다. 그러나, 부가적인 테스트가 사용될 수 있다. 또 다른 실시예에서, 유휴 주기(an idle period)(24)가 또한 사용된다. 이 실시예에서, 제 1 슬롯 A동안 어떠한 메시지도 송신되지 않는 유휴 간격(idle interval)(24)이 발생한 것을 검출할 때, 버스 스테이션 회로(예, 버스 인터페이스 회로(32))는 제 2 단계(42)로 전환하며, 이어서 메시지 송신을 재개한다. 따라서, 제 1 슬롯 A동안 유휴 신호(24)는 또한 디스에이블된 상태에서 인에이블된 상태로 전환하는데 사용된다.
상이한 동기화 기술이 상이한 슬롯 A-D에 사용될 수 있다. 버스 타이밍 회로(34)는, 동기화 패턴(20)의 수신으로부터 제 1 슬롯 A의 끝까지 미리 결정된 시간 간격을 카운트하고, 그 후, 제 1 슬롯 A와 비교하여, 버스 인터페이스 회로(32)에 상이한 동기화 기술이 사용되어야 한다고 신호를 보내도록 배열될 수 있다. 보충적인 동기화 패턴이 상이한 슬롯 A-D의 시작에서 버스 신호에 포함될 수 있다. 이 경우에, 버스 인터페이스 회로(32)는 이 보충적인 동기화 패턴을 검출하고 이 패턴의 검출시 상이한 동기화 기술로 전환 하도록 배열될 수 있다. 또한 시간 슬롯의 시작 주변의 시간 간격에서의 보충적인 패턴 검출 및 시간 간격 카운팅의 결합이 상이한 동기화 기술로 전환 하기 위한 시간 간격의 시작 검출에 사용될 수 있다.
또 다른 실시예에서, 유효한 명령에 대한 검색이 또한 디스에이블된 상태를 떠나기 위해 사용될 수 있다. 이 실시예에서, 메시지의 연속적인 잠재적 시작 포인트가 시도되고, 유효한 메시지(또는 미리 결정된 수(예, 2 또는 5)의 연속적인 유 효한 메시지)가 검출될 때까지 이러한 시작 포인트로부터 유래한 메시지는 유효성에 대하여 체크되고, 유효한 메시지가 검출될 때 제 2 단계(42)가 시작된다.
비록 메시지를 포함하는 제 1 시간 슬롯 A가 동기화 패턴(20)을 뒤따르는 첫번째 타임 슬롯인 예시가 도시되었지만, 이와 달리 이 시간 슬롯 및 다음 선행하는 동기화 패턴 사이의 동기화 시간 슬롯이 있는 또 다른 시간 슬롯이 제 1 시간 슬롯 A대신 사용될 수 있다는 것이 인식되어야 한다. 또한 개재하는 동기화 시간 슬롯이 있는 다수의 시간 슬롯 및 개재하는 동기화 패턴이 없는 다수의 시간 슬롯이 단지 제 1 시간 슬롯 A를 대신하여 사용될 수 있다.
일 실시예에서, 데이터 흐름(dataflow)은 (다른 것들 중에) 프레임으로 분할되며, 이는 슬롯 및 셀(cell)로 세분된다. 셀은 통신 시스템 상에 나타나는 가장 작은 유닛이며 정보의 단일 비트를 운반한다. 4개의 셀은 슬롯으로 조합되며, 이는 본 발명에 따라 시스템 상에 대역폭을 할당하기 위한 기초이다. 바람직한 실시예에서, 프레임은 768셀에서 반복된다. 오디오 애플리케이션이 통상적으로 고정된 대역폭을 요구하므로, 채널 매커니즘이 유리하게 사용될 수 있다. 동적으로, 버스 관리 유닛(bus management unit)(호스트 스테이션 또는 마스터 스테이션)에 의해 슬롯이 채널로 그룹화될 수 있어, 특정 애플리케이션이 미리 결정된 대기 시간(latency) 및 스루풋(throughput)으로 정보를 송신하거나 수신할 수 있다.
바람직하게, 데이터 및 제어 트래픽은 단일 버스 라인 상에 통합된다. 이를 촉진하기 위해, 하나의 채널, 즉, 제어 채널이 미리 규정된다. 프로토콜은 이 채널 안에서 규정되며, 이는 다수의 디바이스가 이 채널 안에서 서로 비동기 메시지를 송신하는 것을 허용한다.
도 5는 동기화를 도시하는 상태 다이어그램을 도시한다. TDMA(Time-Domain Multiplexed Access) 버스 통신 시스템에서, 각각의 연결된 디바이스가 데이터 스트림의 어떤 점에서 새로운 프레임(및/또는 슬롯)이 개시되는지를 아는 것이 바람직하다. 모든 동기화 매커니즘은 바람직하게 데이터 라인 상으로 다중화된다. 부가적인 제어 프로토콜이 사용되며, 이에 의해 제어 채널로의 동기화가 달성되었다. 이는 특히 임의의 디바이스 또는 스테이션이, 제어 채널이 이용가능할 때(즉, 사용되고 있지 않을 때) 언제든지 임의의 시간에 송신을 시작하는 것을 허용하는 비동기 프로토콜과 함께 사용하는데 유리하다. 따라서, 프레임 구조로 동기화하는 임의의 디바이스는 제어 채널이 비어있는지를 검출하도록 배열된다. 이는 '메시지 동기화(message synchronization)'로 불린다.
일 실시예에서, 동기화는 도 5에 도시된 것과 같이 진행하며, 초기 상태(50)로부터, 디바이스는 프레임 구조로의 동기화로 유도하는 임베드된 정보에 대한 검색을 시작하며, 프레임 동기화 상태(52)로 전환한다. 이 상태에서, 임베드된 정보에 대한 검색을 위해 제어 채널이 관측되며, 이를 찾으면 메시지 동기화 상태(54)로 전환한다. 메시지 동기화 후에, 버스를 통해 데이터를 송신하고 수신할 수 있는 동작 상태(56)로 전환한다. 도 5의 모든 위쪽으로의 화살표는 버스 상에 나타날 수 있는 에러 조건에 대한 반응을 표시한다. 때때로 제어 채널에서 메시지를 정확히 파싱(parse)하는 것을 실패하는 것은 디바이스가 메시지 동기화 상태(54)로 다시 전환하는 것을 유발할 수 있는 반면, 임베드된 프레임 동기화 정보를 검증하는 것 을 실패하는 것은 디바이스가 프레임 동기화 상태(52)로 되돌아가는 것을 유발할 수 있다. 이는 메시지 동기화를 달성하고 검증하기 위한 저-비용, 저-오버헤드 매커니즘을 허용한다.
도 6은 동기화를 더 도시하는 다른 상태 다이어그램을 도시한다. 본 발명에 따른 방법의 메시지 프로토콜은 통상적으로 메시지 동기화를 달성하고 검증하기 위해 사용될 수 있는 다음과 같이 많은 특징을 가진다.
- 특정 심볼이 메시지의 부재(IDLE)를 표시하기 위해 사용될 수 있다.
- 특정 심볼이 메시지의 시작/끝을 표시하기 위해 사용될 수 있다.
메시지가 특정 룰을 따르는 것이 필요할 수 있다(즉, 바이트의 길이는 제 1 바이트에 표시되어야 한다 등).
메시지가 특정 에러 정정/검출 코드를 포함할 수 있다.
본 발명에 따른 방법의 장점은 임의의 또는 조합된 전술한 특징이 메시지 동기화를 달성하고 검증하기 위해 사용될 수 있다는 것이다.
예를 들어, 통신 시스템에 사용된 본 방법의 일 실시예는 메시지 사이의 공간(space)에 심볼 또는 코드 "0x00"을 사용한다. 그러나 만약 부가적인 코딩이 적용되지 않으면, 코드 "0x00"이 메시지 안에 나타날 가능성이 있다. 따라서, 만약 특별한 코딩이 사용되지 않았다면 단일 "0x00"의 검출은 통상적으로 메시지 동기화로 사용하기에 불충분하나, 이는 제어 채널이 유휴(idle)일 수 있다는 표시이다. 연속적으로 "0x00"이 나타나는 것은 메시지 채널이 유휴라는 가능성을 증가시킬 것이다. 만약 "0x00"의 수가 메시지의 길이를 초과한다면, 메시지 동기화가 달성되었 다. 만약 다른 값이 검출된다면, 메시지의 시작이 가정되며 디바이스는 그것이 메시지 동기화에 있어도 인커밍 데이터를 파싱하기 시작한다. 에러가 검출되면, 우리는 전체 프로세스를 재시작한다. 이 예시는 도 6에 도시되어 있다.
도 6에서, 상부 '파스메시지(ParseMessage)' 상태(64)가 동기화를 달성하기 위해 사용된다. 기대된 메시지 구조와 수신된 구조 사이의 부정합(CRC 실패(failing)와 같은)이 검출되면 언제나, 검출 IDLE 상태(62)로 돌아가도록 하는 천이가 유발된다. 만약 충분히 긴 IDLE 주기가 검출되면, 검출 IDLE로부터 동기화된 상태(66)로의 직접적인 변화가 가능하다. 낮은 파스메시지 상태(68)는 동기화를 달성하는 대신 검증하기 위해 사용된다.
여기에 설명된 볼 발명의 실시예는 예시로 받아들여지도록 의도된다. 통신 버스를 통해 연결된 호스트 스테이션 및 슬레이브 슬레이션을 포함하고, 통신 버스는 클락 신호를 분배하기 위한 제 1 라인 및 호스트 스테이션과 슬레이브 스테이션 사이에 데이터를 송신하기 위한 제 2 라인을 구비하며, 동기화 정보는 데이터 라인으로 송신되는 것을 특징으로 하는, 타임 도메인 다중화된 통신 시스템에 사용하기 위한 통신 방법이 제공된다. 다양한 수정이 이루어질 수 있다. 예를 들어, 단일 데이터 라인 대신 복수의 데이터 라인이 사용될 수 있다는 것이 명백할 것이다.

Claims (22)

  1. 버스(10)로부터 명령 메시지(22)를 수신하는 버스 인터페이스(32)- 상기 명령 메시지(22) 각각은 목적지 버스 회로를 식별하는 목적지 어드레스를 운반함 -와,
    상기 명령 메시지(22)를 처리하도록 구성된 메시지 처리 회로(30,32,34)를 포함하되,
    상기 메시지 처리 회로(30,32,34)는,
    동기화 인에이블된 상태에서 동작할 때, 연속적인 명령 메시지의 시작 포인트를, 직전에 선행하는 명령 메시지(immediately preceding command messages)의 끝 포인트로부터 헤드 투 테일(head to tail) 식별하고,
    상기 명령 메시지의 콘텐츠를 유효성에 대하여 테스트하고,
    무효인 콘텐츠가 있는 명령 메시지의 검출에 응답하여, 상기 무효인 콘텐츠가 있는 명령 메시지에 후속하여 상기 시작 포인트의 상기 식별이 디스에이블링되는 상태인 동기화 디스에이블된 상태로 전환하도록 구성된
    버스 스테이션 회로.
  2. 제 1 항에 있어서,
    상기 명령 메시지가 버스 스테이션 회로로 어드레스되는지 여부에 관계없이, 상기 메시지 처리 회로는 상기 명령 메시지의 콘텐츠의 상기 테스트 및 전환을 수행하도록 구성된
    버스 스테이션 회로.
  3. 제 1 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 버스(10) 상의 유휴(idle) 주기 및/또는 동기화 패턴의 송신을 검출하기 위한 검출기를 포함하고, 상기 메시지 처리 회로(30, 32, 34)는, 상기 동기화 패턴의 검출 및/또는 상기 유휴 주기의 검출 및/또는 상기 검출된 유휴 주기 후의 명령 메시지 송신의 시작의 검출에 응답하여, 상기 동기화 디스에이블된 상태로부터 상기 동기화 인에이블된 상태로 다시 전환하도록 구성되는
    버스 스테이션 회로.
  4. 제 1 항에 있어서,
    상기 버스(10) 상의 동기화 패턴의 송신을 검출하기 위한 검출기를 포함하고,
    상기 메시지 처리 회로(30, 32, 34)는
    동기화 패턴의 검출에 응답하여, 상기 동기화 디스에이블된 상태로부터 상기 동기화 인에이블된 상태로 다시 전환하고,
    적어도 제 1 시간-슬롯 및 상기 제 1 시간-슬롯에 뒤따르는 제 2 시간 슬롯 모두를 연속적인 동기화 패턴의 쌍 사이에 규정하고,
    상기 제 1 시간-슬롯 동안 상기 시작 포인트의 상기 식별을 수행하고,
    상기 제 2 시간-슬롯의 시작을 규정하기 위하여 상기 동기화 패턴의 쌍의 첫 번째 동기화 패턴(a first one)의 검출로부터의 경과를 측정하고,
    상기 제 2 시간-슬롯의 상기 측정된 시작에서, 제 2 버스 스테이션 회로가 제 2 시간-슬롯 전체로부터 데이터를 수신하는 모드로 전환하도록 구성되는
    버스 스테이션 회로.
  5. 제 1 항에 있어서,
    상기 메시지 처리 회로는 제 2 시간 슬롯에서 등시성(isochronous) 데이터를 송신 및/또는 수신하도록 구성되는
    버스 스테이션 회로.
  6. 제 1 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지로부터 계산된 시그너쳐 값을 검증함으로써 상기 테스팅을 수행하도록 구성되는
    버스 스테이션 회로.
  7. 제 1 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지의 목적지 어드레스가 전자 시스템 내의 버스 스테이션 회로에 대응하지 않는지 여부를 테스트함으로써 상기 테스트를 수행하도록 구성되는
    버스 스테이션 회로.
  8. 제 1 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지의 명령 코드가 유효한 명령 코드인지 여부를 테스트함으로써 상기 테스트를 수행하도록 구성되는
    버스 스테이션 회로.
  9. 제 8 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지의 목적지 어드레스에 의존하여 상기 명령 코드의 유효한 값을 규정하도록 구성되는
    버스 스테이션 회로.
  10. 제 1 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지로부터 명령의 파라미터 값을 추출하고, 상기 파라미터 값이 상기 명령 코드에 의해 식별되는 명령에 대한 유효한 파라미터 값 범위 안에 있지 않을 때 무효성을 검출함으로써 상기 테스트를 수행하도록 구성되는
    버스 스테이션 회로.
  11. 제 10 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는 상기 명령 메시지의 목적지 어드레스 및/또는 상기 명령 메시지의 명령 코드에 의존하여 상기 파라미터 값에 대한 유효한 범위를 규정하도록 구성되는
    버스 스테이션 회로.
  12. 제 1 항에 있어서,
    상기 메시지 처리 회로는,
    상이한 시간 포인트를 선택하고,
    각각의 시간 포인트로부터 시작하여, 상기 버스로부터 각각의 테스트 메시지를 추출하고,
    상기 테스트 메시지의 상기 콘텐츠를 유효성에 대하여 테스트하고,
    상기 테스트 메시지 중 하나에 대하여 유효성이 발견되었을 때, 동기화를 개시하기 위하여 상기 유효한 테스트 메시지의 시작의 상기 시간 포인트를 사용하여 상기 동기화 인에이블된 상태로 전환함으로써
    동기화에 대하여 검색하도록 구성된
    버스 스테이션 회로.
  13. 버스(10) 및 상기 버스(10)를 통해 연결된 다수의 버스 스테이션 회로(12, 14)를 포함하는 전자 시스템에 있어서,
    상기 버스 스테이션 회로들 중 적어도 제 1 버스 스테이션 회로(12)는 상기 버스를 통해 명령 메시지(22)- 상기 명령 메시지(22) 각각은 목적지 버스 회로를 식별하는 목적지 어드레스를 운반함 -를 송신하기 위한 송신기를 포함하고,
    상기 버스 스테이션 회로들 중 적어도 제 2 버스 스테이션 회로(14)는 상기 버스(10)로부터 상기 명령 메시지(22)를 수신하기 위한 버스 인터페이스(32) 및 상기 버스(10)로부터의 상기 명령 메시지(22)를 처리하기 위한 메시지 처리 회로(30, 32, 34)를 포함하고,
    상기 메시지 처리 회로(30, 32, 34)는,
    동기화 인에이블된 상태 및 동기화 디스에이블된 상태에서 동작가능하되,
    상기 동기화 인에이블된 상태에서 동작할 때, 연속적인 명령 메시지의 시작 포인트를, 직전에 선행하는 명령 메시지의 끝 포인트로부터 헤드 투 테일 식별하고,
    상기 명령 메시지의 콘텐츠를 유효성에 대하여 테스트하고,
    무효인 콘텐츠가 있는 명령 메시지의 검출에 응답하여 상기 동기화 디스에이블된 상태로 전환하도록 구성되되 상기 무효인 콘텐츠가 있는 명령 메시지에 후속하는 명령 메시지의 시작 포인트의 식별은 상기 버스 스테이션 회로들 중 상기 제 2 버스 스테이션 회로가 상기 동기화 디스에이블된 상태일 때 디스에이블되는,
    전자 시스템.
  14. 제 13 항에 있어서,
    상기 전자 시스템은 각각이 다수의 명령 메시지의 송신을 제공하는 시간 슬롯 사이에, 동기화 패턴을 주기적으로 송신하도록 구성된 버스 마스터 회로(10)를 포함하고,
    상기 메시지 처리 회로(30, 32, 34)는
    상기 버스 상의 유휴 주기 및/또는 상기 동기화 패턴의 송신을 검출하고,
    상기 동기화 패턴의 검출 및/또는 상기 유휴 주기의 검출 및/또는 상기 검출된 유휴 주기 후의 명령 메시지 송신의 시작의 검출에 응답하여, 상기 동기화 디스에이블된 상태로부터 상기 동기화 인에이블된 상태로 다시 전환하도록 구성되는
    전자 시스템.
  15. 제 14 항에 있어서,
    상기 메시지 처리 회로는 제 2 시간 슬롯에서 등시성 데이터를 송신 및/또는 수신하도록 구성되는
    전자 시스템.
  16. 제 15 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는
    상이한 시간 포인트를 선택하고,
    각각의 시간 포인트로부터 시작하여, 상기 버스로부터 각각의 테스트 메시지를 추출하고,
    상기 테스트 메시지의 상기 콘텐츠를 유효성에 대하여 테스트하고,
    동기화를 개시하기 위하여 상기 유효한 테스트 메시지의 시작의 상기 시간 포인트를 사용하여, 상기 테스트 메시지 중의 하나에 대한 유효성의 발견시 상기 동기화 인에이블된 상태로 전환함으로써
    동기화에 대하여 검색하도록 구성되는
    전자 시스템.
  17. 제 13 항에 있어서,
    상기 메시지 처리 회로(30, 32, 34)는, 상기 테스트 메시지 중 하나의 테스트 메시지에 대한 유효성을 발견하기 전에, 상기 테스트 메시지의 또 다른 하나의 테스트 메시지에 대하여 유효성이 발견된 때에만, 상기 동기화 인에이블된 상태로 전환하도록 구성되고, 상기 유효한 테스트 메시지의 시작의 시간 포인트가 상기 테스트 메시지의 상기 또 다른 하나의 테스트 메시지로부터 유도되는
    전자 시스템.
  18. 제 13 항에 있어서,
    상기 메시지 처리 회로는, 상기 명령 메시지로부터 계산된 시그너쳐 값을 검증함으로써 및/또는 상기 명령 메시지의 목적지 어드레스가 상기 시스템의 버스 스테이션 회로에 대응하지 않는지를 테스트함으로써 및/또는 상기 명령 메시지의 명령 코드가 유효한 명령 코드인지를 테스트함으로써 및/또는 상기 명령 메시지로부터의 명령의 파라미터 값을 추출하고 상기 파라미터 값이 상기 명령 코드에 의해 식별되는 명령에 대한 유효한 파라미터 범위 안에 있지 않을 때 무효성을 검출함으로써, 상기 테스팅을 수행하도록 구성되는
    전자 시스템.
  19. 버스(10)가 있는 전자 시스템의 버스 스테이션 회로(14)를 동작하기 위한 방법에 있어서,
    상기 버스 상의 동기화 신호 패턴을 검출하고 상기 동기화 신호 패턴의 검출시 동기화 인에이블 상태로 전환함으로써 초기 동기화 시간 포인트를 결정하는 단계와,
    상기 동기화 인에이블 상태에서 동작할 때, 연속적인 명령 메시지(22)의 시작 포인트를, 직전에 선행하는 명령 메시지의 끝 포인트로부터 헤드 투 테일 식별하는 단계- 상기 명령 메시지(22) 각각은 목적지 버스 회로를 식별하는 목적지 어드레스를 운반함 -와,
    상기 명령 메시지의 콘텐츠를 유효성에 대하여 테스트하는 단계와,
    무효인 콘텐츠가 있는 명령 메시지의 검출에 응답하여 동기화 디스에이블된 상태로 전환하는 단계 - 상기 버스 스테이션 회로에서 상기 동기화 디스에이블된 상태 동안 수신된 명령 메시지의 사용은 디스에이블됨 - 와,
    상기 동기화 인에이블 상태로 다시 전환하기 위해 동기화 이벤트를 기다리는 단계를 포함하는
    버스 스테이션 회로를 동작하기 위한 방법.
  20. 버스(10), 및 상기 버스(10)를 통해 연결되고 버스 신호를 통신하는 다수의 버스 스테이션 회로(12, 14)를 포함하는 전자 시스템에 있어서
    상기 버스 신호는 동기화 패턴(20)과, 연속하는 동기화 패턴(20) 쌍 사이의 시간 슬롯(A-D)을 포함하고, 제 1 시간 슬롯(A)은 다수의 연속적인 명령 메시지(22)를 직전에 선행하는 명령 메시지(22)의 끝 포인트로부터 헤드 투 테일 포함하고,
    상기 명령 메시지(22) 각각은 목적지 버스 회로를 식별하는 목적지 어드레스를 운반하고 유효성에 대해 테스트될 수 있는 콘텐츠를 포함하는
    전자 시스템.
  21. 제 20 항에 있어서,
    상기 버스 신호는 데이터 스트림의 세그먼트의 전송을 위해 할당된 다수의 제 2 등시성 시간 슬롯을 더 포함하는
    전자 시스템.
  22. 소스 버스 스테이션 회로(12)로부터 목적지 버스 스테이션 회로(14)로 메시지를 전송하는 방법에 있어서,
    상기 두 회로 모두는 버스(10)에 연결되고, 상기 버스는 하나의 버스 스테이션 회로로부터 다른 버스 스테이션 회로로 비동기 메시지를 전송하기 위한 제어 채널을 포함하고, 상기 방법은,
    상기 버스 상에서 동기화 신호 패턴을 검출함으로서 초기 동기화 시간 포인트를 결정하고 상기 동기화 신호 패턴을 검출하게 되면 프레임 동기화 상태(52)로 전환하는 단계와,
    상기 메시지의 콘텐츠를 유효성에 대해 테스트하기 위해 상기 제어 채널을 관찰하고 상기 제어 채널을 발견하게 되면 메시지 동기화 상태(54)로 전환하는 단계와,
    상기 제어 채널이 비어있는지를 검출함으로써 메시지 동기화를 획득하고, 이후 동작 상태(56)로 전환하는 단계와,
    상기 메시지를 전송하는 단계- 연속적인 메시지가 직전에 선행하는 메시지의 끝 포인트로부터 헤드 투 테일 전송됨 -를 포함하는
    메시지 전송 방법.
KR1020087015833A 2005-11-29 2006-11-28 버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법 KR100976290B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP05111413 2005-11-29
EP05111413.0 2005-11-29
EP06118352 2006-08-03
EP06118352.1 2006-08-03

Publications (2)

Publication Number Publication Date
KR20080072090A KR20080072090A (ko) 2008-08-05
KR100976290B1 true KR100976290B1 (ko) 2010-08-16

Family

ID=38008092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015833A KR100976290B1 (ko) 2005-11-29 2006-11-28 버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법

Country Status (7)

Country Link
US (1) US7822070B2 (ko)
EP (1) EP1958076A2 (ko)
JP (1) JP4844632B2 (ko)
KR (1) KR100976290B1 (ko)
CN (1) CN101317167B (ko)
TW (1) TWI342695B (ko)
WO (1) WO2007063482A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704204B1 (ko) * 2005-12-12 2007-04-06 주식회사 평화이엔지 고무 사출성형기용 고무주입장치
US8806506B2 (en) * 2008-09-30 2014-08-12 Ebay Inc. System and method for processing messages using a common interface platform supporting multiple pluggable data formats in a service-oriented pipeline architecture
EP2312767A1 (en) * 2009-10-16 2011-04-20 Astrium Limited Broadcast content requests
US8898367B2 (en) 2010-03-17 2014-11-25 Hewlett-Packard Development Company, L.P. Unified information bus
US8935450B2 (en) * 2011-09-16 2015-01-13 Nxp B.V. Network communications circuit, system and method
US8825933B2 (en) * 2011-11-30 2014-09-02 Andes Technology Corporation Bus apparatus with default speculative transactions and non-speculative extension
US9929972B2 (en) * 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus
US8914563B2 (en) * 2012-02-28 2014-12-16 Silicon Laboratories Inc. Integrated circuit, system, and method including a shared synchronization bus
GB2506135B (en) * 2012-09-20 2018-04-11 Tyrrell Products Ltd Branch circuit monitoring
US10146732B2 (en) 2013-01-22 2018-12-04 Apple Inc. Time-division multiplexed data bus interface
US9680608B2 (en) 2014-06-27 2017-06-13 Silicon Laboratories Inc. Communication protocol with reduced overhead
WO2017104437A1 (ja) * 2015-12-16 2017-06-22 ソニー株式会社 通信装置、通信方法、プログラム、および通信システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942569A2 (en) * 1998-03-13 1999-09-15 Lucent Technologies Inc. Simple data link (SDL) protocol

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473833A (en) * 1987-09-14 1989-03-20 Nec Corp Synchronization establishing method
JPH098795A (ja) * 1995-06-21 1997-01-10 Toyo Commun Equip Co Ltd フレーム同期方法及び通信装置
US6467003B1 (en) * 1997-01-21 2002-10-15 Honeywell International, Inc. Fault tolerant data communication network
US6263443B1 (en) * 1997-10-11 2001-07-17 Agere Systems Guardian Corp. Simplified data link protocol processor
JP2000341307A (ja) * 1999-05-28 2000-12-08 Sharp Corp 半二重伝送方法及び装置
EP1128271A1 (en) * 2000-02-22 2001-08-29 THOMSON multimedia S.A. Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
GB0205142D0 (en) * 2002-03-05 2002-04-17 Nokia Corp Synchronisation in communication systems
US6874048B2 (en) * 2002-05-29 2005-03-29 Oasis Silicon Systems, Inc. Communication system and methodology for sending a designator for at least one of a set of time-division multiplexed channels forwarded across a locally synchronized bus
JP4075049B2 (ja) * 2002-07-29 2008-04-16 日本電気株式会社 Ｃｄｍａ基地局受信装置及びその無線同期判定方法
US7327732B2 (en) * 2002-11-27 2008-02-05 Mindspeed Technologies, Inc. Method and apparatus for combined framing and packet delineation
US7478025B1 (en) * 2003-04-18 2009-01-13 Unisys Corporation System and method to support dynamic partitioning of units to a shared resource

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942569A2 (en) * 1998-03-13 1999-09-15 Lucent Technologies Inc. Simple data link (SDL) protocol

Also Published As

Publication number Publication date
CN101317167B (zh) 2010-06-16
TWI342695B (en) 2011-05-21
EP1958076A2 (en) 2008-08-20
WO2007063482A2 (en) 2007-06-07
US20080313375A1 (en) 2008-12-18
WO2007063482A3 (en) 2007-11-15
KR20080072090A (ko) 2008-08-05
CN101317167A (zh) 2008-12-03
JP4844632B2 (ja) 2011-12-28
TW200735586A (en) 2007-09-16
JP2009517952A (ja) 2009-04-30
US7822070B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
KR100976290B1 (ko) 버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법
CN112073246B (zh) Oam消息传输方法、传输设备及存储介质
US9330045B2 (en) Controller area network (CAN) device and method for controlling CAN traffic
EP3675398A1 (en) Check code processing method, electronic device, and storage medium
US7287176B2 (en) Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data
JP2010541442A (ja) リングバスシステムでの信号故障検知するためのシステム及び方法
US20040267951A1 (en) Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method
EP2940935A1 (en) Controller area network (CAN) device and method for controlling CAN traffic
CN103490995B (zh) 报文发送方法和装置
CN101626320A (zh) 一种通道环回检测方法及装置
KR100605985B1 (ko) 동기화 이더넷 디바이스에서의 초기 접속 시그널링 방법
CN115567368A (zh) 一种SerDes问题检测方法、装置以及介质
KR100528410B1 (ko) 고수준 데이터 링크 제어 방식 통신에서 동기 신호 및 패킷 상태 정보 제어 장치
JP4065058B2 (ja) リモートリセット装置
JP2005176165A (ja) 無線伝送システム
KR100386558B1 (ko) 데이터 전송 속도의 고속 검출 방법
US7603588B1 (en) Two-stage detection of trace identifier mismatches
JP2004328624A (ja) データ通信装置及び方法
CN100479379C (zh) 一种提高板倒换稳定性的方法和系统
JP2001331384A (ja) パッケージ間通信障害検出システム及びその方法
JP2008227570A (ja) 差動型伝送装置
JPH04215341A (ja) データの受信タイミング補正装置
KR20000025146A (ko) 프레임 추출회로
KR20040014822A (ko) 통신 시스템의 데이터 전송장치에서 클럭 발생기 절환장치 및 방법
JP2001077780A (ja) データ処理装置、データ伝送装置、データ伝送システム、プログラムを記憶した記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee