KR100970147B1 - 온도 보상 회로 및 시험 장치 - Google Patents

온도 보상 회로 및 시험 장치 Download PDF

Info

Publication number
KR100970147B1
KR100970147B1 KR1020087020410A KR20087020410A KR100970147B1 KR 100970147 B1 KR100970147 B1 KR 100970147B1 KR 1020087020410 A KR1020087020410 A KR 1020087020410A KR 20087020410 A KR20087020410 A KR 20087020410A KR 100970147 B1 KR100970147 B1 KR 100970147B1
Authority
KR
South Korea
Prior art keywords
temperature
voltage
circuit
logic
value corresponding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087020410A
Other languages
English (en)
Other versions
KR20080090520A (ko
Inventor
유지 구와나
요시하루 우메무라
타카시 세키노
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080090520A publication Critical patent/KR20080090520A/ko
Application granted granted Critical
Publication of KR100970147B1 publication Critical patent/KR100970147B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 효율적으로 보상한다. 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로에 있어서, 스위칭 소자의 온도에 대응하는 값을 검출하는 온도 검출부, 및 온도에 대응하는 값에 기초하여 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 논리 회로로 입력되는 논리 신호의 전압을 보정하는 보정부를 포함하는 온도 보상 회로를 제공한다.
시험 장치, 온도 보상 회로, 온도 검출, 보정, 스위칭 타이밍

Description

온도 보상 회로 및 시험 장치{Temperature compensating circuit and testing apparatus}
본 발명은 온도 보상 회로 및 시험 장치에 관한 것이다. 특히, 본 발명은 논리 회로에 포함되는 스위칭 소자의 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로 및 시험 장치에 관한 것이다. 본 출원은 다음의 미국 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고 본 출원의 일부로 한다.
출원 번호 11/343,900 출원일 2006년 1월 31일
논리 회로는 온도가 변화된 경우, 내부의 트랜지스터의 동작 특성이 변화되므로 출력 신호의 상승 또는 하강 타이밍이 변화된다. 종래, 예를 들면 입력 신호의 상승 에지 또는 하강 에지의 타이밍을 미리 시간적으로 보정하는 회로를 전단에 설치함으로써 논리 회로의 출력 신호의 상승 또는 하강 타이밍의 변화를 보정하고 있었다.
그러나, 입력 신호의 에지의 타이밍을 시간적으로 보정함으로써 출력 신호의 상승 또는 하강 타이밍의 변화를 보정하는 방법은 회로 구성이 복잡하였다.
또한, 트랜지스터는 온일 경우의 발열량이 오프일 경우의 발열량에 비하여 크다. 차동 논리 신호에 의해 역상(逆相) 동작하는 한 쌍의 트랜지스터는 일정 시간 내에서 온 시간이 다른 경우에 트랜지스터 간에 온도차가 생겨서 출력하는 차동 논리 신호의 상승 또는 하강 타이밍이 변화된다. 따라서, 차동 논리 신호에 의해 역상 동작하는 한 쌍의 트랜지스터를 포함하는 논리 회로는 종래 예를 들면 당해 한 쌍의 트랜지스터를 패턴 상에서 근접시켜서 온도차를 작게 함으로써 출력 신호의 상승 또는 하강 타이밍을 보정하고 있었다. 그러나, 한 쌍의 트랜지스터를 근접시켜서 출력 신호를 보정하는 방법은 회로 패턴을 제한하므로 회로 규모의 증대로 연결되고 있었다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 온도 보상 회로 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
즉, 본 발명의 제1 형태에 따르면, 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로에 있어서, 스위칭 소자의 온도에 대응하는 값을 검출하는 온도 검출부, 및 온도에 대응하는 값에 기초하여 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 논리 회로로 입력되는 논리 신호의 전압을 보정하는 보정부를 포함하는 온도 보상 회로를 제공한다.
논리 회로는 정측 입력 전압에 따라 스위칭해서 정측 출력 전압을 변화시키는 제1 트랜지스터 및 부측 입력 전압에 따라 스위칭해서 부측 출력 전압을 변화시키는 제2 트랜지스터를 포함하는 차동 회로이며, 보정부는 정측 입력 전압 또는 부측 입력 전압의 적어도 한 쪽을 온도에 대응하는 값에 기초하여 보정하여도 된다.
온도 검출부는 정측 입력 전압 또는 부측 입력 전압에 기초하여 제1 트랜지스터 또는 제2 트랜지스터의 적어도 한 쪽의 온 시간의 비율을 검출하고, 검출된 당해 비율을 온도에 대응하는 값으로서 검출하여도 된다.
보정부는 전단 회로로부터 출력된 차동 신호를 입력하고, 당해 차동 신호를 차동 스위칭해서 정측 입력 전압 및 부측 입력 전압으로서 논리 회로에 공급하는 공급부, 및 온도에 대응하는 값에 따라 공급부로부터 논리 회로로 공급되는 정측 입력 전압 또는 부측 입력 전압의 적어도 한 쪽의 오프셋 전압을 조정하는 오프셋 조정부를 포함하여도 된다.
온도 검출부는 전단 회로로부터 출력된 차동 신호 가운데 적어도 한 쪽 신호의 하이 논리 또는 로우 논리의 시간의 비율에 따른 전압을 발생하고, 당해 전압을 온도에 대응하는 값으로서 오프셋 조정부에 공급하여도 된다.
스위칭 소자는 트랜지스터이며, 온도 검출부는 트랜지스터의 베이스-에미터를 형성하는 PN 접합에 근접한 PN 접합간의 전압을 온도에 대응하는 값으로서 검출하여도 된다.
온도 검출부는 직렬로 접속된 복수의 논리 회로의 어느 하나에 포함되는 적어도 하나의 스위칭 소자의 온도에 대응하는 값을 검출하고, 보정부는 온도에 대응하는 값에 기초하여 직렬로 접속된 복수의 논리 회로의 각각에 포함되는 스위칭 소자에서의 온도 변화에 의한 스위칭 타이밍의 어긋남의 합계를 삭감하는 방향으로 최전단의 논리 회로에 입력되는 논리 신호의 전압을 보정하여도 된다.
본 발명의 제2의 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에 공급해야 할 시험 신호를 생성하는 시험 신호 생성부, 피시험 디바이스가 시험 신호에 따라 출력하는 출력 신호에 기초하여 피시험 디바이스의 양부를 판정하는 판정부, 및 당해 시험 장치내의 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로를 포함하며, 온도 보상 회로는, 스위칭 소자의 온도에 대응하는 값을 검출하는 온도 검출부 및 온도에 대응하는 값에 기초하여 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 논리 회로로 입력되는 논리 신호의 전압을 보정하는 보정부를 포함하는 시험 장치를 제공한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)를 피시험 디바이스(100)와 함께 나타낸다.
도 2는 본 발명의 실시 형태에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다.
도 3은 본 발명의 실시 형태의 제1 예에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다.
도 4는 본 발명의 실시 형태의 제2 예에 관한 온도 보상 회로(20)를 나타낸다.
도 5는 본 발명의 실시 형태의 제3 예에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다.
도 6은 본 발명의 실시 형태의 제4 예에 관한 온도 보상 회로(20)를 제1 내지 제N 피온도 보상 회로(90-1 내지 90-N)와 함께 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 실시 형태에 관한 온도 보상 회로를 포함하는 장치의 일례로서의 시험 장치(10)를 피시험 디바이스(100)와 함께 나타낸다. 시험 장치(10)는 시험 신호 생성부(11) 및 판정부(12)를 포함하며, 피시험 디바이스(100)를 시험한다. 시험 신호 생성부(11)는 피시험 디바이스(100)에 공급해야 할 시험 신호를 생성한다. 판정부(12)는 피시험 디바이스(100)가 시험 신호에 따라 출력하는 출력 신호에 기초하여 피시험 디바이스(100)의 양부를 판정한다.
더욱이, 시험 장치(10)는 온도 보상 회로(20)를 포함한다. 온도 보상 회로(20)는 당해 시험 장치(10) 내의 논리 회로(30)에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상한다. 논리 회로(30)는 일례로서 시험 신호 생성부(11) 및 판정부(12)에 포함되는 예를 들면 펄스 발생기 또는 타이밍 발 생기 등이다. 또한, 시험 장치(10)는 당해 시험 장치(10) 내에 포함되는 복수의 논리 회로(30)의 각각에 대응하여 복수의 온도 보상 회로(20)를 포함하여도 된다.
도 2는 본 실시 형태에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다. 온도 보상 회로(20)는 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호의 전압을 조정함으로써 논리 회로(30)에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상한다. 또한, 보상 대상이 되는 스위칭 소자는 전단 회로로부터 입력되는 논리 신호의 논리에 따라 스위칭한다. 스위칭 소자는 일례로서 전단 회로로부터 입력되는 논리 신호의 전압이 베이스-에미터 간에 인가되는 바이폴라 트랜지스터이어도 된다.
온도 보상 회로(20)는 온도 검출부(31)와 보정부(32)를 포함한다. 온도 검출부(31)는 논리 회로(30) 내의 보상 대상으로 되는 스위칭 소자의 온도에 대응하는 값을 검출한다. 온도 검출부(31)는 당해 스위칭 소자의 온도를 온도 센서에 의해 직접 검출하여도 되며, 당해 스위칭 소자의 온도에 대응해서 변동하는 온도 이외의 파라미터를 검출하여도 된다. 보정부(32)는 온도 검출부(31)에 의해 검출된 온도에 대응하는 값에 기초하여 논리 회로(30) 내의 보상 대상으로 되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호의 전압을 보정한다.
예를 들면, 트랜지스터는 스위칭을 시작하는 입력 전압(역치 전압)이 온도에 따라 변동한다. 그 결과, 스위칭 소자로서 트랜지스터를 포함하는 논리 회로(30)는 온도 변화가 있으면 출력 신호에 지터를 생기게 한다. 따라서, 보정부(32)는 논리 회로(30)가 스위칭 소자로서 트랜지스터를 포함할 경우에는, 일례로서 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호에 대하여 역치의 변동에 따른 오프셋 전압을 더함으로써 입력되는 논리 신호의 전압값에 대한 상대적인 역치 전압이 온도 변화에 관계없이 일정하게 유지되도록 조정하여도 된다. 이에 따라, 보정부(32)는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호의 전압을 보정할 수 있다. 또한, 보정부(32)는 오프셋 전압의 인가를 대신하여 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호의 전압을 증폭 또는 감쇠하는 것 등에 의해 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감해도 된다.
본 실시 형태에 관한 온도 보상 회로(20)는 이상과 같이 논리 회로(30)에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 효율적으로 보상한다. 이에 따라, 본 실시 형태에 관한 온도 보상 회로(20)에 의하면, 논리 회로(30)를 통과함으로써 생기는 논리 신호의 지터를 삭감할 수 있다.
도 3은 본 실시 형태의 제1 예에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다. 본 예에 관한 온도 보상 회로(20) 및 당해 온도 보상 회로(20)에 의한 보상 대상의 논리 회로(30)는 도 2에 나타낸 동일한 부호를 갖는 부재와 실질적으로 동일한 기능 및 구성을 가지므로, 이하 상이점을 제외하고는 설명을 생략한다.
논리 회로(30)는 차동 회로(40)를 포함하여도 된다. 차동 회로(40)는 전단 회로로부터 차동의 논리 신호(정측 입력 전압 VpIN, 부측 입력 전압 VnIN)를 입력 받고, 입력된 논리 신호에 따른 논리값을 나타내는 차동의 논리 신호(정측 출력 전압 VpOUT, 부측 출력 전압 VnOUT)를 출력한다. 차동 회로(40)는 제1 트랜지스터(41) 및 제2 트랜지스터(42)를 포함한다. 제1 트랜지스터(41)는 정측 입력 전압 VpIN에 따라 스위칭해서 정측 출력 전압 VpOUT를 변화시킨다. 제2 트랜지스터(42)는 부측 입력 전압 VnIN에 따라 스위칭해서 부측 출력 전압 VnOUT를 변화시킨다. 제1 트랜지스터(41) 및 제2 트랜지스터(42)는 정측 출력 전압 VpOUT와 부측 출력 전압 VnOUT 간의 전압차가 정측 입력 전압 VpIN과 부측 입력 전압 VnIN의 전압차에 따른 값이 되도록 서로 상보적인 스위칭 동작을 한다.
여기서, 차동의 논리 신호는 정측 전압과 부측 전압의 전위차에 의해 논리가 표현된다. 차동의 논리 신호는 논리가 반전할 경우에는, 한 쪽의 신호가 고전위로부터 저전위로 변화되며, 다른 쪽의 신호가 저전위로부터 고전위로 변화된다. 그 결과, 차동의 논리 신호는 정측 전압=부측 전압의 타이밍에서 논리가 반전한다. 또한, 제1 트랜지스터(41) 및 제2 트랜지스터(42)는 한 쪽이 온→오프로 동작할 경우, 다른 쪽이 오프→온으로 동작한다.
그리고, 제1 트랜지스터(41) 및 제2 트랜지스터(42)는 온도가 변화된 경우, 역치에 변동이 생기는 것으로부터 정측 전압=부측 전압의 타이밍에 어긋남이 발생하고, 출력되는 차동 신호의 논리의 반전 타이밍에 지터가 생긴다. 그래서, 논리 회로(30)가 차동 회로(40)를 포함할 경우, 온도 보상 회로(20)는 스위칭 소자의 온도에 대응하는 값으로서 제1 트랜지스터(41) 및 제2 트랜지스터(42)의 온도를 검출하고, 당해 온도에 기초하여 입력되는 차동 신호의 전압을 보정해서 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하여도 된다. 또한, 이 경우, 보정부(32)는 정측 입력 전압 VpIN 또는 부측 입력 전압 VnIN의 적어도 한 쪽을 제1 트랜지스터(41) 또는 제2 트랜지스터(42)의 온도에 대응하는 값에 기초하여 보정하여도 된다.
또한, 트랜지스터는 온일 경우에 전류가 흘러 온도가 상승하므로, 제1 트랜지스터(41) 및 제2 트랜지스터(42)는 일정 기간 내에서의 온 시간의 길이가 동일하면 온도차는 없으며, 온 시간의 길이가 다르면 온도차가 생긴다. 따라서, 온도 검출부(31)는 제1 트랜지스터(41)의 온 시간의 길이와 제2 트랜지스터(42)의 온 시간의 길이의 비율을 제1 트랜지스터(41)와 제2 트랜지스터(42) 간의 온도차에 대응하는 값으로서 검출하여도 된다. 또한, 제1 트랜지스터(41)와 제2 트랜지스터(42)는 상보적으로 동작하므로, 한 쪽이 온일 경우에 다른 쪽은 오프이다. 따라서, 온도 검출부(31)는 제1 트랜지스터(41) 또는 제2 트랜지스터(42) 가운데 적어도 한 쪽의 일정 시간 내에서의 온 시간의 비율을 제1 트랜지스터(41)와 제2 트랜지스터(42) 간의 온도차에 대응하는 값으로서 검출하여도 된다.
또한, 제1 트랜지스터(41) 및 제2 트랜지스터(42)는 전단 회로로부터 입력되는 논리 신호에 나타난 논리에 따라 동작한다. 따라서, 온도 검출부(31)는 정측 입력 전압 VpIN 또는 부측 입력 전압 VnIN에 기초하여 제1 트랜지스터(41) 또는 제2 트랜지스터(42)의 적어도 한 쪽의 온 시간의 비율을 검출하고, 검출된 당해 비율을 온도에 대응하는 값으로서 검출하여도 된다.
본 실시 형태의 제1 예에 관한 온도 보상 회로(20)는 이상과 같이 논리 회 로(30) 중의 차동 회로(40)에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 효율적으로 보상한다. 이에 따라, 본 예에 관한 온도 보상 회로(20)에 의하면 차동 논리 신호의 지터를 삭감할 수 있다.
도 4는 본 실시 형태의 제2 예에 관한 온도 보상 회로(20)를 나타낸다. 제2 예에 관한 온도 보상 회로(20)는 차동 회로(40)를 포함하는 논리 회로(30)에 대한 온도 보상을 수행한다. 본 예에 관한 온도 보상 회로(20) 및 당해 온도 보상 회로(20)에 의한 보상 대상의 논리 회로(30)는 도 3에 나타낸 동일한 부호를 갖는 부재와 실질적으로 동일한 기능 및 구성을 가지므로, 이하 상이점을 제외하고는 설명을 생략한다.
보정부(32)는 공급부(51) 및 오프셋 조정부(52)를 포함하여도 된다. 공급부(51)는 전단 회로로부터 출력된 차동 신호(정측 전압 VpIN1, 부측 전압 VnIN1)를 입력받고, 당해 차동 신호를 차동 스위칭해서 정측 입력 전압 VpIN 및 부측 입력 전압 VnIN으로서 논리 회로(30)의 차동 회로(40)에 공급하여도 된다.
공급부(51)는 일례로서 제1 npn 트랜지스터(61), 제2 npn 트랜지스터(62), 제1 부하 저항(63), 제2 부하 저항(64), 및 제1 정전류원(65)을 포함하여도 된다. 제1 npn 트랜지스터(61)는 콜렉터가 제1 부하 저항(63)을 통해서 전원 전압 Vdd에 접속되며, 에미터가 제1 정전류원(65)의 전류 흡입측에 접속된다. 제1 npn 트랜지스터(61)는 베이스에 전단 회로로부터 출력된 차동 신호의 정측 전압 VpIN1을 입력하며, 콜렉터로부터 정측 입력 전압 VpIN을 출력한다. 그리고, 제1 npn 트랜지스터(61)는 정측 전압 VpIN1에 따라 스위칭해서 정측 입력 전압 VpIN을 변화시킨다.
제2 npn 트랜지스터(62)는 콜렉터가 제2 부하 저항(64)을 통해서 전원 전압 Vdd에 접속되며, 에미터가 제1 정전류원(65)의 전류 흡입측에 접속된다. 제2 npn 트랜지스터(62)는 베이스에 전단 회로로부터 출력된 차동 신호의 부측 전압 VnIN1을 입력하며, 콜렉터로부터 부측 입력 전압 VnIN을 출력한다. 그리고, 제2 npn 트랜지스터(62)는 부측 전압 VnIN1에 따라 스위칭해서 부측 입력 전압 VnIN을 변화시킨다.
오프셋 조정부(52)는 온도에 대응하는 값에 따라 공급부(51)로부터 논리 회로(30)로 공급되는 정측 입력 전압 VpIN 또는 부측 입력 전압 VnIN의 적어도 한 쪽의 오프셋 전압을 조정한다. 오프셋 조정부(52)는 일례로서 전압 전류 변환부(71) 및 전류 미러 회로(72)를 포함하여도 된다. 전압 전류 변환부(71)는 온도에 대응하는 값으로서 온도 검출부(31)로부터 입력되는 전압 Vx에 따른 전류 Ix를 흐르게 한다. 전류 미러 회로(72)는 전압 전류 변환부(71)로 흐르는 전류 Ix와 동일값의 전류를 공급부(51)의 정측 입력 전압 VpIN의 출력단으로부터 획득한다. 그 결과, 제1 부하 저항(63)에 전류 Ix가 흐르므로, 오프셋 조정부(52)는 공급부(51)로부터 출력되는 정측 입력 전압 VpIN의 값을 당해 오프셋 조정부(52)가 설치되어 있지 않은 경우의 정측 입력 전압 VpIN과 비교하여 오프셋 전압(Ix×Rx: Rx는 제1 부하 저항(63)의 저항값)만큼 감소한 값으로 할 수 있다.
또한, 오프셋 조정부(52)는 전압 Vx가 오르면 전류 Ix를 내려서 오프셋 전압을 작게 하며, 전압 Vx가 내리면 전류 Ix를 올려서 오프셋 전압을 크게 한다. 따라서, 오프셋 조정부(52)는 전압 Vx가 오르면 정측 입력 전압 VpIN을 상승시키며, 전압 Vx가 내리면 정측 입력 전압 VpIN을 하강시키도록 조정한다. 오프셋 조정부(52)는 이와 같이 조정함으로써 논리 회로(30)에 포함되는 차동 회로(40)에서의 온도 변화에 의한 어긋남을 없애는 방향으로 정측 입력 전압 VpIN을 제어할 수 있다. 또한, 오프셋 조정부(52)는 정측 입력 전압 VpIN을 대신하여 부측 입력 전압 VnIN에 대하여 오프셋 전압을 인가하여도 된다.
온도 검출부(31)는 전단 회로로부터 출력된 차동 신호(정측 전압 VpIN1,부측 전압 VnIN1) 가운데 적어도 한 쪽 신호의 하이 논리 또는 로우 논리의 시간의 비율에 따른 전압 Vx를 발생하고, 당해 전압 Vx를 온도에 대응하는 값으로서 오프셋 조정부(52)에 공급하여도 된다. 온도 검출부(31)는 일례로서 전하 축적부(73) 및 충방전부(74)를 포함하여도 된다. 전하 축적부(73)는 예를 들면 캐패시터(75) 및 저항(76)을 포함하며, 당해 캐패시터(75)에 충전된 전하량에 따른 전압 Vx를 발생한다. 여기서, 캐패시터(75)의 용량 및 저항(76)의 저항값은 전압 Vx가 제1 npn 트랜지스터(61) 또는 제2 npn 트랜지스터(62)의 온도에 대응하는 값이 되도록 미리 조정되어 있다. 충방전부(74)는 전단 회로로부터 출력된 차동 신호의 논리에 따라 전하 축적부(73) 내의 캐패시터(75)에 대하여 충방전을 한다.
충방전부(74)는 일례로서 전단 회로로부터 출력된 차동 신호의 정측 전압 VpIN1이 하이 논리인 기간에는 전하 축적부(73)에 소정량의 전류를 공급하여 당해 전하 축적부(73) 내의 캐패시터(75)를 방전하고 전압 Vx를 올린다. 충방전부(74)는 차동 신호의 정측 전압 VpIN1이 로우 논리인 기간에는 전하 축적부(73)로부터 소정량의 전류를 획득하여 당해 전하 축적부(73) 내의 캐패시터(75)를 충전하고 전 압 Vx를 내린다. 이에 따라, 충방전부(74)는 전단 회로로부터 입력된 차동 신호의 정측 전압 VpIN의 하이 논리의 시간의 비율에 따른 전압 Vx를 전하 축적부(73)로부터 발생시킬 수 있다.
본 실시 형태의 제2 예에 관한 온도 보상 회로(20)는 전단 회로로부터 논리 회로(30) 내의 차동 회로(40)로 입력되는 논리 신호에 기초하여 제1 트랜지스터(41) 및 제2 트랜지스터(42)의 온도차를 나타내는 전압 Vx를 발생시킬 수 있다. 또한, 본 예에 관한 온도 보상 회로(20)에 의하면, 온도에 대응하는 값을 나타내는 전압 Vx에 기초하여 전단 회로로부터 논리 회로(30)로 입력되는 논리 신호의 전압값에 대하여 오프셋 전압을 인가할 수 있다.
도 5는 본 실시 형태의 제3 예에 관한 온도 보상 회로(20)를 논리 회로(30)와 함께 나타낸다. 본 예에 관한 온도 보상 회로(20) 및 당해 온도 보상 회로(20)에 의한 보상 대상의 논리 회로(30)는 도 2에 나타낸 동일한 부호를 갖는 부재와 실질적으로 동일한 기능 및 구성을 가지므로, 이하 상이점을 제외하고는 설명을 생략한다. 스위칭 소자가 트랜지스터일 경우, 온도 검출부(31)는 트랜지스터의 베이스-에미터를 형성하는 PN 접합에 근접한 PN 접합간의 전압을 온도차에 대응하는 값으로서 검출하여도 된다.
예를 들면, 논리 회로(30)는 제3 트랜지스터(81)를 스위칭 소자로서 포함하고 있다. 제3 트랜지스터(81)는 P 채널 내에 복수의 N 채널이 설치되거나 또는 N 채널 내에 복수의 P 채널이 설치됨으로써 하나의 베이스에 대하여 복수의 에미터가 형성되어 있다. 이 경우, 온도 검출부(31)는 제3 트랜지스터(81)에 형성된 복수의 에미터 가운데 스위칭 소자로서 이용되고 있지 않은 에미터로부터 제2 정전류원(82)에 의해 정전류를 획득하여 당해 에미터의 단자 전압을 검출하여도 된다. 이에 따라, 온도 검출부(31)는 제3 트랜지스터(81)의 스위칭 소자로서 동작하는 베이스-에미터를 형성하는 PN 접합의 특성이 온도에 의해 변동한 경우, 그 변동을 직접 전압값으로서 검출할 수 있다.
이와 같이, 본 실시 형태의 제3 예에 관한 온도 보상 회로(20)에 의하면, 트랜지스터의 온도 변화에 의한 특성 변동을 직접 검출하여 당해 트랜지스터의 온도 보상을 할 수 있다.
도 6은 본 실시 형태의 제4 예에 관한 온도 보상 회로(20)를 제1 내지 제N 피온도 보상 회로(被溫度 補償 回路)(90-1 내지 90-N)와 함께 나타낸다. 본 예에 관한 온도 보상 회로(20) 및 당해 온도 보상 회로(20)에 의한 보상 대상의 논리 회로(30)는 도 2에 나타낸 동일한 부호를 갖는 부재와 실질적으로 동일한 기능 및 구성을 가지므로, 이하 상이점을 제외하고는 설명을 생략한다. 논리 회로(30)의 일례인 복수(예를 들면 N개)의 피온도 보상 회로(90)(제1 피온도 보상 회로(90-1), 제2 피온도 보상 회로(90-2),…, 제N 피온도 보상 회로(90-N))가 직렬로 접속되어 있을 경우, 온도 보상 회로(20)는 이들 복수의 피온도 보상 회로(90-1 내지 90-N)가 포함하는 각각의 스위칭 소자의 온도 변화에 의한 합계의 스위칭 타이밍 어긋남을 일괄해서 보상하여도 된다.
이 경우, 온도 검출부(31)는 직렬로 접속된 복수의 논리 회로(30)의 어느 하나에 포함되는 적어도 하나의 스위칭 소자의 온도에 대응하는 값을 검출한다. 또 한, 보정부(32)는 온도에 대응하는 값에 기초하여 직렬로 접속된 복수의 논리 회로(30)의 각각에 포함되는 스위칭 소자에서의 온도 변화에 의한 스위칭 타이밍의 어긋남의 합계를 삭감하는 방향으로 최전단의 제1 피온도 보상 회로(90-1)에 입력되는 논리 신호의 전압을 보정한다.
복수의 피온도 보상 회로(90-1 내지 90-N)에 포함되어 있는 각각의 스위칭 소자는 직렬 접속되어 있으므로 온/오프의 시간 비율이 모두 같다. 따라서, 온도 검출부(31)는 적어도 하나의 피온도 보상 회로(90)에 포함되는 스위칭 소자의 온도에 대응하는 값을 검출함으로써 모든 피온도 보상 회로(90)를 보정할 수 있다. 이에 따라, 제4 예에 관한 온도 보상 회로(20)에 의하면, 복수의 피온도 보상 회로(90)의 각각에 대하여 온도 보상 회로(20)를 설치하지 않고, 직렬 접속된 복수의 논리 회로를 전달함으로써 생기는 논리 신호의 지터를 삭감할 수 있다. 또한, 본 예에 관한 온도 검출부(31)는 도 3, 도 4, 또는 도 5에 나타내는 회로 구성이어도 된다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더할 수 있다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
상기 설명으로부터 명확한 바와 같이, 본 발명에 따르면, 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 효율적으로 보상 할 수 있다.

Claims (8)

  1. 삭제
  2. 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로에 있어서,
    상기 스위칭 소자의 온도에 대응하는 값을 검출하는 온도 검출부; 및
    상기 온도에 대응하는 값에 기초하여 상기 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 상기 논리 회로로 입력되는 논리 신호의 전압을 보정하는 보정부
    를 포함하며,
    상기 논리 회로는 정측 입력 전압에 따라 스위칭해서 정측 출력 전압을 변화시키는 제1 트랜지스터 및 부측 입력 전압에 따라 스위칭해서 부측 출력 전압을 변화시키는 제2 트랜지스터를 포함하는 차동 회로이며,
    상기 보정부는 상기 정측 입력 전압 또는 상기 부측 입력 전압의 적어도 한 쪽을 상기 온도에 대응하는 값에 기초하여 보정하는 온도 보상 회로.
  3. 제2항에 있어서,
    상기 온도 검출부는 상기 정측 입력 전압 또는 상기 부측 입력 전압에 기초하여 제1 트랜지스터 또는 제2 트랜지스터의 적어도 한 쪽의 온 시간의 비율을 검 출하고, 검출된 당해 비율을 상기 온도에 대응하는 값으로서 검출하는 온도 보상 회로.
  4. 제2항에 있어서,
    상기 보정부는,
    상기 전단 회로로부터 출력된 차동 신호를 입력하고, 당해 차동 신호를 차동 스위칭해서 상기 정측 입력 전압 및 상기 부측 입력 전압으로서 상기 논리 회로에 공급하는 공급부; 및
    상기 온도에 대응하는 값에 따라 상기 공급부로부터 상기 논리 회로에 공급되는 상기 정측 입력 전압 또는 상기 부측 입력 전압의 적어도 한 쪽의 오프셋 전압을 조정하는 오프셋 조정부
    를 포함하는 온도 보상 회로.
  5. 제4항에 있어서,
    상기 온도 검출부는,
    상기 전단 회로로부터 출력된 차동 신호 가운데 적어도 한 쪽 신호의 하이 논리 또는 로우 논리의 시간의 비율에 따른 전압을 발생하고, 당해 전압을 상기 온도에 대응하는 값으로서 상기 오프셋 조정부에 공급하는 온도 보상 회로.
  6. 제2항에 있어서,
    상기 스위칭 소자는 트랜지스터이며,
    상기 온도 검출부는 상기 트랜지스터의 베이스-에미터를 형성하는 PN 접합에 근접한 PN 접합간의 전압을 상기 온도에 대응하는 값으로서 검출하는 온도 보상 회로.
  7. 제2항에 있어서,
    상기 온도 검출부는 직렬로 접속된 복수의 논리 회로의 어느 하나에 포함되는 적어도 하나의 스위칭 소자의 온도에 대응하는 값을 검출하고,
    상기 보정부는 상기 온도에 대응하는 값에 기초하여 상기 직렬로 접속된 복수의 논리 회로의 각각에 포함되는 스위칭 소자에서의 온도 변화에 의한 스위칭 타이밍의 어긋남의 합계를 삭감하는 방향으로 최전단의 논리 회로에 입력되는 논리 신호의 전압을 보정하는 온도 보상 회로.
  8. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 공급해야 할 시험 신호를 생성하는 시험 신호 생성부;
    상기 피시험 디바이스가 상기 시험 신호에 따라 출력하는 출력 신호에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    당해 시험 장치 내의 논리 회로에 포함되는 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 보상하는 온도 보상 회로
    를 포함하며,
    상기 온도 보상 회로는,
    상기 스위칭 소자의 온도에 대응하는 값을 검출하는 온도 검출부; 및
    상기 온도에 대응하는 값에 기초하여 상기 스위칭 소자의 온도 변화에 의한 스위칭 타이밍의 어긋남을 삭감하는 방향으로 전단 회로로부터 상기 논리 회로로 입력되는 논리 신호의 전압을 보정하는 보정부
    를 포함하며,
    상기 논리 회로는 정측 입력 전압에 따라 스위칭해서 정측 출력 전압을 변화시키는 제1 트랜지스터 및 부측 입력 전압에 따라 스위칭해서 부측 출력 전압을 변화시키는 제2 트랜지스터를 포함하는 차동 회로이며,
    상기 보정부는 상기 정측 입력 전압 또는 상기 부측 입력 전압의 적어도 한 쪽을 상기 온도에 대응하는 값에 기초하여 보정하는,
    시험 장치.
KR1020087020410A 2006-01-31 2007-01-10 온도 보상 회로 및 시험 장치 Expired - Fee Related KR100970147B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/343,900 US7342407B2 (en) 2006-01-31 2006-01-31 Temperature compensation circuit and testing apparatus
US11/343,900 2006-01-31

Publications (2)

Publication Number Publication Date
KR20080090520A KR20080090520A (ko) 2008-10-08
KR100970147B1 true KR100970147B1 (ko) 2010-07-14

Family

ID=38321424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087020410A Expired - Fee Related KR100970147B1 (ko) 2006-01-31 2007-01-10 온도 보상 회로 및 시험 장치

Country Status (4)

Country Link
US (1) US7342407B2 (ko)
KR (1) KR100970147B1 (ko)
TW (1) TWI401887B (ko)
WO (1) WO2007088713A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2149989A1 (en) * 2008-08-01 2010-02-03 Alcatel Lucent Integrated circuit
US8044677B2 (en) * 2008-12-19 2011-10-25 Stmicroelectronics S.R.L. Electrical system, voltage reference generation circuit, and calibration method of the circuit
US8384012B2 (en) * 2009-05-11 2013-02-26 Infineon Technologies Ag Photodiode comprising polarizer
US7969223B1 (en) * 2010-04-30 2011-06-28 Analog Devices, Inc. Temperature compensation for logarithmic circuits
CN102759661A (zh) * 2011-04-28 2012-10-31 鸿富锦精密工业（深圳）有限公司 温度补偿电阻测定电路及方法
JP2013016975A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 半導体スイッチ及び無線機器
US9651981B2 (en) * 2012-08-09 2017-05-16 Infineon Technologies Austria Ag Integrated chip with heating element and reference circuit
JP6205238B2 (ja) * 2013-10-25 2017-09-27 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
DE102014206511A1 (de) * 2014-04-04 2015-10-08 Robert Bosch Gmbh Verfahren zur Überwachung des Zustandes der Schützkontakte eines mittels einer Erregerspule steuerbaren Schaltschützes
CN109358979B (zh) * 2018-09-17 2021-10-12 至誉科技（武汉）有限公司 温差均衡方法在数据纠错中的应用、系统及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727269A (en) * 1985-08-15 1988-02-23 Fairchild Camera & Instrument Corporation Temperature compensated sense amplifier
JP2688035B2 (ja) * 1992-02-14 1997-12-08 テキサス インスツルメンツ インコーポレイテッド 温度補償回路及び動作方法
JPH09162721A (ja) 1995-12-06 1997-06-20 Fujitsu Ltd 電流切換型論理回路
JP3650460B2 (ja) 1996-03-06 2005-05-18 株式会社アドバンテスト 温度補正付きドライバ回路
US6094085A (en) 1996-03-06 2000-07-25 Advantest Corp. Driver circuit with temperature correction circuit
US6104232A (en) 1998-08-27 2000-08-15 Maxim Integrated Products DC output level compensation circuit
US6097179A (en) * 1999-03-08 2000-08-01 Texas Instruments Incorporated Temperature compensating compact voltage regulator for integrated circuit device
JP3102428B2 (ja) 1999-07-12 2000-10-23 株式会社日立製作所 半導体装置
US6484117B1 (en) * 2000-04-13 2002-11-19 Credence Systems Corporation Predictive temperature control system for an integrated circuit
US6515464B1 (en) * 2000-09-29 2003-02-04 Microchip Technology Incorporated Input voltage offset calibration of an analog device using a microcontroller
JP3919176B2 (ja) 2002-05-28 2007-05-23 シャープ株式会社 補正回路、遅延回路およびリングオシレータ回路
ATE332565T1 (de) * 2002-07-26 2006-07-15 Cit Alcatel Schnelle abtast- und halte spitzenwerkdetektorschaltung
WO2005069487A1 (ja) * 2004-01-20 2005-07-28 Advantest Corporation パルス幅調整回路、パルス幅調整方法、及び半導体試験装置

Also Published As

Publication number Publication date
WO2007088713A1 (ja) 2007-08-09
TW200740120A (en) 2007-10-16
TWI401887B (zh) 2013-07-11
US7342407B2 (en) 2008-03-11
US20070176617A1 (en) 2007-08-02
KR20080090520A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
KR100970147B1 (ko) 온도 보상 회로 및 시험 장치
US8508200B2 (en) Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance
US7834651B2 (en) Power supply circuit
US20070103174A1 (en) Direct current test apparatus
US20080258804A1 (en) Numerical band gap
EP1840526A2 (en) Temperature characteristic correction method and sensor amplification circuit
US7625118B2 (en) Circuit for correcting sensor temperature characteristics
WO2020003842A1 (ja) 電流検出装置
KR19980701298A (ko) 온도 보정용 구동회로(driver circuit for correcting the temperature)
JP2016142717A (ja) 温度補正回路および感温素子の検出温度補正方法
KR101123825B1 (ko) 보정 회로 및 시험 장치
US20100207665A1 (en) Comparator circuit
US20140070788A1 (en) Circuit and method for generating a bandgap reference voltage
JP5502719B2 (ja) 負荷装置
US7095275B2 (en) BTL amplifier capable of providing stability of offset compensation
CN112804790A (zh) Led驱动电路及其控制电路
US20040169540A1 (en) Low-jitter delay cell
JP5608328B2 (ja) 定電流回路、及び試験装置
US11264955B2 (en) Semiconductor amplifier circuit and semiconductor circuit
US10972049B2 (en) Oscillation apparatus
US20160241222A1 (en) Comparison circuit
JP2020177009A (ja) 地絡検出装置
KR20010095152A (ko) 이상 회로 및 ｆｍ 검파 회로
JPH1048268A (ja) ピーク検波回路
TWI488426B (zh) 具製程及溫度補償之振盪器及其補償元件

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20080821

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100401

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100604

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130621

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150609