KR100968972B1 - 회로기판 제조 방법 - Google Patents

회로기판 제조 방법 Download PDF

Info

Publication number
KR100968972B1
KR100968972B1 KR1020080045170A KR20080045170A KR100968972B1 KR 100968972 B1 KR100968972 B1 KR 100968972B1 KR 1020080045170 A KR1020080045170 A KR 1020080045170A KR 20080045170 A KR20080045170 A KR 20080045170A KR 100968972 B1 KR100968972 B1 KR 100968972B1
Authority
KR
South Korea
Prior art keywords
circuit board
solder
mounting
soldering
mounting body
Prior art date
Application number
KR1020080045170A
Other languages
English (en)
Other versions
KR20090119249A (ko
Inventor
안종수
김재수
김진국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080045170A priority Critical patent/KR100968972B1/ko
Publication of KR20090119249A publication Critical patent/KR20090119249A/ko
Application granted granted Critical
Publication of KR100968972B1 publication Critical patent/KR100968972B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 회로기판 제조 방법은 안착 홀이 형성된 메탈 마스크를 적어도 하나의 수납 패드가 구비된 회로 기판의 상부에 배치하는 단계; 상기 안착 홀을 통해 솔더를 상기 수납 패드 상에 안착시키는 단계; 및 피실장체를 상기 솔더를 통해 상기 회로기판 상에 실장하는 단계;를 구비한다.

Description

회로기판 제조 방법{THE METHOD OF FABRICATING CIRCUIT BOARD}
본 발명은 회로기판 제조 방법에 관한 것으로 더욱 상세하게는 전자 장치에 장착되는 회로기판의 제조 방법에 관한 것이다.
일반적으로 회로기판은 현재 제조되고 있는 많은 분야의 전기, 전자제품에서 가장 기초가 되는 부품으로서, 생활 가전제품인 TV, VTR, 전자레인지, 데스크용 컴퓨터, 노트북 PC 및 휴대용 전자 제품인 개인휴대단말기, PDA, MP3 등 각종 전자 제품에 적용되고 있다.
도 1은 종래 회로기판의 상부에서 내려본 표면도이고, 도 2는 회로기판 상에 실장되는 피실장체의 사시도이며, 도 3는 회로기판에 피실장체를 실장한 모습을 상부에서 내려본 투시도이다.
도 1 및 도 2에 도시된 바와 같이, 회로기판(1) 상부에는 피실장체(3)를 실장하기 위한 수납 패드(2)가 형성된다. 피실장체(3)는 회로기판(1) 상에 실장되는 데, 연결 패드(8)와 수납 패드(2)가 서로 대응되도록 위치시킨다.
도 3에서 도시된 바와 같이, 회로기판(1) 상부에 피실장체(3)를 실장할 때, 회로기판(1)과 피실장체(3) 사이에 FPCB(4)를 장착한다.
여기서, FPCB(4)는 수납 패드(2)와 피실장체(3)를 전기적으로 연결하는 역할을 한다. FPCB(4)를 실장할 때, FPCB(4)의 끝단 위치는 수납 패드(2)의 공간에 약 절반 만 차지하도록 한다.
따라서, 회로기판(1) 상에 피실장체(3)를 실장할 때 약 150um정도인 FPCB(4)의 두께에 의한 단차가 발생하여, 피실장체(3)가 수평하게 적재되지 못한다.
그리고, 수납 패드(2)상에 솔더(6)를 삽입하는 경우에, 솔더(6)에 의한 단차도 발생하는데, 따라서, FPCB(4)와 솔더(6)의 높이에 의해서 생긴 단차 때문에 솔더링을 제대로 하기 힘들다. 이에 따라 피실장체(3)와 회로기판(1)은 전기적 연결이 되지 않은 불량 제품을 양산하게 된다.
따라서, 종래에는 회로기판(1) 상에 피실장체(3)를 먼저 올리고 수작업을 통해서 FPCB(4) 및 수납 패드(2)를 솔더링 하는 방법을 사용하게 된다.
도 4a 내지 도 4d는 종래의 회로기판 제조 방법을 설명하기 위한 측면도들을 제조방법 순서에 따라 도시한다.
도 4a에서 도시된 바와 같이, 내면에 수납 패드(2)가 형성된 회로기판(1)이 제공된다.
그리고, 도 4b에서와 같이, 회로기판(1) 상부에 PSR(Photo solder resist)을 도포한다. PSR층(5)은 불필요한 부분에서의 솔더(6) 부착을 방지하고, 회로기판(1)의 표면회로를 보호하는 역할을 한다.
그리고, 도 4c에서 도시된 바와 같이, 피실장체(3)가 PSR층(5) 상부에 배치되면, PSR층(5)과 FPCB 층에 의해서 피실장체(3)와 회로기판(1) 사이에는 솔더(6) 를 삽입할 수 있는 공간이 형성된다. 이때, 피실장체(3)를 회로기판(1)에 올리는 방법은 피실장체(3) ATTACH 자동화 장비를 사용하게 된다.
이 후에, 도 4d에서 도시된 바와 같이, 솔더(6)를 피실장체(3)와 회로기판(1) 사이에 형성된 공간에 삽입한 후, 높은 열을 가진 인두기를 솔더(6)에 접촉시키면, 인두기가 가진 열에 의해서 솔더(6)를 녹이며 FPCB 와 수납 패드들에 젖어 들면서, FPCB 와 수납 패드들을 서로 전기적으로 연결시킨다.
그러나, 종래의 기술은 인두기의 팁이 패드보다 상대적으로 크기 때문에 솔더링 시에 정확한 열 전달 효율이 떨어진다. 따라서, 이와 같은 문제점으로 인해 작업성이 떨어진다.
또한, 위의 문제점으로 인해 작업성이 떨어지다 보니, 솔더(6)에 정확하게 열을 전달하지 못하고, 오히려 PSR층에 높은 열을 전달하여 PSR층을 녹이는 결과를 초래한다. 따라서, PSR층이 녹아 넘치게 되면, 솔더링이 잘 되지 않게 하는 효과를 가져와 보다 솔더링 작업을 힘들게 한다.
또한, 위의 문제점으로 인해 솔더(6)가 열에 의해서 녹아 내리면서 수납 패드(2)에 젖지 못하고, 실제로는 회로기판(1) 끝단에 솔더(6)가 붙거나 PSR 층에 솔더(6)가 붙는 경우가 종종 발생한다. 따라서, 외관상으로는 솔더(6)와 수납 패드가 서로 붙어 있는 것처럼 보이나 실제로는 냉납되는 현상이 일어난다.
최근에는 전자기기의 소형화로 인해서 수납 패드(2)에 할당되는 공간이 점점 더 줄어들어서 위의 작업이 보다 어려워지며, 불량률이 크게 늘어 이러한 문제점이 더욱 부각되고 있다.
본 발명은 피실장체의 소형화에 따라 회로기판에 실장하는 작업성의 저하를 개선하여 작업 시간과 불량률을 줄일 수 있는 회로기판의 제조 방법을 제공한다.
본 발명에 따른 회로기판 제조 방법은 안착 홀이 형성된 메탈 마스크를 적어도 하나의 수납 패드가 구비된 회로 기판의 상부에 배치하는 단계; 상기 안착 홀을 통해 솔더를 상기 수납 패드 상에 안착시키는 단계; 및 피실장체를 상기 솔더를 통해 상기 회로기판 상에 실장하는 단계;를 구비한다.
또한, 상기 솔더를 상기 수납 패드 상에 안착시키는 단계는, 상기 솔더 및 상기 수납패드를 제1 솔더링하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 피실장체를 상기 회로기판 상에 실장하는 단계는 상기 피실장체를 상기 솔더를 통해 제2 솔더링하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 메탈 마스크를 상기 회로 기판의 상부에 배치하는 단계는 상기 안착홀이 상기 수납 패드에 대응되는 개수로 형성되는 것을 특징으로 한다.
또한, 상기 메탈 마스크를 상기 회로 기판의 상부에 배치하는 단계는 상기 안착 홀이 상기 수납 패드의 크기보다 작게 형성되는 것을 특징으로 한다.
본 발명에 따른 회로기판 제조 방법은 피실장체를 회로기판에 실장할 때 발생하는 솔더링 작업의 어려움을 해결하여 냉납과 같은 불량률을 줄이고, 작업 공정 이 쉽고 작업 시간이 줄어들어 작업성이 향상되는 효과가 있다.
본 발명에 따른 회로기판 제조 방법에 관한 실시예에 관하여 도면을 참조하여 좀 더 구체적으로 설명한다.
먼저 도 5 내지 도 7은 본 발명의 일 실시예에 따른 회로기판 제조 방법에 관하여 설명한다. 도 5는 본 발명의 일 실시예에 따른 회로기판의 상부에서 본 도면이고, 도 6은 본 발명의 일 실시예에 따른 메탈 마스크의 상부에서 본 도면이다.
도 5에서 도시된 바와 같이, 회로 기판(20)의 측면에는 피실장체(60)와 연결하기 위한 수납 패드(21)가 형성되며, 수납 패드(21)는 회로 기판(20)의 측면을 따라 복수개가 배열된다. 여기서, 수납 패드(21)의 수는 한정되는 것은 아니고, 적어도 한 개 이상이면 가능하다.
본 발명에서 피실장체는 개인휴대단말기의 피에조(Piezo) 모듈을 사용하는 것이 바람직하며, 피에조 모듈이란 피에죠 엑츄에이터 및 셔터가 적용되는 모듈을 의미한다. 그러나, 피실장체는 피에조 모듈 이외에 다양한 종류의 모듈도 적용 가능하다.
도 6에서 도시된 바와 같이, 메탈 마스크(30)는 회로 기판(20) 상에서 피실장체(60)의 랜드 위치에 맞게 솔더 크림을 도포할 수 있게 홀을 가공한 치 공구를 말한다. 메탈 마스크의 주요 재질로 sus304 및 인바(invar)가 사용되지만, 이에 반드시 한정되는 것은 아니며 다양한 재료들도 가능하다.
메탈 마스크(30)에는 수납 패드(21)에 대응한 복수개의 안착 홀(31)이 형성 되며, 안착 홀(31)의 위치도 수납 패드(21)에 대응한다. 메탈 마스크에 형성된 안착 홀의 수는 8개로 도시되지만 그 수에 한정되는 것이 아니라 적어도 한 개 이상이면 가능하다.
결과적으로 종래의 메탈 마스크에는 수납 패드(21)와 대응되는 위치에 안착 홀(31)이 형성되지 않았으나, 본 발명에서는 메탈 마스크(30)에 수납 패드(21)에 대응되도록 안착 홀(31)이 형성된다는 특징을 가진다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 회로기판 제조 방법에 관하여 순차적으로 설명하기 위해 도시한 측면도들이다.
도 7a에 도시된 바와 같이,본 발명의 일 실시예에 따른 회로기판 제조 방법은 수납패드가 형성된 회로 기판(20)을 제공하는 단계를 포함하는것이 바람직하다.
도 7b에 도시된 바와 같이, 회로 기판(20)의 상면에 PSR(Photo solder resist)을 도포하는 것이 바람직하다. PSR층(40)은 불필요한 부분에서의 솔더(50) 부착을 방지하고, 회로 기판(20)의 표면회로를 보호하는 역할을 한다.
그리고, 도 7c에 도시된 바와 같이, 안착 홀(31)이 형성된 메탈 마스크(30)를 적어도 하나의 수납 패드(21)가 구비된 회로 기판(20)의 상부에 배치한다.
여기서, 안착 홀(31)의 크기는 도 3에서 도시된 바와 같이, 수납 패드(21)의 일 측에는 FPCB가 장착되기 때문에 수납 패드(21)의 크기에 대략 50%이하로 설계되는 것이 바람직하다.
그러나, 안착 홀(31)의 크기는 수납 패드(21) 크기의 50%이하로 한정되는 것이 아니라, 안착 홀(31)의 크기가 수납 패드(21)보다 작게 형성되면 가능하다.
도 7d에서 도시된 바와 같이, 회로 기판(20) 상부에 메탈 마스크(30)를 배치한 후에, 안착 홀(31)을 통해 솔더(50)를 수납 패드(21) 상에 안착시킨다.
메탈 마스크(30)를 통해서 솔더(50)를 안착시키는 것은 솔더(50)를 주변의 PSR층(40)과 FPCB의 높이를 고려하여 안착시킬 수 있으므로 종래와 같이 단차가 발생하는 문제점을 해결하는 효과가 있다.
도 7e에서 도시된 바와 같이, 솔더(50)가 안착 홀(31)을 통해서 수납 패드(21)에 정확하게 안착된 후, 메탈 마스크(30)를 외부로 제거한다.
이때, 솔더(50)는 솔더(50)의 퍼짐을 고려하여 PSR층(40)과 일정 간격을 이격시킨다. 따라서, 안착 홀(31)의 크기를 설계할 때, 위에서 언급한 FPCB의 장착 위치뿐만 아니라 솔더(50)의 퍼짐도 고려할 수 있다.
그리고, 솔더(50)를 수납 패드(21) 상에 안착시킨 후에는 솔더(50) 및 수납 패드(21)를 제1 솔더링한다. 제1 솔더링은 피실장체(60)를 실장하기 전에 선(先) 솔더링하는 것을 의미한다.
회로기판에 피실장체를 먼저 올려 놓고 솔더링을 하는 경우에, 인두기 팁의 크기가 수납 패드나 솔더보다 상대적으로 크기 때문에 회로기판과 피실장체의 좁은 공간에서 솔더링 시 작업의 어려움이 있다.
구체적으로, 작업자가 적은 공간이면서 8~9개나 할당된 단자에 솔더(50)를 올려서 수작업으로 솔더링하는 것은 매우 어려운 작업이고, 그 작업 시간도 상당히 오래 걸렸다.
그러나, 본 발명에서는 피실장체(60)를 올리기 전에 솔더링을 하기 때문에 종래와 같은 공간의 제약을 받지 않으므로 보다 손쉽고 정확하게 솔더링을 할 수 있다.
또한, 작업의 정확성은 작업 시간을 줄이므로 인두기 팁에 의한 열 때문에 PSR층(40)이 녹아 내리는 것을 방지하는 효과를 주며, 이전에 PSR층(40)에 녹아 흘러내리면서 작업을 방해하던 문제점을 극복할 수 있다.
또한, 이와 같은 문제점을 극복하여 솔더(50)가 수납 패드(21)에 정확하게 연결되므로 이전에 발생하던 냉납에 의한 불량률을 줄일 수 있다.
그리고, 도 7f에 도시된 바와 같이, 피실장체(60)를 솔더(50)를 통해 회로 기판(20) 상에 실장하는 단계를 포함한다.
그리고, 피실장체(60)와 연결된 FPCB와 솔더(50) 간에 제2 솔더링을 하는 것이 바람직하다. 여기서, 제2 솔더링이란 피실장체(60)와 솔더(50) 간의 전기적 연결을 의미한다.
이와 같이, 피실장체(60)를 실장한 이후에 한번에 솔더링을 진행하는 것도 가능하지만, 본 발명에서는 제1 솔더링과 제2 솔더링을 함으로써 피실장체(60)와 수납 패드(21) 사이를 한번에 솔더링 하는 것보다 효율적이고 정확하게 솔더링을 할 수 있는 효과를 가진다.
따라서, 본 발명에 따른 회로기판 제조 방법에서는 메탈 마스크(30)를 통해 쉽게 솔더(50)를 올리고, 피실장체(60)를 실장하기 전에 제1 솔더링한 후에 피실장체(60)를 실장하여 제2 솔더링을 하므로 종래의 문제점을 해결하여 작업성이 향상되며, 그로 인해 작업 시간이 줄어드는 효과가 있다.
도 1은 종래 회로기판의 상부에서 내려본 표면도이다.
도 2는 회로기판 상에 실장되는 피실장체의 사시도이다.
도 3은 회로기판에 피실장체를 실장한 모습을 상부에서 내려본 투시도이다.
도 4A 내지 도 4D는 종래에 회로기판 제조 방법을 설명하기 위한 측면도들이다.
도 5는 본 발명의 일 실시예에 따른 회로기판의 상부에서 본 도면이다.
도 6은 본 발명의 일 실시예에 따른 메탈 마스크의 상부에서 본 도면이다.
도 7A 내지 도 7F는 본 발명의 일 실시예에 따른 회로기판 제조 방법에 관하여 순차적으로 설명하기 위해 도시한 측면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
20.... 회로 기판
21.... 수납 패드 30.... 메탈 마스크
31....안착 홀 40.... PSR층
50... 솔더 60.... 피실장체

Claims (5)

  1. 적어도 하나의 수납 패드가 구비된 회로 기판의 상부에 포토 솔더 레지스트를 도포하는 단계;
    안착 홀이 형성된 메탈 마스크를 상기 포토 솔더 레지스트 층에 배치하는 단계;
    상기 안착 홀을 통해 솔더를 상기 수납 패드 상에 안착시키는 단계;
    상기 솔더 및 상기 수납 패드를 제1 솔더링하는 단계; 및
    피실장체를 상기 솔더를 통해 상기 회로기판 상에 실장하기 위해 제2 솔더링하는 단계;
    를 구비하는 것을 특징으로 하는 회로기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 메탈 마스크를 상기 회로 기판의 상부에 배치하는 단계는
    상기 안착홀이 상기 수납 패드에 대응되는 개수로 형성되는 것을 특징으로 하는 회로기판 제조 방법.
  5. 제1항에 있어서,
    상기 메탈 마스크를 상기 회로 기판의 상부에 배치하는 단계는
    상기 안착 홀이 상기 수납 패드의 크기보다 작게 형성되는 것을 특징으로 하는 회로기판 제조방법.
KR1020080045170A 2008-05-15 2008-05-15 회로기판 제조 방법 KR100968972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080045170A KR100968972B1 (ko) 2008-05-15 2008-05-15 회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045170A KR100968972B1 (ko) 2008-05-15 2008-05-15 회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20090119249A KR20090119249A (ko) 2009-11-19
KR100968972B1 true KR100968972B1 (ko) 2010-07-14

Family

ID=41602969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045170A KR100968972B1 (ko) 2008-05-15 2008-05-15 회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100968972B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578718B (zh) * 2015-12-29 2018-09-04 广东欧珀移动通信有限公司 柔性电路板、电路连接结构以及移动终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950035547A (ko) * 1994-05-09 1995-12-30 이헌조 반도체 집적회로의 표면 실장방법
KR20050100975A (ko) * 2004-04-16 2005-10-20 주식회사 만도 표면실장을 위한 솔더마스크
JP2007081086A (ja) * 2005-09-14 2007-03-29 Seiko Instruments Inc メタルマスク及び電子部品の実装方法
JP2007234951A (ja) 2006-03-02 2007-09-13 Yazaki Corp リフロー半田付け処理における配線基板の位置決め方法及びリフロー半田付け用配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950035547A (ko) * 1994-05-09 1995-12-30 이헌조 반도체 집적회로의 표면 실장방법
KR20050100975A (ko) * 2004-04-16 2005-10-20 주식회사 만도 표면실장을 위한 솔더마스크
JP2007081086A (ja) * 2005-09-14 2007-03-29 Seiko Instruments Inc メタルマスク及び電子部品の実装方法
JP2007234951A (ja) 2006-03-02 2007-09-13 Yazaki Corp リフロー半田付け処理における配線基板の位置決め方法及びリフロー半田付け用配線基板

Also Published As

Publication number Publication date
KR20090119249A (ko) 2009-11-19

Similar Documents

Publication Publication Date Title
US7473585B2 (en) Technique for manufacturing an overmolded electronic assembly
US9137898B2 (en) Method of manufacturing a printed circuit board including a component located in a via
US7314378B2 (en) Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus
EP1207727B1 (en) Compliant laminate connector
HU229923B1 (en) High density connector and method of manufacture
KR20010092350A (ko) 전자 회로 장치
JP2012506156A (ja) はんだを使用しないフレキシブル回路アセンブリおよび製造方法
JP6338895B2 (ja) 電気又は電子装置
US20070037432A1 (en) Built up printed circuit boards
US6747875B2 (en) Surface mount power supplies for standard assembly process
KR100968972B1 (ko) 회로기판 제조 방법
US7900808B2 (en) Soldering method and system thereof
US7743491B2 (en) Mounting method of passive component
JP2001177235A (ja) モジュール基板接合方法
JP2008171992A (ja) 半導体部品の実装方法
KR20220008932A (ko) 통신 모듈
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
US9402320B2 (en) Electronic component assembly
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
US20090035454A1 (en) Assembly of Encapsulated Electronic Components to a Printed Circuit Board
JP2007324214A (ja) 半田接合部品実装構造、および半田接合部品実装構造を有する携帯電子機器、並びに半田接合部品実装構造におけるアンダーフィル剤の充填確認方法
US11171103B2 (en) Solder ball dimension management
JP2009231467A (ja) 基板ユニット,電子装置,及び基板ユニット製造方法
US20140283381A1 (en) Method of mounting electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee