KR100966372B1 - Monolithic light emitting diode array and method of manufacturing the same - Google Patents

Monolithic light emitting diode array and method of manufacturing the same Download PDF

Info

Publication number
KR100966372B1
KR100966372B1 KR1020070120287A KR20070120287A KR100966372B1 KR 100966372 B1 KR100966372 B1 KR 100966372B1 KR 1020070120287 A KR1020070120287 A KR 1020070120287A KR 20070120287 A KR20070120287 A KR 20070120287A KR 100966372 B1 KR100966372 B1 KR 100966372B1
Authority
KR
South Korea
Prior art keywords
led
semiconductor layer
conductive semiconductor
layer
cells
Prior art date
Application number
KR1020070120287A
Other languages
Korean (ko)
Other versions
KR20090053435A (en
Inventor
그리고리 오누쉬킨
박길한
양정자
김규상
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020070120287A priority Critical patent/KR100966372B1/en
Publication of KR20090053435A publication Critical patent/KR20090053435A/en
Application granted granted Critical
Publication of KR100966372B1 publication Critical patent/KR100966372B1/en

Links

Images

Abstract

발광다이오드 어레이는, 전기적 절연성을 갖는 기판과, 상기 기판 상에 상기 기판이 노출된 분리영역에 의해 서로 이격되며 적어도 일 측면이 경사진 복수의 LED 셀 - 상기 LED 셀은 각각 상기 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함함 - 과, 상기 LED 셀의 제1 도전형 반도체층의 경사진 측면 상에 형성되며, 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 금속전극층과 상기 LED 셀의 제2 도전형 반도체층 상에 형성되며, 해당 LED 셀의 경사진 측면에 따라 상기 분리영역까지 연장된 제2 접속 연장부를 갖는 투명전극층과, 상기 투명전극층과 해당 LED 셀의 활성층 및 제1 도전형 반도체층이 서로 전기적 절연되도록 상기 LED 셀의 표면에 형성된 절연층을 포함하며, 상기 제1 및 제2 접속 연장부는 적어도 다른 LED 셀에 해당하는 제1 또는 제2 접속 연장부와 연결된 것을 특징으로 한다.The light emitting diode array includes a substrate having an electrically insulating property, and a plurality of LED cells spaced from each other by at least one side inclined by an isolation region exposing the substrate on the substrate, wherein the LED cells are sequentially disposed on the substrate. And a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer formed thereon; and a first connection formed on the inclined side surface of the first conductive semiconductor layer of the LED cell and extending to the isolation region. A transparent electrode layer formed on the metal electrode layer having an extension part and a second connection extension part formed on the second conductive semiconductor layer of the LED cell and extending to the isolation region according to an inclined side of the LED cell; An insulating layer formed on the surface of the LED cell such that the active layer of the LED cell and the first conductive semiconductor layer are electrically insulated from each other, wherein the first and second connection extensions are at least different from each other. It is characterized in that it is connected to the first or second connection extension corresponding to the LED cell.

발광다이오드, 어레이, 모놀리식, 교류전압 Light Emitting Diodes, Arrays, Monolithic, Alternating Voltage

Description

모놀리식 발광다이오드 어레이 및 그 제조방법{MONOLITHIC LIGHT EMITTING DIODE ARRAY AND METHOD OF MANUFACTURING THE SAME}MONOLITHIC LIGHT EMITTING DIODE ARRAY AND METHOD OF MANUFACTURING THE SAME

본 발명은 모놀리식 발광다이오드 어레이에 관한 것으로서, 특히, 발광다이오드의 직렬 또는 병렬과 같은 다양한 연결형태에 적합한 배선구조를 갖는 모놀리식 발광다이오드 어레이 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic light emitting diode array, and more particularly, to a monolithic light emitting diode array having a wiring structure suitable for various connection types such as series or parallel of light emitting diodes and a method of manufacturing the same.

반도체 발광다이오드는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 최근 들어 조명장치 또는 디스플레이 장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 활발히 연구 개발되고 있다.Since semiconductor light emitting diodes have an advantageous advantage as a light source in terms of output, efficiency and reliability, they have recently been actively researched and developed as high power and high efficiency light sources that can replace backlights of lighting devices or display devices.

일반적으로 발광다이오드는 낮은 직류전류에서 구동된다. 따라서, 정규전압(교류 220V)에서 발광다이오드를 구동하기 위해서는 낮은 DC 출력전압을 공급하는 추가적인 회로(예, AC/DC 컨버터)가 요구된다. In general, light emitting diodes are driven at low direct current. Thus, driving a light emitting diode at a regular voltage (AC 220V) requires an additional circuit (eg, an AC / DC converter) that supplies a low DC output voltage.

그러나, 이러한 추가적인 회로의 도입은 LED 모듈의 구성을 복잡하게 할 뿐 만 아니라, 그 효율성 및 신뢰성을 저하시킬 수 있다. 또한, 복잡한 구조로 인해 개별 LED 실장 및 조립과정에서 오류가 발생될 수 있으며, 이 경우에 높은 역바이어스 전압에 의해 LED 소자가 파괴될 수 있다. However, the introduction of such additional circuits not only complicates the configuration of the LED module, but can also reduce its efficiency and reliability. In addition, the complex structure may cause errors in the individual LED mounting and assembly process, in which case the LED device can be destroyed by a high reverse bias voltage.

이러한 문제를 해결하기 위해서, AC 전압에도 구동가능한 배선연결을 갖는 LED 어레이가 제안되고 있다. 하지만, 각 LED 셀에 대한 전극형성공정 후에 추가적인 배선연결공정이 도입되므로, 그 공정이 매우 복잡해지는 문제가 있다. 발광효율측면에서는, 많은 배선이 LED 셀의 표면 상에 형성되므로, 광추출효율이 저하되는 문제가 있다. 또한, LED 셀간의 배선이 LED 셀의 단차구조로 인해 단락이 발생되지 않도록 증착하는 것이 어렵다는 문제가 있다.In order to solve this problem, an LED array having a wiring connection capable of driving an AC voltage has been proposed. However, since an additional wiring connection process is introduced after the electrode forming process for each LED cell, the process becomes very complicated. In terms of luminous efficiency, since many wirings are formed on the surface of the LED cell, there is a problem that the light extraction efficiency is lowered. In addition, there is a problem that the wiring between the LED cells is difficult to deposit so that a short circuit does not occur due to the stepped structure of the LED cells.

본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 보다 간단한 공정을 통해 제공가능하고 안정성과 신뢰성이 우수한 배선구조를 갖는 발광다이오드 어레이를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a light emitting diode array having a wiring structure which can be provided through a simpler process and has excellent stability and reliability.

본 발명의 다른 목적은 공정을 보다 간소화하면서도 배선구조의 안정성 및 신뢰성을 향상시킬 수 있는 발광다이오드 어레이 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a light emitting diode array which can simplify the process and improve the stability and reliability of the wiring structure.

상기한 기술적 과제를 달성하기 위해서, 본 발명의 일 측면은,In order to achieve the above technical problem, an aspect of the present invention,

전기적 절연성을 갖는 기판과, 상기 기판 상에 상기 기판이 노출된 분리영역에 의해 서로 이격되며 적어도 일 측면이 경사진 복수의 LED 셀 - 상기 LED 셀은 각각 상기 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함함 - 과, 상기 LED 셀의 제1 도전형 반도체층의 경사진 측면 상에 형성되며, 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 금속전극층과 상기 LED 셀의 제2 도전형 반도체층 상에 형성되며, 해당 LED 셀의 경사진 측면에 따라 상기 분리영역까지 연장된 제2 접속 연장부를 갖는 투명전극층과, 상기 투명전극층과 해당 LED 셀의 활성층 및 제1 도전형 반도체층이 서로 전기적 절연되도록 상기 LED 셀의 표면에 형성된 절연층을 포함하며, 상기 제1 및 제2 접속 연장부는 적어도 다른 LED 셀에 해당하는 제1 또는 제2 접속 연장부와 연결된 것을 특징으로 하는 발광다이오드 어레이를 제공한다.A plurality of LED cells spaced apart from each other by at least one side surface and spaced apart from each other by a substrate having an electrically insulating property, and a separation region where the substrate is exposed on the substrate, wherein the LED cells are each sequentially formed on the substrate. And a semiconductor layer, an active layer, and a second conductive semiconductor layer, and a metal electrode layer formed on the inclined side surface of the first conductive semiconductor layer of the LED cell and having a first connection extension extending to the isolation region. And a transparent electrode layer formed on the second conductive semiconductor layer of the LED cell, the second electrode extending part extending to the isolation region according to the inclined side of the LED cell, and the transparent electrode layer and the active layer of the LED cell. And an insulating layer formed on the surface of the LED cell such that the first conductive semiconductor layer is electrically insulated from each other, wherein the first and second connection extensions are formed of at least one first or second The light emitting diode array is connected to the second connection extension.

적어도 일부의 LED 셀간의 직렬연결구조를 구현하기 위해서 서로 다른 극성이 연결되도록, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제2 접속 연장부에 연결될 수 있다.A first connection extension of at least one LED cell of the plurality of LED cells may be connected to a second connection extension of another LED cell such that different polarities are connected to implement a series connection structure between at least some LED cells.

적어도 다른 일부의 LED 셀간의 병렬연결구조를 구현하기 위해서 동일한 극성이 연결되도록, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제1 접속 연장부에 연결될 수 있다. 또한, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제1 접속 연장부에 연결될 수 있다.A first connection extension of at least one LED cell of the plurality of LED cells may be connected to a first connection extension of another LED cell such that the same polarity is connected to implement a parallel connection structure between at least some other LED cells. In addition, a first connection extension of at least one LED cell of the plurality of LED cells may be connected to a first connection extension of another LED cell.

바람직하게, 상기 복수의 LED 셀은 그 제1 및 제2 접속 연장부에 의해 직접 연결될 LED 셀끼리 인접하여 배치되며, 그 대향하는 면이 경사진 측면으로 형성될 수 있다.Preferably, the plurality of LED cells are disposed adjacent to each other LED cells to be directly connected by the first and second connection extension, the opposite surface may be formed in the inclined side.

상기 복수의 LED 셀의 경사진 측면은 30∼60°의 각도로 경사진 것이 바람직하다.It is preferable that the inclined side surfaces of the plurality of LED cells are inclined at an angle of 30 to 60 degrees.

상기 금속전극층을 위한 상기 제1 도전형 반도체층의 접속영역을 충분히 확보하기 위해서, 상기 복수의 LED 셀의 제1 도전형 반도체층은 상기 제2 도전형 반도체층과 상기 활성층의 일부가 식각되어 노출된 상면영역을 가질 수 있다. 상기 금속전극층은 상기 제1 도전형 반도체층의 상면영역까지 형성될 수 있다.In order to sufficiently secure the connection area of the first conductive semiconductor layer for the metal electrode layer, the first conductive semiconductor layer of the plurality of LED cells may be exposed by etching the second conductive semiconductor layer and a part of the active layer. It may have a top surface area. The metal electrode layer may be formed up to an upper surface region of the first conductive semiconductor layer.

바람직하게, 상기 제1 및 제2 접속 연장부는 상기 복수의 LED 셀의 교류전압에 의해 구동가능하도록 연결될 수 있다.Preferably, the first and second connection extensions may be connected to be driven by AC voltages of the plurality of LED cells.

본 발명의 다른 측면은, 전기적 절연성을 갖는 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 발광 적층체를 형성하는 단계와, 상기 기판이 노출된 분리영역에 의해 서로 이격되면서 적어도 일 측면이 경사진 복수의 LED 셀이 형성되도록 상기 발광 적층체를 선택적으로 식각하는 단계와, 상기 LED 셀의 제1 도전형 반도체층의 적어도 일 측면 상에 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 금속전극층을 형성하는 단계와, 적어도 해당 LED 셀의 제1 도전형 반도체층 및 활성층의 표면에 전기적으로 절연되도록 절연층을 형성한 후에, 상기 LED 셀의 제2 도전형 반도체층 상에 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 투명전극층을 형성하는 단계를 포함하며, 상기 제1 및 제2 접속 연장부는 적어도 다른 LED 셀에 해당하는 제1 또는 제2 접속 연장부와 연결된 것을 특징으로 하는 발광다이오드 어레이 제조방법을 제공한다.According to another aspect of the present invention, there is provided a light emitting stack including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially grown on an electrically insulating substrate, and the substrate is exposed and separated. Selectively etching the light emitting stack to form a plurality of LED cells at least one side inclined from one another by a region, and the separation region on at least one side of the first conductive semiconductor layer of the LED cell Forming a metal electrode layer having a first connection extension extending to and forming an insulating layer such that the insulating layer is electrically insulated from at least the surfaces of the first conductivity-type semiconductor layer and the active layer of the corresponding LED cell; Forming a transparent electrode layer having a first connection extension extending to the isolation region on the conductive semiconductor layer, wherein the first and second connection extension are at least Provided is a light emitting diode array manufacturing method characterized in that connected to the first or second connection extension corresponding to another LED cell.

바람직하게, 상기 발광 적층체를 선택적으로 식각하는 단계는, 상기 발광 적층체 표면에 원하는 LED 셀 구조에 대응되는 형상을 갖는 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴과 함께 상기 발광 적층체를 건식 식각하는 단계를 포함할 수 있다.Preferably, the step of selectively etching the light emitting stack, forming a resist pattern having a shape corresponding to a desired LED cell structure on the surface of the light emitting stack, and dry the light emitting stack with the resist pattern Etching may be included.

특정 실시형태에서는, 상기 금속전극층을 형성하는 단계는, 상기 절연층을 형성한 후에 실행되며, 상기 절연층은 상기 금속전극층의 형성될 제2 도전형 반도체층 표면이 노출되도록 형성될 수 있다.In a particular embodiment, the forming of the metal electrode layer is performed after forming the insulating layer, and the insulating layer may be formed to expose the surface of the second conductive semiconductor layer to be formed of the metal electrode layer.

본 발명에 따르면, 별도의 배선공정을 각 셀의 전극형성공정으로 대체함으로써 단위 공정의 수를 크게 절감할 수 있다. p형 반도체층으로부터 연장되는 배선영역은 투명전극층으로 형성됨으로써 빛이 방출될 수 있는 면적이 증가될 뿐만 아니라, n형 반도체층과 금속전극층이 연결되는 주되게 LED 셀의 측면영역을 활용하므로 금속전극층으로 야기될 수 있는 산란으로 인한 손실이 감소시킬 수 있으므로, 발광효율 측면에서 볼 때에도 매우 유익하다. 또한, 경사진 측면을 따라 각 셀의 배선간의 접속을 구현함으로써 단차로 인한 증착공정의 어려움이나 단락등의 불량 발생을 현저히 감소시킬 수 있다.According to the present invention, the number of unit processes can be greatly reduced by replacing a separate wiring step with an electrode forming step of each cell. Since the wiring area extending from the p-type semiconductor layer is formed as a transparent electrode layer, not only the area where light can be emitted is increased, but also the side area of the LED cell is mainly used to connect the n-type semiconductor layer and the metal electrode layer. Loss due to scattering that can be caused can be reduced, which is also very advantageous in terms of luminous efficiency. In addition, by implementing the connection between the wiring of each cell along the inclined side, it is possible to significantly reduce the occurrence of defects, such as difficulty in the deposition process or short circuit due to the step.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 구체적으로 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도1a 및 도1b는 각각 본 발명의 일 실시형태에 따른 LED 어레이를 나타내는 측단면도 및 평면도이다. 본 실시형태는 LED 셀의 직렬연결에 필요한 다른 극성의 전극 간의 배선을 나타낸다. 다만, 보다 용이한 이해를 위해서 도1b의 평면도에서활성층에 해당하는 부분을 생략하여 도시하였다.1A and 1B are side cross-sectional and plan views, respectively, illustrating an LED array according to one embodiment of the present invention. This embodiment shows wiring between electrodes of different polarities required for series connection of LED cells. For convenience of understanding, the portion corresponding to the active layer is omitted in the plan view of FIG. 1B.

도1b와 함께 도1a에 도시된 바와 같이, 본 실시형태에 따른 LED 어레이(10)는, 전기적 절연성을 갖는 기판(11) 상에 형성된 제1 및 제2 LED 셀(10A,10B)을 포함한다. 상기 LED 셀(10A,10B)의 질화물 반도체로 구성될 때에, 상기 기판(11)은 사파이어 기판과 같은 기판일 수 있다.As shown in FIG. 1A together with FIG. 1B, the LED array 10 according to the present embodiment includes first and second LED cells 10A and 10B formed on a substrate 11 having electrical insulation. . When composed of nitride semiconductors of the LED cells 10A and 10B, the substrate 11 may be a substrate such as a sapphire substrate.

상기 제1 및 제2 LED 셀(10A,10B)은 기판(11)이 노출된 분리영역에 의해 서로 이격된다. 상기 분리영역은 각 셀(10A,10B)간의 연결 배선을 형성되는 공간으로 활용될 수 있다. The first and second LED cells 10A and 10B are spaced apart from each other by an isolation region where the substrate 11 is exposed. The separation region may be used as a space for forming connection wirings between the cells 10A and 10B.

상기 제1 및 제2 LED 셀(10A,10B)은 각각 상기 기판(11) 상에 순차적으로 형성된 제1 도전형 반도체층(12a,12b), 활성층(15a,15b) 및 제2 도전형 반도체층(16a,16b)을 포함하며, 경사진 측면을 갖는다. 각 층은 동일한 공정으로 형성될 수 있으므로, 2개의 셀(10A,10B)에 대응되는 층은 동일한 레벨을 갖는다. The first and second LED cells 10A and 10B may be formed of the first conductive semiconductor layers 12a and 12b, the active layers 15a and 15b, and the second conductive semiconductor layers sequentially formed on the substrate 11, respectively. (16a, 16b) and has an inclined side surface. Since each layer can be formed by the same process, the layers corresponding to the two cells 10A and 10B have the same level.

또한, 본 실시형태과 같이 모든 측면이 경사진 면으로 제공될 수 있으나, 필요에 따라 적어도 일 측면만을 경사진 측면으로 구성할 수도 있다. 상기 LED 셀(10A,10B)의 경사진 측면은 배선의 형성을 용이하게 구현하기 위한 구조이므로, LED 셀(10A,10B)의 여러 측면 중 그와 연결될 다른 LED 셀(10B,10A)과 마주하는 측 면만을 선택적으로 경사진 측면으로 구현할 수 있다. In addition, as in the present embodiment, all sides may be provided as inclined surfaces, but at least one side may be configured as inclined sides as necessary. Since the inclined side surfaces of the LED cells 10A and 10B have a structure for easily forming a wiring, the LED cells 10A and 10B face each other LED cells 10B and 10A to be connected thereto among various aspects of the LED cells 10A and 10B. Only the sides can be selectively implemented as inclined sides.

상기 LED 셀(10A,10B)의 측면 경사각도(θ)가 작으면, 제1 도전형 반도체층(12a,12b)의 측면을 활용한 전극접속영역(I)을 충분히 확보되면서 전극배선의 단차를 해결할 수 있는 장점이 있으나, 경사각도(θ)가 지나치게 작은 경우에는 발광면적이 상대적으로 작아지는 단점이 있다. 이러한 측면의 경사각도(θ)는 10∼80°범위에서 적절히 선택될 수 있으나, 바람직하게 30∼60°범위를 가질 수 있다. When the side inclination angle θ of the LED cells 10A and 10B is small, the step difference of the electrode wiring is secured while sufficiently securing the electrode connection region I utilizing the side surfaces of the first conductivity-type semiconductor layers 12a and 12b. There is an advantage that can be solved, but when the inclination angle θ is too small, there is a disadvantage that the light emitting area is relatively small. The inclination angle θ of this side may be appropriately selected in the range of 10 to 80 °, but may preferably have a range of 30 to 60 °.

각 LED 셀(10A,10B)의 평면구조는 도1b에 도시된 바와 같이 사각형으로 예시되어 있으나, 각 셀이 연결될 다른 셀의 위치와 수에 따라 보다 집적화에 유리한 다른 형상(예, 삼각형, 육각형)을 채용할 수 있을 것이다.The planar structure of each of the LED cells 10A and 10B is illustrated as a quadrangle as shown in FIG. 1B, but different shapes (eg, triangles and hexagons) are more advantageous for integration depending on the position and number of other cells to which each cell is connected. Could be employed.

본 발명에서는, 별도의 배선을 위한 금속증착공정 없이, 전극형성과 함께 전극물질과 동일한 물질로 배선구조를 구현한다. In the present invention, the wiring structure is implemented with the same material as the electrode material together with the electrode formation, without a metal deposition process for a separate wiring.

즉, 도1a에 도시된 바와 같이, 상기 제1 및 제2 LED 셀(10A,10B)의 금속전극층(22a,22b)은 통상적인 전극과 유사하게 해당 LED 셀(10A,10B)의 제1 도전형 반도체층(12a,12b)에 접속되도록 형성될 뿐만 아니라, 기판(11)이 노출된 분리영역까지 연장된 부분(이하, 이를 "제1 접속 연장부"라 함)을 갖도록 형성된다. That is, as shown in FIG. 1A, the metal electrode layers 22a and 22b of the first and second LED cells 10A and 10B have a first conductivity of the corresponding LED cells 10A and 10B similarly to the conventional electrodes. In addition to being connected to the semiconductor semiconductor layers 12a and 12b, the substrate 11 is formed to have a portion (hereinafter referred to as a "first connection extension") that extends to the exposed isolation region.

특히, 상기 금속전극층(22a,22b)은 상기 제1 도전형 반도체층(12a,12b)의 경사진 측면에 주되게 형성된다. 본 실시형태와 같이 추가적으로 상기 제1 도전형 반도체층(12a,12b)의 일부 상면영역이 노출되도록 메사구조를 제공하고 그 상면영역 까지 금속전극층(22a,22b)을 증착하여 보다 안정적인 연결을 보장할 수 있다. In particular, the metal electrode layers 22a and 22b are mainly formed on the inclined side surfaces of the first conductivity-type semiconductor layers 12a and 12b. As in the present exemplary embodiment, a mesa structure may be additionally provided to expose some top regions of the first conductivity-type semiconductor layers 12a and 12b and the metal electrode layers 22a and 22b may be deposited up to the top regions to ensure more stable connection. Can be.

또한, 상기 제1 및 제2 LED 셀(10A,10B)의 투명전극층(25a,25b)은 통상적인 전극과 유사하게 해당 LED 셀(10A,10B)의 제2 도전형 반도체층(16a,16b) 상에 형성될 뿐만 아니라, 해당 LED 셀(10A,10B)의 경사진 측면에 따라 상기 분리영역까지 연장된 부분(이하, 이를 "제2 접속 연장부"라 함)을 갖는다. In addition, the transparent electrode layers 25a and 25b of the first and second LED cells 10A and 10B are similar to conventional electrodes, and the second conductivity type semiconductor layers 16a and 16b of the corresponding LED cells 10A and 10B are similar. In addition to being formed on, it has a portion (hereinafter referred to as a "second connection extension") extending to the separation region according to the inclined sides of the corresponding LED cells 10A and 10B.

상기 투명전극층(25a,25b)의 제2 접속 연장부는 불가피하게 해당 LED 셀(10A,10B)의 표면을 경유하므로, 활성층 또는 제1 도전형 반도체층과의 접속을 방지하기 위해서 LED 셀(10A,10B)의 표면에 절연층(23a,23b)을 추가 형성한다. 이와 같은 원하지 않는 접속을 방지하기 위한 절연층(23a,23b)은 본 실시형태와 같이, 상기 금속전극층(22a,22b)을 위한 상기 제1 도전형 반도체층(12a,12b)의 접속영역만을 제외하고 거의 전체 표면에 형성되어 페시베이션층으로 제공될 수 있다.Since the second connection extension portions of the transparent electrode layers 25a and 25b inevitably pass through the surfaces of the LED cells 10A and 10B, the LED cells 10A and 25A may be prevented from being connected to the active layer or the first conductive semiconductor layer. The insulating layers 23a and 23b are further formed on the surface of 10B). The insulating layers 23a and 23b for preventing such unwanted connection are excluded from the connection regions of the first conductive semiconductor layers 12a and 12b for the metal electrode layers 22a and 22b, as in the present embodiment. And formed almost on the entire surface to serve as a passivation layer.

상기 금속전극층(22a,22b)의 제1 접속 연장부와 상기 투명전극층(25a,25b)의 제2 접속 연장부는 상기 분리영역에서 서로 접속될 수 있다. 이러한 배선연결은 도1a에서 상기 제1 LED 셀(10A)의 제2 접속 연장부와 상기 제2 LED 셀(10B)의 제1 접속 연장부의 연결로 실현될 수 있다.The first connection extension portions of the metal electrode layers 22a and 22b and the second connection extension portions of the transparent electrode layers 25a and 25b may be connected to each other in the separation region. This wiring connection may be realized by connecting the second connection extension of the first LED cell 10A and the first connection extension of the second LED cell 10B in FIG. 1A.

이와 같이, 본 실시형태에 따르면 제1 및 제2 LED 셀(10A,10B)의 배선구조는 금속전극층(22a,22b)과 투명전극층(25a,25b)의 증착영역을 확장하여 실현될 수 있다. 따라서, 전극형성공정과 배선공정을 동시에 실행할 수 있는 동시에, LED 셀(10A,10B)의 표면을 덮는 배선의 일부가 투명전극층(25a,25b)과 동일한 광투과성 물질로 형성하므로, 보다 높은 광량 추출의 효과를 기대할 수 있다. As described above, according to the present embodiment, the wiring structure of the first and second LED cells 10A and 10B can be realized by extending the deposition regions of the metal electrode layers 22a and 22b and the transparent electrode layers 25a and 25b. Therefore, the electrode forming step and the wiring step can be executed simultaneously, and a part of the wiring covering the surfaces of the LED cells 10A and 10B is formed of the same light-transmitting material as the transparent electrode layers 25a and 25b, so that higher light quantity extraction can be achieved. You can expect the effect of.

본 실시형태에서는 2개의 LED 셀(10A,10B)을 위한 다른 극성의 전극연결을 예시하였으나, 보다 다양한 형태로 응용되어 실시될 수 있다. In this embodiment, although the electrode connection of the different polarity for the two LED cells (10A, 10B) is illustrated, it can be implemented in a variety of applications.

즉, 3개 이상의 복수의 LED 셀에 대한 실시도 가능하며(도4b 참조), 동일한 극성의 연결구조(도5a 및 도5b)도 유사한 방식으로 구현가능할 뿐만 아니라, 교류전압에 구동가능하도록 셀간의 접속 연장부를 연결함으로써 AC 구동형 LED 어레이를 구현할 수도 있다.That is, three or more LED cells can be implemented (see FIG. 4B), and the same polarity connection structure (FIGS. 5A and 5B) can be implemented in a similar manner, and can be driven between AC cells so as to be driven by an AC voltage. AC-driven LED arrays can also be implemented by connecting connection extensions.

도2a 내지 도2e는 도1a에 도시된 LED 어레이의 제조공정을 설명하기 위한 공정별 측단면도이다.2A to 2E are side cross-sectional views of processes for explaining a manufacturing process of the LED array shown in FIG. 1A.

도2a와 같이, 결정성장용 절연성 기판(11) 상에 제1 도전형 반도체층(12), 활성층(15) 및 제2 도전형 반도체층(16)을 순차적으로 성장시킴으로써 발광적층체를 형성한다. 앞서 설명한 바와 같이, 상기 발광적층체는 질화물 단결정일 수 있으며, 이 경우에 절연성 기판(11)은 사파이어 기판일 수 있다.As shown in FIG. 2A, a light emitting stack is formed by sequentially growing the first conductive semiconductor layer 12, the active layer 15, and the second conductive semiconductor layer 16 on the crystal growth insulating substrate 11. . As described above, the light emitting stack may be a nitride single crystal, and in this case, the insulating substrate 11 may be a sapphire substrate.

이어, 도2b와 같이 상기 기판(11)이 노출된 분리영역에 의해 서로 이격되어 복수의 LED 셀(10A,10B)이 형성되도록 상기 발광 적층체를 선택적으로 식각한다. Subsequently, as illustrated in FIG. 2B, the light emitting stack is selectively etched such that the plurality of LED cells 10A and 10B are formed to be spaced apart from each other by the separation region exposed to the substrate 11.

본 식각공정에서 얻어진 제1 및 제2 LED 셀(10A,10B)은 경사진 측면을 갖도록 형성한다. 이러한 식각공정은 도3에 도시된 레지스트 패턴(18a,18b)을 형성한 후에 건식식각을 실행함으로서 실현될 수 있다. 즉 레지스트 패턴(18a,18b)은 적용될 건식식각 공정에서 발광적층체와 유사하게 식각될 수 있는 물질로 채용될 수 있으며, 그 상대적 식각률에 따라 원하는 LED 셀(10A,10B)의 형상과 대응되도록 형성된다.The first and second LED cells 10A and 10B obtained in the present etching process are formed to have inclined side surfaces. This etching process can be realized by performing dry etching after forming the resist patterns 18a and 18b shown in FIG. That is, the resist patterns 18a and 18b may be employed as materials that can be etched similarly to the light emitting laminate in the dry etching process to be applied, and are formed to correspond to the shapes of the desired LED cells 10A and 10B according to their relative etching rates. do.

보다 구체적으로 설명하면, 도3에 도시된 바와 같이 메사구조(M')를 갖는 레지스트 패턴(18a,18b)을 이용한 건식식각공정을 통해서, 도2b에 도시된 메사구조(M)를 1회의 건식식각 공정으로 얻어질 수 있다. 물론, 본 식각공정은 필요에 따라 경사진 측면을 갖는 LED 셀(10A,10B)을 형성하는 건식식각공정과 메사구조를 형성하는 건식식각공정으로, 2회에 걸쳐 실행될 수도 있다.More specifically, as shown in FIG. 3, a dry etching process using the resist patterns 18a and 18b having the mesa structure M ′ is performed once to dry the mesa structure M shown in FIG. 2B. It can be obtained by an etching process. Of course, the present etching process may be performed twice as a dry etching process for forming the LED cells 10A and 10B having inclined sides and a dry etching process for forming a mesa structure as necessary.

다음으로, 도2c와 같이, 상기 제1 도전형 반도체층(12a,12b)의 적어도 일 측면에 상기 분리영역까지 연장된 금속전극층(22a,22b)을 형성한다. Next, as shown in FIG. 2C, metal electrode layers 22a and 22b extending to the isolation region are formed on at least one side of the first conductivity-type semiconductor layers 12a and 12b.

본 실시형태와 같이, 메사구조(M)를 갖는 LED 셀(10A,10B)을 형성하는 경우에, 상기 제1 도전형 반도체층(12a,12b)의 상면영역에도 추가로 형성할 수 있다. 하지만, LED 셀(10A,10B)은 측면이 경사진 구조를 가지므로, 제1 도전형 반도체층(12a,12b) 측면의 면적은 상대적으로 커질 수 있다. 따라서, 측면 경사각도를 작은 경우에는 메사구조없이 제1 도전형 반도체층(12a,12b)의 측면만을 활용하여 전 극접속을 실현할 수도 있다.As in the present embodiment, in the case of forming the LED cells 10A and 10B having the mesa structure M, it can be further formed in the upper surface regions of the first conductivity-type semiconductor layers 12a and 12b. However, since the side surfaces of the LED cells 10A and 10B are inclined, the area of the side surfaces of the first conductive semiconductor layers 12a and 12b may be relatively large. Therefore, when the side inclination angle is small, the electrode connection may be realized by utilizing only the side surfaces of the first conductivity type semiconductor layers 12a and 12b without a mesa structure.

이어, 도2d와 같이, 적어도 해당 LED 셀(10A,10B)의 제1 도전형 반도체층(12a,12b) 및 활성층(15a,15b)의 표면에 전기적으로 절연되도록 절연층(23a,23b)을 형성한다.Next, as shown in FIG. 2D, the insulating layers 23a and 23b are electrically insulated from at least the surfaces of the first conductivity-type semiconductor layers 12a and 12b and the active layers 15a and 15b of the corresponding LED cells 10A and 10B. Form.

상기 절연층(23a,23b)은 SiO2, SiNx와 같은 통상적인 투광성 절연물질이 사용될 수 있다. 상기 절연층(23a,23b)은 후속공정에서 투명전극층(25a,25b)이 형성될 영역에 해당하는 제1 도전형 반도체층(12a,12b)과 활성층(15a,15b)의 영역에 형성하는 것으로 충분하지만, 본 실시형태와 같이 금속전극층(22a,22b)이 형성된 영역을 제외하고 LED 셀(10A,10B)의 전체 표면에 형성하여 페시베이션층으로 활용할 수 있다. 이러한 절연층 형성공정은 필요에 따라 도2c에 도시된 금속전극층(22a,22b) 형성공정에 앞서 실행될 수 있다.As the insulating layers 23a and 23b, conventional light-transmitting insulating materials such as SiO 2 and SiN x may be used. The insulating layers 23a and 23b are formed in the regions of the first conductive semiconductor layers 12a and 12b and the active layers 15a and 15b corresponding to the regions where the transparent electrode layers 25a and 25b are to be formed in a subsequent process. Although sufficient, as in the present embodiment, it can be formed on the entire surface of the LED cells 10A and 10B except for the region where the metal electrode layers 22a and 22b are formed, and can be used as a passivation layer. This insulating layer forming process may be carried out before the metal electrode layers 22a and 22b forming process shown in FIG. 2C as necessary.

다음으로, 도2e와 같이, 상기 LED 셀(10A,10B)의 제2 도전형 반도체층(16a,16b) 상에 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 투명전극층(25a,25b)을 형성한다. Next, as shown in FIG. 2E, transparent electrode layers 25a and 25b having first connection extensions extending to the isolation regions are formed on the second conductive semiconductor layers 16a and 16b of the LED cells 10A and 10B. Form.

상기 투명전극층(25a,25b)은 도2d의 단계에서 형성된 절연층(23a,23b)에 의해 제1 도전형 반도체층(12a,12b)과 활성층(15a,15b)의 영역과 전기적으로 절연될 수 있다. 상기 제1 LED 셀(10A)의 투명전극층(25a,25b)의 제1 접속연장부는 상기 제2 LED 셀(10B)의 금속전극층(22a,22b)의 제2 접속연장부에 연결되도록 그 일부 상면까지 연장되어 형성된다. 이로써, 각 LED 셀(10A,10B)의 전극을 위한 증착공정만으로도 원하는 다른 극성의 전극간의 연결을 위한 배선구조를 구현할 수 있다. The transparent electrode layers 25a and 25b may be electrically insulated from the regions of the first conductivity-type semiconductor layers 12a and 12b and the active layers 15a and 15b by the insulating layers 23a and 23b formed in the step of FIG. 2D. have. The first connection extension portion of the transparent electrode layers 25a and 25b of the first LED cell 10A may be connected to the second connection extension portion of the metal electrode layers 22a and 22b of the second LED cell 10B. It extends to form. As a result, a wiring structure for connection between electrodes of different polarities may be realized only by the deposition process for the electrodes of each of the LED cells 10A and 10B.

물론, 상술된 실시형태는, LED 셀간의 직렬연결구조를 구현하기 위해서 서로 다른 극성이 연결되도록, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제2 접속 연장부에 연결된 형태로 예시되어 있으나, 다른 일부의 LED 셀 간에는 동일한 극성의 전극끼리 연결되는 구조를 가질 수 있다(도5a 및 도5b 참조).Of course, in the above-described embodiment, the first connection extension of at least one of the plurality of LED cells is connected to the second connection extension of another LED cell such that different polarities are connected to implement a series connection structure between the LED cells. Although illustrated in the form connected to, it may have a structure in which electrodes of the same polarity are connected between some other LED cells (see FIGS. 5A and 5B).

도4a는 교류구동형 LED 회로이며, 도4b는 본 발명의 일 예로서 도4a의 LED 회로에 따라 구현된 발광다이오드 어레이를 나타내는 평면도이다.4A is an AC driving LED circuit, and FIG. 4B is a plan view illustrating an LED array implemented according to the LED circuit of FIG. 4A as an example of the present invention.

도4a는 간단한 교류구동형 LED 회로를 나타낸다. 도4a에 도시된 등가회로와 같이, 제1 및 제2 LED 셀(30A,30B)과 제3 및 제4 LED 셀(30C,30C)은 각각 2개의 열로 직렬 연결된다. 또한, 제1 및 제3 LED 셀(30A,30C)과 제2 및 제4 LED 셀(30B,30D)은 각각 제1 및 제2 외부접점(C1,C2)에 서로 다른 극성의 전극을 통해 연결된다.Fig. 4A shows a simple AC driven LED circuit. Like the equivalent circuit shown in Fig. 4A, the first and second LED cells 30A, 30B and the third and fourth LED cells 30C, 30C are connected in series in two columns, respectively. In addition, the first and third LED cells 30A and 30C and the second and fourth LED cells 30B and 30D are connected to the first and second external contacts C1 and C2 through electrodes having different polarities, respectively. do.

이러한 회로에서는, 제1 및 제2 외부접점(C1,C2)에 소정의 교류전압이 인가 되면, 2개의 열로 구성된 LED 셀이 각각 교대로 발광하여 연속적으로 2개의 LED 셀에 상당하는 발광을 얻을 수 있다. 보다 구체적으로, 반주기에서는 제1 및 제2 LED 셀(30A,30B)의 열이 구동하고, 다른 반주기에서는 제3 및 제4 LED 셀(30C,30D)의 열이 구동할 수 있다. In such a circuit, when a predetermined alternating voltage is applied to the first and second external contacts C1 and C2, two columns of LED cells emit light alternately, so that light emission corresponding to two LED cells can be continuously obtained. have. More specifically, the heat of the first and second LED cells 30A and 30B may be driven in a half cycle, and the heat of the third and fourth LED cells 30C and 30D may be driven in another half cycle.

이와 같이, 도4a에 도시된 4개의 LED 셀(30A,30B,30C,30D)은 서로 다른 극성의 전극끼리 연결되는 방식을 취한다. 이러한 연결은 도4b에 도시된 바와 같은 배치로서 구현될 수 있다(도4b에서는 간단한 도시를 위해서 활성층은 생략함). As such, the four LED cells 30A, 30B, 30C, and 30D shown in FIG. 4A take a manner in which electrodes of different polarities are connected to each other. This connection may be implemented as an arrangement as shown in FIG. 4B (in FIG. 4B the active layer is omitted for simplicity).

도4b를 참조하면, 각 LED 셀(30A,30B,30C,30D)은 도1a 및 도1b에 설명된 형태와 유사하게 제1 도전형 반도체층(32a,32b,32c,32d), 활성층(미도시) 및 제2 도전형 반도체층(36a,36b,36c,36d)을 갖는다. 또한, 각 LED 셀(30A,30B,30C,30D)의 금속전극층(42a,42b,42c,42d)은 제1 도전형 반도체층(32a,32b,32c,32d)에 접속되어 연결하고자 하는 LED 셀과 인접한 분리영역으로 연장된다. 이와 유사하게, 각 LED 셀(30A,30B,30C,30D)의 투명전극층(45a,45b,45c,45d)은 제2 도전형 반도체층(36a,36b,36c,36d) 상에 형성되어 해당 LED 셀의 경사진 측면을 따라 연결하고자 하는 LED 셀의 금속전극층과 접속되도록 분리영역까지 연장된다.Referring to FIG. 4B, each of the LED cells 30A, 30B, 30C, and 30D is formed of the first conductive semiconductor layer 32a, 32b, 32c, and 32d, and the active layer (not shown) similarly to the form described with reference to FIGS. 1A and 1B. C) and second conductivity-type semiconductor layers 36a, 36b, 36c, and 36d. In addition, the metal electrode layers 42a, 42b, 42c, and 42d of each of the LED cells 30A, 30B, 30C, and 30D are connected to the first conductivity type semiconductor layers 32a, 32b, 32c, and 32d to be connected to the LED cells. Extends into an adjacent separation region. Similarly, the transparent electrode layers 45a, 45b, 45c, and 45d of each of the LED cells 30A, 30B, 30C, and 30D are formed on the second conductive semiconductor layers 36a, 36b, 36c, and 36d, respectively. Along the inclined side of the cell, it extends to the isolation region so as to be connected to the metal electrode layer of the LED cell to be connected.

이러한 연결을 통해서, 상기 LED 셀(30A,30B,30C,30D)은 도4a에 도시된 회로에 대응되도록 서로 다른 극성끼리 연결될 수 있다. 또한, 본 실시형태와 같이, 복수의 LED 셀(30A,30B,30C,30D)을 서로 연결할 경우에, 직접 연결될 LED 셀끼리 인 접하여 배치하는 것이 바람직하다.Through this connection, the LED cells 30A, 30B, 30C, and 30D may be connected to different polarities so as to correspond to the circuit shown in FIG. 4A. In addition, as in the present embodiment, when the plurality of LED cells 30A, 30B, 30C, and 30D are connected to each other, it is preferable to arrange LED cells to be directly connected to each other.

도4a 및 도4b의 AC 구동형 LED 어레이는, 다양한 형태 중 일 예에 불과하다. 여기서 예시된 회로 또는 어레이 외에도 다양한 형태가 구현될 수 있으며, 필요에 따라 부분적으로 동일한 극성의 전극끼리의 연결을 필요하는 경우도 있으며, 동일한 접점에 3개 이상의 LED가 접속되는 형태로 구현될 수도 있다.The AC driven LED arrays of FIGS. 4A and 4B are just examples of various forms. In addition to the circuits or arrays illustrated herein, various forms may be implemented, and in some cases, connection of electrodes having the same polarity may be required, and three or more LEDs may be connected to the same contact point. .

도5a 및 도5b는 각각 본 발명의 다른 실시형태(동일 극성의 연결)에 따른 LED 어레이를 나타내는 측단면도이다.5A and 5B are side cross-sectional views each showing an LED array according to another embodiment of the present invention (connection of the same polarity).

도5a에 도시된 바와 같이, 본 실시형태에 따른 LED 어레이(50)는, 전기적 절연성을 갖는 기판(51) 상에 형성된 제1 및 제2 LED 셀(50A,50B)을 포함한다. 상기 2개의 LED 셀(50A,50B)은 각각 상기 기판(11) 상에 순차적으로 형성된 제1 도전형 반도체층(52a,52b), 활성층(55a,55b) 및 제2 도전형 반도체층(56a,56b)을 포함하며, 경사진 측면을 갖는다. As shown in Fig. 5A, the LED array 50 according to the present embodiment includes first and second LED cells 50A and 50B formed on a substrate 51 having electrical insulation. The two LED cells 50A and 50B are formed on the substrate 11, respectively, in order to form first conductive semiconductor layers 52a and 52b, active layers 55a and 55b, and second conductive semiconductor layers 56a and 56a. 56b) and has an inclined side.

본 실시형태에서, 상기 제1 LED 셀(50A)과 상기 제2 LED 셀(50B)은 제2 전극에 해당하는 투명전극층(65)을 공유하는 구조를 갖는다. 즉, 상기 제1 및 제2 LED 셀(50A,50B)의 투명전극층(65)은 분리영역까지 연장되어 서로 연결된다. 상기 제1 및 제2 LED 셀의 제2 전극이 서로 연결될 수 있다. 또한, 투명전극층과 원하지 않는 셀의 표면의 접속을 방지하기 위해서 각 LED 셀(50A,50B)은 절연층(63a,63b)을 갖는다. In the present embodiment, the first LED cell 50A and the second LED cell 50B have a structure sharing the transparent electrode layer 65 corresponding to the second electrode. That is, the transparent electrode layers 65 of the first and second LED cells 50A and 50B extend to the isolation region and are connected to each other. Second electrodes of the first and second LED cells may be connected to each other. In addition, each LED cell 50A, 50B has insulating layers 63a, 63b to prevent the connection between the transparent electrode layer and the surface of the unwanted cell.

물론, 도시하지 않았으나, 상기 제1 및 제2 LED 셀(50A,50B)은 도시되지 않은 다른 측면에 인접하여 배치된 다른 셀의 투명전극층 또는 금속전극층과 자신의 제1 전극에 해당하는 금속전극층이 각각의 접속연장부를 통해서 서로 연결될 수 있다.Of course, although not shown, the first and second LED cells 50A and 50B may include a transparent electrode layer or a metal electrode layer of another cell disposed adjacent to another side not shown, and a metal electrode layer corresponding to the first electrode thereof. Each connection extension may be connected to each other.

다른 예로서, 도5b에 도시된 LED 어레이(70)는, 전기적 절연성을 갖는 기판(71) 상에 형성된 제1 및 제2 LED 셀(70A,70B)을 포함한다. 상기 2개의 LED 셀(70A,70B)은 앞선 예와 유사하게, 각각 상기 기판(71) 상에 순차적으로 형성된 제1 도전형 반도체층(72a,72b), 활성층(75a,75b) 및 제2 도전형 반도체층(76a,76b)을 포함하며, 경사진 측면을 갖는다. As another example, the LED array 70 shown in FIG. 5B includes first and second LED cells 70A, 70B formed on a substrate 71 having electrical insulation. Similar to the previous example, the two LED cells 70A and 70B are formed of the first conductive semiconductor layers 72a and 72b, the active layers 75a and 75b, and the second conductive layers sequentially formed on the substrate 71, respectively. Type semiconductor layers 76a and 76b and have inclined side surfaces.

본 실시형태에서, 상기 제1 LED 셀(70A)과 상기 제2 LED 셀(70B)은 제1 전극에 해당하는 금속전극층(82)을 공유하는 구조를 갖는다. 즉, 상기 제1 및 제2 LED 셀(70A,70B)의 금속전극층(82)은 분리영역까지 연장되어 서로 연결된다. 상기 제1 및 제2 LED 셀(50A,50B)의 제1 전극이 서로 연결될 수 있다. In the present embodiment, the first LED cell 70A and the second LED cell 70B have a structure sharing the metal electrode layer 82 corresponding to the first electrode. That is, the metal electrode layers 82 of the first and second LED cells 70A and 70B extend to the isolation region and are connected to each other. First electrodes of the first and second LED cells 50A and 50B may be connected to each other.

또한, 각 LED 셀(70A,70B)은 소자를 보호하기 위한 절연층(83)을 갖는다. 물론, 도시하지 않았으나, 상기 제1 및 제2 LED 셀(70A,70B)은 도시되지 않은 다른 측면에 인접하여 배치된 다른 셀과의 연결을 위해서 투명전극층이 연장되는 경우에, 상기 절연층(83)은 해당 LED 셀의 활성층 및 제1 도전형 반도체층과의 전기적 접속을 방지하는 층으로 사용될 수 있다.In addition, each LED cell 70A, 70B has an insulating layer 83 for protecting the device. Of course, although not shown, the first and second LED cells 70A and 70B are insulated from the insulating layer 83 when the transparent electrode layer extends for connection with other cells disposed adjacent to other side not shown. ) May be used as a layer to prevent electrical connection with the active layer of the LED cell and the first conductivity type semiconductor layer.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims, and various forms of substitution may be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to one of ordinary skill in the art that modifications, variations and variations are possible.

도1a 및 도1b는 각각 본 발명의 일 실시형태(다른 극성의 연결)에 따른 LED 어레이를 나타내는 측단면도 및 평면도이다.1A and 1B are side cross-sectional and plan views, respectively, illustrating an LED array according to one embodiment (connection of different polarities) of the present invention.

도2a 내지 도2e는 도1a에 도시된 LED 어레이의 제조공정을 설명하기 위한 공정별 측단면도이다.2A to 2E are side cross-sectional views of processes for explaining a manufacturing process of the LED array shown in FIG. 1A.

도3은 도2b의 LED 셀 구조를 얻기 위한 식각공정을 설명하기 위한 공정단면도이다.3 is a cross-sectional view illustrating the etching process for obtaining the LED cell structure of FIG. 2B.

도4a는 교류동작에 구동가능한 LED 회로이며, 도4b는 본 발명의 일 예로서 도4a의 LED 회로에 따라 구현된 발광다이오드 어레이를 나타내는 평면도이다.FIG. 4A is an LED circuit that can be driven for an alternating current operation, and FIG. 4B is a plan view showing an LED array implemented according to the LED circuit of FIG. 4A as an example of the present invention.

도5a 및 도5b는 각각 본 발명의 다른 실시형태(동일 극성의 연결)에 따른 LED 어레이를 나타내는 측단면도이다.5A and 5B are side cross-sectional views each showing an LED array according to another embodiment of the present invention (connection of the same polarity).

Claims (20)

전기적 절연성을 갖는 기판;A substrate having electrical insulation; 상기 기판 상에 상기 기판이 노출된 분리영역에 의해 서로 이격되며 적어도 일 측면이 경사진 복수의 LED 셀 - 상기 LED 셀은 각각 상기 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함함 - ;A plurality of LED cells spaced apart from each other and inclined at least one side by an isolation region in which the substrate is exposed on the substrate—the LED cells each having a first conductivity type semiconductor layer, an active layer, and a second layer sequentially formed on the substrate; A conductive semiconductor layer; 상기 LED 셀에서 메사 구조에 의하여 노출된 상기 제1 도전형 반도체층의 일부 상면과 상기 제1 도전형 반도체층의 경사진 측면 상에 형성되며, 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 금속전극층; A metal having a first connection extension formed on a portion of an upper surface of the first conductivity-type semiconductor layer exposed by a mesa structure in the LED cell and an inclined side surface of the first conductivity-type semiconductor layer and extending to the isolation region; An electrode layer; 상기 LED 셀의 제2 도전형 반도체층 상에 형성되며, 해당 LED 셀의 경사진 측면에 따라 상기 분리영역까지 연장된 제2 접속 연장부를 갖는 투명전극층; 및A transparent electrode layer formed on the second conductive semiconductor layer of the LED cell and having a second connection extension part extending to the isolation region according to an inclined side surface of the LED cell; And 상기 투명전극층과 해당 LED 셀의 활성층 및 제1 도전형 반도체층이 서로 전기적 절연되도록 상기 LED 셀의 표면에 형성된 절연층을 포함하며,An insulating layer formed on the surface of the LED cell such that the transparent electrode layer, the active layer of the corresponding LED cell, and the first conductive semiconductor layer are electrically insulated from each other, 상기 제1 및 제2 접속 연장부는 적어도 다른 LED 셀에 해당하는 제1 또는 제2 접속 연장부와 연결된 것을 특징으로 하는 발광다이오드 어레이.And the first and second connection extensions are connected to first or second connection extensions corresponding to at least another LED cell. 제1항에 있어서,The method of claim 1, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제2 접속 연장부에 연결된 것을 특징으로 하는 발광다이오드 어레이. And a first connection extension of at least one LED cell of the plurality of LED cells is connected to a second connection extension of another LED cell. 제1항에 있어서,The method of claim 1, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제1 접속 연장부에 연결된 것을 특징으로 하는 발광다이오드 어레이.And a first connection extension of at least one LED cell of the plurality of LED cells is connected to a first connection extension of another LED cell. 삭제delete 제1항에 있어서,The method of claim 1, 상기 복수의 LED 셀은 그 제1 및 제2 접속 연장부에 의해 직접 연결될 LED 셀끼리 인접하여 배치되며, 그 대향하는 면이 경사진 측면으로 형성된 것을 특징으로 하는 발광다이오드 어레이.The plurality of LED cells are LED cells to be directly connected by the first and second connection extension is disposed adjacent, the light emitting diode array characterized in that the opposite surface is formed in the inclined side. 제1항에 있어서,The method of claim 1, 상기 복수의 LED 셀의 경사진 측면은 30∼60°의 각도로 경사진 것을 특징으로 하는 발광다이오드 어레이.An inclined side surface of the plurality of LED cells is inclined at an angle of 30 to 60 ° LED array. 제1항에 있어서,The method of claim 1, 상기 복수의 LED 셀의 제1 도전형 반도체층은 상기 제2 도전형 반도체층과 상기 활성층의 일부가 식각되어 노출된 상면영역을 갖는 것을 특징으로 하는 발광다이오드 어레이.And a first conductive semiconductor layer of the plurality of LED cells has an upper surface region in which a portion of the second conductive semiconductor layer and the active layer are etched and exposed. 제7항에 있어서,The method of claim 7, wherein 상기 금속전극층은 상기 제1 도전형 반도체층의 상면영역까지 형성된 것을 특징으로 하는 발광다이오드 어레이.The metal electrode layer is formed to the upper region of the first conductivity type semiconductor layer. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 접속 연장부는 상기 복수의 LED 셀의 교류전압에 의해 구동가능하도록 연결된 것을 특징으로 하는 발광다이오드 어레이.And the first and second connection extensions are connected to be driven by AC voltages of the plurality of LED cells. 전기적 절연성을 갖는 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 발광 적층체를 형성하는 단계;Forming a light emitting laminate having a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially grown on the electrically insulating substrate; 상기 기판이 노출된 분리영역에 의해 서로 이격되면서 적어도 일 측면이 경사진 복수의 LED 셀이 형성되도록 상기 발광 적층체를 선택적으로 식각하는 단계;Selectively etching the light emitting stack to form a plurality of LED cells inclined at least one side thereof while being spaced apart from each other by the separation region where the substrate is exposed; 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 일부 제거하여 상기 제1 도전형 반도체층의 일부 상면이 노출되도록 메사 구조를 형성하는 단계; Removing a portion of the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer to form a mesa structure to expose a portion of the upper surface of the first conductive semiconductor layer; 상기 LED 셀의 제1 도전형 반도체층의 상기 노출된 상면 및 적어도 일 측면 상에 상기 분리영역까지 연장된 제1 접속 연장부를 갖는 금속전극층을 형성하는 단계; 및Forming a metal electrode layer having a first connection extension extending to the isolation region on the exposed top surface and at least one side surface of the first conductivity type semiconductor layer of the LED cell; And 적어도 해당 LED 셀의 제1 도전형 반도체층 및 활성층의 표면에 전기적으로 절연되도록 절연층을 형성한 후에, 상기 LED 셀의 제2 도전형 반도체층 상에 상기 분리영역까지 연장된 제2 접속 연장부를 갖는 투명전극층을 형성하는 단계를 포함하며,After forming the insulating layer to be electrically insulated at least on the surface of the first conductive semiconductor layer and the active layer of the LED cell, the second connection extension portion extending to the isolation region on the second conductive semiconductor layer of the LED cell Forming a transparent electrode layer having 상기 제1 및 제2 접속 연장부는 적어도 다른 LED 셀에 해당하는 제1 또는 제2 접속 연장부와 연결된 것을 특징으로 하는 발광다이오드 어레이 제조방법.And the first and second connection extensions are connected to at least a first or second connection extension corresponding to at least another LED cell. 제10항에 있어서,The method of claim 10, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제2 접속 연장부에 연결된 것을 특징으로 하는 발광다이오드 어레이 제조방법. And a first connection extension of at least one LED cell of the plurality of LED cells is connected to a second connection extension of another LED cell. 제10항에 있어서,The method of claim 10, 상기 복수의 LED 셀 중 적어도 일 LED 셀의 제1 접속 연장부는 다른 LED 셀의 제1 접속 연장부에 연결된 것을 특징으로 하는 발광다이오드 어레이 제조방법.And a first connection extension of at least one LED cell of the plurality of LED cells is connected to a first connection extension of another LED cell. 삭제delete 제10항에 있어서,The method of claim 10, 상기 발광 적층체를 선택적으로 식각하는 단계는,Selectively etching the light emitting laminate, 상기 발광 적층체 표면에 원하는 LED 셀 구조에 대응되는 형상을 갖는 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴과 함께 상기 발광 적층체를 건식 식각하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 어레이 제조방법.Forming a resist pattern having a shape corresponding to a desired LED cell structure on the surface of the light emitting stack, and dry etching the light emitting stack together with the resist pattern. . 제14항에 있어서The method of claim 14, 상기 복수의 LED 셀은 그 제1 및 제2 접속 연장부에 의해 직접 연결될 LED 셀끼리 인접하여 배치되며, 그 대향하는 면이 경사진 측면으로 형성된 것을 특징으로 하는 발광다이오드 어레이 제조방법.The plurality of LED cells are LED cells to be directly connected by the first and second connection extension is disposed adjacent, the light emitting diode array manufacturing method, characterized in that the opposite surface is formed in the inclined side. 제14항에 있어서,The method of claim 14, 상기 복수의 LED 셀의 경사진 측면은 30∼60°의 각도로 경사진 것을 특징으로 하는 발광다이오드 어레이 제조방법.And a slanted side surface of the plurality of LED cells is inclined at an angle of 30 to 60 degrees. 제14항에 있어서,The method of claim 14, 상기 복수의 LED 셀의 제1 도전형 반도체층은 상기 제2 도전형 반도체층과 상기 활성층의 일부가 식각되어 노출된 상면영역을 갖는 것을 특징으로 하는 발광다이오드 어레이 제조방법.And a first conductive semiconductor layer of the plurality of LED cells has an upper surface region in which a portion of the second conductive semiconductor layer and the active layer are etched and exposed. 제17항에 있어서,The method of claim 17, 상기 금속전극층은 상기 제1 도전형 반도체층의 상면영역까지 형성된 것을 특징으로 하는 발광다이오드 어레이 제조방법.The metal electrode layer is a light emitting diode array manufacturing method, characterized in that formed to the upper region of the first conductive semiconductor layer. 제10항에 있어서,The method of claim 10, 상기 금속전극층을 형성하는 단계는, 상기 절연층을 형성한 후에 실행되며, 상기 절연층은 상기 금속전극층의 형성될 제2 도전형 반도체층 표면이 노출되도록 형성되는 것을 특징으로 하는 발광다이오드 어레이 제조방법.The forming of the metal electrode layer is performed after forming the insulating layer, wherein the insulating layer is formed to expose the surface of the second conductive semiconductor layer to be formed of the metal electrode layer. . 제10항에 있어서,The method of claim 10, 상기 제1 및 제2 접속 연장부는 상기 복수의 LED 셀의 교류전압에 의해 구동가능하도록 연결된 것을 특징으로 하는 발광다이오드 어레이 제조방법.And the first and second connection extension parts are connected to be driven by AC voltages of the plurality of LED cells.
KR1020070120287A 2007-11-23 2007-11-23 Monolithic light emitting diode array and method of manufacturing the same KR100966372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070120287A KR100966372B1 (en) 2007-11-23 2007-11-23 Monolithic light emitting diode array and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120287A KR100966372B1 (en) 2007-11-23 2007-11-23 Monolithic light emitting diode array and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090053435A KR20090053435A (en) 2009-05-27
KR100966372B1 true KR100966372B1 (en) 2010-06-28

Family

ID=40860943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120287A KR100966372B1 (en) 2007-11-23 2007-11-23 Monolithic light emitting diode array and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100966372B1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130017688A (en) * 2011-08-11 2013-02-20 엘지이노텍 주식회사 Light emitting device and manufacturing method thereof
WO2013070421A1 (en) * 2011-11-09 2013-05-16 Bridgelux, Inc. Series connected segmented led
WO2014098510A1 (en) * 2012-12-21 2014-06-26 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
KR20160090017A (en) * 2015-01-21 2016-07-29 엘지이노텍 주식회사 Light emitting device and e-beam evaporating apparatus manufacturing the same
US9620683B2 (en) 2014-12-26 2017-04-11 Lg Innotek Co., Ltd. Light emitting device, light emitting device array and lighting apparatus including the same
KR20170099207A (en) * 2016-02-23 2017-08-31 엘지이노텍 주식회사 Light emitting device and method of fabricating the same
US10062811B2 (en) 2014-12-29 2018-08-28 Lg Innotek Co., Ltd. Light-emitting element and light-emitting element array comprising the same
US10256387B2 (en) 2012-12-21 2019-04-09 Seoul Viosys Co., Ltd. Light emitting diode
DE102014011893B4 (en) * 2013-08-16 2020-10-01 Seoul Viosys Co., Ltd. light emitting diode
US11380818B2 (en) 2019-12-03 2022-07-05 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482050B1 (en) * 2010-02-04 2015-01-13 에피스타 코포레이션 Light emitting element array
WO2011115361A2 (en) * 2010-03-15 2011-09-22 서울옵토디바이스주식회사 Light-emitting device having a plurality of light-emitting cells
CN102859726B (en) * 2010-04-06 2015-09-16 首尔伟傲世有限公司 Light-emitting diode and manufacture method thereof
KR101040140B1 (en) * 2010-11-03 2011-06-09 (주)더리즈 Semiconductor light emitting device array and manufacturing method thereof
KR101876313B1 (en) * 2011-12-15 2018-07-10 엘지이노텍 주식회사 The light emitting device
KR102160072B1 (en) * 2014-05-26 2020-10-15 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101892213B1 (en) * 2012-08-07 2018-08-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR101893579B1 (en) * 2012-09-07 2018-08-30 서울바이오시스 주식회사 Light emitting diode array on wafer level
KR101949505B1 (en) * 2012-08-28 2019-02-18 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR101893578B1 (en) * 2012-09-13 2018-08-30 서울바이오시스 주식회사 Light emitting diode array on wafer level
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR102071035B1 (en) * 2012-12-21 2020-01-29 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
JP6176032B2 (en) * 2013-01-30 2017-08-09 日亜化学工業株式会社 Semiconductor light emitting device
EP2830094B1 (en) * 2013-07-22 2020-02-26 LG Innotek Co., Ltd. Light emitting device
KR102194805B1 (en) * 2013-07-22 2020-12-28 엘지이노텍 주식회사 Light emitting device
KR102316325B1 (en) * 2015-07-06 2021-10-22 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing
KR101928307B1 (en) * 2017-09-08 2018-12-13 주식회사 세미콘라이트 Semiconductor light emitting device and method of manufacturing the same
GB2576291B (en) 2018-05-15 2021-01-06 Plessey Semiconductors Ltd LED backlight
CN108493208B (en) * 2018-05-22 2024-04-05 珠海市一芯半导体科技有限公司 Light-mixing-free multi-light-spot integrated LED chip structure and preparation method thereof
KR102122847B1 (en) * 2019-02-11 2020-06-15 서울바이오시스 주식회사 Light emitting diode array on wafer level

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048067A (en) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd Light emitting component and method for manufacturing the same
KR20060117210A (en) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 Alternating current light-emitting device
KR20060121454A (en) * 2005-05-24 2006-11-29 엘지전자 주식회사 Method for fabricating light emitting device array
KR100690323B1 (en) * 2006-03-08 2007-03-12 서울옵토디바이스주식회사 Light emitting diode for ac operation with wires and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048067A (en) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd Light emitting component and method for manufacturing the same
KR20060117210A (en) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 Alternating current light-emitting device
KR20060121454A (en) * 2005-05-24 2006-11-29 엘지전자 주식회사 Method for fabricating light emitting device array
KR100690323B1 (en) * 2006-03-08 2007-03-12 서울옵토디바이스주식회사 Light emitting diode for ac operation with wires and method of fabricating the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130017688A (en) * 2011-08-11 2013-02-20 엘지이노텍 주식회사 Light emitting device and manufacturing method thereof
KR102035685B1 (en) * 2011-08-11 2019-10-23 엘지이노텍 주식회사 Light emitting device and manufacturing method thereof
US9123853B2 (en) 2011-11-09 2015-09-01 Manutius Ip, Inc. Series connected segmented LED
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US9391234B2 (en) 2011-11-09 2016-07-12 Toshiba Corporation Series connected segmented LED
WO2013070421A1 (en) * 2011-11-09 2013-05-16 Bridgelux, Inc. Series connected segmented led
US10256387B2 (en) 2012-12-21 2019-04-09 Seoul Viosys Co., Ltd. Light emitting diode
WO2014098510A1 (en) * 2012-12-21 2014-06-26 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
DE102014011893B4 (en) * 2013-08-16 2020-10-01 Seoul Viosys Co., Ltd. light emitting diode
US9620683B2 (en) 2014-12-26 2017-04-11 Lg Innotek Co., Ltd. Light emitting device, light emitting device array and lighting apparatus including the same
US10062811B2 (en) 2014-12-29 2018-08-28 Lg Innotek Co., Ltd. Light-emitting element and light-emitting element array comprising the same
EP3249702A4 (en) * 2015-01-21 2018-10-24 LG Innotek Co., Ltd. Light emitting element and electron beam deposition apparatus for manufacturing same
US10586828B2 (en) 2015-01-21 2020-03-10 Lg Innotek Co., Ltd. Light emitting element and electron beam deposition apparatus for manufacturing same
KR20160090017A (en) * 2015-01-21 2016-07-29 엘지이노텍 주식회사 Light emitting device and e-beam evaporating apparatus manufacturing the same
KR102256632B1 (en) 2015-01-21 2021-05-26 엘지이노텍 주식회사 Light emitting device and e-beam evaporating apparatus manufacturing the same
KR20170099207A (en) * 2016-02-23 2017-08-31 엘지이노텍 주식회사 Light emitting device and method of fabricating the same
KR102489464B1 (en) * 2016-02-23 2023-01-17 엘지이노텍 주식회사 Light emitting device and method of fabricating the same
US11380818B2 (en) 2019-12-03 2022-07-05 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20090053435A (en) 2009-05-27

Similar Documents

Publication Publication Date Title
KR100966372B1 (en) Monolithic light emitting diode array and method of manufacturing the same
KR100856230B1 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
US8188489B2 (en) Light emitting diode for AC operation
US7732825B2 (en) AC light emitting diode
US8952397B2 (en) AC light emitting diode and method for fabricating the same
US9349912B2 (en) Light emitting device having a plurality of light emitting cells
KR20050052474A (en) Light-emitting device having light-emitting elements
TW200725952A (en) AC light emitting diode having improved transparent electrode structure
JP2010016333A (en) Ac driven light-emitting device
US20070138495A1 (en) AC_LED System in Single Chip with Three Metal Contacts
TW201133930A (en) Improved multi-junction LED
KR101158079B1 (en) A luminous element having numerous cells
US20140070241A1 (en) Solid state light source array
KR100765385B1 (en) Light emitting device having arrayed cells
KR101156452B1 (en) Luminous element with a plurality of cells bonded
JP2010118624A (en) Light-emitting device and method of manufacturing the same
KR20130045793A (en) A light emitting diode array
KR101480537B1 (en) Light emitting diode apparatus
KR100758541B1 (en) light emitting diode having light emitting cells arranged in matrix layout and method for fabricating the same
KR100872248B1 (en) Ac operated light emitting device
KR101158073B1 (en) Light emitting device having arrayed cells
KR101142938B1 (en) Method of manufacturing luminous element
KR101205528B1 (en) Luminous element having arrayed cells and method of manufacturing thereof
KR101381987B1 (en) Luminous element having arrayed cells and method of manufacturing thereof
KR101142539B1 (en) Arrangement structure of light emitting diode chip for alternating current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
N231 Notification of change of applicant
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee