KR101480537B1 - Light emitting diode apparatus - Google Patents
Light emitting diode apparatus Download PDFInfo
- Publication number
- KR101480537B1 KR101480537B1 KR20130109966A KR20130109966A KR101480537B1 KR 101480537 B1 KR101480537 B1 KR 101480537B1 KR 20130109966 A KR20130109966 A KR 20130109966A KR 20130109966 A KR20130109966 A KR 20130109966A KR 101480537 B1 KR101480537 B1 KR 101480537B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- semiconductor layer
- conductive contact
- conductive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 131
- 150000004767 nitrides Chemical class 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명의 실시예들은 발광 다이오드 장치에 관한 것으로서, 광특성 및 전기적 특성을 용이하게 향상하는 발광 다이오드 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode device, and more particularly, to a light emitting diode device that easily improves optical characteristics and electrical characteristics.
일반적으로, 발광 다이오드(light emitting diode, LED)는 전자와 홀의 재결합에 기초하여 발광하는 반도체 소자로서, 광통신, 전자기기에서 여러 형태의 광원으로 널리 사용되고 있다. In general, a light emitting diode (LED) is a semiconductor device that emits light based on the recombination of electrons and holes, and is widely used as various types of light sources in optical communication and electronic devices.
한편, 발광 다이오드를 이용한 장치의 특성을 향상하기 위하여 복수의 발광 다이오드 셀을 이용한 장치가 연구되고 있다.Meanwhile, devices using a plurality of light emitting diode cells have been studied to improve characteristics of devices using light emitting diodes.
그러나, 복수 개의 발광 다이오드 셀을 포함하는 발광 다이오드 장치의 제조의 곤란성, 각 발광 다이오드 셀들간의 연결의 특성 향상에 한계가 있어 발광 다이오드 장치의 특성을 향상하는데 제한이 있다.However, it is difficult to manufacture a light emitting diode device including a plurality of light emitting diode cells, and there is a limitation in improving the characteristics of connection between the light emitting diode cells, thereby limiting the improvement of the characteristics of the light emitting diode device.
본 발명의 실시예들은 광특성 및 전기적 특성을 용이하게 향상하는 발광 다이오드 장치를 제공한다.Embodiments of the present invention provide a light emitting diode device that easily improves optical characteristics and electrical characteristics.
본 발명의 일 실시예는 복수 개의 발광 다이오드 셀 및 상기 복수 개의 발광 다이오드 셀 중 서로 인접한 발광 다이오드 셀을 전기적으로 연결하는 도전성 브릿지를 포함하고, 상기 복수 개의 발광 다이오드 셀의 각각은, 제1 질화물계 반도체층, 상기 제1 질화물계 반도체층의 상부에 배치되는 제2 질화물계 반도체층 및 상기 제1 질화물계 반도체층과 제2 질화물계 반도체층 사이에 배치되는 활성층을 구비하는 구조물, 상기 구조물의 하부로부터 연장되어 상기 제2 질화물계 반도체층과 접촉하고, 상기 제1 질화물계 반도체층 및 활성층과 절연되는 제2 도전성 콘택부 및 상기 제1 질화물계 반도체층과 접하고, 상기 제2 도전성 콘택부와 이격되도록 형성된 제1 도전성 콘택부를 포함하는 발광 다이오드 장치를 개시한다. One embodiment of the present invention includes a plurality of light emitting diode cells and a conductive bridge for electrically connecting adjacent ones of the plurality of light emitting diode cells, wherein each of the plurality of light emitting diode cells includes a first nitride- A semiconductor layer, a second nitride based semiconductor layer disposed on the first nitride based semiconductor layer, and an active layer disposed between the first nitride based semiconductor layer and the second nitride based semiconductor layer, Based semiconductor layer and is in contact with the first nitride-based semiconductor layer and is insulated from the first nitride-based semiconductor layer and the active layer; and a second conductive-based semiconductor layer which is in contact with the first nitride- And a first conductive contact portion that is formed so as to surround the first conductive contact portion.
본 실시예에 있어서 상기 도전성 브릿지는 상기 복수 개의 발광 다이오드 셀 중 일 발광 다이오드 셀의 제1 도전성 콘택부 및 상기 일 발광 다이오드 셀과 인접한 일 발광 다이오드 셀의 제2 도전성 도전성 콘택부를 전기적으로 연결할 수 있다.In this embodiment, the conductive bridge may electrically connect the first conductive contact portion of one of the plurality of light emitting diode cells and the second conductive conductive contact portion of one light emitting diode cell adjacent to the one light emitting diode cell .
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고, 상기 도전성 브릿지는 상기 도전 기판과 상기 제1 질화물계 반도체층, 상기 제2 질화물계 반도체층 및 활성층을 구비하는 구조물의 사이에 형성될 수 있다.In the present embodiment, the plurality of light emitting diode cells are formed on a conductive substrate, and the conductive bridge is disposed between the conductive substrate and the structure including the first nitride semiconductor layer, the second nitride semiconductor layer, As shown in FIG.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고, 상기 제2 도전성 콘택부는 상기 제1 질화물계 반도체층, 상기 제2 질화물계 반도체층 및 활성층을 구비하는 구조물을 벗어나지 않고 상기 구조물과 상기 기판 사이에 형성될 수 있다.In the present embodiment, the plurality of light emitting diode cells are formed on a conductive substrate, and the second conductive contact portion is not separated from the structure including the first nitride semiconductor layer, the second nitride semiconductor layer, And may be formed between the structure and the substrate.
본 실시예에 있어서 상기 제2 도전성 콘택부는 가장자리와 이격된 소정의 영역에 홀을 갖도록 형성되고, 상기 제1 도전성 콘택부는 상기 제2 도전성 콘택부의 홀을 관통하도록 형성될 수 있다.In this embodiment, the second conductive contact part is formed to have a hole in a predetermined area spaced apart from the edge, and the first conductive contact part may be formed to penetrate the hole of the second conductive contact part.
본 실시예에 있어서 적어도 상기 제1 질화물계 반도체층 및 활성층을 관통하도록 배치된 제1 절연층을 더 포함하고, 상기 제1 도전성 콘택부는 상기 제1 절연층을 통하여 상기 제1 질화물계 반도체층 및 활성층과 절연되면서 제1 질화물계 반도체층 및 활성층을 관통하도록 형성될 수 있다.The first nitride based semiconductor layer and the active layer are formed on the first nitride based semiconductor layer and the active layer, and the first nitride based semiconductor layer and the active layer are formed on the first nitride based semiconductor layer and the active layer, And may be formed to penetrate the first nitride based semiconductor layer and the active layer while being insulated from the active layer.
본 실시예에 있어서 상기 제1 절연층은 상기 제1 도전성 콘택부와 상기 도전성 브릿지의 사이에 배치될 수 있다.In the present embodiment, the first insulating layer may be disposed between the first conductive contact part and the conductive bridge.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고, 상기 도전 기판과 상기 발광 다이오드 셀의 사이에 도전성 재료로 형성된 본딩층을 더 포함하고, 상기 본딩층은 상기 복수 개의 발광 다이오드 셀 중 가장자리의 발광 다이오드 셀 중 하나의 셀의 제2 도전성 콘택부와 연결될 수 있다.The plurality of light emitting diode cells may be formed on a conductive substrate, and a bonding layer may be formed between the conductive substrate and the light emitting diode cell and formed of a conductive material. The bonding layer may include a plurality of light emitting diodes And may be connected to the second conductive contact portion of one of the light emitting diode cells at the edge of the cell.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀 중 가장자리에 배치된 일 발광 다이오드 셀의 제1 도전성 콘택부와 연결되도록 형성된 전극 패드부를 더 포함할 수 있다.The light emitting diode cell may further include an electrode pad portion connected to the first conductive contact portion of one light emitting diode cell disposed at an edge of the plurality of light emitting diode cells.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀의 제1 질화물계 반도체층, 제2 질화물계 반도체층 및 활성층을 구비하는 구조물의 측면을 보호하도록 형성된 측면 보호부를 더 포함할 수 있다.In this embodiment, the semiconductor light emitting device may further include a side protective portion formed to protect a side surface of the structure including the first nitride semiconductor layer, the second nitride semiconductor layer, and the active layer of the plurality of light emitting diode cells.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀 중 적어도 하나의 발광 다이오드 셀은 복수 개의 제2 도전성 콘택부를 구비하고, 상기 적어도 하나의 발광 다이오드 셀에 구비된 복수 개의 제2 도전성 콘택부는 연결 부재에 의하여 전기적으로 연결될 수 있다.In this embodiment, at least one light emitting diode cell of the plurality of light emitting diode cells has a plurality of second conductive contact portions, and the plurality of second conductive contact portions provided in the at least one light emitting diode cell And can be electrically connected.
본 실시예에 있어서 상기 연결 부재는 상기 제1 도전성 콘택부와 절연될 수 있다.In this embodiment, the connecting member may be insulated from the first conductive contact portion.
본 실시예에 있어서 상기 복수 개의 발광 다이오드 셀은 직렬로 연결될 수 있다.In the present embodiment, the plurality of light emitting diode cells may be connected in series.
본 실시예에 있어서 상기 제1 도전성 콘택부는 반사면을 형성할 수 있다.In this embodiment, the first conductive contact part may form a reflective surface.
본 실시예에 관한 발광 다이오드 장치는 광특성 및 전기적 특성을 용이하게 향상할 수 있다. The light emitting diode device according to the present embodiment can easily improve the optical characteristics and electrical characteristics.
도 1은 본 발명의 일 실시예에 관한 발광 다이오드 장치를 도시한 개략적인 단면도이다.
도 2는 도 1의 A에서 본 평면도이다.
도 3은 도 1의 발광 다이오드 장치를 도시한 개략적인 회로도이다.
도 4는 본 발명의 다른 실시예에 관한 발광 다이오드 장치를 도시한 개략적인 단면도이다.
도 5는 도 4의 평면도이다.
도 6은 도 4의 발광 다이오드 장치에 구비된 일 발광 다이오드 셀의 변형예를 도시한 개략적인 단면도이다.
도 7은 도 6의 평면도이다.1 is a schematic cross-sectional view showing a light emitting diode device according to an embodiment of the present invention.
FIG. 2 is a plan view seen from FIG.
3 is a schematic circuit diagram showing the light-emitting diode device of FIG.
4 is a schematic cross-sectional view showing a light emitting diode device according to another embodiment of the present invention.
5 is a plan view of Fig.
6 is a schematic cross-sectional view illustrating a modification of one light emitting diode cell included in the light emitting diode device of FIG.
Fig. 7 is a plan view of Fig. 6. Fig.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods of achieving them will be apparent with reference to the embodiments described in detail below with reference to the drawings. However, the present invention is not limited to the embodiments described below, but may be implemented in various forms.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or corresponding components throughout the drawings, and a duplicate description thereof will be omitted .
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, the terms first, second, and the like are used for the purpose of distinguishing one element from another element, not the limitative meaning.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular forms "a", "an" and "the" include plural referents unless the context clearly dictates otherwise.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as inclusive or possessive are intended to mean that a feature, or element, described in the specification is present, and does not preclude the possibility that one or more other features or elements may be added.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part of a film, an area, a component or the like is on or on another part, not only the case where the part is directly on the other part but also another film, area, And the like.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, components may be exaggerated or reduced in size for convenience of explanation. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on the orthogonal coordinate system, and can be interpreted in a broad sense including the three axes. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. If certain embodiments are otherwise feasible, the particular process sequence may be performed differently from the sequence described. For example, two processes that are described in succession may be performed substantially concurrently, and may be performed in the reverse order of the order described.
도 1은 본 발명의 일 실시예에 관한 발광 다이오드 장치를 도시한 개략적인 단면도이고, 도 2는 도 1의 A에서 본 평면도이고, 도 3은 도 1의 발광 다이오드 장치를 도시한 개략적인 회로도이다.FIG. 1 is a schematic cross-sectional view showing a light emitting diode device according to an embodiment of the present invention, FIG. 2 is a plan view seen from FIG. 1 A, and FIG. 3 is a schematic circuit diagram showing the light emitting diode device of FIG. 1 .
구체적으로, 도 2는 도 1의 투시 평면도로서 설명의 편의를 위한 개략적인 도면이다.Specifically, FIG. 2 is a perspective view of FIG. 1 and is a schematic view for convenience of explanation.
도 1 내지 도 3을 참조하면 발광 다이오드 장치(100)는 복수 개의 발광 다이오드 셀(C1, C2, C3) 및 도전성 브릿지(135)를 포함한다.1 to 3, the light
본 실시예에서는 발광 다이오드 장치(100)에 3개의 발광 다이오드 셀(C1, C2, C3)이 구비되어 있다. 다만, 이는 하나의 예시로서 본 실시예는 이에 한정되지 아니하고, 선택적인 실시예로서 발광 다이오드 장치(100)는 2개 또는 4개 이상의 발광 다이오드 셀을 구비할 수도 있다.In the present embodiment, the light
복수 개의 발광 다이오드 셀(C1, C2, C3)은 도전 기판(101)상에 배치된다. 도전 기판(101)은 금속 또는 기타 다양한 도전 물질을 함유하도록 형성한다. A plurality of light emitting diode cells (C1, C2, C3) are disposed on the conductive substrate (101). The
복수 개의 발광 다이오드 셀(C1, C2, C3)은 제1 발광 다이오드 셀(C1), 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)을 포함한다. 제1 발광 다이오드 셀(C1), 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)은 일 방향, 즉 도 1 및 도 2에 도시한 것과 같이 X축 방향으로 배열된다. The plurality of light emitting diode cells C1, C2, and C3 includes a first light emitting diode cell C1, a second light emitting diode cell C2, and a third light emitting diode cell C3. The first light emitting diode cell C1, the second light emitting diode cell C2 and the third light emitting diode cell C3 are arranged in one direction, that is, in the X axis direction as shown in FIGS.
복수 개의 발광 다이오드 셀(C1, C2, C3)에 대하여 설명하기로 한다. 먼저 제1 발광 다이오드 셀(C1)에 대하여 설명하기로 한다.A plurality of light emitting diode cells C1, C2, and C3 will be described. First, the first light emitting diode cell C1 will be described.
제1 발광 다이오드 셀(C1)은 제1 질화물계 반도체층(121), 제2 질화물계 반도체층(122), 활성층(123), 제1 도전성 콘택부(140) 및 제2 도전성 콘택부(130)를 구비한다. The first light emitting diode cell C1 includes a first
제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)은 순차적으로 적층된 형태를 갖는다. The first
제1 질화물계 반도체층(121)은 n형 3족 질화물계 반도체 물질을 함유할 수 있다. 예를들면 제1 질화물계 반도체층(121)은 GaN계열 재료를 함유하고, 구체적으로 n형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있다.The first
활성층(113)은 단일(또는 다중)양자 우물 구조를 구비할 수 있다.The active layer 113 may have a single (or multiple) quantum well structure.
제2 질화물계 반도체층(122)은 p형 3족 질화물계 반도체 물질을 함유할 수 있는데, 구체적인 예로서 GaN계열, 즉 p형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있다. The second nitride-based
제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)은 다양한 방법으로 형성될 수 있는데, 예를들면 모기판(미도시)상에 GaN계열의 반도체 물질을 성장시켜 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)을 형성할 수 있다.The first
그러나 이는 하나의 예로서, 본 발명은 제1 질화물계 반도체층(121), 활성층(113) 및 제2 질화물계 반도체층(122)의 형성 방법에 제한이 없이 적절한 방법을 이용할 수 있다.However, as an example, the present invention is not limited to the method of forming the first
또한, 선택적인 실시예로서 제1 질화물계 반도체층(121)과 제2 질화물계 반도체층(122)의 상호 배치 위치가 변경될 수도 있다.In addition, as an alternative embodiment, the mutual arrangement positions of the first
제1 도전성 콘택부(140)는 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물 중 최하부층, 즉 제1 질화물계 반도체층(121)의 하부에 제1 질화물계 반도체층(121)과 접하도록 배치된다. 제1 도전성 콘택부(140)는 금속과 같은 도전성 재료를 이용하여 형성된다. 선택적인 실시예로서 제1 도전성 콘택부(140)는 반사율이 좋은 금속 재료를 함유하여 반사면이 될 수 있다.The first
제1 도전성 콘택부(140)는 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물의 내부, 즉 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물을 벗어나지 않도록 형성된다. 즉, 도 1 및 도 2에 도시한 것과 같이 제1 발광 다이오드 셀(C1)의 제1 도전성 콘택부(140)는 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물을 벗어나지 않도록 형성되고, 예를들면 제2 질화물계 반도체층(122)보다 작은 면적을 갖도록 형성된다.The first
제1 도전성 콘택부(140)는 후술할 제2 도전성 콘택부(130)와의 이격을 위하여 중앙부에 소정의 크기의 홀(hole)이 형성되어 있다. 도 2에는 원과 유사한 형태의 홀이 제1 도전성 콘택부(140)에 형성된 것이 도시되어 있다. 그러나 이는 하나의 예시로서 제1 도전성 콘택부(140)에 형성된 홀은 제2 도전성 콘택부(130)와 이격을 위한 다양한 형태의 홀을 구비할 수 있고, 홀의 위치도 중앙이 아닌 제1 도전성 콘택부(140)상의 다양한 곳이 될 수 있음은 물론이다.The first
제2 도전성 콘택부(130)는 제2 질화물계 반도체층(122)과 접하도록 형성된다. 구체적으로 제2 도전성 콘택부(130)는 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물의 하부로부터 상부로 연장되도록 형성되어 제2 질화물계 반도체층(122)과 접한다. 특히 제2 도전성 콘택부(130)은 적어도 상부에 제2 질화물계 반도체층(122)과 접하는 콘택면(130a)을 구비한다.The second
또한, 제2 도전성 콘택부(130)는 단면이 원형의 형태를 갖는 것이 바람직하다. 이를 통하여 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물에서의 광 발생 영역 감소를 최소화하고 균일한 전류의 흐름을 유도한다.In addition, the second
제2 도전성 콘택부(130)는 제1 질화물계 반도체층(121) 및 활성층(123)과는 이격 및 절연된다. 그리고 제2 도전성 콘택부(130)는 전술한 제1 도전성 콘택부(140)와도 이격 및 절연된다. 이를 위하여 제2 도전성 콘택부(130)는 제1 도전성 콘택부(140)의 홀에 대응되는 위치에 배치되고, 특히 제2 도전성 콘택부(130)는 제1 도전성 콘택부(140)의 홀을 관통하도록 배치될 수 있다.The second
제2 도전성 콘택부(130) 및 이와 인접한 층과의 절연을 위하여 제2 도전성 콘택부(130)와 제1 도전성 콘택부(140)의 사이, 제2 도전성 콘택부(130)와 제1 질화물계 반도체층(121)의 사이 및 제2 도전성 콘택부(130)와 활성층(123)의 사이에는 제1 절연층(171)이 배치된다. The second
제1 절연층(171)은 제1 도전성 콘택부(140)의 하부에 형성되고, 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122) 중 적어도 제1 질화물계 반도체층(121), 활성층(123)를 관통하도록 비아홀과 유사한 구조를 갖도록 형성되고, 이러한 비아홀에 대응하도록 전술한 제2 도전성 콘택부(130)가 배치되고, 특히 제2도전성 콘택부(130)의 콘택면(130a)이 노출되어 제2 질화물계 반도체층(122)과 접하도록 형성된다. The first insulating
전술한 제1 발광 다이오드 셀(C1)은 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)과 거의 유사하다. 제2 발광 다이오드 셀(C2)은 상술한 제1 발광 다이오드 셀(C1)의 구성과 동일하므로 구체적인 설명은 생략한다.The first light emitting diode cell C1 described above is substantially similar to the second light emitting diode cell C2 and the third light emitting diode cell C3. The second light emitting diode cell C2 is the same as that of the first light emitting diode cell C1 described above, and a detailed description thereof will be omitted.
제3 발광 다이오드 셀(C3)은 전술한 제1 발광 다이오드 셀(C1)의 구조와 비교할 때 특히 제1 도전성 콘택부(140)의 구성이 차이점이 있으므로 이에 대하여 설명한다. 제3 발광 다이오드 셀(C3)의 제1 도전성 콘택부(140)는 적어도 일 영역에서 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물로 덮이지 않고 노출되도록 형성된다. 즉, 도 2에 도시한 것과 같이 제3 발광 다이오드 셀(C3)의 제1 도전성 콘택부(140)의 우측면의 일 영역은 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물로 덮이지 않는다. The third light emitting diode cell C3 differs from the first light emitting diode cell C1 in the structure of the first
전극 패드부(150)가 제3 발광 다이오드 셀(C3)의 제1 도전성 콘택부(140)의 일 영역과 접한다. 즉, 제1 도전성 콘택부(140)의 일 영역 중 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물로 덮이지 않는 영역과 접하도록 전극 패드부(150)가 형성된다.The
도전성 브릿지(135)에 대하여 설명하기로 한다. 도전성 브릿지(135)는 복수 개의 발광 다이오드 셀(C1, C2, C3)을 전기적으로 연결하도록 배치된다. 즉, 도전성 브릿지(135)는 서로 인접하도록 배치된 제1 발광 다이오드 셀(C1)과 제2 발광 다이오드 셀(C2)을 전기적으로 연결하고, 서로 인접하도록 배치된 제2 발광 다이오드 셀(C2)과 제3 발광 다이오드 셀(C3)을 전기적으로 연결한다.The
구체적으로 도전성 브릿지(135)는 제1 발광 다이오드 셀(C1)의 제1 도전성 콘택부(140)와 제2 발광 다이오드 셀(C2)의 제2 도전성 콘택부(130)를 연결한다. 또한, 도전성 브릿지(135)는 제2 발광 다이오드 셀(C2)의 제1 도전성 콘택부(140)와 제3 발광 다이오드 셀(C3)의 제2 도전성 콘택부(130)를 연결한다. Specifically, the
전술한 제1 발광 다이오드 셀(C1) 및 제2 발광 다이오드 셀(C2)의 사이의 도전성 브릿지(135)는 제1 절연층(171)을 통하여 제2 발광 다이오드 셀(C2)의 제1 도전성 콘택부(140)와 절연되고, 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)의 사이의 도전성 브릿지(135)는 제1 절연층(171)을 통하여 제3 발광 다이오드 셀(C3)의 제1 도전성 콘택부(140)와 절연된다. The
도전성 브릿지(135)는 발광 다이오드 셀(C1, C2, C3)에서 발생되는 광의 간섭을 방지하도록 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물의 하부 및 제1 도전성 콘택부(140)의 하부에 형성된다. The
도전 기판(101)과 제2 도전성 콘택부(130)사이에는 본딩층(160)이 더 포함될 수 있다. 본딩층(160)은 도전성 재료를 이용하여 형성되고 도전 기판(101)과 복수의 발광 다이오드 셀(C1, C2, C3) 및 제2 도전성 콘택부(130)의 접합을 용이하게 한다.A
이 때 추가적으로 본딩층(160)과 제2 도전성 콘택부(130)사이에 제2 절연층(172)이 배치될 수 있다. 제2 절연층(172)을 통하여 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3) 각각의 제2 도전성 콘택부(130)는 본딩층(160)과 절연되고, 제1 발광 다이오드 셀(C1)의 제2 도전성 콘택부(130)만 본딩층(160)과 연결되도록 한다. 이러한 구성을 통하여 제1 발광 다이오드 셀(C1)의 제2 도전성 콘택부(130)를 통한 전압 인가를 용이하게 구현할 수 있다.At this time, a second insulating
본 실시예의 발광 다이오드 장치(100)는 복수의 발광 다이오드 셀(C1, C2, C3)을 구비하여 고효율 및 고전압의 발광 다이오드 장치를 용이하게 구현한다. 즉, 복수의 발광 다이오드 셀(C1, C2, C3)이 일 방향으로 배열되고 서로 직렬로 연결되어 있어 발광 다이오드 장치(100)를 높은 전압 및 낮은 전류에서 구동할 수 있게 된다. 발광 다이오드 장치(100)를 낮은 전류에서 구동하여 비정상적 전류 집중으로 인한 불량을 원천적으로 차단하고, 높은 전압을 이용하여 전압 강하(IR drop)의 발생을 차단한다. 또한 전압 강하(IR drop)의 방지로 인하여 전압 강하를 제어하기 위한 별도의 부재(예:콘버터)가 필요없게 되어 발광 다이오드 장치(100)의 효율 및 제조 특성이 향상된다.The light emitting
본 실시예의 발광 다이오드 장치(100)는 제1 발광 다이오드 셀(C1)의 제2 도전성 콘택부(130)로부터 전극 패드부(150)까지 직렬로 연결된다. The light emitting
구체적으로 도 1을 기준으로 전극 패드부(150), 제3 발광 다이오드 셀(C3)의 제1 도전성 콘택부(140), 제1 질화물계 반도체층(121)/활성층(123)/제2 질화물계 반도체층(122)의 구조물, 제3 발광 다이오드 셀(C3)의 제2 도전성 콘택부(130), 도전성 브릿지(135), 제2 발광 다이오드 셀(C2)의 제1 도전성 콘택부(140), 제1 질화물계 반도체층(121)/활성층(123)/제2 질화물계 반도체층(122)의 구조물, 제2 발광 다이오드 셀(C2)의 제2 도전성 콘택부(130), 도전성 브릿지(135), 제1 발광 다이오드 셀(C1)의 제1 도전성 콘택부(140), 제1 질화물계 반도체층(121)/활성층(123)/제2 질화물계 반도체층(122)의 구조물, 제1 발광 다이오드 셀(C1)의 제2 도전성 콘택부(130)의 순서대로 전류가 흐를 수 있다.Specifically, referring to FIG. 1, the
예를들면 도 3에 도시한 것과 같이 제1 발광 다이오드 셀(C1), 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)이 직렬로 연결된다. For example, as shown in FIG. 3, the first light emitting diode cell C1, the second light emitting diode cell C2, and the third light emitting diode cell C3 are connected in series.
또한, 본 실시예의 발광 다이오드 장치(100)는 복수의 발광 다이오드 셀(C1, C2, C3)의 전기적 연결을 위하여 소정의 패턴을 갖는 도전성 브릿지(135)를 구비한다. 도전성 브릿지(135)를 이용하여 복수의 발광 다이오드 셀(C1, C2, C3)을 용이하게 전기적으로 연결한다. 이 때 도전성 브릿지(135)는 복수의 발광 다이오드 셀(C1, C2, C3)에서 발생되는 광에 영향이 없도록 제1 질화물계 반도체층(121)/활성층(123)/제2 질화물계 반도체층(122)의 구조물의 하부, 특히 제1 질화물계 반도체층(121)/활성층(123)/제2 질화물계 반도체층(122)의 하부에 형성된 제1 도전성 콘택부(140)의 하부에 배치된다. 이를 통하여 발광 다이오드 장치(100)의 광특성이 향상된다.The light emitting
또한, 제2 도전성 콘택부(130)는 단면이 원형의 형태를 갖도록, 즉 기둥과 유사한 형태를 갖도록 하여 제1 질화물계 반도체층(121), 활성층(123) 및 제2 질화물계 반도체층(122)의 구조물에서의 광 발생 영역 감소를 최소화하고 균일한 전류의 흐름을 유도한다. The second
결과적으로 발광 다이오드 장치(100)의 신뢰성 및 광특성을 증대한다.As a result, the reliability and optical characteristics of the light emitting
도 4는 본 발명의 다른 실시예에 관한 발광 다이오드 장치를 도시한 개략적인 단면도이고, 도 5는 도 4의 평면도이다.4 is a schematic cross-sectional view showing a light emitting diode device according to another embodiment of the present invention, and Fig. 5 is a plan view of Fig.
도 4 및 도 5를 참조하면 발광 다이오드 장치(200)는 복수 개의 발광 다이오드 셀(C1, C2, C3), 도전성 브릿지(235) 및 측면 보호부(280)를 포함한다. 4 and 5, the light emitting
본 실시예에의 발광 다이오드 장치(200)는 전술한 실시예의 발광 다이오드 장치(100)와 비교할 때 측면 보호부(280)가 추가되었다.The light emitting
즉, 본 실시예의 발광 다이오드 장치(200)도 전술한 실시예와 마찬가지로 복수 개의 발광 다이오드 셀(C1, C2, C3)이 도전 기판(201)상에 배치되고, 각각의 발광 다이오드 셀(C1, C2, C3)은 제1 질화물계 반도체층(221), 제2 질화물계 반도체층(222), 활성층(223), 제1 도전성 콘택부(240) 및 제2 도전성 콘택부(230)를 구비한다. That is, in the light emitting
설명의 편의를 위하여 전술한 실시예와 상이한 구성 요소인 측면 보호부(280)에 대하여만 설명하기로 한다.Only the
측면 보호부(280)는 복수 개의 발광 다이오드 셀(C1, C2, C3)의 각각의 제1 질화물계 반도체층(221), 제2 질화물계 반도체층(222), 활성층(223)의 구조물의 측면을 덮도록 형성된다. 측면 보호부(280)는 절연 재료를 이용하여 형성되고, 제1 질화물계 반도체층(221), 제2 질화물계 반도체층(222), 활성층(223)의 측면이 손상 및 오염되는 것을 방지하여 발광 다이오드 장치(200)의 수명을 향상한다. 이 때 측면 보호부(280)는 제1 질화물계 반도체층(221), 제2 질화물계 반도체층(222), 활성층(223)의 구조물의 최상면, 즉 제2 질화물계 반도체층(222)의 상면을 노출하도록 형성하여 제1 질화물계 반도체층(221), 제2 질화물계 반도체층(222), 활성층(223)에서 발생한 광의 간섭을 방지한다.The side
도 6은 도 4의 발광 다이오드 장치에 구비된 일 발광 다이오드 셀의 변형예를 도시한 개략적인 단면도이고, 도 7은 도 6의 평면도이다.FIG. 6 is a schematic cross-sectional view illustrating a modification of one light emitting diode cell included in the light emitting diode device of FIG. 4, and FIG. 7 is a plan view of FIG.
도 4 및 도 5에 도시한 발광 다이오드 장치(200)는 복수의 발광 다이오드 셀(C1, C2, C3)을 구비하고, 각각의 발광 다이오드 셀(C1, C2, C3)은 하나의 제2 도전성 콘택부(230)를 구비하였다.The light emitting
그러나 본 실시예는 이에 한정되지 아니한다. 즉 도 6 및 도 7에 도시한 것과 같이 하나의 발광 다이오드 셀(C1)이 복수 개의 제2 도전성 콘택부(330)를 구비할 수 있다.However, this embodiment is not limited to this. In other words, as shown in FIGS. 6 and 7, one light emitting diode cell C1 may include a plurality of second
도 6 및 도 7에는 제1 발광 다이오드 셀(C1)만 도시하였으나, 이는 설명의 편의를 위한 예시적인 도면으로서 제2 발광 다이오드 셀(C2) 및 제3 발광 다이오드 셀(C3)에도 적용할 수 있음은 물론이다. 또한, 도 1의 발광 다이오드 장치(100)에도 적용할 수 있음은 물론이다.6 and 7 illustrate only the first light emitting diode cell C1. However, this is also an illustrative drawing for convenience of description, and it is also applicable to the second light emitting diode cell C2 and the third light emitting diode cell C3. Of course. It goes without saying that the present invention is also applicable to the light emitting
도 6 및 도 7을 참조하면 제1 발광 다이오드 셀(C1)은 제1 질화물계 반도체층(321), 제2 질화물계 반도체층(322), 활성층(323), 제1 도전성 콘택부(340) 및 제2 도전성 콘택부(330)를 구비한다. 6 and 7, the first light emitting diode cell C1 includes a first
제2 도전성 콘택부(330)는 제2 도전성 콘택부A(331) 및 제2 도전성 콘택부B(332)를 구비한다. 제2 도전성 콘택부A(331) 및 제2 도전성 콘택부B(332)는 각각 적어도 제2 질화물계 반도체층(322)와 접하는 콘택면(331a, 332a)을 구비한다.The second
제2 도전성 콘택부A(331) 및 제2 도전성 콘택부B(332)는 연결 부재(333)에 의하여 전기적으로 연결된다. 연결 부재(333)는 제1 도전성 콘택부(340)와 이격되고 제1 도전성 콘택부(340)의 하부에 배치된다. The second conductive
제2 도전성 콘택부(330)가 제2 도전성 콘택부A(331) 및 제2 도전성 콘택부B(332)를 구비하여, 제2 질화물계 반도체층(322)으로의 전압 인가를 효율적으로 수행하고, 결과적으로 발광 다이오드 장치의 광효율 및 전기적 특성을 향상한다.The second
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art . Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
100, 200: 발광 다이오드 장치
C1, C2, C3: 발광 다이오드 셀
121, 221, 321: 제1 질화물계 반도체층
122, 222, 322: 제2 질화물계 반도체층
123, 223, 323: 활성층
130, 230, 330: 제2 도전성 콘택부
140, 240, 340: 제1 도전성 콘택부
135, 235, 335: 도전성 브릿지100, 200: light emitting diode device
C1, C2, C3: Light emitting diode cell
121, 221, 321: a first nitride semiconductor layer
122, 222, 322: a second nitride-based semiconductor layer
123, 223, 323:
130, 230, 330: the second conductive contact portion
140, 240, 340: a first conductive contact portion
135, 235, 335: conductive bridge
Claims (14)
상기 복수 개의 발광 다이오드 셀 중 서로 인접한 발광 다이오드 셀을 전기적으로 연결하는 도전성 브릿지를 포함하고,
상기 복수 개의 발광 다이오드 셀의 각각은,
제1 질화물계 반도체층, 상기 제1 질화물계 반도체층의 상부에 배치되는 제2 질화물계 반도체층 및 상기 제1 질화물계 반도체층과 제2 질화물계 반도체층 사이에 배치되는 활성층을 구비하는 구조물;
상기 구조물의 하부로부터 연장되어 상기 제2 질화물계 반도체층과 접촉하고, 상기 제1 질화물계 반도체층 및 활성층과 절연되는 제2 도전성 콘택부; 및
상기 제1 질화물계 반도체층과 접하고, 상기 제2 도전성 콘택부와 이격되도록 형성된 제1 도전성 콘택부를 포함하고,
상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고,
상기 도전 기판과 상기 발광 다이오드 셀의 사이에 도전성 재료로 형성된 본딩층을 더 포함하고,
상기 본딩층은 상기 복수 개의 발광 다이오드 셀 중 가장자리의 발광 다이오드 셀 중 하나의 셀의 제2 도전성 콘택부와 연결되는 것을 특징으로 하는 발광 다는 발광 다이오드 장치. A plurality of light emitting diode cells; And
And a conductive bridge electrically connecting adjacent ones of the plurality of light emitting diode cells,
Wherein each of the plurality of light emitting diode cells comprises:
A structure including a first nitride based semiconductor layer, a second nitride based semiconductor layer disposed on the first nitride based semiconductor layer, and an active layer disposed between the first nitride based semiconductor layer and the second nitride based semiconductor layer;
A second conductive contact portion extending from a lower portion of the structure and contacting the second nitride based semiconductor layer, the second conductive contact portion being insulated from the first nitride based semiconductor layer and the active layer; And
And a first conductive contact portion contacting the first nitride based semiconductor layer and spaced apart from the second conductive contact portion,
Wherein the plurality of light emitting diode cells are formed on a conductive substrate,
And a bonding layer formed of a conductive material between the conductive substrate and the light emitting diode cell,
Wherein the bonding layer is connected to a second conductive contact part of one of the light emitting diode cells at the edge of the plurality of light emitting diode cells.
상기 도전성 브릿지는 상기 복수 개의 발광 다이오드 셀 중 일 발광 다이오드 셀의 제1 도전성 콘택부 및 상기 일 발광 다이오드 셀과 인접한 일 발광 다이오드 셀의 제2 도전성 도전성 콘택부를 전기적으로 연결하는 발광 다이오드 장치.The method according to claim 1,
Wherein the conductive bridge electrically connects the first conductive contact portion of one light emitting diode cell of the plurality of light emitting diode cells and the second conductive conductive contact portion of one light emitting diode cell adjacent to the one light emitting diode cell.
상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고,
상기 도전성 브릿지는 상기 도전 기판과 상기 제1 질화물계 반도체층, 상기 제2 질화물계 반도체층 및 활성층을 구비하는 구조물의 사이에 형성된 발광 다이오드 장치.The method according to claim 1,
Wherein the plurality of light emitting diode cells are formed on a conductive substrate,
Wherein the conductive bridge is formed between the conductive substrate and a structure including the first nitride semiconductor layer, the second nitride semiconductor layer, and the active layer.
상기 복수 개의 발광 다이오드 셀은 도전 기판 상에 형성되고,
상기 제2 도전성 콘택부는 상기 제1 질화물계 반도체층, 상기 제2 질화물계 반도체층 및 활성층을 구비하는 구조물을 벗어나지 않고 상기 구조물과 상기 기판 사이에 형성되는 발광 다이오드 장치.The method according to claim 1,
Wherein the plurality of light emitting diode cells are formed on a conductive substrate,
Wherein the second conductive contact portion is formed between the structure and the substrate without leaving a structure including the first nitride semiconductor layer, the second nitride semiconductor layer, and the active layer.
상기 제2 도전성 콘택부는 가장자리와 이격된 소정의 영역에 홀을 갖도록 형성되고,
상기 제1 도전성 콘택부는 상기 제2 도전성 콘택부의 홀을 관통하도록 형성되는 발광 다이오드 장치.The method according to claim 1,
The second conductive contact portion is formed to have a hole in a predetermined region spaced apart from the edge,
Wherein the first conductive contact portion is formed to penetrate a hole of the second conductive contact portion.
적어도 상기 제1 질화물계 반도체층 및 활성층을 관통하도록 배치된 제1 절연층을 더 포함하고,
상기 제1 도전성 콘택부는 상기 제1 절연층을 통하여 상기 제1 질화물계 반도체층 및 활성층과 절연되면서 제1 질화물계 반도체층 및 활성층을 관통하도록 형성되는 발광 다이오드 장치.The method according to claim 1,
Further comprising a first insulating layer arranged to penetrate at least the first nitride based semiconductor layer and the active layer,
Wherein the first conductive contact portion is formed to penetrate the first nitride based semiconductor layer and the active layer while being insulated from the first nitride based semiconductor layer and the active layer through the first insulating layer.
상기 제1 절연층은 상기 제1 도전성 콘택부와 상기 도전성 브릿지의 사이에 배치되는 발광 다이오드 장치.The method according to claim 6,
Wherein the first insulating layer is disposed between the first conductive contact portion and the conductive bridge.
상기 복수 개의 발광 다이오드 셀 중 가장자리에 배치된 일 발광 다이오드 셀의 제1 도전성 콘택부와 연결되도록 형성된 전극 패드부를 더 포함하는 발광 다이오드 장치.The method according to claim 1,
And an electrode pad portion formed to be connected to a first conductive contact portion of one light emitting diode cell disposed at an edge of the plurality of light emitting diode cells.
상기 복수 개의 발광 다이오드 셀의 제1 질화물계 반도체층, 제2 질화물계 반도체층 및 활성층을 구비하는 구조물의 측면을 보호하도록 형성된 측면 보호부를 더 포함하는 발광 다이오드 장치.The method according to claim 1,
Further comprising a side protective portion formed to protect a side surface of the structure including the first nitride based semiconductor layer, the second nitride based semiconductor layer and the active layer of the plurality of light emitting diode cells.
상기 복수 개의 발광 다이오드 셀 중 적어도 하나의 발광 다이오드 셀은 복수 개의 제2 도전성 콘택부를 구비하고,
상기 적어도 하나의 발광 다이오드 셀에 구비된 복수 개의 제2 도전성 콘택부는 연결 부재에 의하여 전기적으로 연결되는 발광 다이오드 장치.The method according to claim 1,
At least one light emitting diode cell of the plurality of light emitting diode cells has a plurality of second conductive contact parts,
Wherein the plurality of second conductive contact portions of the at least one light emitting diode cell are electrically connected by a connecting member.
상기 연결 부재는 상기 제1 도전성 콘택부와 절연되는 발광 다이오드 장치.12. The method of claim 11,
Wherein the connection member is insulated from the first conductive contact portion.
상기 복수 개의 발광 다이오드 셀은 직렬로 연결되는 발광 다이오드 장치.The method according to claim 1,
Wherein the plurality of light emitting diode cells are connected in series.
상기 제1 도전성 콘택부는 반사면을 형성하는 발광 다이오드 장치.The method according to claim 1,
Wherein the first conductive contact portion forms a reflective surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130109966A KR101480537B1 (en) | 2013-09-12 | 2013-09-12 | Light emitting diode apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130109966A KR101480537B1 (en) | 2013-09-12 | 2013-09-12 | Light emitting diode apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101480537B1 true KR101480537B1 (en) | 2015-01-09 |
Family
ID=52588265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130109966A KR101480537B1 (en) | 2013-09-12 | 2013-09-12 | Light emitting diode apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101480537B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735316B2 (en) | 2015-06-12 | 2017-08-15 | Enraytek Optoelectronics Co., Ltd. | Method for manufacturing high voltage LED flip chip |
KR20180038214A (en) * | 2016-10-06 | 2018-04-16 | 엘지이노텍 주식회사 | Light emitting device and lighting apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110078484A (en) * | 2009-12-31 | 2011-07-07 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
KR20110080137A (en) * | 2011-06-10 | 2011-07-12 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
KR20110136111A (en) * | 2010-06-14 | 2011-12-21 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
-
2013
- 2013-09-12 KR KR20130109966A patent/KR101480537B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110078484A (en) * | 2009-12-31 | 2011-07-07 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
KR20110136111A (en) * | 2010-06-14 | 2011-12-21 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
KR20110080137A (en) * | 2011-06-10 | 2011-07-12 | 서울옵토디바이스주식회사 | Light emitting device and method of fabricating the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735316B2 (en) | 2015-06-12 | 2017-08-15 | Enraytek Optoelectronics Co., Ltd. | Method for manufacturing high voltage LED flip chip |
KR101777516B1 (en) * | 2015-06-12 | 2017-09-11 | 잉루이광전과학기술(상하이)유한회사 | High voltage led flip chip and method for manufacturing the same |
KR20180038214A (en) * | 2016-10-06 | 2018-04-16 | 엘지이노텍 주식회사 | Light emitting device and lighting apparatus |
KR102539518B1 (en) | 2016-10-06 | 2023-06-02 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device and lighting apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171995B2 (en) | Flip chip type light emitting diode and manufacturing method thereof | |
US8217416B2 (en) | Light emitting device package and method for fabricating the same | |
KR20160068715A (en) | Light emitting diode package and method for the same | |
JP2009531852A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
KR102350863B1 (en) | Light-emitting device | |
KR20140006485A (en) | Semiconductor light emitting device having a multi-cell array and method for manufacturing the same | |
US8008098B2 (en) | Light emitting device and method of manufacturing the same | |
KR20130102746A (en) | Method for manufacturing light emitting device | |
US9054288B2 (en) | Light emitting diode with high light extraction efficiency and method for manufacturing the same | |
KR101480537B1 (en) | Light emitting diode apparatus | |
US20140091351A1 (en) | Light emitting diode chip | |
KR101525913B1 (en) | Verticle light emitting diodes and its fabricating method | |
TWI578576B (en) | Light-emitting diode chip | |
JP2011114154A (en) | Light-emitting element and method of manufacturing light-emitting device using the same | |
KR101678763B1 (en) | p-p ELECTRODE TYPE LIGHT EMITTING DIODE AND n-n ELECTRODE TYPE LIGHT EMITTING DIODE | |
US10811566B2 (en) | Light emitting device, method for producing light emitting device, and light emitting module | |
US20140049165A1 (en) | Semiconductor light emitting device and lighting apparatus | |
KR101007086B1 (en) | Semiconductor light emitting device and fabrication method thereof | |
US10573683B2 (en) | Light-emitting diode chip | |
KR20120107383A (en) | Light emitting diodes with vertical quantum well and its manufacture method | |
KR20100101771A (en) | Light emitting device package and method for manufacturing the same | |
US20140374767A1 (en) | Light emitting diode structure | |
KR20170085055A (en) | Optoelectronic semiconductor component and device having an optoelectronic semiconductor component | |
TWI425617B (en) | Light emitting diode package and method of manufacturing the same | |
KR20160143431A (en) | Light-emitting diode and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 6 |