KR100964262B1 - 필터 회로 및 반도체 장치 - Google Patents

필터 회로 및 반도체 장치 Download PDF

Info

Publication number
KR100964262B1
KR100964262B1 KR1020080042961A KR20080042961A KR100964262B1 KR 100964262 B1 KR100964262 B1 KR 100964262B1 KR 1020080042961 A KR1020080042961 A KR 1020080042961A KR 20080042961 A KR20080042961 A KR 20080042961A KR 100964262 B1 KR100964262 B1 KR 100964262B1
Authority
KR
South Korea
Prior art keywords
circuit
filter
low pass
pass filter
calibration
Prior art date
Application number
KR1020080042961A
Other languages
English (en)
Other versions
KR20080105999A (ko
Inventor
히데아키 곤도
마사루 사와다
노리오 무라카미
쇼이치 마스이
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20080105999A publication Critical patent/KR20080105999A/ko
Application granted granted Critical
Publication of KR100964262B1 publication Critical patent/KR100964262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/0192—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 필터의 주파수 특성의 교정을 간이하고 정밀도 좋게 실시하는 것을 과제로 한다.
필터 회로는 저역 통과 필터와, 저역 통과 필터의 주파수 특성을 교정하는 교정 회로를 구비한다. 교정 회로는 부귀환 회로와, 제어 회로를 구비한다. 부귀환 회로는 필터 회로의 교정 모드시에, 저역 통과 필터에 부귀환을 부여하여 루프 회로를 형성하며 루프 회로의 이득을 1보다 크게 함으로써 루프 회로를 발진시킨다. 제어 회로는 필터 회로의 교정 모드시에, 루프 회로의 발진 주파수가 소정 범위 내에 들어가도록 저역 통과 필터의 주파수 특성을 제어한다.

Description

필터 회로 및 반도체 장치{FILTER CIRCUIT AND SEMICONDUCTOR DEVICE}
본 발명은 필터 회로 및 필터 회로를 구비한 반도체 장치에 관한 것으로, 특히, 필터 회로의 교정 기능(캘리브레이션 기능)에 관한 것이다.
통신용 반도체 장치에서는, 수신 신호를 처리하는 IF 회로에서의 필터 특성의 제조 프로세스에 기인하는 편차에 의해, 이상적인 신호와 복조하는 신호와의 어긋남이 커져서, 비트 에러율이 악화되기 때문에, 필터 특성을 캘리브레이션하는 것이 필요하다.
필터 특성을 캘리브레이션하기 위한 종래 기술로서는, 필터의 레플리카(replica) 회로를 사용하여 발진 회로를 형성하고, 그 발진 주파수가 일정하게 되도록 레플리카 회로의 특성을 제어하며 필터의 특성을 레플리카 회로의 특성과 동일하게 제어하는 수법이 알려져 있다(제1 종래 기술: 예컨대, 특허 문헌 1이나 비특허 문헌 1 참조). 다른 종래 기술로서는 필터를 포함하는 회로의 지연 시간이 일정하게 되도록 필터의 특성을 제어하는 수법이 알려져 있다(제2 종래 기술: 예컨대, 특허 문헌 2 참조). 또 다른 종래 기술로서는, 대역 통과 필터를 폐루프의 발진 회로로서 기능시키고, 그 발진 주파수가 일정하게 되도록 대역 통과 필터의 특 성을 제어하는 수법이 알려져 있다(제3 종래 기술: 예컨대, 특허 문헌 3 참조).
[특허 문헌 1] 일본 특허 공개 제2002-100962호 공보
[특허 문헌 2] 일본 특허 공개 제2006-287900호 공보
[특허 문헌 3] 일본 특허 공개 제2001-274654호 공보
[비특허 문헌 1] P. Quinlan et al., "A Multimode 0.3-200-kb/s Transceiver for the 433/868/915-MHz Bands in 0.25-㎛ CMOS", IEEE J. Solid-State Circuits, vol.39, no.12, Dec.2004.
제1 종래 기술에서는, 레플리카 회로를 설치할 필요가 있기 때문에, 필터를 탑재하는 반도체 장치의 칩 면적이나 소비 전력이 증대해 버린다. 또한, 레플리카 회로를 사용하여 간접적으로 얻어지는 정보에 기초하여 필터의 특성이 제어되기 때문에, 필터로부터 직접적으로 얻어지는 정보에 기초하여 필터의 특성이 제어되는 경우에 비해서, 캘리브레이션의 정밀도가 나쁘다.
제2 종래 기술에서는, 지연 시간 측정이 사용되고 있으나, 동일한 클록 주파수에서 디지털 회로를 동작시키는 경우, 주파수 측정과 비교해서 지연 시간 측정을 고정밀도로 실시하는 것이 어려우며, 캘리브레이션의 정밀도가 저하되어 버린다. 또한, 콤플렉스 대역 통과 필터에 대하여 직접적으로 적용할 수 없다는 문제도 있다.
제3 종래 기술에서는, 대역 통과 필터의 주파수 특성이 중심 주파수와 Q값으로 결정되는데, 대역 통과 필터의 이득과 Q값 사이에서 비례관계가 성립하도록 할 필요가 있으며, 대역 통과 필터의 중심 주파수와 Q값을 따로따로 캘리브레이션하지 않으면 안된다. 또한, 대역 통과 필터의 Q값을 캘리브레이션하기 위하여 진폭 검출 회로를 설치할 필요가 있어, 대역 통과 필터의 회로 규모가 증대해 버린다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 필터의 주파수 특성의 교정을 간이하고 정밀도 좋게 실시하는 기술을 제공하는 것을 목적으로 한다.
본 발명의 일형태에서는, 반도체 장치에 탑재되는 필터 회로는, 저역 통과 필터와, 저역 통과 필터의 주파수 특성을 교정하는 교정 회로를 구비한다. 교정 회로는 부귀환 회로와, 제어 회로를 구비한다. 부귀환 회로는 필터 회로의 교정 모드시에, 저역 통과 필터에 부귀환을 부여하여 루프 회로를 형성하며 루프 회로의 이득을 1보다 크게 함으로써 루프 회로를 발진시킨다. 제어 회로는 필터 회로의 교정 모드시에, 루프 회로의 발진 주파수가 소정 범위 내에 들어가도록 저역 통과 필터의 주파수 특성을 제어한다.
예컨대, 부귀환 회로는 비교기와, 버퍼와, 전환 회로를 구비한다. 비교기는 저역 통과 필터의 출력 신호로부터 디지털 출력 신호를 생성한다. 버퍼는 비교기의 디지털 출력 신호로부터 귀환 신호를 생성한다. 전환 회로는 필터 회로의 통상 모드시에 입력 신호를 선택하여 저역 통과 필터의 입력 신호로서 출력하고, 필터 회로의 교정 모드시에 귀환 신호를 선택하여 저역 통과 필터의 입력 신호로서 출력한다. 제어 회로는 카운터와, 조정 회로를 구비한다. 카운터는 필터 회로의 교정 모드시에, 비교기의 디지털 출력 신호의 주기에 기초하는 소정 기간 중에 카운트 동작한다. 조정 회로는 필터 회로의 교정 모드시에, 카운터의 카운트값과 기준값을 비교하고, 비교 결과에 따라서 저역 통과 필터의 주파수 특성을 조정한다. 또한, 루프 회로는 저역 통과 필터의 Q값에 의존하지 않고 발진한다. 저역 통과 필터의 Q값은 내부 소자의 소자비(素子比)에 의해 규정된다. 바람직하게는, 저역 통과 필터는 4차 버터워스 저역 통과 필터이고, 루프 회로의 발진 주파수는 저역 통과 필터의 차단 주파수와 동일하다.
이상과 같은 본 발명의 일형태에서는, 레플리카 회로를 사용하지 않고 저역 통과 필터의 주파수 특성이 교정되기 때문에, 교정 회로를 소규모이며 저소비 전력으로 구성할 수 있고, 반도체 장치의 칩 면적 및 소비 전력을 저감할 수 있다. 또한, 주파수 측정을 사용하는 방식이 채용되기때문에, 지연 시간 측정을 사용하는 방식이 채용되는 경우에 비하여, 저역 통과 필터의 주파수 특성을 고정밀도로 교정할 수 있다. 이와 같이, 본 발명의 일형태에서는, 저역 통과 필터의 주파수 특성을 간이하고 정밀도 좋게 교정할 수 있다. 또한, 루프 회로는 저역 통과 필터의 Q값에 의존하지 않고 발진하기 때문에, 저역 통과 필터의 Q값을 임의로 설정할 수 있으며, 저역 통과 필터의 차단 주파수와 이득을 개별적으로 설정할 수 있다. 또한, 저역 통과 필터의 Q값은 내부 소자의 소자비에 의해 결정되기 때문에, 저역 통과 필터의 Q값의 교정을 불필요하게 할 수 있다.
본 발명에 따르면, 필터의 주파수 특성을 간이하고 정밀도 좋게 교정할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 사용해서 설명한다.
도 1은 본 발명의 제1 실시형태를 도시하고 있다. 제1 실시형태의 통신용 반도체 장치(100)는, 무선 수신 회로 내에 설치되는 저잡음 증폭기(LNA)(101), 믹서(102, 103), 발진기(104), 국부 발진 신호 생성 회로(105) 및 저역 통과 필터(106, 107)를 구비한다. 믹서(102)는 저잡음 증폭기(101)를 통해 공급되는 고주 파 신호와 국부 발진 신호 생성 회로(105)로부터 공급되는 국부 발진 신호의 한쪽을 혼합하여 저역 통과 필터(106)에 출력한다. 믹서(103)는 저잡음 증폭기(101)를 통하여 공급되는 고주파 신호와 국부 발진 신호 생성 회로(105)로부터 공급되는 국부 발진 신호의 다른쪽을 혼합하여 저역 통과 필터(107)에 출력한다. 국부 발진 신호 생성 회로(105)는 발진기(104)로부터 공급되는 발진 신호에 기초하여, 서로 위상이 90°어긋난 한 쌍의 국부 발진 신호를 생성한다. 저역 통과 필터(106)는 믹서(102)의 출력 신호에서의 불필요한 주파수 성분을 제거하여 출력한다. 저역 통과 필터(107)는 믹서(103)의 출력 신호에서의 불필요한 주파수 성분을 제거하여 출력한다. 또한, 저역 통과 필터(106, 107)에는, 주파수 특성을 캘리브레이션하기 위한 캘리브레이션 기능(CAL)이 마련되어 있다.
도 2는 도 1의 저역 통과 필터의 상세를 도시하고 있다. 저역 통과 필터(106, 107)는 전환 회로(151), 필터(152), 비교기(CMP)(153), 버퍼(BUF)(154), 카운터(155) 및 필터 특성 제어 회로(156)를 구비한다. 전환 회로(151)는 필터 특성 제어 회로(156)로부터 공급되는 전환 제어 신호(SWC)가 저레벨로 설정되어 있는 경우에 입력 신호(INP, INN)를 선택하여 필터 입력 신호(INPS, INNS)로서 필터(152)에 출력한다. 또한, 전환 회로(151)는 전환 제어 신호(SWC)가 고레벨로 설정되어 있는 경우에 버퍼(154)로부터 공급되는 귀환 신호(FBP, FBN)를 선택하여 필터 입력 신호(INPS, INNS)로서 필터(152)에 출력한다.
필터(152)는 전환 회로(151)로부터 공급되는 필터 입력 신호(INPS, INNS)에서의 불필요한 주파수 성분을 제거하여 필터 출력 신호(OUTP, OUTN)로서 출력한다. 필터(152)는 필터 특성 제어 회로(156)로부터 공급되는 필터 특성 제어 신호(FLC)에 의해 주파수 특성을 가변 설정한다. 또한, 필터(152)는 Q값이 내부 소자(저항 소자나 용량 소자)의 소자비(소자값의 비율)에 의해 규정되도록 구성되어 있다. 비교기(153)는 필터(152)로부터 공급되는 필터 출력 신호(OUTP, OUTN)의 전압을 비교하고, 이들의 대소 관계가 교체됨에 따라 디지털 출력 신호(CMPOUT)를 반전시킨다. 버퍼(154)는 비교기(153)의 디지털 출력 신호(CMPOUT)로부터 귀환 신호(FBP, FBN)를 생성하여 전환 회로(151)에 출력한다.
전환 제어 신호(SWC)가 고레벨로 설정되어 있는 경우, 전환 회로(151), 필터(152), 비교기(153) 및 버퍼(154)에 의한 루프 회로가 형성된다. 비교기(153) 및 버퍼(154)는 필터(152)에 대하여 부귀환을 부여하도록 접속되고, 버퍼(154)의 출력부는 루프 회로의 이득이 1보다 커지도록 구성되어 있으며, 필터 입력 신호(INPS, INNS)와 필터 출력 신호(OUTP, OUTN)와의 위상이 180°어긋나는 주파수에서 루프 회로가 발진한다. 또, 루프 회로는 필터(152)의 Q값에 의존하지 않고 발진한다. 루프 회로의 발진 주파수는 필터(152)의 주파수 특성에 의해 결정되기 때문에, 루프 회로의 발진 주파수가 일정하게 되도록(루프 회로의 발진 주파수가 소정 범위 내에 들어가도록) 필터(152)의 주파수 특성을 조정함으로써, 필터(152)의 주파수 특성을 캘리브레이션할 수 있다. 또, 예컨대, 필터(152)는 4차 버터워스 필터이고, 루프 회로의 발진 주파수는 필터(152)의 차단 주파수이다.
카운터(155)는 필터 특성 제어 회로(156)로부터 공급되는 카운터 제어 신호(CST)의 상승 천이(저레벨로부터 고레벨로의 천이)에 응답하여, 비교기(153)의 디지털 출력 신호(CMPOUT)의 주기(루프 회로의 발진 주기)에 기초하는 소정 기간 중에 기준 클록 신호(CKR)에 동기한 카운트 동작을 실시한다. 카운터(155)는 카운트 동작의 완료에 따라 카운트값(COUNT)을 필터 특성 제어 회로(156)에 출력한다. 또한, 카운터(155)는 카운터 제어 신호(CST)의 하강 천이(고레벨로부터 저레벨로의 천이)에 응답하여, 카운트값(COUNT)을 0으로 초기화한다.
필터 특성 제어 회로(156)는 모드 신호(MD)가 고레벨로 설정되어 있는 경우에 전환 제어 신호(SWC)를 고레벨로 설정하고, 모드 신호(MD)가 저레벨로 설정되어 있는 경우에 전환 제어 신호(SWC)를 저레벨로 설정한다. 또, 모드 신호(MD)는 저역 통과 필터(106, 107)의 통상 모드시에 저레벨로 설정되고, 저역 통과 필터(106, 107)의 캘리브레이션 모드시에 고레벨로 설정된다. 또한, 필터 특성 제어 회로(156)는 모드 신호(MD)가 고레벨로 설정되어 있는 경우, 카운터 제어 신호(CST)를 통하여 카운터(155)에 카운트 동작을 실시시켜 카운트값(COUNT)을 취득하고, 카운트값(COUNT)이 제1 기준값(COUNT1)으로부터 제2 기준값(COUNT2)(COUNT2＞COUNT1)까지의 범위 내에 들어가도록 필터 특성 제어 신호(FLC)를 통하여 필터(152)의 주파수 특성을 조정한다. 또, 카운터(155)에서의 카운트 동작의 실시 기간을 비교기(153)의 디지털 출력 신호(CMPOUT)의 복수 주기로 설정함으로써, 루프 회로의 발진 주파수의 분해능을 향상시키는 것이 가능하다.
도 3은 도 2의 카운터의 카운트값과 루프 회로의 발진 주파수와의 관계를 도시하고 있다. 도 3에서, 세로축은 카운터(155)의 카운트값(COUNT)을 나타내고, 가로축은 루프 회로의 발진 주파수(f)를 나타내고 있다. 도 3에 도시하는 바와 같이, 카운터(155)의 카운트값(COUNT)은 루프 회로의 발진 주파수(f)가 높아질수록 작아진다. 예컨대, 저역 통과 필터(106, 107)에서는, 루프 회로의 발진 주파수(f)가 목표값(ft)을 중심으로 하는 하한값(fl)으로부터 상한값(fh)까지의 범위 내에 들어가도록 필터(152)의 주파수 특성이 조정된다. 따라서, 필터 특성 제어 회로(156)의 제1 기준값(COUNT1)은 루프 회로의 발진 주파수(f)가 상한값(fh)인 경우의 카운터(155)의 카운트값(COUNT)에 대응하고 있다. 필터 특성 제어 회로(156)의 제2 기준값(COUNT2)은 루프 회로의 발진 주파수(f)가 하한값(fl)인 경우의 카운터(155)의 카운트값(COUNT)에 대응하고 있다.
도 4는 도 2의 저역 통과 필터의 캘리브레이션 순서를 도시하고 있다.
단계 S101에서, 필터 특성 제어 회로(156)는 모드 신호(MD)가 저레벨로부터 고레벨로 천이함에 따라, 전환 제어 신호(SWC)를 저레벨로부터 고레벨로 천이시킨다. 이에 따라, 전환 회로(151)는 귀환 신호(FBP, FBN)를 선택하여 필터 입력 신호(INPS, INNS)로서 출력한다. 이 결과, 전환 회로(151), 필터(152), 비교기(153) 및 버퍼(154)에 의한 루프 회로가 형성되고, 루프 회로의 발진 동작이 실시된다. 이후, 캘리브레이션 순서는 단계 S102로 이행된다.
단계 S102에서, 필터 특성 제어 회로(156)는, 루프 횟수(LOOP)를 1로 초기화한다. 이후, 캘리브레이션 순서는 단계 S103으로 이행된다.
단계 S103에서, 필터 특성 제어 회로(156)는, 루프 횟수(LOOP)가 소정값(N)보다 큰지의 여부를 판정한다. 루프 횟수(LOOP)가 소정값(N) 이하인 경우, 캘리브레이션 순서는 단계 S104로 이행된다. 한편, 루프 횟수(LOOP)가 소정값(N)보다 큰 경우, 캘리브레이션 순서는 단계 S111로 이행된다.
단계 S104에서, 필터 특성 제어 회로(156)는, 카운터 제어 신호(CST)를 저레벨로부터 고레벨로 천이시킨다. 이에 따라, 카운터(155)는 비교기(153)의 디지털 출력 신호(CMPOUT)의 주기에 기초하는 소정 기간 중에 기준 클록 신호(CKR)에 동기한 카운트 동작을 실시한다. 그리고, 필터 특성 제어 회로(156)는, 카운터(155)의 카운트 동작의 완료에 따라 카운트값(COUNT)을 취득한다. 이후, 캘리브레이션 순서는 단계 S105로 이행된다.
단계 S105에서, 필터 특성 제어 회로(156)는, 카운터 제어 신호(CST)를 고레벨로부터 저레벨로 천이시킨다. 이에 따라, 카운터(155)는 카운트값(COUNT)을 0으로 초기화한다. 이후, 캘리브레이션 순서는 단계 S106으로 이행된다.
단계 S106에서, 필터 특성 제어 회로(156)는, 단계 S104에서 취득한 카운트값(COUNT)이 제1 기준값(COUNT1)보다 큰지의 여부를 판정한다. 카운트값(COUNT)이 제1 기준값(COUNT1) 이하인 경우, 캘리브레이션 순서는 단계 S107로 이행된다. 한편, 카운트값(COUNT)이 제1 기준값(COUNT1)보다 큰 경우, 캘리브레이션 순서는 단계 S108로 이행된다.
단계 S107에서, 필터 특성 제어 회로(156)는, 필터 특성 제어 신호(FLC)를 통하여 루프 회로의 발진 주파수가 하강하는 방향으로 필터(152)의 주파수 특성을 변경한다. 이후, 캘리브레이션 순서는 단계 S110으로 이행된다.
단계 S108에서, 필터 특성 제어 회로(156)는, 단계 S104에서 취득한 카운트값(COUNT)이 제2 기준값(COUNT2)보다 작은지의 여부를 판정한다. 카운트값(COUNT) 이 제2 기준값(COUNT2) 이상인 경우, 캘리브레이션 순서는 단계 S109로 이행된다. 한편, 카운트값(COUNT)이 제2 기준값(COUNT2)보다 작은 경우, 캘리브레이션 순서는 단계 S111로 이행된다.
단계 S109에서, 필터 특성 제어 회로(156)는, 필터 특성 제어 신호(FLC)를 통하여 루프 회로의 발진 주파수가 상승하는 방향으로 필터(152)의 주파수 특성을 변경한다. 이후, 캘리브레이션 순서는 단계 S110으로 이행된다.
단계 S110에서, 필터 특성 제어 회로(156)는 루프 횟수(LOOP)를 증분(increment)한다. 이후, 캘리브레이션 순서는 단계 S103으로 이행된다.
단계 S111에서, 필터 특성 제어 회로(156)는 모드 신호(MD)가 고레벨로부터 저레벨로 천이됨에 따라, 전환 제어 신호(SWC)를 고레벨로부터 저레벨로 천이시킨다. 이에 따라, 전환 회로(151)는 입력 신호(INP, INN)를 선택하여 필터 입력 신호(INPS, INNS)로서 출력한다. 이 결과, 필터(152)의 필터 동작이 실시된다. 이에 따라, 캘리브레이션 순서는 완료된다.
이상과 같은 제1 실시형태에서는, 레플리카 회로를 사용하지 않고 필터(152)의 주파수 특성이 캘리브레이션되기 때문에, 캘리브레이션 기능을 구현하는 회로를 소규모이며 저소비 전력으로 구성할 수 있고, 반도체 장치(100)의 칩 면적 및 소비 전력을 저감할 수 있다. 또한, 주파수 측정을 사용하는 방식이 채용되기 때문에, 지연 시간 측정을 사용하는 방식이 채용되는 경우에 비해서, 필터(152)의 주파수 특성을 고정밀도로 캘리브레이션할 수 있다. 이와 같이, 제1 실시형태에서는, 저역 통과 필터(106, 107)(필터(152))의 주파수 특성을 간이하고 정밀도 좋게 캘리브레 이션할 수 있다. 또한, 루프 회로는 필터(152)의 Q값에 의존하지 않고 발진하기 때문에, 필터(152)의 Q값을 임의로 설정할 수 있고, 필터(152)의 차단 주파수와 이득을 개별적으로 설정할 수 있다. 또한, 필터(152)의 Q값은 내부 소자의 소자비에 의해 결정되기 때문에, 필터(152)의 Q값의 캘리브레이션이 불필요하게 될 수 있다.
도 5는 본 발명의 제2 실시형태를 도시하고 있다. 제2 실시형태의 통신용 반도체 장치(200)는, 무선 수신 회로 내에 설치되는 저잡음 증폭기(LNA)(201), 믹서(202, 203), 발진기(204), 국부 발진 신호 생성 회로(205) 및 콤플렉스 대역 통과 필터(Complex-BPF)(206)를 구비한다. 저잡음 증폭기(201), 믹서(202, 203), 발진기(204) 및 국부 발진 신호 생성 회로(205)는, 제1 실시형태(도 1)에서의 저잡음 증폭기(101), 믹서(102, 103), 발진기(104) 및 국부 발진 신호 생성 회로(105)와 동일한 회로이다.
콤플렉스 대역 통과 필터(206)는, I측과 Q측 사이의 위상차를 이용하여 이미지 제거 가능한 필터이며, 저역 통과 필터(207, 208) 및 I측/Q측 귀환 회로(209, 210)를 구비한다. 저역 통과 필터(207, 208)는, 제1 실시형태(도 2)에서의 저역 통과 필터(106, 107)와 동일한 내부 구성을 갖고 있다. I측/Q측 귀환 회로(209, 210)는, 콤플렉스 대역 통과 필터(206)의 중심 주파수가 저역 통과 필터(207, 208)의 차단 주파수에 비례하도록 구성되어 있다. 또한, I측/Q측 귀환 회로(209, 210)는, 모드 신호(MD)(도시하지 않음)가 고레벨로 설정되어 있는 경우에 I측/Q측 귀환 신호를 무효로 한다. 즉, 콤플렉스 대역 통과 필터(206)는 모드 신호(MD)가 저레벨로 설정되어 있는 경우에 콤플렉스 대역 통과 필터 동작을 실시하고, 모드 신호(MD)가 고레벨로 설정되어 있는 경우에 저역 통과 필터 동작을 실시한다. 또, 콤플렉스 대역 통과 필터(206)의 주파수 특성(중심 주파수 및 대역폭)과 저역 통과 필터(207, 208)의 주파수 특성(차단 주파수)은, 내부 소자의 소자비에 의해 규정된다.
도 6은 도 5의 콤플렉스 대역 통과 필터의 주파수 특성을 도시하고 있다. 도 6에서, 가로축은 주파수(ω)를 나타내고, 세로축은 전달 함수(│H(jω)│)를 나타내고 있다. 콤플렉스 대역 통과 필터(Complex-BPF)(206)의 주파수 특성 곡선은, 저역 통과 필터(LPF)(207, 208)의 주파수 특성 곡선을 주파수 축 방향으로 시프트시킨 것이고, 중심 주파수(ωshift) 및 대역폭(BW)에 의해 나타난다. 콤플렉스 대역 통과 필터(206)의 대역폭(BW)은 저역 통과 필터(207, 208)의 차단 주파수(ωc)의 2배가 된다.
콤플렉스 대역 통과 필터(206)의 중심 주파수(ωshift)와 저역 통과 필터(207, 208)의 차단 주파수(ωc)와의 주파수비는 내부 소자의 소자비에 의해 결정되기 때문에, 제조 편차의 영향이 작다. 이 때문에, 중심 주파수(ωshift)와 대역폭(BW)과의 비가 내부 소자의 소자비로 결정되도록 구성된 콤플렉스 대역 통과 필터(206)에서는, 저역 통과 필터(207, 208)의 차단 주파수(ωc)가 캘리브레이션됨으로써, 자동적으로 콤플렉스 대역 통과 필터(206)의 중심 주파수(ωshift) 및 대역폭(BW)도 캘리브레이션된다.
도 7은 도 5의 콤플렉스 대역 통과 필터의 캘리브레이션 순서를 도시하고 있다.
단계 S201에서, I측/Q측 귀환 회로(209, 210)는 모드 신호(MD)가 저레벨로부 터 고레벨로 천이됨에 따라, I측/Q측 귀환 신호를 무효로 한다. 이에 따라, 콤플렉스 대역 통과 필터(206)는 저역 통과 필터 동작(LPF 동작)을 실시한다. 이후, 캘리브레이션 순서는 단계 S202로 이행된다.
단계 S202에서, 저역 통과 필터(207, 208)의 캘리브레이션 순서가 제1 실시형태(도 4)에서의 저역 통과 필터(106, 107)의 캘리브레이션 순서와 동일하게 실시된다. 이후, 캘리브레이션 순서는 단계 S203으로 이행된다.
단계 S203에서, I측/Q측 귀환 회로(209, 210)는 모드 신호(MD)가 고레벨로부터 저레벨로 천이됨에 따라, I측/Q측 귀환 신호를 유효로 한다. 이에 따라, 콤플렉스 대역 통과 필터(206)는 콤플렉스 대역 통과 필터 동작(Complex-BPF 동작)을 실시한다. 이에 따라, 캘리브레이션 순서는 완료된다.
이상과 같은 제2 실시형태에서는, 제1 실시형태에서의 저역 통과 필터(106, 107)의 캘리브레이션 순서와 마찬가지로, 저역 통과 필터(207, 208)의 주파수 특성(차단 주파수)이 캘리브레이션됨으로써, 자동적으로 콤플렉스 대역 통과 필터(206)의 주파수 특성(중심 주파수 및 대역폭)도 캘리브레이션된다. 따라서, 콤플렉스 대역 통과 필터(206)의 주파수 특성을 간이하고 정밀도 좋게 캘리브레이션할 수 있다.
또, 제1 및 제2 실시형태에서는, 통신용 반도체 장치에서의 IF 필터의 주파수 특성의 캘리브레이션에 본 발명을 적용한 예에 대하여 서술하였으나, 본 발명은 이들 실시형태에 한정되는 것은 아니며, 통신용 반도체 장치 이외의 반도체 장치에서의 저역 통과 필터의 주파수 특성의 캘리브레이션에 본 발명을 적용해도 좋다.
이상, 본 발명에 대하여 상세히 설명해 왔으나, 상술한 실시형태 및 그 변형예는 발명의 일례에 불과하며, 본 발명은 이들에 한정되는 것은 아니다. 본 발명을 일탈하지 않는 범위에서 변형 가능한 것은 분명하다.
도 1은 본 발명의 제1 실시형태를 도시하는 설명도이다.
도 2는 도 1의 저역 통과 필터의 상세를 도시하는 설명도이다.
도 3은 도 2의 카운터의 카운트값과 루프 회로의 발진 주파수와의 관계를 도시하는 설명도이다.
도 4는 도 2의 저역 통과 필터의 캘리브레이션 순서를 도시하는 설명도이다.
도 5는 본 발명의 제2 실시형태를 도시하는 설명도이다.
도 6은 도 5의 콤플렉스 대역 통과 필터의 주파수 특성을 도시하는 설명도이다.
도 7은 도 5의 콤플렉스 대역 통과 필터의 캘리브레이션 순서를 도시하는 설명도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200: 통신용 반도체 장치 101, 201: 저잡음 증폭기
102, 103, 202, 203: 믹서 104, 204: 발진기
105, 205: 국부 발진 신호 생성 회로
106, 107, 207, 208: 저역 통과 필터 151: 전환 회로
152: 필터 153: 비교기
154: 버퍼 155: 카운터
156: 필터 특성 제어 회로 206: 콤플렉스 대역 통과 필터
209: I측 귀환 회로 210: Q측 귀환 회로

Claims (8)

  1. 저역 통과 필터와,
    상기 저역 통과 필터의 주파수 특성을 교정하는 교정 회로
    를 구비하는 필터 회로로서,
    상기 교정 회로는,
    상기 필터 회로의 교정 모드시에, 상기 저역 통과 필터에 부귀환(negative feedback)을 부여하여 루프를 형성하며, 상기 루프의 이득을 1보다 크게 함으로써 상기 루프를 발진시키는 부귀환 회로와,
    상기 필터 회로의 교정 모드시에, 상기 루프의 발진 주파수가 소정 범위 내에 들어가도록 상기 저역 통과 필터의 주파수 특성을 제어하는 제어 회로
    를 구비하는 것을 특징으로 하는 필터 회로.
  2. 제1항에 있어서, 상기 부귀환 회로는,
    상기 저역 통과 필터의 출력 신호로부터 디지털 출력 신호를 생성하는 비교기(comparator)와,
    상기 비교기의 디지털 출력 신호로부터 귀환 신호를 생성하는 버퍼와,
    상기 필터 회로의 통상 모드시에, 입력 신호를 선택하여 상기 저역 통과 필터의 입력 신호로서 출력하고, 상기 필터 회로의 교정 모드시에, 상기 귀환 신호를 선택하여 상기 저역 통과 필터의 입력 신호로서 출력하는 전환 회로
    를 구비하며,
    상기 제어 회로는,
    상기 필터 회로의 교정 모드시에, 상기 비교기의 디지털 출력 신호의 주기에 기초하는 소정 기간 중에 카운트 동작하는 카운터와,
    상기 필터 회로의 교정 모드시에, 상기 카운터의 카운트값과 기준값을 비교하고, 비교 결과에 따라서 상기 저역 통과 필터의 주파수 특성을 조정하는 조정 회로
    를 구비하는 것을 특징으로 하는 필터 회로.
  3. 제1항에 있어서, 상기 루프는 상기 저역 통과 필터의 Q값에 의존하지 않고 발진하는 것을 특징으로 하는 필터 회로.
  4. 제1항에 있어서, 상기 저역 통과 필터의 Q값은, 내부 소자의 소자비에 의해 규정되는 것을 특징으로 하는 필터 회로.
  5. 제1항에 있어서, 상기 저역 통과 필터는 4차 버터워스 저역 통과 필터이고,
    상기 루프의 발진 주파수는 상기 저역 통과 필터의 차단 주파수와 동일한 것을 특징으로 하는 필터 회로.
  6. 제1항에 있어서, 상기 저역 통과 필터는 콤플렉스 대역 통과 필터를 구성하는 저역 통과 필터이고,
    상기 콤플렉스 대역 통과 필터의 주파수 특성 및 상기 저역 통과 필터의 주파수 특성은, 내부 소자의 소자비에 의해 규정되며,
    상기 콤플렉스 대역 통과 필터의 주파수 특성의 교정은, 상기 저역 통과 필터의 주파수 특성의 교정에 의해 실현되는 것을 특징으로 하는 필터 회로.
  7. 필터 회로를 구비한 반도체 장치로서,
    상기 필터 회로는,
    저역 통과 필터와,
    상기 저역 통과 필터의 주파수 특성을 교정하는 교정 회로
    를 구비하고,
    상기 교정 회로는,
    상기 필터 회로의 교정 모드시에, 상기 저역 통과 필터에 부귀환을 부여하여 루프를 형성하며, 상기 루프의 이득을 1보다 크게 함으로써 상기 루프를 발진시키는 부귀환 회로와,
    상기 필터 회로의 교정 모드시에, 상기 루프의 발진 주파수가 소정 범위 내에 들어가도록 상기 저역 통과 필터의 주파수 특성을 제어하는 제어 회로
    를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 부귀환 회로는,
    상기 저역 통과 필터의 출력 신호로부터 디지털 출력 신호를 생성하는 비교기와,
    상기 비교기의 디지털 출력 신호로부터 귀환 신호를 생성하는 버퍼와,
    상기 필터 회로의 통상 모드시에, 입력 신호를 선택하여 상기 저역 통과 필터의 입력 신호로서 출력하고, 상기 필터 회로의 교정 모드시에, 상기 귀환 신호를 선택하여 상기 저역 통과 필터의 입력 신호로서 출력하는 전환 회로
    를 구비하며,
    상기 제어 회로는,
    상기 필터 회로의 교정 모드시에, 상기 비교기의 디지털 출력 신호의 주기에 기초하는 소정 기간 중에 카운트 동작하는 카운터와,
    상기 필터 회로의 교정 모드시에, 상기 카운터의 카운트값과 기준값을 비교하고, 비교 결과에 따라서 상기 저역 통과 필터의 주파수 특성을 조정하는 조정 회로
    를 구비하는 것을 특징으로 하는 반도체 장치.
KR1020080042961A 2007-05-31 2008-05-08 필터 회로 및 반도체 장치 KR100964262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00145061 2007-05-31
JP2007145061A JP2008301182A (ja) 2007-05-31 2007-05-31 フィルタ回路および半導体装置

Publications (2)

Publication Number Publication Date
KR20080105999A KR20080105999A (ko) 2008-12-04
KR100964262B1 true KR100964262B1 (ko) 2010-06-16

Family

ID=40087458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042961A KR100964262B1 (ko) 2007-05-31 2008-05-08 필터 회로 및 반도체 장치

Country Status (4)

Country Link
US (1) US7619465B2 (ko)
JP (1) JP2008301182A (ko)
KR (1) KR100964262B1 (ko)
CN (1) CN101316100B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735734B2 (en) 2008-10-01 2017-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Re-configurable passive mixer for wireless receivers
EP2485397B1 (en) 2010-03-31 2015-07-29 Asahi Kasei Microdevices Corporation Filter device and control method therefor
JP5591734B2 (ja) 2011-02-18 2014-09-17 富士通マイクロソリューションズ株式会社 バンドパスフィルタ及びバンドパスフィルタのキャリブレーション方法
US8836416B2 (en) * 2013-01-31 2014-09-16 Analog Devices, Inc. Tuning circuitry and method for active filters
WO2017089803A1 (en) * 2015-11-23 2017-06-01 Anlotek Limited Variable filter
US10291207B2 (en) 2016-07-07 2019-05-14 Analog Devices, Inc. Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same
CN109302183B (zh) * 2018-07-26 2021-10-29 珠海格力电器股份有限公司 一种采样电路及采样方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851336A (ja) * 1994-08-03 1996-02-20 Sony Tektronix Corp 自動校正可能低域通過フィルタ装置
JPH1013188A (ja) 1996-06-19 1998-01-16 Mitsubishi Electric Corp フィルタの自動調整回路
KR19980043691A (ko) * 1996-12-04 1998-09-05 김광호 레일레이 페이딩채널환경에서 가변루프이득을 이용한 주파수추적장치
KR20060080848A (ko) * 2005-01-06 2006-07-11 후지쯔 가부시끼가이샤 아날로그 필터 회로 및 그 조정 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274654A (ja) 2000-03-24 2001-10-05 Mitsubishi Electric Corp 校正回路付フィルタ回路
JP2002100962A (ja) 2000-09-21 2002-04-05 Texas Instr Japan Ltd 周波数特性調整回路
US7164311B2 (en) * 2004-09-30 2007-01-16 Silicon Laboratories Inc. Method and apparatus for tuning GMC filter
GB2424806A (en) 2005-03-31 2006-10-04 Renesas Tech Corp Calibration of string of filters and amplifiers in QAM receiver whose delay is tested against target to decide adjustment of filter capacitance
US7474160B2 (en) * 2005-05-25 2009-01-06 Qualcomm Incorporated Systems and methods for calibrating a filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851336A (ja) * 1994-08-03 1996-02-20 Sony Tektronix Corp 自動校正可能低域通過フィルタ装置
JPH1013188A (ja) 1996-06-19 1998-01-16 Mitsubishi Electric Corp フィルタの自動調整回路
KR19980043691A (ko) * 1996-12-04 1998-09-05 김광호 레일레이 페이딩채널환경에서 가변루프이득을 이용한 주파수추적장치
KR20060080848A (ko) * 2005-01-06 2006-07-11 후지쯔 가부시끼가이샤 아날로그 필터 회로 및 그 조정 방법

Also Published As

Publication number Publication date
CN101316100A (zh) 2008-12-03
KR20080105999A (ko) 2008-12-04
US20080297240A1 (en) 2008-12-04
JP2008301182A (ja) 2008-12-11
US7619465B2 (en) 2009-11-17
CN101316100B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR100964262B1 (ko) 필터 회로 및 반도체 장치
KR101304354B1 (ko) 국부 발진기 신호를 위한 듀티 사이클 조정
EP2383889B1 (en) Calibration of adjustable filters
US7149488B2 (en) Direct tuning of radio receiver integrated circuit
US6823292B2 (en) Tuneable filter
CN101091316B (zh) 用于vco中心频率调谐和限制增益变化的方法和设备
US8358993B2 (en) Image rejection calibration system
US20100066442A1 (en) Method and Apparatus for Tunable Current-Mode Filtering
JP2002217682A (ja) フィルタの同調方法、フィルタ、電子装置および無線通信装置
US20070040605A1 (en) Shared receiver and transmitter filter
CN107911114A (zh) 一种恒定环路带宽的宽带锁相环
US7471142B2 (en) Filter calibration with cell re-use
US20100164648A1 (en) Innovative calibration circuit and method for high-frequency active filters
US20170222604A1 (en) Power amplifier circuit
US8476911B2 (en) System and method for on-chip resistor calibration in semiconductor devices
US20120007667A1 (en) Automatic cutoff frequency adjusting circuit and portable digital assistant
US20240146309A1 (en) Oscillator circuit having temperature compensation based on resonator group-delay analysis
JP2002359543A (ja) フィルタ回路及びそれを用いた移動体通信装置
Siwiec et al. Intermediate frequency filter calibration method for radio frequency receivers in modern CMOS technologies

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee