KR100961102B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR100961102B1
KR100961102B1 KR1020080108903A KR20080108903A KR100961102B1 KR 100961102 B1 KR100961102 B1 KR 100961102B1 KR 1020080108903 A KR1020080108903 A KR 1020080108903A KR 20080108903 A KR20080108903 A KR 20080108903A KR 100961102 B1 KR100961102 B1 KR 100961102B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
internal voltage
signal
output
Prior art date
Application number
KR1020080108903A
Other languages
English (en)
Other versions
KR20100049878A (ko
Inventor
최민석
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080108903A priority Critical patent/KR100961102B1/ko
Publication of KR20100049878A publication Critical patent/KR20100049878A/ko
Application granted granted Critical
Publication of KR100961102B1 publication Critical patent/KR100961102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Abstract

본 발명은 집적회로의 내부전압을 조절하는 기술에 관한 것으로, 출력 데이터 신호의 드라이빙 세기에 따라서 내부전압이 조절되는 집적회로를 제공하는 것을 그 목적으로 한다. 본 발명에서는 집적회로의 동작속도에 따라 내부회로에 제공되는 내부전압의 전위레벨이 조절되도록 하였다. 데이터 출력부는 모드 레지스터셋 코드에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절함으로서 집적회로의 동작속도를 조절하게 된다. 따라서 집적회로의 내부전압 생성부 역시 모드 레지스터셋 코드에 대응하는 전위레벨을 갖는 내부전압을 생성하도록 제어하였다. 즉, 집적회로의 동작속도가 빠를 경우에는 내부회로에 고전위의 내부전압을 제공하고, 동작속도가 느릴 경우에는 내부회로에 저전위의 내부전압을 제공하여 동작성능 및 전류소모를 개선하였다.
모드 레지스터셋, 출력 드라이버, Driving Strength, 집적회로, 내부전압 생성회로

Description

집적회로{INTEGRATED CIRCUIT}
본 발명은 반도체 설계기술에 관한 것으로서, 집적회로의 내부전압을 조절하는 기술에 관한 것이다.
일반적으로 집적회로는 동작속도가 고정되어 있지 않으며 필요에 따라 고속동작 또는 저속동작을 할 수 있도록 설계되어 있다. 집적회로에서 출력되는 출력 데이터 신호가 저대역의 클럭신호에 동기되어 저속으로 출력되는 경우에는 데이터 출력부에서 데이터 출력단에 대한 드라이빙 세기를 강하게 하여 출력 데이터 신호가 풀 토글링(Full Toggling) 하도록 하며, 고대역의 클럭신호에 동기되어 고속으로 출력되는 경우에는 데이터 출력부에서 데이터 출력단에 대한 드라이빙 세기를 약하게 하여 출력 데이터 신호의 토글링(toggling) 레벨이 풀 토글링(Full Toggling) 레벨에 비해 낮고 빠른 토글링(toggling)이 일어나도록 제어한다.
한편, 데이터 출력부의 드라이빙 세기 조절을 통해서 출력 데이터 신호의 출력속도를 제어하기 위해서는 집적회로의 내부회로에 제공되는 내부전압의 전위레벨 역시 동작속도에 따라 조절되는 것이 유리하다.
도 1은 종래기술의 내부전압 생성부에 대한 회로도이다.
도 1을 참조하여, 종래기술의 내부전압 생성부의 주요동작 및 세부구성을 설명하면 다음과 같다.
비교부(110)는 기준전압(VREF0)과 피드백 전압(VFEED)을 비교한다. 비교부(110)는 기준전압(VREF0)과 피드백 전압(VFEED)을 입력으로 하는 차동증폭회로로 구성되며, 기준전압(VREF0)은 밴드 갭 레퍼런스(Band Gap Reference) 기준전압 생성회로에서 생성되어서, PVT(Process Voltage Temperature) 변동에 관계없이 일정한 전위레벨을 유지한다.
또한, 전위분배부(120)는 비교부(110)의 출력신호에 응답하여 해당 전위레벨의 다수의 내부전압(VREF1,VREF2,VREF3)을 출력한다. 전위분배부(120)는 다수의 전압강하소자(R4~Rn)로 구성되는데, 전압강하소자는 일반적인 저항을 이용하여 다양한 전위레벨의 내부전압(VREF1,VREF2,VREF3)을 출력한다.
또한, 피드백부(130)는 내부전압의 전위레벨에 대응하는 피드백 전압(VFEED)을 비교부(110)에 제공한다. 따라서 내부전압의 변동이 발생하는 경우에는 피드백 전압(VFEED)의 전위레벨도 변화하게 되어 비교부(110)의 출력신호에 응답하여 전위분배부(120)에서 출력되는 다수의 내부전압(VREF1,VREF2,VREF3)의 전위레벨이 일정한 전위레벨로 안정화된다.
상기의 내부전압 생성부에서 생성된 다수의 내부전압(VREF1,VREF2,VREF3)은 전원에 관련된 내부회로에 제공되어 내부전원전압을 생성하는데 사용되거나 내부기 준전압 등으로 사용된다.
종래의 집적회로는 내부전압 생성부에서 출력되는 다수의 내부전압을 단순히 트리밍 하는 기능만 있으므로, 집적회로의 동작속도가 조절되는 경우 즉 데이터 출력부의 드라이빙 세기가 조절되는 경우에, 내부회로에 제공되는 내부전압이 집적회로의 동작속도에 맞게 자동으로 조절되지 않아서 내부회로가 집적회로의 동작속도 변화에 따른 적합한 내부동작을 할 수 없었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 출력 데이터 신호의 드라이빙 세기에 따라서 내부전압이 조절되는 집적회로를 제공하는 것을 그 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 구동제어신호에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와, 상기 구동제어신호에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하는 집적회로가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 모드 레지스터셋 코드에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와, 드라이빙 세기를 제어하기 위한 상기 모드 레지스터셋 코드에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하는 집적회로가 제공된다.
본 발명에서는 집적회로의 동작속도에 따라 내부회로에 제공되는 내부전압의 전위레벨이 조절되도록 하였다. 데이터 출력부는 모드 레지스터셋 코드에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절함으로서 집적회로의 동작속도를 조절하게 된다. 따라서 집적회로의 내부전압 생성부 역시 모드 레지스터셋 코드에 대응하는 전위레벨을 갖는 내부전압을 생성하도록 제어하였다. 즉, 집적회로의 동작속 도가 빠를 경우에는 내부회로에 고전위의 내부전압을 제공하고, 동작속도가 느릴 경우에는 내부회로에 저전위의 내부전압을 제공하여 동작성능 및 전류소모를 개선하였다.
본 발명을 적용한 집적회로는 고속으로 동작할 때 내부회로에 고전위의 내부전압을 제공하여 고속동작에 유리하도록 내부회로를 동작시킬 수 있으며, 집적회로가 저속으로 동작할 때는 내부회로에 저전위의 내부전압을 제공하여 전류소모를 감소시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
일반적으로 회로의 논리신호는 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedence, HI-Z) 상태 등을 가질 수 있다고 정의하고 기술한다. 또한, 본 실시예에서 사용하는 용어인 PMOS(P-channel Metal Oxide Semiconductor)와 NMOS(N-channel Metal Oxide Semiconductor)는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)의 한 종류임을 미리 밝혀둔다.
도 2는 본 발명의 일 실시예에 따른 집적회로의 구성도이다.
도 2를 참조하면, 집적회로는 모드 레지스터셋 코드(MRS<0:2>)에 응답하여 데이터 입출력 패드(DQ)에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부(10)와, 드라이빙 세기를 제어하기 위한 모드 레지스터셋 코드(MRS<0:2>)에 대응하는 전위레벨을 갖는 내부전압(VINT)을 생성하기 위한 내부전압 생성부(20)를 구비한다.
참고적으로 집적회로는 모드 레지스터셋(Mode Register Set, MRS)에 설정된 코드(Code)를 이용하여 내부회로의 다양한 동작모드를 제어하게 되는데, 일반적으로 집적회로는 정상적인 동작 중에 원하는 모드 레지스터셋 코드(MRS CODE)를 프로그래밍 할 수 있도록 설계되어 있다. 본 실시예에서 기술하는 모드 레지스터셋 코드(MRS CODE)는 데이터 출력단 즉, 데이터 입출력 패드(DQ)에 대한 드라이빙 세기를 조절하기 위해 사용되는 제어코드를 지칭하는 것이다.
상기와 같이 구성되는 집적회로의 세부구성과 주요동작을 살펴보면 다음과 같다.
우선, 데이터 출력부(10)를 자세히 살펴보면 다음과 같다.
도 3은 본 발명의 일 실시예에 따른 데이터 출력부(10)의 회로도이다.
도 3을 참조하면, 데이터 출력부(10)는 모드 레지스터셋 코드(MRS<0:2>), ZQ 캘리브레이션 코드(Calibration Code, PCODE<0:5>·NCODE<0:5>), 출력 데이터 신호(DATA)에 대응하는 풀업 구동신호(UP60b<0:5>,UP120b<0:5>,UP240b<0:5>)와 풀다운 구동신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)를 생성하기 위한 전치 구동부(310), 풀업 구동신호(UP60b<0:5>,UP120b<0:5>,UP240b<0:5>) 및 풀다운 구동신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)에 응답하여 데이터 입출력 패드(DQ)를 구동하기 위한 메인 구동부(320)로 구성된다.
ZQ 캘리브레이션(ZQ Calibration) 회로는 메인 구동부(320)의 특정상태의 저항값인 'Ron'저항값과, 터미네이션 저항값을 목표값과 일치시키기 위한 ZQ 캘리브레이션 코드(PCODE<0:5>,NCODE<0:5>)를 생성하며, ZQ 캘리브레이션 코드(PCODE<0:5>,NCODE<0:5>)에 따라 전치 구동부(310)에서 풀업 구동신호(UP60b<0:5>,UP120b<0:5>,UP240b<0:5>)와 풀다운 구동신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)를 생성한다.
또한, 전치 구동부(310)는 출력 데이터 신호(DATA)의 신호레벨이 하이레벨 일 때 제1 전치 구동부에서 풀업 구동신호를 활성화 하여 출력하며, 출력 데이터 신호(DATA)의 신호레벨이 로우레벨 일 때 제2 전치 구동부에서 풀다운 구동신호를 활성화 하여 출력한다.
한편, 전치 구동부(310)는 모드 레지스터셋 코드(MRS<0:2>)에 따라 풀업 구동신호(UP60b<0:5>,UP120b<0:5>,UP240b<0:5>)와, 풀다운 구동신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)를 조절하여, 메인 구동부(320)의 레그(leg)를 선택적으로 활성화 하게 된다. 메인 구동부(320)는 일반적인 푸쉬-풀 회로(Push-Pull circuit)로 구성되는데 , 본 도면에서 메인 구동부(320)는 레그(leg) 단위로 도시되어 있다. 다수의 레그(321UP~323UP,321DN~323DN)는 모드 레지스터셋 코드(MRS<0:2>)에 따라 생성되는 풀업 구동신호(UP60b<0:5>,UP120b<0:5>,UP240b<0:5>)와 풀다운 구동신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)의 제어에 의해 선택적으로 활성화 되어 데이터 입출력 패드(DQ)에 대한 드라이빙 세기를 조절하게 된다. 즉, 모드 레지스터셋 코드(MRS<0:2>)에 따라 선택적으로 레그(leg)가 활성화된다.
상기의 데이터 출력부(10)는 ZQ 캘리브레이션 코드(PCODE<0:5>,NCODE<0:5>)에 의해서 메인 구동부(320)의 각 레그(leg)가 목표 저항값으로 조절되고, 모드 레지스터셋 코드(MRS<0:2>)에 의해서 활성화 되는 레그(leg)가 정해지며, 출력 데이터 신호(DATA)의 신호레벨에 의해서 풀업 레그(321UP,322UP,323UP) 및 풀다운 레그(321DN,322DN,323DN)가 선택적으로 턴온(TURN ON) 되어 데이터 입출력 패드(DQ)를 구동하게 된다.
메인 구동부(320)의 레그(leg)에 대해서 자세히 살펴보면 다음과 같다.
도 4는 도 3의 메인 구동부(320)의 내부구조에 대한 회로도이다.
도 4를 참조하면 하나의 풀업 레그(321UP)와 풀다운 레그(321DN)의 세부회로가 도시되어 있다. 즉, 하나의 풀업 레그(321UP)는 6개의 핑거(finger,410UP~415UP)로 구성되며 하나의 핑거(finger)는 PMOS 트랜지스터와 저항으로 구성된다. 각각의 PMOS 트랜지스터는 풀업 ZQ 캘리브레이션 코드(PCODE<0:5>)에 따라 생성되는 풀업 구동신호(UP60b<0:5>)의 제어를 받아 선택적으로 턴온(TURN ON) 되면서 풀업 레그(321UP)의 목표 저항값에 도달하도록 제어된다. 마찬가지로, 하나의 풀다운 레그(321DN)는 6개의 핑거(finger,410DN~415DN)로 구성되며 하나의 핑거(finger)는 NMOS 트랜지스터와 저항으로 구성된다. 각각의 NMOS 트랜지스터는 풀다운 ZQ 캘리브레이션 코드(NCODE<0:5>)에 따라 생성되는 풀다운 구동신호(DN60<0:5>)의 제어를 받아 선택적으로 턴온(TURN ON) 되면서 풀다운 레그(321DN)의 목표 저항값에 도달하도록 제어된다.
다음으로, 내부전압 생성부(20)를 자세히 살펴보면 다음과 같다.
도 5는 본 발명의 일 실시예에 따른 내부전압 생성부의 회로도이다.
도 5를 참조하면, 내부전압 생성부(20)는 모드 레지스터셋 코드(MRS<0:2>)를 디코딩하기 위한 디코딩부(510), 기준전압(VREF0)과 피드백 전압(VFEED)을 비교하기 위한 비교부(520), 비교부(520)의 출력신호에 응답하여 디코딩부(510)의 출력신호에 대응하는 해당 전위레벨의 내부전압(VINT)을 출력하기 위한 전위분배부(530), 내부전압(VINT)의 출력단(N1) 전위레벨에 대응하는 피드백 전압(VFEED)을 비교부(520)에 제공하기 위한 피드백부(540)로 구성된다.
비교부(520)는 기준전압(VREF0)과 피드백 전압(VFEED)을 비교한다. 비교부(520)는 기준전압(VREF0)과 피드백 전압(VFEED)을 입력으로 하는 차동증폭회로로 구성되며, 기준전압(VREF0)은 밴드 갭 레퍼런스(Band Gap Reference) 기준전압 생성회로에서 생성되어서, PVT(Process Voltage Temperature) 변동에 관계없이 일정한 전위레벨을 유지하는 것이 바람직할 것이다.
또한, 전위분배부(530)는 비교부(520)의 출력단(N0)에서 출력되는 신호에 응답하여 디코딩부(510)의 출력신호에 대응하는 해당 전위레벨의 내부전압(VINT)을 출력한다. 전위분배부(530)는 내부전압(VINT)의 출력단(N1)과 접지전압단(VSS) 사이에 접속되는 다수의 전압강하소자(R4~Rn,R7)와, 디코딩부(510)의 출력신호에 응답하여 다수의 전압강하소자(R4~Rn,R7)를 선택적으로 활성화하기 위한 선택부(MN10~MNi)로 구성된다. 선택부(MN10~MNi)는 디코딩부(510)의 출력신호의 제어를 받아 스위치 역할을 하는 NMOS 트랜지스터로 구성된다. 디코딩부(510)에서 모드 레지스터셋 코드(MRS<0:2>)를 디코딩하여 총 8개의 제어신호(3DN,2DN,1DN,NOMAL,1UP,2UP,3UP,4UP)를 생성하므로, 'NOMAL'신호를 기준으로 하여 내부전압(VINT)의 전위레벨을 3단계로 하강, 4단계로 상승시킬 수 있다. 'NOMAL'신호가 하이레벨로 활성화 되는 경우에는 'NOMAL'신호의 제어를 받는 NMOS 트랜지스터(MN12)가 턴온(TURN ON) 되어 NMOS 트랜지스터(MN12)와 접지전압단(VSS) 사이의 저항(R4,R5,R6)들을 바이패스(bypass) 시키게 되고, 내부전압(VINT)의 전위레벨은 전위분배부(530)의 저항값 비율에 의해서 결정되어 출력된다. 따라서 모드 레지스터셋 코드(MRS<0:2>)가 드라이빙 세기를 강화시키는 방향으로 설정될수록 내부전압(VINT)의 전위레벨이 높게 출력되도록 제어될 것이다.
또한, 피드백부(540)는 내부전압(VINT)의 출력단(N1) 전위레벨에 대응하는 피드백 전압(VFEED)을 비교부(520)에 제공한다. 피드백부(540)는 전원전압단(VDD)과 제1 노드(N2) 사이에 접속되어 비교부(520)의 출력신호의 제어를 받는 PMOS 트랜지스터(MP3)와, 제1 노드(N2)와 내부전압의 출력단(N1) 사이에 접속되어 비교부(520)에 피드백 전압(VFEED)을 제공하기 위한 복수의 전압강하소자(R1~Ri)로 구성된다. 따라서 내부전압의 출력단(N1)의 전위레벨의 변동이 발생하는 경우에는 피 드백 전압(VFEED)의 전위레벨도 변화하게 되어 비교부(520)의 출력신호에 응답하여 전위분배부(530)에서 출력되는 내부전압(VINT)이 일정한 전위레벨로 안정화 된다. 즉, 내부전압의 출력단(N1)의 전위레벨이 상승하는 경우에는 피드백 전압(VFEED)도 상승하게 되어, 비교부(520)의 출력단(N1)의 전위레벨이 상승하게 된다. 따라서 비교부(520)의 출력단(N1)에서 출력되는 신호의 제어를 받는 피드백부(540)의 PMOS 트랜지스터(MP3)의 게이트(GATE) 전위레벨이 상승하므로 피드백 전압(VFEED)의 전위레벨과 내부전압(VINT)의 전위레벨은 하강하게 되어 일정한 전위레벨을 유지하게 된다.
상기의 내부전압 생성부(20)에서 생성된 내부전압(VINT)은 전원에 관련된 내부회로에 제공되어 내부전원전압을 생성하는데 사용되거나 내부기준전압 등으로 사용될 수 있을 것이다. 따라서 내부전압(VINT)의 전위레벨이 상승하면 이에 대응하여 생성되는 내부전원전압의 전위레벨도 상승할 것이며, 내부기준전압의 전위레벨도 상승하여 집적회로의 데이터 입출력 성능을 향상시키는데 유리하게 작용할 것이다. 이와 반대로 내부전압(VINT)의 전위레벨이 하강하면 이에 대응하여 생성되는 내부전원전압의 전위레벨도 하강할 것이며, 내부기준전압의 전위레벨도 하강하여 집적회로의 전류소모를 감소시킬 수 있을 것이다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발 명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다.
특히, 실시예에서 전위분배부는 다수의 전압강하소자를 선택적으로 활성화하여 저항값의 비율에 따라 내부전압의 전위레벨을 결정하였으나, 가변저항을 이용하여 내부전압의 전위레벨을 조절할 수도 있을 것이다.
또한, 실시예에서 모드 레지스터셋 코드(MRS<0:2>)를 통해서 데이터 출력단 즉, 데이터 입출력 패드(DQ)에 대한 드라이빙 세기와 내부전압의 전위레벨을 조절하는 구성을 설명하였으나, 내부적으로 생성되거나 외부에서 인가되는 구동제어신호를 이용하여 데이터 출력단에 대한 드라이빙 세기와 내부전압의 전위레벨을 조절할 수도 있을 것이다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
도 1은 종래기술의 내부전압 생성부에 대한 회로도이다.
도 2는 본 발명의 일 실시예에 따른 집적회로의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 데이터 출력부의 회로도이다.
도 4는 도 3의 메인 구동부의 내부구조에 대한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 내부전압 생성부의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명
310 : 전치 구동부 320 : 메인 구동부
510 : 디코딩부 520 : 비교부
530 : 전위분배부 540 : 피드백부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (20)

  1. 삭제
  2. 구동제어신호에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와,
    상기 구동제어신호에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하며,
    상기 데이터 출력부는,
    상기 구동제어신호, ZQ 캘리브레이션 코드, 출력 데이터 신호에 대응하는 풀업 구동신호와 풀다운 구동신호를 생성하기 위한 전치 구동부와,
    상기 풀업 구동신호 및 상기 풀다운 구동신호에 응답하여 예정된 패드를 구동하기 위한 메인 구동부를 포함하는 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서,
    상기 패드는 데이터 입출력 패드(DQ PAD)인 것을 특징으로 하는 집적회로.
  4. 구동제어신호에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와,
    상기 구동제어신호에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하며,
    상기 내부전압 생성부는,
    상기 구동제어신호를 디코딩하기 위한 디코딩부;
    기준전압과 피드백 전압을 비교하기 위한 비교부;
    상기 비교부의 출력신호에 응답하여 상기 디코딩부의 출력신호에 대응하는 해당 전위레벨의 상기 내부전압을 출력하기 위한 전위분배부; 및
    상기 내부전압의 출력단 전위레벨에 대응하는 상기 피드백 전압을 상기 비교부에 제공하기 위한 피드백부를 포함하는 것을 특징으로 하는 집적회로.
  5. 제4항에 있어서,
    상기 기준전압은 밴드 갭 레퍼런스(Band Gap Reference) 기준전압 생성회로에서 생성된 것임을 특징으로 하는 집적회로.
  6. 제4항에 있어서,
    상기 비교부는 상기 기준전압과 상기 피드백 전압을 입력으로 하는 차동증폭회로를 포함하는 것을 특징으로 하는 집적회로.
  7. 제4항에 있어서,
    상기 전위분배부는,
    상기 내부전압의 출력단과 접지전압단 사이에 접속되는 다수의 전압강하소자와,
    상기 디코딩부의 출력신호에 응답하여 상기 다수의 전압강하소자를 선택적으로 활성화 하기 위한 선택부를 포함하는 것을 특징으로 하는 집적회로.
  8. 제7항에 있어서,
    상기 선택부는 상기 디코딩부의 출력신호의 제어를 받는 다수의 스위치를 포함하는 것을 특징으로 하는 집적회로.
  9. 제8항에 있어서,
    상기 다수의 스위치는 MOS 트랜지스터인 것을 특징으로 하는 집적회로.
  10. 제7항에 있어서,
    상기 피드백부는,
    전원전압단과 제1 노드 사이에 접속되어 상기 비교부의 출력신호의 제어를 받는 트랜지스터와,
    상기 제1 노드와 상기 내부전압의 출력단 사이에 접속되어 상기 비교부에 상기 피드백 전압을 제공하기 위한 하나 또는 복수의 전압강하소자를 포함하는 것을 특징으로 하는 집적회로.
  11. 삭제
  12. 모드 레지스터셋 코드에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와,
    드라이빙 세기를 제어하기 위한 상기 모드 레지스터셋 코드에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하며,
    상기 데이터 출력부는,
    상기 모드 레지스터셋 코드, ZQ 캘리브레이션 코드, 출력 데이터 신호에 대응하는 풀업 구동신호와 풀다운 구동신호를 생성하기 위한 전치 구동부와,
    상기 풀업 구동신호 및 상기 풀다운 구동신호에 응답하여 예정된 패드를 구동하기 위한 메인 구동부를 포함하는 것을 특징으로 하는 집적회로.
  13. 제12항에 있어서,
    상기 패드는 데이터 입출력 패드(DQ PAD)인 것을 특징으로 하는 집적회로.
  14. 모드 레지스터셋 코드에 응답하여 데이터 출력단에 대한 드라이빙 세기를 조절하기 위한 데이터 출력부와,
    드라이빙 세기를 제어하기 위한 상기 모드 레지스터셋 코드에 대응하는 전위레벨을 갖는 내부전압을 생성하기 위한 내부전압 생성부를 구비하며,
    상기 내부전압 생성부는,
    상기 모드 레지스터셋 코드를 디코딩하기 위한 디코딩부;
    기준전압과 피드백 전압을 비교하기 위한 비교부;
    상기 비교부의 출력신호에 응답하여 상기 디코딩부의 출력신호에 대응하는 해당 전위레벨의 상기 내부전압을 출력하기 위한 전위분배부; 및
    상기 내부전압의 출력단 전위레벨에 대응하는 상기 피드백 전압을 상기 비교부에 제공하기 위한 피드백부를 포함하는 것을 특징으로 하는 집적회로.
  15. 제14항에 있어서,
    상기 기준전압은 밴드 갭 레퍼런스(Band Gap Reference) 기준전압 생성회로에서 생성된 것임을 특징으로 하는 집적회로.
  16. 제14항에 있어서,
    상기 비교부는 상기 기준전압과 상기 피드백 전압을 입력으로 하는 차동증폭회로를 포함하는 것을 특징으로 하는 집적회로.
  17. 제14항에 있어서,
    상기 전위분배부는,
    상기 내부전압의 출력단과 접지전압단 사이에 접속되는 다수의 전압강하소자와,
    상기 디코딩부의 출력신호에 응답하여 상기 다수의 전압강하소자를 선택적으로 활성화 하기 위한 선택부를 포함하는 것을 특징으로 하는 집적회로.
  18. 제17항에 있어서,
    상기 선택부는 상기 디코딩부의 출력신호의 제어를 받는 다수의 스위치를 포함하는 것을 특징으로 하는 집적회로.
  19. 제18항에 있어서,
    상기 다수의 스위치는 MOS 트랜지스터인 것을 특징으로 하는 집적회로.
  20. 제17항에 있어서,
    상기 피드백부는,
    전원전압단과 제1 노드 사이에 접속되어 상기 비교부의 출력신호의 제어를 받는 트랜지스터와,
    상기 제1 노드와 상기 내부전압의 출력단 사이에 접속되어 상기 비교부에 상기 피드백 전압을 제공하기 위한 하나 또는 복수의 전압강하소자를 포함하는 것을 특징으로 하는 집적회로.
KR1020080108903A 2008-11-04 2008-11-04 집적회로 KR100961102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080108903A KR100961102B1 (ko) 2008-11-04 2008-11-04 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108903A KR100961102B1 (ko) 2008-11-04 2008-11-04 집적회로

Publications (2)

Publication Number Publication Date
KR20100049878A KR20100049878A (ko) 2010-05-13
KR100961102B1 true KR100961102B1 (ko) 2010-06-07

Family

ID=42276117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108903A KR100961102B1 (ko) 2008-11-04 2008-11-04 집적회로

Country Status (1)

Country Link
KR (1) KR100961102B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527519B1 (ko) * 2013-09-26 2015-06-10 (주)피델릭스 동작 모드에 대응하여 구동 능력이 조절되는 내부전압 발생회로
KR20150133941A (ko) 2014-05-20 2015-12-01 삼성디스플레이 주식회사 전원 공급 장치 및 전원 공급 장치 구동방법

Also Published As

Publication number Publication date
KR20100049878A (ko) 2010-05-13

Similar Documents

Publication Publication Date Title
US6707325B2 (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US7859296B2 (en) Calibration circuit, on die termination device and semiconductor memory device using the same
KR100660907B1 (ko) 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
JP3670563B2 (ja) 半導体装置
KR100543197B1 (ko) 데이터 출력드라이버
US7710169B2 (en) Semiconductor integrated circuit controlling output impedance and slew rate
US7755393B1 (en) Output driver for use in semiconductor device
US8581620B2 (en) Semiconductor device including data output circuit supporting pre-emphasis operation
US8120381B2 (en) Impedance adjusting device
US5576656A (en) Voltage regulator for an output driver with reduced output impedance
JP2007228585A (ja) 半導体記憶装置のデータ出力ドライブ回路
JP2015076655A (ja) 半導体装置
KR100427037B1 (ko) 적응적 출력 드라이버를 갖는 반도체 기억장치
US7868667B2 (en) Output driving device
US5548241A (en) Voltage reference circuit using an offset compensating current source
KR20050100997A (ko) 반도체 기억 소자에서의 슬루율 조절 장치 및 그 방법
KR100961102B1 (ko) 집적회로
KR100996193B1 (ko) 출력 드라이빙장치
JPH08288821A (ja) プログラマブルなドライブ特性を有する出力ドライバ
KR100971990B1 (ko) 논리회로 및 반도체장치
KR102429421B1 (ko) 버퍼 회로, 이를 이용하는 클럭 분주 회로 및 반도체 장치
US11532350B2 (en) Memory device including data input/output circuit
US11626873B2 (en) Off chip driver circuit, off chip driver system, and method for operating an off chip driver circuit
KR100406579B1 (ko) 램버스 디램의 출력 버퍼 회로
KR100985411B1 (ko) 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee