KR100960932B1 - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100960932B1 KR100960932B1 KR1020080025441A KR20080025441A KR100960932B1 KR 100960932 B1 KR100960932 B1 KR 100960932B1 KR 1020080025441 A KR1020080025441 A KR 1020080025441A KR 20080025441 A KR20080025441 A KR 20080025441A KR 100960932 B1 KR100960932 B1 KR 100960932B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- semiconductor device
- manufacturing
- gate
- active region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000005108 dry cleaning Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Abstract
돌기 패턴의 높이를 조절할 수 있는 반도체 소자의 제조방법이 개시된다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 액티브 영역에서의 게이트 형성 영역이 돌출되어 구성된 돌기 패턴이 형성되도록 상기 게이트 형성 영역 및 이에 연장하는 소자분리막 부분을 NH3 가스와 HF 가스를 이용한 드라이 클리닝 방식으로 식각하는 단계를 포함하는 것을 특징으로 한다. A method of manufacturing a semiconductor device capable of adjusting the height of a projection pattern is disclosed. In the method of manufacturing a semiconductor device according to the present invention, dry cleaning is performed using NH 3 gas and HF gas on the gate forming region and the device isolation film portion extending therefrom to form a protrusion pattern formed by protruding a gate forming region in an active region. And etching in a manner.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 돌기형 게이트의 형성시에 돌기 패턴의 높이를 조절할 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of adjusting the height of a projection pattern at the time of forming a projection gate.
반도체 소자의 고집적화가 진행됨에 따라, 트랜지스터의 채널 길이가 감소하고 있고, 소오스 영역 및 드레인 영역의 이온주입 농도는 증가하고 있는 추세이다. 이로 인해, 소오스 영역과 드레인 영역간의 간섭(Charge Sharing) 현상이 증가하고, 게이트의 제어 능력이 저하되어, 문턱전압이 급격히 낮아지는 이른바 단채널효과가 심각한 문제가 되고 있다. 또한, 접합 영역의 전계 증가에 따른 접합 누설 전류 증가 현상으로 인해 리프레쉬 특성이 열화되고 있다. As semiconductor devices are highly integrated, channel lengths of transistors are decreasing, and ion implantation concentrations of source and drain regions are increasing. For this reason, the so-called short channel effect that the interference between the source region and the drain region is increased, the gate control ability is lowered, and the threshold voltage is sharply lowered is a serious problem. In addition, the refresh characteristic is deteriorated due to an increase in the junction leakage current due to the increase in the electric field of the junction region.
그 결과, 기존의 평면(Planar) 채널 구조를 갖는 반도체 소자로는 고집적 소자에서 요구하는 문턱전압 값을 얻기가 어렵게 되었으며, 리프레쉬 특성을 향상시키는데도 한계에 이르게 되었다. As a result, it is difficult to obtain a threshold voltage value required by a high density device with a conventional planar channel structure, and reaches a limit in improving refresh characteristics.
이에, 채널 영역을 확장시킬 수 있는 3차원 구조의 채널을 갖는 반도체 소자에 대한 연구가 활발히 진행되고 있다. 이러한 연구의 하나로, 로직 소자 분야에서 돌기형 게이트(Fin Gate)를 갖는 반도체 소자가 제안되었다. 상기 돌기형 게이트를 갖는 반도체 소자는 소자분리막을 식각하여 액티브 영역을 돌출시킨 후, 상기 돌출된 액티브 영역을 감싸도록 게이트를 형성하는 것에 의해 구현된다. 이러한 돌기형 게이트를 갖는 반도체 소자는 유효 채널 폭이 증가되어 향상된 전류 구동 특성 및 개선된 문턱전압 마진을 갖는다. Accordingly, studies on semiconductor devices having channels having a three-dimensional structure capable of expanding a channel region have been actively conducted. As one of such studies, a semiconductor device having a fin gate has been proposed in the field of logic devices. The semiconductor device having the protruding gate is formed by etching the device isolation layer to protrude the active region and then forming a gate to surround the protruding active region. Semiconductor devices having such protruding gates have increased effective channel widths to have improved current driving characteristics and improved threshold voltage margins.
이하에서는 종래의 돌기형 게이트를 갖는 반도체 소자의 제조방법을 간략하게 설명하도록 한다. Hereinafter, a manufacturing method of a semiconductor device having a conventional protrusion gate will be briefly described.
액티브 영역을 정의하는 소자분리막이 형성된 반도체 기판이 마련된다. 게이트가 배치될 소자분리막 부분의 일부 두께가 식각되고, 이 결과, 돌출된 액티브 영역 부분으로 이루어진 돌기 패턴이 형성된다. 상기 돌기 패턴을 포함한 반도체 기판 상에 상기 돌기 패턴을 감싸는 형태로 돌기형 게이트가 형성된다. 상기 돌기형 게이트 양측의 액티브 영역 내에 소오스 영역 및 드레인 영역이 형성된다.A semiconductor substrate is provided on which an isolation layer defining an active region is formed. A part thickness of the portion of the device isolation film on which the gate is to be disposed is etched, and as a result, a projection pattern formed of the protruding active region portion is formed. A protrusion gate is formed on the semiconductor substrate including the protrusion pattern to surround the protrusion pattern. Source and drain regions are formed in the active regions on both sides of the protruding gate.
상기 돌기 패턴은, 전술한 바와 같이, 소자분리막의 일부 두께가 식각되어 형성된다. 이때, 상기 식각은 소자분리막은 물론 액티브 영역에 대해서도 동시에 이루어지므로, 채널 폭을 효과적으로 확장시키기 위해서는 상기 소자분리막과 액티브 영역의 식각을 산화막과 Si으로 이루어진 반도체 기판 간 식각 선택비가 높은 조건으로 수행해서 소망하는 돌기 패턴의 높이를 얻어야만 한다. As described above, the protrusion pattern is formed by etching a part thickness of the device isolation layer. In this case, since the etching is performed not only on the device isolation layer but also on the active region, in order to effectively extend the channel width, etching of the device isolation layer and the active region is performed under a condition where the etching selectivity between the oxide layer and the silicon substrate is high. You must get the height of the projection pattern.
그러나, 종래에는 상기 소자분리막과 액티브 영역의 식각을 산화막과 반도체 기판 간의 식각 선택비를 고려치 않을 뿐만 아니라 식각 선택비가 낮은 조건으로 진행하고 있기 때문에 돌기 패턴의 높이를 조절하는 것이 어렵다. 또한, 상기 돌기 패턴의 높이를 증가시키기 위하여 소자분리막의 식각 두께를 증가시키더라도, 액티브 영역의 식각 손실이 증가되므로, 결과적으로 소망하는 돌기 패턴의 높이는 얻을 수 없다.However, in the related art, since the etching selectivity between the oxide film and the semiconductor substrate is not taken into consideration for the etching of the device isolation layer and the active region, it is difficult to control the height of the protrusion pattern because the etching selectivity is performed under a low etching selectivity. In addition, even if the etching thickness of the device isolation layer is increased to increase the height of the protrusion pattern, the etching loss of the active region is increased, and as a result, the height of the desired protrusion pattern cannot be obtained.
본 발명은 돌기형 게이트의 형성시에 돌기 패턴의 높이를 조절할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of adjusting the height of the projection pattern when forming the projection gate.
또한, 본 발명은 돌기형 게이트의 특성을 개선함으로써 소자 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a semiconductor device that can improve the device characteristics by improving the characteristics of the protruding gate.
일 실시예에서, 본 발명에 따른 반도체 소자의 제조방법은, 액티브 영역에서의 게이트 형성 영역이 돌출되어 구성된 돌기 패턴이 형성되도록 상기 게이트 형성 영역 및 이에 연장하는 소자분리막 부분을 NH3 가스와 HF 가스를 이용한 드라이 클리닝 방식으로 식각하는 단계를 포함하는 것을 특징으로 한다. In one embodiment, the semiconductor device manufacturing method according to the present invention, the gate forming region and the portion of the device isolation film extending thereon so as to form a projection pattern formed by protruding the gate formation region in the active region NH 3 gas and HF gas It characterized in that it comprises a step of etching in a dry cleaning method using.
상기 NH3 가스와 상기 HF 가스는 각각 20∼40sccm의 유량을 사용한다. The NH 3 gas and the HF gas each use a flow rate of 20 to 40 sccm.
상기 드라이 클리닝은 Ar 가스를 더 첨가하여 수행한다. The dry cleaning is performed by further adding Ar gas.
상기 Ar 가스는 10∼40sccm의 유량으로 첨가한다.The Ar gas is added at a flow rate of 10 to 40 sccm.
상기 드라이 클리닝은 40∼80mTorr의 압력 조건으로 30∼120초 동안 수행한다. The dry cleaning is performed for 30 to 120 seconds under a pressure condition of 40 to 80 mTorr.
다른 실시예에서, 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 내에 게이트 형성 영역을 포함한 액티브 영역을 정의하는 소자분리막을 형성하는 단계; 상기 액티브 영역에서의 게이트 형성 영역에 연장하는 소자분리막 부분의 일부 두께를 드라이 클리닝 방식으로 식각해서 상기 액티브 영역에서의 게이트 형성 영역이 돌출되어 구성된 돌기 패턴을 형성하는 단계; 및 상기 돌기 패턴 및 상기 식각된 소자분리막 부분 상에 상기 돌기 패턴을 감싸도록 게이트를 형성하는 단계;를 포함한다. In another embodiment, a method of manufacturing a semiconductor device according to the present invention includes forming a device isolation film defining an active region including a gate formation region in a semiconductor substrate; Etching a portion of the portion of the device isolation layer extending to the gate formation region in the active region by dry cleaning to form a protrusion pattern formed by protruding the gate formation region in the active region; And forming a gate on the protrusion pattern and the etched device isolation layer to surround the protrusion pattern.
상기 드라이 클리닝은 Si으로 이루어진 반도체 기판과 산화막으로 이루어진 소자분리막의 식각 선택비가 높은 조건으로 수행한다. The dry cleaning is performed under conditions in which the etching selectivity of the semiconductor substrate made of Si and the device isolation film made of oxide is high.
상기 드라이 클리닝은 NH3 가스와 HF 가스를 사용하여 수행한다. The dry cleaning is performed using NH 3 gas and HF gas.
상기 NH3 가스와 상기 HF 가스는 각각 20∼40sccm의 유량을 사용한다. The NH 3 gas and the HF gas each use a flow rate of 20 to 40 sccm.
바람직하게, 상기 드라이 클리닝은 NH3 가스와 HF 가스에 Ar 가스를 더 첨가하여 수행한다. Preferably, the dry cleaning is performed by further adding Ar gas to the NH 3 gas and the HF gas.
상기 NH3 가스와 상기 HF 가스는 각각 20∼40sccm의 유량을 사용하고, 상기 Ar 가스는 10∼40sccm의 유량을 사용한다. The NH 3 gas and the HF gas each use a flow rate of 20 to 40 sccm, and the Ar gas uses a flow rate of 10 to 40 sccm.
상기 드라이 클리닝은 40∼80mTorr 압력 조건으로 30∼120초 동안 수행한다. The dry cleaning is performed for 30 to 120 seconds under a 40 to 80 mTorr pressure condition.
본 발명에 따른 반도체 소자의 제조방법은, 상기 소자분리막을 형성하는 단계 후, 그리고, 상기 돌기 패턴을 형성하는 단계 전, 상기 액티브 영역에서의 게이트 형성 영역을 리세스하는 단계;를 더 포함한다.The method of manufacturing a semiconductor device according to the present invention may further include: recessing a gate formation region in the active region after the forming of the device isolation layer and before forming the protrusion pattern.
본 발명은 돌기 패턴 형성을 위한 소자분리막의 식각을 NH3 가스와 HF 가스를 이용한 드라이 클리닝 방식으로 진행한다. 이 경우, 상기 NH3 가스와 HF 가스를 이용한 드라이 클리닝은 Si과 산화막 간의 식각 선택비가 높기 때문에 Si으로 이루어진 반도체 기판의 액티브 영역의 손실을 억제 또는 최소화하면서 산화막으로 이루어진 소자분리막 만을 선택적으로 식각할 수 있다.According to the present invention, etching of the device isolation layer for forming the protrusion pattern is performed by dry cleaning using NH 3 gas and HF gas. In this case, since the dry cleaning using the NH 3 gas and the HF gas has a high etching selectivity between the Si and the oxide film, only the device isolation film made of the oxide film may be selectively etched while suppressing or minimizing the loss of the active region of the semiconductor substrate made of Si. have.
따라서, 본 발명은 액티브 영역이 돌출되어 형성되는 돌기 패턴의 높이를 조절할 수 있으므로 소망하는 돌기 패턴의 높이를 얻을 수 있으며, 그래서, 돌기형 게이트를 갖는 반도체 소자의 특성을 향상시킬 수 있다.Therefore, the present invention can adjust the height of the projection pattern formed by protruding the active region, so that the height of the desired projection pattern can be obtained, so that the characteristics of the semiconductor device having the projection gate can be improved.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 전형적인 반도체 소자를 도시한 평면도이고, 도 2a 내지 도 2d 및 도 3a 내지 도 3d는 각각 도 1의 A-A´선 및 B-B´선에 대응하는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 도 1에 대한 설명은 생략하도록 한다. 1 is a plan view illustrating a typical semiconductor device, and FIGS. 2A to 2D and FIGS. 3A to 3D are methods for manufacturing a semiconductor device according to an exemplary embodiment of the present invention, which correspond to lines AA ′ and BB ′ of FIG. 1, respectively. It is sectional drawing by process for demonstrating this. Here, the description of FIG. 1 will be omitted.
도 2a 및 도 3a를 참조하면, 게이트 형성 영역을 포함한 액티브 영역 및 소자분리 영역을 구비하며, Si으로 이루어진 반도체 기판(200)을 마련한다. 상기 반도체 기판(200) 상에 패드산화막(도시안됨)과 패드질화막(도시안됨)을 차례로 형성 한 후, 상기 반도체 기판(200)의 소자분리 영역이 노출되도록 상기 패드질화막과 패드산화막을 식각한다. 상기 식각된 패드질화막을 식각 마스크로 이용해서 상기 노출된 반도체 기판(200)의 소자분리 영역을 식각하여 트렌치를 형성한 후, 상기 트렌치 내에 절연막, 예를 들어, 산화막을 매립하여 소자분리막(202)을 형성한다. 이후, 상기 식각된 패드질화막과 패드산화막을 차례로 제거한다. 2A and 3A, a
도 2b 및 도 3b를 참조하면, 상기 소자분리막(202)이 형성된 반도체 기판(200) 상에 상기 하드마스크막을 형성한다. 상기 하드마스크막은, 예를 들어, 비정질탄소막과 SiON막 및 BARC(Anti-Reflective Coating)막의 적층 구조로 형성한다. 상기 하드마스크막을 식각하여 액티브 영역에서의 게이트 형성 영역 및 이에 연장하는 소자분리막(202) 부분을 노출시키는 하드마스크(204)를 형성한다. 2B and 3B, the hard mask layer is formed on the
도 2c 및 도 3c를 참조하면, 상기 하드마스크(204)를 식각 마스크로 이용해서 노출된 소자분리막(202) 부분의 일부 두께를 식각하고, 이를 통해, 상기 액티브 영역에서의 게이트 형성 영역이 돌출되어 구성된 돌기 패턴(206)을 형성한다. 상기 소자분리막(202)의 식각은 NH3 가스와 HF 가스를 이용한 드라이 클리닝 방식으로 진행한다. 이때, 상기 NH3 가스와 HF 가스를 이용한 드라이 클리닝은 Ar 가스를 더 첨가하여 진행함이 바람직하다. 상기 NH3 가스와 HF 가스 및 Ar 가스를 이용한 드라이 클리닝은, 예를 들어, 상기 NH3 가스와 HF 가스의 유량을 각각 20∼40sccm로 하고, 상기 Ar 가스의 유량을 10∼40sccm으로 하며, 압력을 40∼80mTorr로 하여 30∼120초 동안 진행한다. Referring to FIGS. 2C and 3C, by using the
여기서, 상기 NH3 가스와 HF 가스를 이용한 드라이 클리닝은 소자분리막(202)은 물론 액티브 영역에 대해서도 동시에 수행되는데, 상기 NH3 가스와 HF 가스를 이용한 드라이 클리닝은 Si과 산화막 간의 식각 선택비가 높기 때문에 상기 Si으로 이루어진 반도체 기판(200)의 액티브 영역의 손실은 억제 또는 최소화되면서 산화막으로 이루어진 소자분리막(202) 만이 식각되도록 진행된다. Here, the dry cleaning using the NH 3 gas and the HF gas is simultaneously performed on the
따라서, 본 발명의 경우, 액티브 영역의 손실 없이 소자분리막(202) 만을 식각할 수 있기 때문에 상기 돌기 패턴(206)의 높이(h)를 효과적으로 조절할 수 있으며, 이를 통해, 용이하게 소망하는 높이의 돌기 패턴(206)을 얻을 수 있다.Therefore, in the case of the present invention, since only the
도 2d 및 도 3d를 참조하면, 상기 돌기 패턴(206)이 형성된 반도체 기판(200)의 결과물로부터 하드마스크를 제거한다. 그런 다음, 상기 돌기 패턴(206)을 포함한 반도체 기판(200) 상에 게이트 절연막(212)과 게이트 도전막(214)을 차례로 형성한 후, 상기 게이트 도전막(214)과 게이트 절연막(212)을 식각해서 상기 돌기 패턴(206)을 감싸는 라인 타입의 게이트(216)를 형성한다.2D and 3D, the hard mask is removed from the resultant of the
이후, 도시하지는 않았으나, 소오스/드레인 형성 공정을 포함하는 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.Subsequently, although not shown, a series of well-known subsequent processes including a source / drain formation process are sequentially performed to complete the semiconductor device according to the embodiment of the present invention.
전술한 바와 같이, 본 발명은 Si 대비 산화막의 식각 선택비가 높은 드라이 클리닝 방식으로 소자분리막을 식각하여 돌기 패턴을 형성함으로써 상기 돌기 패턴의 높이를 효과적으로 조절할 수 있다. 이에 따라, 본 발명은 상기 돌기 패턴을 감 싸도록 형성된 돌기형 게이트를 포함하는 반도체 소자의 특성을 향상시킬 수 있다.As described above, the present invention can effectively control the height of the protrusion pattern by forming a protrusion pattern by etching the device isolation layer by a dry cleaning method in which the etching selectivity of the oxide film relative to Si is high. Accordingly, the present invention can improve the characteristics of the semiconductor device including the protrusion-type gate formed to surround the protrusion pattern.
도 4는 본 발명의 효과를 보여주는 그래프이다. 4 is a graph showing the effect of the present invention.
도시된 바와 같이, 돌기 패턴의 형성을 위해 소자분리막을 NH3 가스와 HF 가스를 사용하여 드라이 클리닝 한 경우, 산화막은 100Å가 정도의 두께가 식각되는 반면, Si은 0.1Å 이내의 매우 얇은 두께가 식각됨을 볼 수 있다. As shown, when the device isolation film is dry-cleaned by using NH 3 gas and HF gas to form the protrusion pattern, the oxide film is etched to a thickness of about 100 GPa, while Si has a very thin thickness of less than 0.1 GPa. You can see it etched.
따라서, 도 4로부터 돌기 패턴의 형성을 위해 본 발명에 따른 드라이 클리닝을 진행하는 경우, 액티브 영역의 손실 없이 소자분리막 만을 선택적으로 식각할 수 있음을 알 수 있으며, 그래서, 본 발명은 돌기 패턴의 높이를 효과적으로 조절할 수 있다. Therefore, when the dry cleaning according to the present invention is performed to form the projection pattern from FIG. 4, it can be seen that only the device isolation layer can be selectively etched without loss of the active region. Thus, the present invention provides a height of the projection pattern. Can be adjusted effectively.
한편, 전술한 본 발명의 실시예에서는 돌기형 게이트를 형성하는 경우에 대해서만 도시하고 설명하였지만, 본 발명은, 도 5에 도시된 바와 같이, 리세스 및 돌기의 혼합 구조를 갖는 반도체 소자의 제조시에도 적용 가능하다. 이 경우, 하드마스크로부터 노출된 게이트 형성 영역에 해당하는 액티브 영역 부분이 우선 식각된 후, 리세스된 액티브 영역 부분에 연장하는 소자분리막 부분이 전술한 본 발명에 따른 드라이 클리닝 방식에 따라 식각된다.Meanwhile, in the above-described embodiment of the present invention, only the case of forming the protruding gate is illustrated and described. However, the present invention, as shown in FIG. 5, is a method of manufacturing a semiconductor device having a mixed structure of a recess and a protrusion. Applicable to In this case, the active region portion corresponding to the gate formation region exposed from the hard mask is first etched, and then the device isolation layer portion extending to the recessed active region portion is etched according to the above-described dry cleaning method according to the present invention.
도 5에서, 도면부호 500은 반도체 기판을, 502는 소자분리막을, 512는 게이트 절연막을, 514는 게이트 도전막을, 그리고, 516은 게이트를 각각 나타낸다. In Fig. 5,
이 경우에도 마찬가지로, 상기 드라이 클리닝 시에는 소자분리막만을 선택적으로 식각할 수 있으므로, 돌기 패턴의 높이를 용이하게 조절할 수 있고, 그래서, 돌기형 게이트를 갖는반도체 소자의 특성을 향상시킬 수 있다. In this case as well, since only the device isolation film can be selectively etched during the dry cleaning, the height of the projection pattern can be easily adjusted, so that the characteristics of the semiconductor device having the projection gate can be improved.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1은 전형적인 반도체 소자를 도시한 평면도이다.1 is a plan view illustrating a typical semiconductor device.
도 2a 내지 도 2d는 도 1의 B-B´선에 대응하는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 2A through 2D are cross-sectional views illustrating processes of manufacturing a semiconductor device in accordance with an embodiment of the present invention, which corresponds to line B-B 'of FIG. 1.
도 3a 내지 도 3d는 도 1의 B-B´선에 대응하는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 3A to 3D are cross-sectional views illustrating processes of manufacturing a semiconductor device in accordance with an embodiment of the present invention, which corresponds to line B-B 'of FIG. 1.
도 4는 본 발명의 효과를 설명하기 위한 그래프이다. 4 is a graph for explaining the effect of the present invention.
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/118,779 US20090035916A1 (en) | 2007-08-03 | 2008-05-12 | Method for manufacturing semiconductor device having fin gate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070078232 | 2007-08-03 | ||
| KR20070078232 | 2007-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090014083A KR20090014083A (en) | 2009-02-06 |
| KR100960932B1 true KR100960932B1 (en) | 2010-06-04 |
Family
ID=40684269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080025441A KR100960932B1 (en) | 2007-08-03 | 2008-03-19 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100960932B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577565B1 (en) * | 2004-02-23 | 2006-05-08 | 삼성전자주식회사 | and method for manufacturing fin Field Effect Transistor |
-
2008
- 2008-03-19 KR KR1020080025441A patent/KR100960932B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577565B1 (en) * | 2004-02-23 | 2006-05-08 | 삼성전자주식회사 | and method for manufacturing fin Field Effect Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090014083A (en) | 2009-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5134760B2 (en) | Manufacturing method of recess channel array transistor using mask layer having high etching selectivity with silicon substrate | |
| KR100691011B1 (en) | Method of manufacturing semiconductor device | |
| US20100159683A1 (en) | Method for Fabricating Semiconductor Device Having Recess Channel | |
| JP2006135304A (en) | Manufacturing method for mosfet element in peripheral region | |
| KR20070000758A (en) | Method for manufacturing field effect transistor having vertical channel | |
| KR100631960B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100683490B1 (en) | Method for manufacturing field effect transistor having vertical channel | |
| KR100960932B1 (en) | Method of manufacturing semiconductor device | |
| US20090035916A1 (en) | Method for manufacturing semiconductor device having fin gate | |
| KR100800162B1 (en) | Manufacturing method of semiconductor device | |
| KR100905778B1 (en) | Manufacturing method of semiconductor device | |
| KR100701700B1 (en) | Transistor and method for fabricating the same | |
| KR20090114151A (en) | Method for manufacturing semiconductor device | |
| KR20070016630A (en) | Method of manufacturing semiconductor device | |
| KR100598174B1 (en) | Method for forming the semiconductor device | |
| KR100844984B1 (en) | Semiconductor device and method for manufacturing the same with recess gate of t shape | |
| KR100979338B1 (en) | Method for Manufacturing Semiconductor Device | |
| KR101194742B1 (en) | Method for forming semiconductor device | |
| KR100629694B1 (en) | Method for manufacturing semiconductor device | |
| KR100713937B1 (en) | Method of manufacturing semiconductor device with recess gate | |
| KR100876886B1 (en) | Method of manufacturing semiconductor device | |
| KR100713938B1 (en) | Method of manufacturing semiconductor device with recess gate | |
| KR101169684B1 (en) | Transister of semiconductor device and method of manufacturing the same | |
| JP2007165550A (en) | Semiconductor device and its manufacturing method | |
| KR101169685B1 (en) | Method of manufacturing recess gate of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |