KR100955382B1 - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR100955382B1
KR100955382B1 KR1020050046945A KR20050046945A KR100955382B1 KR 100955382 B1 KR100955382 B1 KR 100955382B1 KR 1020050046945 A KR1020050046945 A KR 1020050046945A KR 20050046945 A KR20050046945 A KR 20050046945A KR 100955382 B1 KR100955382 B1 KR 100955382B1
Authority
KR
South Korea
Prior art keywords
data line
common electrode
wiring
black matrix
data
Prior art date
Application number
KR1020050046945A
Other languages
Korean (ko)
Other versions
KR20060079061A (en
Inventor
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to TW094121296A priority Critical patent/TWI320492B/en
Priority to GB0512953A priority patent/GB2421833B/en
Priority to JP2005187736A priority patent/JP4566838B2/en
Priority to FR0506644A priority patent/FR2879763B1/en
Priority to DE102005030672A priority patent/DE102005030672B4/en
Priority to US11/239,079 priority patent/US7576824B2/en
Publication of KR20060079061A publication Critical patent/KR20060079061A/en
Application granted granted Critical
Publication of KR100955382B1 publication Critical patent/KR100955382B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 본 발명에 따른 액정표시장치는 기판상에 상호 교차하여 화소영역을 정의하는 게이트배선과 데이터배선; 상기 데이터배선양측에 배열되는 데이터배선 쉴딩공통전극; 상기 게이트배선과 데이터배선의 교차지점에 형성되는 박막트랜지스터; 상기 데이터배선과 게이트배선상부를 포함하는 기판상에 배치되고, 상기 데이터배선과 데이터배선 쉴딩공통전극에 오버랩되는 블랙매트 릭스; 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역상에 배치되는 컬러필터; 상기 박막트랜지스터와 접속되는 화소전극; 및 상기 블랙매트릭스상에 배열되는 공통전극;을 포함하여 구성된다.The present invention relates to a liquid crystal display device and a manufacturing method thereof, the liquid crystal display device according to the present invention includes a gate wiring and a data wiring to define a pixel area crossing each other on the substrate; A data wiring shielding common electrode arranged at both sides of the data wiring; A thin film transistor formed at an intersection point of the gate line and the data line; A black matrix disposed on a substrate including the data line and the gate line and overlapping the data line and the data line shielding common electrode; A color filter disposed on the pixel area where the gate line and the data line cross each other; A pixel electrode connected to the thin film transistor; And a common electrode arranged on the black matrix.

컬러필터, 데이터배선 쉴딩공통전극, 디스클리네이션, COT Color filter, data wiring shielding common electrode, disclination, COT

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도.1 is a plan view schematically illustrating a general liquid crystal display device;

도 2는 도 1의 Ⅱ-Ⅱ선에 따른 액정표시장치의 단면도.2 is a cross-sectional view of the liquid crystal display device taken along the line II-II of FIG.

도 3은 종래기술에 따른 COT구조의 액정표시장치를 개략적으로 도시한 평면도.3 is a plan view schematically showing a liquid crystal display device having a COT structure according to the prior art.

도 4a 내지 4e는 도 3의 Ⅳ-Ⅳ선에 따른 COT 구조의 액정표시장치의 단면도.4A to 4E are cross-sectional views of the liquid crystal display of the COT structure taken along the line IV-IV of FIG.

도 5a 내지 도 5d는 본 발명에 따른 COT 구조의 액정표시장치의 레이아웃 배치 순서도.5A to 5D are layout layout flowcharts of a liquid crystal display device having a COT structure according to the present invention.

도 6a 내지 도 6f는 도 5d의 Ⅵa-Ⅵa선 및 Ⅵb-Ⅵb선에 따른 COT 구조의 액정표시장치의 제조공정 단면도.6A to 6F are cross-sectional views illustrating a manufacturing process of a liquid crystal display device having a COT structure taken along lines VIa-VIa and VIb-VIb of FIG. 5D.

- 도면의 주요부분에 대한 부호설명 --Code description of main parts of drawing-

200 : 기판 202 : 게이트배선200: substrate 202: gate wiring

204 : 게이트전극 206 : 캐패시터전극배선204: gate electrode 206: capacitor electrode wiring

206a : 데이터배선 쉴딩공통전극 206b : 캐패시터부206a: data wiring shielding common electrode 206b: capacitor portion

206 : 공통전극배선 208 : 제1절연막206: common electrode wiring 208: first insulating film

210 : 액티브층 212 : 오믹콘택층 214 : 데이터배선 216 : 소스전극      210: active layer 212: ohmic contact layer 214: data wiring 216: source electrode

218 : 드레인전극 220 : 제2절연막 218: drain electrode 220: second insulating film

222 : 블랙매트릭스 224 : 컬러필터222 black matrix 224 color filter

226 : 요철 228 : 제3절연막 226: unevenness 228: third insulating film

229 : 콘택홀 230, 230a : 화소전극229: contact hole 230, 230a: pixel electrode

232, 232a : 공통전극 232, 232a: common electrode

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 COT(Color Filter On TFT)구조의 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a color filter on TFT (COT) structure and a manufacturing method thereof.

일반적으로 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열방향에 따라 빛이 투과되는 특성이 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of the liquid crystals is changed and the light transmitting characteristics are changed according to the changed alignment direction of the liquid crystals.

또한, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판사이에 액정물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정분자를 움직이게 하므로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In addition, the liquid crystal display device is formed by arranging two substrates on which the field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by the electric field, the device expresses the image by the transmittance of light that varies accordingly.

이러한 일반적인 액정표시장치에 대해 도 1를 참조하여 설명하면 다음과 같다.This general liquid crystal display will be described with reference to FIG. 1.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다.1 is a plan view schematically illustrating a general liquid crystal display device.

도 1을 참조하면, 일반적인 액정표시장치(11)는 서브 칼러필터(미도시)와 각 서브 컬러필터(미도시)사이에 구성된 블랙매트릭스(미도시)을 포함하는 컬러필터(미도시)와 상기 컬러필터(미도시)의 상부에 증착된 공통전극(미도시)이 형성된 상부기판(미도시)과, 화소영역(P)이 정의되고 이 화소영역에는 화소전극(미도시)과 스위칭소자(T)가 구성되며, 상기 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(미도시)과, 상부기판(미도시)과 하부기판(미도시)사이에는 액정(미도시)이 충진되어 있다.Referring to FIG. 1, a general liquid crystal display device 11 includes a color filter (not shown) including a black matrix (not shown) configured between a sub color filter (not shown) and each sub color filter (not shown). An upper substrate (not shown) on which a common electrode (not shown) deposited on the color filter (not shown), a pixel region P is defined, and a pixel electrode (not shown) and a switching element T are defined in the pixel region. And a liquid crystal (not shown) is filled between the lower substrate (not shown) and the upper substrate (not shown) and the lower substrate (not shown) where array wiring is formed around the pixel region P. .

여기서, 상기 하부기판은 어레이기판이라고도 하는데, 이 하부기판에는 스위칭소자인 박막트랜지스터(T)가 매트릭스 형태로 배치되어 하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성되어 있다.Here, the lower substrate is also referred to as an array substrate. In this lower substrate, a thin film transistor T, which is a switching element, is arranged in a matrix form, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. ) Is formed.

또한, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와같이 투명한 화소전극In addition, the pixel region P is a region defined by the gate wiring 13 and the data wiring 15 crossing each other, and the pixel electrode P is transparent as described above.

(17)이 형성된다. 여기서, 상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin -oxide: ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.(17) is formed. Here, the pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

또한, 상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트배선(13)의 상부에 형성되며, 스토리지 캐패시터(C)의 제1전극으로는 게이트배선(13)의 일부를 사용하고, 제2전극으로는 소스 및 드레인전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다. 여기서,상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.In addition, a storage capacitor C connected in parallel with the pixel electrode 17 is formed on the gate wiring 13, and a portion of the gate wiring 13 is used as the first electrode of the storage capacitor C. As the second electrode, an island-shaped source / drain metal layer 30 formed of the same material as the source and drain electrodes is used. Here, the source / drain metal layer 30 is configured to be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

전술한 바와같이, 상부 컬러필터기판(미도시)과 하부 어레이기판(미도시)을 합착하여 액정패널을 제작하는 경우에는, 컬러필터기판(미도시)과 어레이기판(미도시)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.As described above, in the case where the upper color filter substrate (not shown) and the lower array substrate (not shown) are bonded to each other to produce a liquid crystal panel, the bonding error between the color filter substrate (not shown) and the array substrate (not shown) is prevented. It is very likely that light leakage will occur.

상기와 같이 구성되는 일반적인 액정표시장치의 제조방법에 대해 도 2를 참조하여 설명하면 다음과 같다.A method of manufacturing a general liquid crystal display device configured as described above will be described with reference to FIG. 2.

도 2는 도 1의 Ⅱ-Ⅱ선에 따른 액정표시장치의 단면도이다.FIG. 2 is a cross-sectional view of the liquid crystal display device taken along the line II-II of FIG. 1.

도 2를 참조하면, 일반적인 액정표시장치의 제조방법은 먼저 어레이기판인 하부기판(22)과 컬러필터기판인 상부기판(5)을 이격되도록 배치하고, 하부 및 상부기판(22)(5)의 사이에는 액정층(14)을 주입한다.Referring to FIG. 2, a method of manufacturing a general liquid crystal display device is first arranged so that the lower substrate 22, which is an array substrate, and the upper substrate 5, which is a color filter substrate, are spaced apart from each other, and the lower and upper substrates 22, 5 are separated from each other. The liquid crystal layer 14 is injected in between.

또한, 상기 하부기판(22)의 상부에는 게이트전극(32), 액티브층(34), 소스전극(36)과 드레인전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터In addition, a thin film transistor T including a gate electrode 32, an active layer 34, a source electrode 36, and a drain electrode 38 is disposed on the lower substrate 22, and the thin film transistor.

(T)의 상부에는 이를 보호하는 보호막(40)을 형성한다.On the upper portion of the (T) is formed a protective film 40 for protecting it.

그리고, 상기 화소영역(P)에는 상기 박막트랜지스터(T)의 드레인전극(38)과 접촉하는 투명 화소전극(17)을 형성하고, 상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)를 게이트배선(13)의 상부에 구성한다.In the pixel region P, a transparent pixel electrode 17 is formed in contact with the drain electrode 38 of the thin film transistor T, and a storage capacitor C connected in parallel with the pixel electrode 17 is formed. The upper portion of the gate wiring 13 is configured.

또한, 상기 상부기판(5)에는 상기 게이트배선(13)과 데이터배선(15)과 박막트랜지스터(T)에 대응하는 블랙매트릭스(6)와 함께, 하부기판(22)의 화소영역In addition, the upper substrate 5 includes the black matrix 6 corresponding to the gate wiring 13, the data wiring 15, and the thin film transistor T, and the pixel region of the lower substrate 22.

(P)에 대응하는 적색, 녹색, 청색의 컬러필터(8a, 8b, 8c)을 형성한다. 이때, 일반적인 어레이기판의 구성은 수직 크로스 토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소전극(17)을 일정 간격(A)만큼 이격되도록 형성하고, 게이트배선 (13)과 화소전극(17) 또한 일정간격(B)만큼 이격되도록 형성한다.Red, green, and blue color filters 8a, 8b, and 8c corresponding to (P) are formed. In this case, the general array substrate is formed such that the data line 15 and the pixel electrode 17 are spaced apart by a predetermined distance A to prevent vertical cross talk, and the gate line 13 and the pixel electrode are spaced apart from each other. (17) It is also formed so as to be spaced apart by a predetermined interval (B).

그리고, 상기 데이터배선(15) 및 게이트배선(13)과 화소전극(17)사이의 이격된 공간(A, B)은 빛샘 현상이 발생하는 영역이기 때문에 상부기판(5)에 형성된 블랙 매트릭스(6)가 이 부분을 가려 주는 역할을 한다.Since the spaces A and B spaced apart between the data line 15 and the gate line 13 and the pixel electrode 17 are regions where light leakage occurs, the black matrix 6 formed on the upper substrate 5 is formed. ) Covers this part.

또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 한다.In addition, the black matrix 6 formed on the upper portion of the thin film transistor T serves to block the light so that the light radiated from the outside does not affect the active layer 34 through the passivation layer 40.

그런데, 상기 상부기판(5)과 하부기판(22)을 합착하는 공정중 합착오차However, the bonding error during the process of bonding the upper substrate 5 and the lower substrate 22

(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할때 일정한 값의 마진을 두고 설계하기 때문에 그만큼 개구율이 저하된다.(misalign) may occur, and in view of this, the aperture ratio is reduced by designing the black matrix 6 with a constant margin.

또한, 마진을 넘어선 합착 오차가 발생할 경우, 빛샘영역(A, B)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다. In addition, when the bonding error beyond the margin occurs, there is often a case of light leakage defects in which the light leakage regions A and B are not covered by the black matrix 6.

따라서, 이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질을 저하시키는 문제점이 있다.Therefore, in this case, since the light leakage appears to the outside, there is a problem of lowering the image quality.

그리고, 상술한 바와같이, 일반적인 액정표시장치는 가장 일반적인 방식으로서, 컬러필터기판과 박막트랜지스터 배열기판을 서로 다른 공정을 통해 제작하고, 이들을 합착하는 방식을 채택하였다.As described above, the general liquid crystal display device adopts a method of manufacturing a color filter substrate and a thin film transistor array substrate through different processes and bonding them as the most common method.

최근에는 박막 트랜지스터 배열기판에 컬러필터를 형성하는 이른바 컬러필터 온 TFT(Color Filter on TFT; COT)방식이라는 새로운 개념의 박막트랜지스터 어레 이 설계 개념이 도입되었다.Recently, a new concept of thin film transistor array design, a color filter on TFT (COT) method, which forms a color filter on a thin film transistor array substrate, has been introduced.

상기와 같은 기존 COT방식의 액정표시장치는 스위칭소자인 박막트랜지스터를 형성한후, 상기 박막트랜지스터상에 적, 녹, 청의 컬러수지를 형성하는 방식으로 제작된다.The conventional COT type liquid crystal display device is manufactured by forming a thin film transistor, which is a switching element, and then forming red, green, and blue color resins on the thin film transistor.

이러한 종래기술에 따른 COT 구조의 액정표시장치에 대해 도 3을 참조하여 설명하면 다음과 같다.The liquid crystal display of the COT structure according to the related art will be described with reference to FIG. 3 as follows.

도 3은 종래기술에 따른 COT 구조의 액정표시장치를 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a liquid crystal display device having a COT structure according to the related art.

도 3을 참조하면, 종래기술에 따른 COT 구조의 액정표시장치는 게이트배선 (102)과 데이터배선(116)을 서로 교차배치되도록 구성하고, 이들 두 배선(102, 116)의 교차 지점에는 게이트전극(104)과 액티브층(108)과 소스/드레인전극(112, 114)을 포함하는 박막트랜지스터(T)를 배치구성한다.Referring to FIG. 3, the liquid crystal display of the COT structure according to the related art is configured such that the gate wiring 102 and the data wiring 116 are arranged to cross each other, and the gate electrode is disposed at the intersection of the two wirings 102 and 116. The thin film transistor T including the 104, the active layer 108, and the source / drain electrodes 112 and 114 is disposed.

또한,상기 두 배선(102, 116)이 교차하여 정의되는 영역에는 드레인전극In addition, a drain electrode is formed in an area defined by the two interconnections 102 and 116 crossing each other.

(114)과 접촉하는 투명전극(미도시)과 컬러필터(124a, 124b, 124c)를 구성한다.Transparent electrodes (not shown) in contact with 114 and color filters 124a, 124b, and 124c are formed.

그리고, 상기 투명전극(미도시)은 컬러필터(124a)(124b)(124c)의 상부에 구성한다. 이때, 상기 투명전극(미도시)을 통해 드레인전극(114)과 간접적으로 접촉하는 형상이다.The transparent electrode (not shown) is configured above the color filters 124a, 124b, and 124c. In this case, the transparent electrode (not shown) is indirectly in contact with the drain electrode 114.

또한, 상기 투명전극(미도시)은 게이트배선(102)의 상부에 구성된 스토리지 캐패시터(C)와 병렬로 연결된다.In addition, the transparent electrode (not shown) is connected in parallel with the storage capacitor C configured on the gate wiring 102.

그리고, 상기 스토리지 캐패시터(C)는 게이트배선(102)의 일부를 제1전극으 로 하고, 상기 투명전극(미도시)과 연결되는 동시에 상기 소스 및 드레인전극과 동일층로 형성된 캐패시터 상부전극(118)을 제2전극으로 한다.In addition, the storage capacitor C has a portion of the gate wiring 102 as the first electrode, and is connected to the transparent electrode (not shown) and is formed on the same layer as the source and drain electrodes. ) As the second electrode.

또한, COT구조는, 상기 어레이부의 박막트랜지스터(T) 상부에 블랙매트릭스In addition, the COT structure, the black matrix on the thin film transistor (T) of the array portion.

(120)와, 적, 녹, 청색의 컬러필터(124a)(124b)(124c)가 구성된 형태이다. 이때, 상기 블랙 매트릭스(120)은 빛샘영역을 가라는 역할을 한다.120 and red, green, and blue color filters 124a, 124b, and 124c. In this case, the black matrix 120 serves to cover the light leakage region.

그리고, 상기 블랙매트릭스(120)은 불투명한 유기물질을 도포하여 형성하며, 빛을 차단하는 역할과 함께 박막트랜지스터를 보호하는 보호막의 역할을 한다. In addition, the black matrix 120 is formed by applying an opaque organic material, and serves as a protective film for protecting the thin film transistor with the role of blocking light.

상기와 같은 구성으로 이루어진 종래기술에 따른 COT 구조의 액정표시장치의 제조방법에 대해 도 4a 내지 도 4e를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device having a COT structure according to the related art having the above configuration will be described below with reference to FIGS. 4A to 4E.

도 4a 내지 4e는 도 3의 Ⅳ-Ⅳ선에 따른 COT 구조의 액정표시장치의 단면도이다.4A to 4E are cross-sectional views of the liquid crystal display of the COT structure taken along the line IV-IV of FIG. 3.

도 4a를 참조하면, 먼저 기판(100)의 상부에 도전성 금속을 증착하고 이를 패터닝하여, 게이트배선(102)과 게이트전극(104)을 형성한다.Referring to FIG. 4A, first, a conductive metal is deposited on the substrate 100 and patterned to form a gate wiring 102 and a gate electrode 104.

그다음, 상기 게이트배선(102)과 게이트전극(104)이 형성된 기판(100)의 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹중에서 선택된 하나를 증착하여, 제1절연막인 게이트절연막(106)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiNx) and silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 100 on which the gate wiring 102 and the gate electrode 104 are formed. A gate insulating film 106 that is one insulating film is formed.

이어서, 상기 게이트절연막(106)상에 순수 비정질실리콘(a-Si:H)과 불순물이 포함된 비정질실리콘(n+ a-Si:H)을 증착하고, 이를 패터닝하여 상기 게이트전극Subsequently, pure silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities are deposited on the gate insulating layer 106, and patterned to form the gate electrode.

(104) 상부의 게이트절연막(106)상에 액티브층(108)과 오믹콘택층(110)을 형성한다.An active layer 108 and an ohmic contact layer 110 are formed on the gate insulating layer 106 on the upper side of the gate insulating layer 106.

그다음, 상기 액티브층(108)과 오믹콘택층(110)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 텅스텐(W), 탄탈륨(Ta) 등을 포함하는 도전성 금속그룹중 선택된 하나를 증착하고, 이를 패터닝하여 상기 오믹콘택층(110)과 각각 접촉하는 소스전극(112)과 드레인전극(114)과, 소스전극(112)과 접촉하는 데이터배선(116)과 상기 게이트배선(102)의 상부에 스토리지노드인 아일랜드 형상의 캐패시터 상부전극(118)을 형성한다.Next, chromium (Cr), molybdenum (Mo), copper (Cu), tungsten (W), tantalum (Ta), etc., are formed on the entire surface of the substrate 100 on which the active layer 108 and the ohmic contact layer 110 are formed. Selected one of the conductive metal group including a depositing and patterning it, the source electrode 112 and the drain electrode 114 in contact with the ohmic contact layer 110, the data wiring in contact with the source electrode 112 ( An island-shaped capacitor upper electrode 118 that is a storage node is formed on the top of the gate 116 and the gate wiring 102.

이어서, 상기 소스 및 드레인전극(112, 114)이 형성된 기판(100)의 전면에 질화실리콘과 산화실리콘을 포함한 무기절연물질그룹중 하나를 증착하여 제2절연막(119)을 형성한다. 이때, 상기 제2절연막(119)의 기능은 이후에 형성되는 유기막(미도시)과 액티브층(108)사이에 발생할 수 있는 접촉불량을 방지하기 위한 기능을 한다. 또한, 상기 제2절연막(119)은 유기막과 액티브층(108)과의 접촉불량이 발생하지 않는다면 형성하지 않아도 좋다.Subsequently, one of the inorganic insulating material groups including silicon nitride and silicon oxide is deposited on the entire surface of the substrate 100 on which the source and drain electrodes 112 and 114 are formed to form the second insulating layer 119. In this case, the function of the second insulating layer 119 serves to prevent a poor contact that may occur between the organic layer (not shown) and the active layer 108 formed later. The second insulating layer 119 may not be formed unless a poor contact between the organic layer and the active layer 108 occurs.

그다음, 상기 제2절연막(119)상부에 불투명한 유기물질을 도포하여 유기층을 형성한후 이를 패터닝하여 상기 박막트랜지스터(T)와 데이터배선(116) 및 게이트배선(102)의 상부에 블랙매트릭스(120)을 형성한다.Next, an opaque organic material is coated on the second insulating layer 119 to form an organic layer, and then patterned to form a black matrix on the thin film transistor T, the data wiring 116, and the gate wiring 102. 120).

이때, 상기 박막트랜지스터(T)를 보호하는 보호막으로 블랙매트릭스를 사용하지 않고 유전율인 낮은 투명 유기절연물질 또는 무기절연물질을 사용할 수 있으며, 이러한 경우에는 상부기판에 별도의 블랙매트릭스를 사용한다.In this case, a low transparent organic insulating material or an inorganic insulating material having a dielectric constant may be used as a protective layer for protecting the thin film transistor T, and in this case, a separate black matrix is used for the upper substrate.

이어서, 도 4b를 참조하면, 상기 박막트랜지스터(T) 및 스토리지캐패시터 (C) 지역이 오버랩되도록 상기 블랙매트릭스(120)를 선택적으로 패터닝한다. 이때, 상기 블랙매트릭스(120) 패터닝시에 드레인전극과 접촉하기 위해 후속공정에서 형성될 콘택홀 영역과 캐패시터의 상부전극과 연결하는 부분에 해당하는 제2절연막(119)부분에는 블랙매트릭스가 남지 않도록 패터닝한다. Subsequently, referring to FIG. 4B, the black matrix 120 is selectively patterned so that the regions of the thin film transistor T and the storage capacitor C overlap with each other. In this case, the black matrix 120 is formed so that the black matrix does not remain in the portion of the second insulating layer 119 corresponding to the contact hole region to be formed in a subsequent process and the upper electrode of the capacitor to contact the drain electrode during patterning of the black matrix 120. Pattern.

그다음, 선택적으로 패터닝된 블랙매트릭스(120)를 포함한 전체 구조의 상면에 컬러수지를 도포하여 다수의 화소영역(P)에 적색과 녹색 및 청색의 컬러필터 (124a)(124b)(124c)을 각각 형성한다. Next, color resins are applied to the upper surface of the entire structure including the selectively patterned black matrix 120, and red, green, and blue color filters 124a, 124b, and 124c are respectively applied to the plurality of pixel areas P. FIG. Form.

이어서, 도 4c를 참조하면, 상기 컬러필터(124a)(124b)(124c)를 포함한 전체 구조의 상면에 아크릴 수지를 도포하여 오버코트층(126)을 형성한다.Next, referring to FIG. 4C, an overcoat layer 126 is formed by coating an acrylic resin on the upper surface of the entire structure including the color filters 124a, 124b, and 124c.

그다음, 도 4d를 참조하면, 상기 오버코트층(126)을 선택적으로 패터닝하여 상기 드레인전극(114) 및 캐패시터 상부전극(118)의 일부를 노출시키는 드레인콘택홀(128) 및 캐패시터콘택홀(130)을 형성한다. Next, referring to FIG. 4D, the overcoat layer 126 may be selectively patterned to expose a portion of the drain electrode 114 and the capacitor upper electrode 118 and the drain contact hole 128 and the capacitor contact hole 130. To form.

이어서, 도 4e를 참조하면, 상기 드레인콘택홀(128) 및 캐패시터콘택홀(130)을 포함한 오버코트층(126)상에 투명전극물질을 증착한후 이를 패터닝하여 공통전극(132)을 형성한다.  Subsequently, referring to FIG. 4E, a transparent electrode material is deposited on the overcoat layer 126 including the drain contact hole 128 and the capacitor contact hole 130 and then patterned to form a common electrode 132.

그러나, 상기와 같이 제조되는 종래기술에 따른 액정표시장치의 어레이기판 및 그 제조방법에 의하면, 대형 유리기판공정에서 합착 마진증가에 의한 개구율 저하를 막기 위한 COT구조는 박막트랜지스터 하부기판에 오버코트층(즉, 아크릴 수지)을 사용하며, 이러한 아크릴막은 유기막으로 인해 하부기판에 발생한 요철을 평탄화시키는 것과 컬러필터의 불순물 이온들이 액정층으로 용출되는 것을 막는 역 할을 한다.However, according to the array substrate and the manufacturing method of the liquid crystal display device according to the prior art manufactured as described above, the COT structure for preventing the opening ratio decrease due to the increase of the bonding margin in the large glass substrate process, the overcoat layer ( That is, acrylic resin) is used, and this acrylic film serves to planarize the unevenness generated on the lower substrate due to the organic film and to prevent the impurity ions of the color filter from eluting into the liquid crystal layer.

그러나, 아크릴 재료를 사용할 경우 코스트(cost) 증가가 발생하며, 포스트 노광(post exposure)공정을 통해 투과율이 일시적으로 향상되지만, 이후 공정에서 투과율 감소가 지속적으로 발생하기 때문에 패널 투과율을 저하시키는 문제점이 있다. 따라서, 이와 같은 COT 구조의 단점을 없애기 위해 아크릴을 사용하지 않고 COT 구조개발이 진행중이다.However, when the acrylic material is used, an increase in cost occurs and the transmittance is temporarily improved through a post exposure process. However, a decrease in transmittance in the subsequent process causes a problem of lowering the panel transmittance. have. Therefore, in order to eliminate the disadvantages of the COT structure, the development of the COT structure without using acrylic is in progress.

이에, 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, COT 구조에서 디스클리네이션 (disclination)에 의한 빛샘을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which are designed to solve various problems according to the prior art, which can prevent light leakage due to disclination in a COT structure. have.

또한, 본 발명의 다른 목적은 제조단가를 낮추고, 투과율 감소를 억제하여 투과율을 안정화시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.In addition, another object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can lower the manufacturing cost and stabilize the transmittance by suppressing a decrease in transmittance.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 기판상에 상호 교차하여 화소영역을 정의하는 게이트배선과 데이터배선; 상기 데이터배선양측에 배열되는 데이터배선 쉴딩공통전극; 상기 게이트배선과 데이터배선의 교차지점에 형성되는 박막트랜지스터; 상기 데이터배선과 게이트배선상부를 포함하는 기판상에 배치되고, 상기 데이터배선과 데이터배선 쉴딩공통전극에 오버랩되는 블랙매트 릭스; 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역상에 배치되는 컬러필터; 상기 박막트랜지스터와 접속되는 화소전극; 및 상기 블랙매트릭스상에 배열 되는 공통전극;을 포함하여 구성되는 것을 특징으로한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a gate line and a data line crossing a substrate to define a pixel area; A data wiring shielding common electrode arranged at both sides of the data wiring; A thin film transistor formed at an intersection point of the gate line and the data line; A black matrix disposed on a substrate including the data line and the gate line and overlapping the data line and the data line shielding common electrode; A color filter disposed on the pixel area where the gate line and the data line cross each other; A pixel electrode connected to the thin film transistor; And a common electrode arranged on the black matrix.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은, 어레이기판상에 게이트배선과 데이터배선을 서로 교차되게 형성하는 단계; 상기 데이터배선 양측에 상기 데이터배선과 이격되게 데이터배선 쉴딩공통전극을 형성하는 단계; 상기 게이트배선과 데이터배선이 교차되어 이루는 영역에 박막트랜지스터를 형성하는 단계; 상기 데이터배선과 게이트배선상부를 포함한 기판상에 위치하고, 상기 데이터배선과 데이터배선 쉴딩공통전극을 오버랩시키는 블랙매트릭스를 형성하는 단계; 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역상에 컬러필터를 형성하는 단계; 및 상기 박막트랜지스터에 접속되는 화소전극과 블랙매트릭스상에 오버랩되는 공통전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.In addition, a method of manufacturing a liquid crystal display device according to the present invention for achieving the above object comprises the steps of forming a gate wiring and a data wiring to cross each other on an array substrate; Forming a data wiring shielding common electrode on both sides of the data wiring to be spaced apart from the data wiring; Forming a thin film transistor in an area where the gate line and the data line cross each other; Forming a black matrix on the substrate including the data line and the gate line and overlapping the data line and the data line shielding common electrode; Forming a color filter on the pixel area where the gate line and the data line cross each other; And forming a common electrode overlapping the pixel electrode connected to the thin film transistor on the black matrix.

이하, 본 발명에 따른 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 5a 내지 도 5d는 본 발명에 따른 COT 구조의 액정표시장치의 레이아웃 배치 순서도이다.5A to 5D are layout layout flowcharts of a liquid crystal display (LCD) device having a COT structure according to the present invention.

도 5a를 참조하면, 본 발명에 따른 COT 구조의 액정표시장치는, 하부 어레이기판상에 수평방향으로 게이트배선(202)이 배열되어 있고, 이 게이트배선(202)과 일정간격만큼 이격되어 수평방향으로 공통전극배선(common electrode line)(206)이 배열되어 있다. 여기서, 상기 공통전극배선(206)은 수직방향으로 배열되어 크로스토크(cross-talk) 수준을 최소화하기 위한 데이터배선 쉴딩공통전극(data line shielding common electrode)(206a)과, 수평방향으로 배열되어 스토리지 캐패시터를 구성하는 스토리지부(206b)으로 구성된다. 여기서, 상기 데이터배선 쉴딩공통전극(206a)은 적어도 두개가 일정간격을 두고 대향되게 배열되어 있다. 또한, 상기 게이트배선(202)과 공통전극배선(206)은 게이트 패터닝시에 동시에 패터닝한다.Referring to FIG. 5A, in the liquid crystal display of the COT structure according to the present invention, a gate wiring 202 is arranged in a horizontal direction on a lower array substrate, and is spaced apart from the gate wiring 202 by a predetermined interval in a horizontal direction. The common electrode line 206 is arranged. Here, the common electrode wiring 206 is arranged in a vertical direction, and a data line shielding common electrode 206a for minimizing cross-talk level, and is arranged in a horizontal direction to store the common electrode wiring 206. It consists of the storage part 206b which comprises a capacitor. Here, at least two of the data wiring shielding common electrodes 206a are arranged to face each other at a predetermined interval. In addition, the gate wiring 202 and the common electrode wiring 206 are simultaneously patterned at the time of gate patterning.

이어서, 도 5b를 참조하면, 하부 어레이기판(미도시; 200)상에 상기 게이트배선(202)과 교차되게 수직방향으로 배열되는 데이터배선(214)과 소스/드레인전극(216)(218)을 배열한다. 이때, 상기 데이터배선(214)은 공통전극배선(206)의 데이터배선 쉴딩공통전극들(206a)사이에 이격되게 배열되어 있다. 또한, 상기 드레인전극(218)은 상기 공통전극배선(206)의 스토리지 캐패시터부(206b)상에 오버랩되게 배치되어 있다. 이때, 상기 드레인전극(218)과 상기 공통전극배선(206)의 스토리지 캐패시터부(206b)는 캐패시터를 구성한다.Subsequently, referring to FIG. 5B, the data line 214 and the source / drain electrodes 216 and 218 arranged on the lower array substrate (not shown) 200 in the vertical direction to intersect the gate line 202 may be formed. Arrange. In this case, the data line 214 is arranged to be spaced apart between the data line shielding common electrodes 206a of the common electrode line 206. In addition, the drain electrode 218 is disposed to overlap on the storage capacitor unit 206b of the common electrode wiring 206. In this case, the drain electrode 218 and the storage capacitor part 206b of the common electrode wiring 206 constitute a capacitor.

그다음, 도면에는 도시하지 않았지만, 기판 전체에 절연막(미도시; 220)을 증착한후 그 위에 상기 데이터배선(214) 및 상기 데이터배선 쉴딩공통전극(206a)과 오버랩되도록 블랙매트릭스(미도시; 222)를 형성한다. 이때, 상기 블랙매트릭스(미도시; 222)는 데이터배선(214) 전체와 데이터배선 쉴딩공통전극(206a)의 일정 부분까지 오버랩되도록 배열되어 있다. 또한, 상기 블랙매트릭스(미도시; 222)는 후속공정에서 상기 드레인전극(218)을 노출시키는 드레인콘택홀(229)이 형성되는 평탄화 유기막(미도시; 228)상에는 오버랩되지 않도록 배열한다.Next, although not shown in the drawing, a black matrix (not shown) is formed so as to deposit an insulating film (not shown) 220 on the entire substrate and to overlap the data wiring 214 and the data wiring shielding common electrode 206a thereon. ). In this case, the black matrix 222 is arranged to overlap the entire data line 214 and a predetermined portion of the data line shielding common electrode 206a. The black matrix 222 is arranged so as not to overlap on the planarization organic film 228 in which the drain contact hole 229 exposing the drain electrode 218 is formed in a subsequent process.

이어서, 도면에는 도시하지 않았지만, 상기 블랙매트릭스(미도시; 222)상면 일부를 포함한 제2절연막(220)상에 컬러필터층(미도시; 224)을 형성한다. 이때, 상 기 컬러필터층(미도시; 224)은 상기 게이트배선(202)과 데이터배선(214)이 교차되어 이루는 영역상에 형성되며, 상기 블랙매트릭스(미도시; 222)의 상면 일부분과 오버랩되도록 배열한다. Subsequently, although not shown in the drawings, a color filter layer (not shown) 224 is formed on the second insulating layer 220 including a part of the upper surface of the black matrix (not shown). In this case, the color filter layer 224 is formed on a region where the gate wiring 202 and the data wiring 214 intersect with each other, and overlap with a portion of the top surface of the black matrix 222. Arrange.

그다음, 도 5c를 참조하면, 상기 블랙매트릭스(미도시; 222)와 컬러필터층(미도시; 224)을 포함한 기판 전체에 평탄화 유기막(미도시; 228)을 형성한후 이 평탄화 유기막(미도시; 228)과 상기 제2절연막(미도시; 220)을 순차적으로 패터닝하여 상기 드레인전극(218)을 노출시키는 드레인콘택홀(229)을 형성한다. 이때, 상기 드레인콘택홀(229) 형성시에, 상기 평탄화 유기막(미도시; 228)상에는 두꺼운 블랙매트릭스(미도시; 222) 또는 컬러필터층(미도시; 224)이 위치하지 않기 때문에 드레인콘택홀(229) 형성이 가능하게 된다.Next, referring to FIG. 5C, a planarization organic film (not shown) 228 is formed on the entire substrate including the black matrix (not shown) 222 and the color filter layer (not shown) 224, and then the planarization organic film (not shown) is formed. 228 and the second insulating layer 220 are sequentially patterned to form a drain contact hole 229 exposing the drain electrode 218. In this case, when the drain contact hole 229 is formed, a thick black matrix (not shown) 222 or a color filter layer (not shown) 224 is not disposed on the planarization organic layer (not shown) 228. (229) Formation is possible.

이어서, 도 5d를 참조하면, 상기 드레인콘택홀(229)을 통해 상기 드레인전극Subsequently, referring to FIG. 5D, the drain electrode through the drain contact hole 229.

(218)과 접속되는 화소전극(230)과 공통전극(232)이 배열되어 있다. 이때, 상기 화소전극(230)은 드레인전극(218)과 오버랩되어 있으며, 수직방향(230a)으로 연장되어 있다. 또한, 상기 공통전극(232)은 상기 게이트배선영역과 데이터배선영역 및 데이터배선 쉴딩공통전극(206a)에 오버랩되어 있으며, 이 공통전극(232)에서 연장된 수직방향(232a)은 상기 화소전극의 수직방향(230a)사이에 배치되어 있다. 이때, 상기 공통전극(232)은 앞서 형성된 게이트 패터닝시에 형성된 공통전극배선과 표시외곽영역에서 콘택되어 서로 등전위상태가 된다.The pixel electrode 230 and the common electrode 232 connected to the 218 are arranged. In this case, the pixel electrode 230 overlaps the drain electrode 218 and extends in the vertical direction 230a. In addition, the common electrode 232 overlaps the gate wiring area, the data wiring area, and the data wiring shielding common electrode 206a, and the vertical direction 232a extending from the common electrode 232 is formed of the pixel electrode. It is arrange | positioned between the vertical directions 230a. At this time, the common electrode 232 is in contact with the common electrode wiring formed in the gate patterning and the display outer region formed in the previously formed gate is in an equipotential state.

한편, 상기와 같은 구성으로 이루어진 본 발명에 따른 액정표시장치의 제조방법에 대해 도 6a 내지 도 6f를 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing the liquid crystal display device according to the present invention having the above configuration will be described with reference to FIGS. 6A to 6F.

도 6a 내지 6f는 도 5d의 Ⅵa-Ⅵa선 및 Ⅳb-Ⅳb선에 따른 액정표시장치의 단면도이다.6A through 6F are cross-sectional views of the liquid crystal display device taken along line VIa-VIa and IVb-IVb of FIG. 5D.

도 6a를 참조하면, 먼저 기판(200)의 상부에 도전성 금속을 증착하고, 이를 패터닝하여 게이트배선(미도시; 202)과 게이트전극(204)을 형성한다. 이때, 상기 게이트배선(미도시; 202) 형성과 동시에 후속공정에서 형성될 데이터라인(미도시; 214)양측에 위치하는 데이터배선실딩공통전극(206a)(206b)을 구비한 캐패시터전극배선(206)을 게이트배선(202)과 이격되어 수평방향으로 대응되게 형성한다. 이때, 상기 데이터배선 쉴딩공통전극(206a)은 데이터신호가 유기막상부의 개구영역(즉, 공통전극과 화소전극 사이)의 전계(electric field)에 영향을 주지 않도록 차폐하는 역할, 즉 수직 크로스-토크(cross-talk) 레벨을 낮추는 기능을 한다.Referring to FIG. 6A, first, a conductive metal is deposited on the substrate 200 and patterned to form a gate wiring 202 and a gate electrode 204. At this time, the capacitor electrode wiring 206 having the data wiring shielding common electrodes 206a and 206b positioned at both sides of the data line (not shown) 214 to be formed in a subsequent process simultaneously with the formation of the gate wiring (202). ) Is spaced apart from the gate wiring 202 so as to correspond in the horizontal direction. In this case, the data wiring shielding common electrode 206a serves to shield the data signal from affecting an electric field of an opening region (ie, between the common electrode and the pixel electrode) on the organic layer, that is, vertical cross-talk. This function lowers the level of cross-talk.

그다음, 상기 데이터배선 쉴딩공통전극(206a)과 게이트배선(미도시; 202) 및 게이트전극(204)이 형성된 기판(200)의 전면에 질화실리콘(SiNx)과 산화실리콘Then, silicon nitride (SiNx) and silicon oxide are formed on the entire surface of the substrate 200 on which the data wiring shielding common electrode 206a, the gate wiring (not shown) 202, and the gate electrode 204 are formed.

(SiO2)을 포함하는 무기절연물질 그룹중에서 선택된 하나를 증착하여, 제1절연막인 게이트절연막(208)을 형성한다.One selected from the group of inorganic insulating materials including (SiO 2 ) is deposited to form a gate insulating film 208 which is a first insulating film.

이어서, 도 6b에 도시된 바와같이, 상기 게이트절연막(208)상에 순수 비정질실리콘(a-Si:H)과 불순물이 포함된 비정질실리콘(n+ a-Si:H)을 증착하고, 이를 패터닝하여 상기 게이트전극(204) 상부의 게이트절연막(208)상에 액티브층(210)과 오믹콘택층(212)을 형성한다.Subsequently, as shown in FIG. 6B, pure silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities are deposited on the gate insulating layer 208, and patterned. An active layer 210 and an ohmic contact layer 212 are formed on the gate insulating layer 208 on the gate electrode 204.

그다음, 상기 액티브층(210)과 오믹콘택층(212)이 형성된 기판의 전면에 크 롬(Cr), 몰리브덴(Mo), 구리(Cu), 텅스텐(W), 탄탈륨(Ta) 등을 포함하는 도전성 금속그룹중 선택된 하나를 증착하고, 이를 패터닝하여 데이터배선(214)과 함께 이 데이터배선(214)에서 연장되어 상기 오믹콘택층(212)과 각각 접촉하는 소스전극(216)과 드레인전극(218)을 형성한다. 이때, 상기 데이터배선(214) 패터닝시에 소스전극(216)과 접촉하는 상기 게이트배선(204)의 상부에 캐패시터 상부전극(미도시)을 함께 형성한다. 또한, 상기 데이터배선(214)은 상기 데이터배선 쉴딩공통전극(206a)과 각각 간격(W1, W2)만큼 이격되게 형성한다.Next, chromium (Cr), molybdenum (Mo), copper (Cu), tungsten (W), tantalum (Ta), etc., are formed on the entire surface of the substrate on which the active layer 210 and the ohmic contact layer 212 are formed. Selected one of the conductive metal groups is deposited, patterned, and extended together with the data line 214 to extend from the data line 214 to contact the ohmic contact layer 212 and the drain electrode 218, respectively. ). In this case, a capacitor upper electrode (not shown) is formed together on the gate wiring 204 in contact with the source electrode 216 when the data wiring 214 is patterned. In addition, the data line 214 is formed to be spaced apart from the data line shielding common electrode 206a by a distance W1 and W2, respectively.

이어서, 상기 소스 및 드레인전극(216, 218)이 형성된 기판(200)의 전면에 질화실리콘과 산화실리콘을 포함한 무기절연물질그룹중 하나를 증착하여 제2절연막(220)을 형성한다. 이때, 상기 제2절연막(220)의 기능은 이후에 형성되는 평탄화 유기막(미도시)과 액티브층(210)사이에 발생할 수 있는 접촉불량을 방지하기 위한 기능을 한다. 또한, 상기 제2절연막(220)은 유기막과 액티브층(210)과의 접촉불량이 발생하지 않는다면 형성하지 않아도 좋다.Subsequently, one of an inorganic insulating material group including silicon nitride and silicon oxide is deposited on the entire surface of the substrate 200 on which the source and drain electrodes 216 and 218 are formed to form a second insulating film 220. In this case, the function of the second insulating layer 220 serves to prevent a poor contact that may occur between the planarization organic layer (not shown) and the active layer 210 formed later. In addition, the second insulating layer 220 may not be formed unless a poor contact between the organic layer and the active layer 210 occurs.

그다음, 도 6c에 도시된 바와같이, 상기 제2절연막(220)상부에 불투명한 유기물질을 도포하여 블랙매트릭스(222)를 형성한다.Next, as illustrated in FIG. 6C, an opaque organic material is coated on the second insulating layer 220 to form a black matrix 222.

이어서, 도 6d에 도시된 바와같이, 상기 데이터배선(214) 전체 및 데이터배선쉴딩공통전극(206a)의 일부분과 오버랩되도록 상기 블랙매트릭스(222)를 선택적으로 패터닝한다. 이때, 상기 박막트랜지스터(T)를 보호하는 보호막으로서 블랙매트릭스를 사용하지 않고 유전율인 낮은 투명 유기절연물질 또는 무기절연물질을 사용할 수 있으며, 이러한 경우에는 상부기판에 별도의 블랙매트릭스를 사용한다. 또 한, 상기 블랙매트릭스(222) 패터닝시에 블랙매트릭스(222)의 가장자리부가 상기 데이터배선 쉴딩공통전극(206a)상부에 일정부분이 오버랩되게 위치하도록 한다. 또한, 상기 블랙매트릭스 패터닝시에 드레인전극과 접촉하기 위해 후속공정에서 형성될 콘택홀 영역에 해당하는 제2절연막(220)부분에는 블랙매트릭스가 남지 않도록 패터닝한다. Subsequently, as illustrated in FIG. 6D, the black matrix 222 is selectively patterned to overlap the entire data line 214 and a portion of the data line shielding common electrode 206a. In this case, a low transparent organic insulating material or an inorganic insulating material having a dielectric constant may be used as a protective film for protecting the thin film transistor T, and in this case, a separate black matrix is used for the upper substrate. In addition, when the black matrix 222 is patterned, an edge portion of the black matrix 222 is positioned to overlap a portion of the upper portion of the data wiring shielding common electrode 206a. In addition, the black matrix is patterned so that the black matrix does not remain in the portion of the second insulating layer 220 corresponding to the contact hole region to be formed in a subsequent process to contact the drain electrode during the black matrix patterning.

그다음, 도 6e에 도시된 바와같이, 선택적으로 패터닝된 블랙매트릭스(222)를 포함한 전체 구조의 상면에 컬러수지를 도포하여 다수의 화소영역에 적색과 녹색 및 청색의 컬러필터(224)를 형성한다. 이때, 아크릴 평탄화막이 없는 상태에서 블랙매트릭스(222)상면일부와 컬러필터(224)이 오버랩되는 영역에서는 요철(226)이 형성되어, 이 요철(226) 경사부에서 러빙방향이 틀어져 디스클리네이션Next, as shown in FIG. 6E, color resins are applied to the upper surface of the entire structure including the selectively patterned black matrix 222 to form red, green, and blue color filters 224 in the plurality of pixel areas. . At this time, in an area where the upper portion of the black matrix 222 and the color filter 224 overlap with each other without the acrylic planarization film, an unevenness 226 is formed, and the rubbing direction is distorted at the inclined portion of the unevenness 226 so that the disclination occurs.

(disclination)을 유발하게 되는데, 이를 방지하기 위해 도 6d에서와 같이 데이터배선(214)과 데이터배선 쉴딩공통전극(206a)사이의 간격(W1)(W2)이 블랙매트릭스(disclination) is caused, and the gap W1 and W2 between the data wiring 214 and the data wiring shielding common electrode 206a is black matrix to prevent this.

(222)에 의해 오버랩되어 있어 디스클리네이션영역(D)에서 백라이트의 빛이 차단된다. 또한, 아크릴 오버코트층 부재로 인한 비평탄화 수준을 최소화하기 위해, 블랙매트릭스(222)의 높이와 칼라필터(224)의 높이를 같게 하거나, 도 6E에서와 같이, 블랙매트릭스(222)와 컬러필터(224)간 높이차(H2)가 "컬러필터(224) 두께(H1)×0.2" 보다 작도록 형성한다.The light of the backlight is blocked in the declining area D because the overlap is overlapped by 222. In addition, in order to minimize the level of unleveling due to the acrylic overcoat layer member, the height of the black matrix 222 and the height of the color filter 224 are the same, or as shown in FIG. 6E, the black matrix 222 and the color filter ( The height difference H2 between 224 is formed to be smaller than " color filter 224 thickness H1 × 0.2 ".

이어서, 상기 컬러필터(224)를 포함한 전체 구조의 상면에, 기존에 사용되었던 아크릴 수지를 이용한 오버코트층대신에, 질화실리콘(SiNx)과 산화실리콘을 포함한 무기절연물질그룹중 하나를 증착하여 절연막(228)을 형성한다. Subsequently, one of inorganic insulating material groups including silicon nitride (SiNx) and silicon oxide is deposited on the upper surface of the entire structure including the color filter 224, instead of an overcoat layer using an acrylic resin that has been used previously. 228).

그다음, 도 6f에 도시된 바와같이, 상기 절연막(228)을 선택적으로 제거하여 상기 드레인전극(218)을 노출시키는 드레인콘택홀(미도시)을 형성한다.Next, as shown in FIG. 6F, the insulating layer 228 is selectively removed to form a drain contact hole (not shown) exposing the drain electrode 218.

이어서, 상기 드레인콘택홀을 포함한 절연막(228)상에 투명전극물질(예를들어, ITO)을 증착한다.Subsequently, a transparent electrode material (eg, ITO) is deposited on the insulating layer 228 including the drain contact hole.

그다음, 상기 투명전극층을 선택적으로 패터닝하여 상기 드레인전극(218)과 접속되는 화소전극(230)과 함께 공통전극(232)을 형성한다. Next, the transparent electrode layer is selectively patterned to form a common electrode 232 together with the pixel electrode 230 connected to the drain electrode 218.

이어서, 도면에는 도시하지 않았지만, 기판전면에 평탄화막(미도시)을 형성한후 그 위에 배향막(미도시)을 형성한다.Subsequently, although not shown in the figure, a planarization film (not shown) is formed on the entire surface of the substrate, and then an alignment film (not shown) is formed thereon.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시장치 및 그 제조방법에 의하면, 컬러필터와 블랙매트릭스의 높이차를 최소화하여 아크릴 오버코트층 부재로 인한 비평탄화 수준을 최소화시킬 수 있다.As described above, according to the liquid crystal display and the manufacturing method thereof according to the present invention, the level difference between the color filter and the black matrix can be minimized to minimize the level of unleveling due to the acrylic overcoat layer member.

또한, 단가가 비싸고 추가공정에 의해 투과율이 지속적으로 떨어지는 아크릴 수지를 사용하지 않으므로써 단가를 낮출 수 있고, 투과율이 떨어지는 것을 억제할 수 있다.In addition, the unit cost can be lowered by not using an acrylic resin which is expensive and the transmittance continuously decreases by an additional process, and the drop in transmittance can be suppressed.

그리고, 본 발명에 의하면, 블랙매트릭스 설계시에 블랙매트릭스 패터닝후 이 블랙매트릭스패턴 가장자리부가 데이터배선 쉴딩공통전극까지 오버랩되게 배치하므로써 디스클리네이션(disclination)에 의한 빛샘영역을 원천적으로 차단할 수 있다.According to the present invention, the black matrix pattern edge portion is overlapped to the data wiring shielding common electrode after the black matrix patterning at the time of designing the black matrix, so that the light leakage region due to the disclination can be blocked.

한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해 당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.On the other hand, while the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art will be able to vary the present invention without departing from the spirit and scope of the invention described in the claims below It will be appreciated that modifications and variations can be made.

Claims (17)

기판상에 상호 교차하여 화소영역을 정의하는 게이트배선과 데이터배선;A gate wiring and a data wiring crossing each other on the substrate to define pixel regions; 상기 데이터배선양측에 배열되는 데이터배선 쉴딩공통전극;A data wiring shielding common electrode arranged at both sides of the data wiring; 상기 게이트배선과 데이터배선의 교차지점에 형성되는 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 데이터배선과 게이트배선상부를 포함하는 기판상에 배치되고, 상기 데이터배선과 데이터배선 쉴딩공통전극에 오버랩되는 블랙매트릭스;A black matrix disposed on a substrate including the data line and the gate line and overlapping the data line and the data line shielding common electrode; 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역상에 배치되는 컬러필터; A color filter disposed on the pixel area where the gate line and the data line cross each other; 상기 박막트랜지스터와 접속되는 화소전극; 및 A pixel electrode connected to the thin film transistor; And 상기 블랙매트릭스상에 배열되는 공통전극;을 포함하여 구성되는 것을 특징으로하는 액정표시장치.And a common electrode arranged on the black matrix. 제 1 항에 있어서, 상기 블랙매트릭스는 상기 데이터배선과 상기 데이터배선 쉴딩공통전극사이 부분을 오버랩시키는 것을 특징으로하는 액정표시장치.The liquid crystal display of claim 1, wherein the black matrix overlaps a portion between the data line and the data line shielding common electrode. 제 2 항에 있어서, 상기 블랙매트릭스는 상기 데이터배선을 포함한 상기 데이터배선 쉴딩공통전극의 일부분에 걸쳐 오버랩되어 있는 것을 특징으로하는 액정표시장치.3. The liquid crystal display device according to claim 2, wherein the black matrix is overlapped over a part of the data wiring shielding common electrode including the data wiring. 제 1 항에 있어서, 상기 게이트배선과 이격되어 수평방향으로 캐패시터전극배선이 형성되어 있는 것을 특징으로하는 액정표시장치. 2. The liquid crystal display device according to claim 1, wherein a capacitor electrode wiring is formed in a horizontal direction to be spaced apart from the gate wiring. 제 4항에 있어서, 상기 데이터배선 쉴딩공통전극은 상기 게이트배선과 이격되어 배치되는 공통전극배선으로부터 연장되어 형성된 것을 특징으로하는 액정표시장치.The liquid crystal display of claim 4, wherein the data wiring shielding common electrode extends from a common electrode wiring spaced apart from the gate wiring. 제1항에 있어서, 상기 컬러필터과, 화소전극 및 공통전극사이에 절연막이 형성되어 있는 것을 특징으로하는 액정표시장치.The liquid crystal display device according to claim 1, wherein an insulating film is formed between the color filter, the pixel electrode, and the common electrode. 제1항에 있어서, 상기 절연막으로는 질화실리콘과 산화실리콘을 포함한 무기절연물질중에서 하나를 선택하여 사용하는 것을 특징으로하는 액정표시장치.The liquid crystal display device according to claim 1, wherein one of the inorganic insulating materials including silicon nitride and silicon oxide is selected and used as the insulating film. 제1항에 있어서, 상기 데이터배선과 데이터배선 쉴딩공통전극은 지그재그 형태로 배열되어 있는 것을 특징으로하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the data line and the data line shielding common electrode are arranged in a zigzag form. 제1항에 있어서, 상기 블랙매트릭스와 컬러필터는 동일한 높이를 갖거나 "상기 블랙매트릭스와 컬러필터간 높이차"가 "상기 컬러필터의 두께 × 0.2"보다 작게 형성된 것을 특징으로하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the black matrix and the color filter have the same height, or the "difference in height between the black matrix and the color filter" is smaller than "thickness x 0.2" of the color filter. 어레이기판상에 게이트배선과 데이터배선을 서로 교차되게 형성하는 단계;Forming a gate line and a data line to cross each other on the array substrate; 상기 데이터배선 양측에 상기 데이터배선과 이격되게 데이터배선 쉴딩공통전극을 형성하는 단계;Forming a data wiring shielding common electrode on both sides of the data wiring to be spaced apart from the data wiring; 상기 게이트배선과 데이터배선이 교차되어 이루는 영역에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor in an area where the gate line and the data line cross each other; 상기 데이터배선과 게이트배선상부를 포함한 기판상에 위치하고, 상기 데이터배선과 데이터배선 쉴딩공통전극을 오버랩시키는 블랙매트릭스를 형성하는 단계;Forming a black matrix on the substrate including the data line and the gate line and overlapping the data line and the data line shielding common electrode; 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역상에 컬러필터를 형성하는 단계; 및Forming a color filter on the pixel area where the gate line and the data line cross each other; And 상기 박막트랜지스터에 접속되는 화소전극과 블랙매트릭스상에 오버랩되는 공통전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시장치 제조방법.And forming a common electrode overlapping the pixel electrode connected to the thin film transistor on the black matrix. 제 10 항에 있어서, 상기 블랙매트릭스는 상기 데이터배선 전체와 함께 데이터배선차단전극 일부까지 오버랩시키는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 10, wherein the black matrix overlaps the data wiring blocking electrode together with the entire data wiring. 제 11 항에 있어서, 상기 블랙매트릭스는 상기 데이터배선과 데이터배선 쉴딩공통전극사이 부분을 오버랩시키는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 11, wherein the black matrix overlaps a portion between the data line and the data line shielding common electrode. 제 10 항에 있어서, 상기 데이터배선 쉴딩공통전극은 상기 게이트배선과 이격되어 수평방향으로 공통전극배선을 형성하는 단계를 통해 형성하는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 10, wherein the data line shielding common electrode is formed by forming a common electrode line in a horizontal direction spaced apart from the gate line. 제 10 항에 있어서, 상기 컬러필터, 화소전극 및 공통전극사이에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 10, further comprising forming an insulating layer between the color filter, the pixel electrode, and the common electrode. 제10 항에 있어서, 상기 절연막으로는 질화실리콘과 산화실리콘을 포함한 무기절연물질중에서 하나를 선택하여 사용하는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 10, wherein one of the inorganic insulating materials including silicon nitride and silicon oxide is selected and used as the insulating film. 제 10 항에 있어서, 상기 데이터배선과 데이터배선차단전극은 지그재그 형태로 배열하는 것을 특징으로하는 액정표시장치의 제조방법.The method of claim 10, wherein the data line and the data line blocking electrode are arranged in a zigzag form. 제 10 항에 있어서, 상기 블랙매트릭스와 컬러필터는 동일한 높이를 갖거나, "블랙매트릭스와 컬러필터간 높이차"가 "컬러필터 두께 × 0.2"보다 작게 형성하는 것을 특징으로하는 액정표시장치의 제조방법.The liquid crystal display device according to claim 10, wherein the black matrix and the color filter have the same height, or the height difference between the black matrix and the color filter is smaller than the color filter thickness x 0.2. Way.
KR1020050046945A 2004-12-31 2005-06-01 Liquid crystal display device and method for fabricating the same KR100955382B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW094121296A TWI320492B (en) 2004-12-31 2005-06-24 Liquid crystal display device and method for fabricating an array substrate of a liquid crystal desplay device
GB0512953A GB2421833B (en) 2004-12-31 2005-06-24 Liquid crystal display device and method for fabricating the same
JP2005187736A JP4566838B2 (en) 2004-12-31 2005-06-28 Liquid crystal display device and manufacturing method thereof
FR0506644A FR2879763B1 (en) 2004-12-31 2005-06-29 LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
DE102005030672A DE102005030672B4 (en) 2004-12-31 2005-06-30 A liquid crystal display device and method of manufacturing the same
US11/239,079 US7576824B2 (en) 2004-12-31 2005-09-30 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040118478 2004-12-31
KR1020040118478 2004-12-31

Publications (2)

Publication Number Publication Date
KR20060079061A KR20060079061A (en) 2006-07-05
KR100955382B1 true KR100955382B1 (en) 2010-04-29

Family

ID=36818290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046945A KR100955382B1 (en) 2004-12-31 2005-06-01 Liquid crystal display device and method for fabricating the same

Country Status (3)

Country Link
KR (1) KR100955382B1 (en)
CN (1) CN100422831C (en)
TW (1) TWI320492B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175545B2 (en) 2013-12-09 2021-11-16 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369077B (en) * 2007-08-17 2010-06-09 北京京东方光电科技有限公司 LCD array substrates and manufacturing method thereof
KR101397447B1 (en) * 2007-12-31 2014-05-21 엘지디스플레이 주식회사 Liquid Crystal Display device and method for fabricating the same
TWI616707B (en) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 Liquid crystal display device
KR101695415B1 (en) 2010-01-25 2017-01-12 삼성디스플레이 주식회사 Display substrate and method for manufacturing the same
JP5797956B2 (en) * 2011-07-13 2015-10-21 株式会社ジャパンディスプレイ Liquid crystal display
KR102043862B1 (en) * 2013-01-30 2019-12-02 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method of manufacturing the sames
KR102003521B1 (en) * 2013-03-26 2019-07-24 엘지디스플레이 주식회사 Stereoscopic 3d display device and method of fabricating the same
CN104078470B (en) 2014-06-18 2017-02-15 京东方科技集团股份有限公司 Array substrate, producing method thereof, display device
CN104393003A (en) * 2014-10-31 2015-03-04 深圳市华星光电技术有限公司 TFT substrate and manufacturing method thereof
KR102244836B1 (en) * 2014-12-30 2021-04-27 엘지디스플레이 주식회사 Array Substrate Including Color Filter
CN105655292B (en) * 2016-01-05 2019-03-15 深圳市华星光电技术有限公司 Liquid crystal display panel, array substrate and its manufacturing method
KR102576999B1 (en) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 Liquid-crystal display
CN207337026U (en) * 2017-11-06 2018-05-08 京东方科技集团股份有限公司 Array base palte and display panel
CN109491130A (en) * 2018-11-14 2019-03-19 惠科股份有限公司 A kind of manufacturing method thereof of display panel, display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066617A (en) 1999-08-27 2001-03-16 Nec Corp Liquid crystal display device and its production
JP2001222030A (en) 1999-12-22 2001-08-17 Hynix Semiconductor Inc In-plane switching mode liquid crystal display device and its manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754377B1 (en) * 1996-10-07 1998-11-06 Thomson Lcd ACTIVE MATRIX DISPLAY SCREEN
JP3267271B2 (en) * 1998-12-10 2002-03-18 日本電気株式会社 Liquid crystal display device and method of manufacturing the same
JP2001324725A (en) * 2000-05-12 2001-11-22 Hitachi Ltd Liquid crystal display device and method of manufacture
KR100748442B1 (en) * 2001-02-26 2007-08-10 엘지.필립스 엘시디 주식회사 a array panel of in plane switching mode liquid crystal display and manufacturing method thereof
KR100870700B1 (en) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 Array substrate for LCD and method for fabricating of the same
KR100919199B1 (en) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
TW594317B (en) * 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
KR100930919B1 (en) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 Lateral electric field type liquid crystal display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066617A (en) 1999-08-27 2001-03-16 Nec Corp Liquid crystal display device and its production
JP2001222030A (en) 1999-12-22 2001-08-17 Hynix Semiconductor Inc In-plane switching mode liquid crystal display device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175545B2 (en) 2013-12-09 2021-11-16 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20060079061A (en) 2006-07-05
CN100422831C (en) 2008-10-01
TW200622363A (en) 2006-07-01
CN1797156A (en) 2006-07-05
TWI320492B (en) 2010-02-11

Similar Documents

Publication Publication Date Title
KR100955382B1 (en) Liquid crystal display device and method for fabricating the same
JP4566838B2 (en) Liquid crystal display device and manufacturing method thereof
KR100884541B1 (en) Liquid Crystal Display Device and Method for fabricating the same
KR100857133B1 (en) Array panel for LCD and fabricating method the same
KR100870701B1 (en) Array substrate for LCD and Method for fabricating of the same
KR100486133B1 (en) Active Matrix Display
US20030179328A1 (en) Liquid crystal display device
US20040238823A1 (en) Thin film transistor array panel and liquid crystal display including the panel
US9274379B2 (en) Liquid crystal display device
KR100938887B1 (en) Array substrate for LCD and method for fabricating of the same
KR20060079040A (en) Thin film transistor substrate of fringe field switch type and fabricating method thereof
KR101107245B1 (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
US7847891B2 (en) Liquid crystal display
KR20080025544A (en) Liquid crystal display panel and method for manufacturing the same
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
KR101056012B1 (en) Liquid crystal display device and manufacturing method thereof
US20040046918A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR100930918B1 (en) Array substrate for liquid crystal display device and manufacturing method
KR20080053804A (en) Liquid crystal display device and manufacturing method of the same
KR100951840B1 (en) Liquid Crystal Display Device
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20050038116A (en) Panel for liquid crystal display device and method for fabricating the same
JP2010145449A (en) Liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 10