KR101397447B1 - Liquid Crystal Display device and method for fabricating the same - Google Patents

Liquid Crystal Display device and method for fabricating the same Download PDF

Info

Publication number
KR101397447B1
KR101397447B1 KR1020070141951A KR20070141951A KR101397447B1 KR 101397447 B1 KR101397447 B1 KR 101397447B1 KR 1020070141951 A KR1020070141951 A KR 1020070141951A KR 20070141951 A KR20070141951 A KR 20070141951A KR 101397447 B1 KR101397447 B1 KR 101397447B1
Authority
KR
South Korea
Prior art keywords
line
electrode
branched
liquid crystal
gate
Prior art date
Application number
KR1020070141951A
Other languages
Korean (ko)
Other versions
KR20090073882A (en
Inventor
정영민
이수웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141951A priority Critical patent/KR101397447B1/en
Publication of KR20090073882A publication Critical patent/KR20090073882A/en
Application granted granted Critical
Publication of KR101397447B1 publication Critical patent/KR101397447B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 개시된 본 발명에 따른 액정표시장치는 기판상에 형성되고, 화소영역을 정의하기 위해 서로 수직한 방향으로 배열되는 게이트라인, 공통전극라인 및 데이터라인; 상기 게이트라인과 데이터라인이 교차하는 부분에 형성된 박막트랜지스터; 상기 박막트랜지스터와 상기 데이터라인상부에 오버랩되게 형성된 불투명 절연막; 및 상기 박막트랜지스터와 전기적으로 접속되고 다수개의 분기된 화소전극으로 구성된 화소전극라인과, 상기 공통전극라인과 전기적으로 접속되고 다수개의 분기된 투명전극으로 구성된 투명전극라인;을 포함하여 구성되는 것을 특징으로 한다.The present invention relates to a liquid crystal display device and a method of manufacturing the same, and a liquid crystal display device according to the present invention is formed on a substrate and includes gate lines, common electrode lines and data line; A thin film transistor formed at a portion where the gate line and the data line cross each other; An opaque insulating film formed to overlap the thin film transistor and the data line; And a transparent electrode line electrically connected to the thin film transistor and composed of a plurality of branched pixel electrodes and a transparent electrode line electrically connected to the common electrode line and composed of a plurality of branched transparent electrodes .

불투명 절연막, 화소전극라인, 투명전극라인, 공통전극라인Opaque insulating film, pixel electrode line, transparent electrode line, common electrode line

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display device and method for fabricating the same}[0001] The present invention relates to a liquid crystal display device and a manufacturing method thereof,

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 불투명 절연막을 적용하여 VAC(viewing angle cross-talk)를 제거하므로써 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a liquid crystal display device capable of improving an aperture ratio by removing a viewing angle cross-talk (VAC) .

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전압을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal is thin and long in structure, it has directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying voltage to the liquid crystal.

현재는 박막트랜지스터(Thin-Film-Transistor)와 상기 박막트랜지스터에 연결된 화소전극이 매트릭스 방식으로 배열된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.At present, an active matrix type liquid crystal display device in which a thin film transistor (TFT) and a pixel electrode connected to the thin film transistor are arranged in a matrix manner has been receiving the most attention because of its excellent resolution and moving picture implementation capability.

이러한 종래기술에 따른 액정표시장치의 구조에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.The structure of such a conventional liquid crystal display will be described with reference to FIGS. 1 and 2. FIG.

도 1은 종래기술에 따른 액정표시장치의 개략적인 단면도로서, 액정구동영역이외의 영역에서 빛샘이 발생하는 경우를 도시한 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional liquid crystal display device, and is a schematic cross-sectional view showing a case where light leakage occurs in a region other than a liquid crystal driving region.

도 2는 종래기술에 따른 액정표시장치의 개략적인 단면도로서, 데이터라인지역에서의 빛샘이 발생하는 경우를 도시한 개략적인 단면도이다.2 is a schematic cross-sectional view of a conventional liquid crystal display device, and is a schematic cross-sectional view showing a case where light leakage occurs in a data line region.

종래기술에 따른 IPS(In-Plane Switching) 모드의 액정표시장치는, 도 1 및 도 2에 도시된 바와 같이, 화소영역과 화소영역상에 형성된 화소전극(23)과 이 화소전극(23)과 일정간격만큼 이격된 위치, 즉 동일 평면 또는 다른 층에 형성된 공통전극(13)(Vcom)과 스위칭소자인 박막트랜지스터(미도시)를 포함한 어레이배선들 및 배향막(25)이 형성된 하부기판(11)과, 블랙매트릭스 (43) (Black Matrix: BM)와 서브 컬러필터(미도시: R, G, B)를 포함한 컬러필터(미도시) 및 이 컬러필터를 보호하는 오버코트층(미도시)을 포함하는 상부기판(41)으로 구성되며, 상기 하부기판 (11)과 상부기판 (41)사이에는 액정(51)이 충진되어 있다.1 and 2, the liquid crystal display of the IPS (In-Plane Switching) mode according to the related art has a pixel electrode 23 formed on a pixel region and a pixel region, a pixel electrode 23, A lower substrate 11 on which array wiring lines and alignment layers 25 including a common electrode 13 (Vcom) formed on the same plane or another layer and a thin film transistor (not shown) (Not shown) including a black matrix 43 (Black Matrix) and sub color filters (not shown) (R, G and B) and an overcoat layer And a liquid crystal 51 is filled between the lower substrate 11 and the upper substrate 41.

여기서, 상기 하부기판(11)은 어레이기판이라고도 하며, 스위칭소자인 박막트랜지스터(미도시)가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트라인(미도시)과 데이터라인(21)이 형성된다. The lower substrate 11 is also referred to as an array substrate. A thin film transistor (not shown) as a switching element is disposed in a matrix form. A gate line (not shown) passing through the plurality of thin film transistors crosses the data line 21, .

또한, 상기 IPS 모드 액정표시장치는 횡전계로 액정을 구동하기 때문에, 상기 전계의 왜곡을 방지하기 위해 상기 블랙매트릭스(43)는 금속이 아닌 유기물질(즉, 수지)을 사용한다.In addition, since the IPS mode liquid crystal display device drives the liquid crystal in the transverse electric field, the black matrix 43 uses an organic material (i.e., resin) rather than a metal in order to prevent the electric field from being distorted.

그리고, 종래기술에 따른 액정표시장치의 하부어레이기판은 실제로 광 빔이 투과되어 화상을 표시하는 영역인 표시영역, 즉 구동영역과, 광빔이 블랙매트릭스에 의해 차단되어 화상이 표시되지 않는 비표시영역, 즉 비구동영역으로 구분될 수 있다.The lower array substrate of the liquid crystal display according to the related art has a display area, i.e., a drive area, which is an area where an image is actually transmitted through a light beam, and a non-display area where the light beam is blocked by the black matrix, , I.e., a non-driving region.

또한, 도면에는 도시하지 않았지만, 상기 표시영역내의 어레이기판(11)은 가로방향으로 게이트라인(미도시)과 공통전극라인(미도시)이 평행을 이루며 형성되어 있고, 세로방향으로 데이터라인(21)이 상기 게이트라인(미도시) 및 공통전극라인(미도시)과 수직을 이루며 형성되어 있다.Although not shown in the drawing, the array substrate 11 in the display area is formed in parallel with a gate line (not shown) and a common electrode line (not shown) in the horizontal direction, and the data lines 21 Are formed perpendicular to the gate line (not shown) and the common electrode line (not shown).

그리고, 상기 게이트라인(미도시) 일측에는 게이트전극(미도시)이 형성되어 있으며, 상기 게이트전극(미도시)부근의 상기 데이터라인(21)에는 소스전극(미도시)이 상기 게이트전극(미도시)과 소정면적 겹쳐서 형성되어 있고, 상기 소스전극(미도시)과 갭(gap)을 두고 대응되는 위치에 드레인전극(미도시)이 형성되어 있다.A gate electrode (not shown) is formed on one side of the gate line (not shown), and a source electrode (not shown) is formed on the data line 21 in the vicinity of the gate electrode And a drain electrode (not shown) is formed at a position corresponding to the source electrode (not shown) with a gap therebetween.

또한, 상기 공통전극라인(미도시)은 상기 공통전극라인에서 분기된 다수의 공통전극 (13)이 형성되어 있으며, 상기 드레인전극(미도시)에는 보호막(25)에 형성된 콘택홀(미도시)를 통해 화소전극라인선(미도시)이 연결되어 있고, 상기 화소전극라인(미도시)에는 화소전극라인에서 분기된 다수개의 화소전극(23)이 형성되어 있다. A plurality of common electrodes 13 branched from the common electrode line are formed in the common electrode line (not shown), and contact holes (not shown) formed in the passivation layer 25 are formed in the drain electrodes (not shown) And a plurality of pixel electrodes 23 branched from the pixel electrode lines are formed in the pixel electrode lines (not shown).

이러한 구성에서 상기 공통전극(13)과 상기 화소전극(23)은 서로 엇갈리게 구성되어 있으며, 상기 화소영역에 구성된 공통전극(13)은 공통전극라인에서 입력받은 공통전압이 항상 인가되는 상태이다.In this configuration, the common electrode 13 and the pixel electrode 23 are staggered from each other, and the common electrode 13 formed in the pixel region is in a state in which a common voltage input from the common electrode line is always applied.

또한, 상기 화소전극에는 상기 게이트전극에 인가된 게이트전압의 레벨에 따라, 상기 데이터라인(21)을 통해 다양한 레벨의 화상신호가 인가된다.In addition, image signals of various levels are applied to the pixel electrode through the data line 21 according to the level of the gate voltage applied to the gate electrode.

따라서, 상기 화소영역에는 화소전극(23)과 공통전극(13)에 인가된 전압에 의해 횡전계가 분포하게 되고, 전계의 세기에 따라 액정배열정도가 달라진다.Accordingly, in the pixel region, a horizontal electric field is distributed by the voltage applied to the pixel electrode 23 and the common electrode 13, and the degree of the liquid crystal arrangement is changed according to the intensity of the electric field.

한편, 상기 상부기판(41)에 형성된 블랙매트릭스(43)는 액정 구동영역이외의 부분을 통과하는 빛샘을 차단하는 역할을 한다. 여기서, 빛샘은 원하는 전계를 형성할 수 없게 되면, 액정을 제어할 수 없게 되어 원하지 않는 빛을 투과하게 되는 것을 의미한다.On the other hand, the black matrix 43 formed on the upper substrate 41 serves to block light leakage through portions other than the liquid crystal driving region. Here, when the light leakage can not form a desired electric field, it means that the liquid crystal can not be controlled and the unwanted light is transmitted.

상기 구성으로 이루어진 종래기술에 따른 액정표시장치에 의하면 다음과 같은 문제점이 있다.The liquid crystal display according to the related art having the above-described configuration has the following problems.

종래기술에 따른 액정표시장치는 투명절연막, 즉 보호막이 하부기판상에 형성된 구조이기 때문에 액정구동영역이외의 부분에 대한 빛샘은 상부기판에 마련된 블랙매트릭스에 의해 차단되는데, 만약 장비의 공차 변동시에는 도 1 및 2에서와 같이, 빛샘이 발생하게 되어 콘트라스트비(Contrast Ratio)가 감소된다.Since the transparent insulating layer, that is, the protective layer is formed on the lower substrate, the light leakage to the portion other than the liquid crystal driving region is blocked by the black matrix provided on the upper substrate. As shown in Figs. 1 and 2, light leakage occurs, and the contrast ratio is reduced.

또한, 이렇게 발생된 빛샘을 막기 위해 블랙매트릭스의 폭을 넓게 하는 경우에는 개구율이 감소하게 되어 균형(trade off)이 깨지게 된다.Further, when the width of the black matrix is increased to prevent the light leakage, the aperture ratio is reduced and the trade off is broken.

따라서, 종래기술은 원하는 전계를 형성할 수 없게 되면 액정을 제어할 수 없게 되어 원하지 않는 빛을 투과하게 되는데, 종래기술에 따른 액정표시장치의 구조 특성상 픽셀에는 이러한 원하는 전계를 형성할 수 없는 부분이 존재하게 된다.Therefore, when the conventional technique can not form a desired electric field, the liquid crystal can not be controlled and the undesired light is transmitted. Due to the structure of the liquid crystal display device according to the prior art, .

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 불투명 절연막을 적용하여 VAC(viewing angle cross-talk)를 제거하므로써 빛샘을 방지할 수 있으며, 개구율을 향상시킬 수 있는 액정표시장 치 및 그 제조방법에 관한 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a semiconductor device capable of preventing a light leakage by removing a viewing angle cross-talk (VAC) by applying an opaque insulating film, And a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 기판상에 형성되고, 화소영역을 정의하기 위해 서로 수직한 방향으로 배열되는 게이트라인, 공통전극라인 및 데이터라인; 상기 게이트라인과 데이터라인이 교차하는 부분에 형성된 박막트랜지스터; 상기 박막트랜지스터와 상기 데이터라인상부에 오버랩되게 형성된 불투명 절연막; 및 상기 박막트랜지스터와 전기적으로 접속되고 다수개의 분기된 화소전극으로 구성된 화소전극라인과, 상기 공통전극라인과 전기적으로 접속되고 다수개의 분기된 투명전극으로 구성된 투명전극라인;을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a gate line, a common electrode line, and a data line formed on a substrate and arranged in a direction perpendicular to each other to define pixel regions; A thin film transistor formed at a portion where the gate line and the data line cross each other; An opaque insulating film formed to overlap the thin film transistor and the data line; And a transparent electrode line electrically connected to the thin film transistor and composed of a plurality of branched pixel electrodes and a transparent electrode line electrically connected to the common electrode line and composed of a plurality of branched transparent electrodes .

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 화소영역과 비화소영역으로 정의된 기판상에 게이트라인과 이 게이트라인에서 분기된 게이트전극 및 공통전극라인을 형성하는 단계; 상기 게이트전극상에 게이트절연막과 활성층을 형성하는 단계; 상기 활성층상에 상기 게이트라인과 수직하게 배열되는 데이터라인과 이 데이트라인에서 분기된 소스전극 및 이 소스전극과 이격되게 배치되는 드레인전극을 형성하는 단계; 상기 화소영역을 제외한 드레인전극과 소스전극 및 데이터라인상부에 형성되고 상기 드레인전극 일부를 노출시키는 불투명 절연막을 형성하는 단계; 및 상기 불투명 절연막상에 상기 드레인전극과 전기적으로 접속하는 화소전극라인과 이 화소전극라인에서 분기된 다수의 화소전극과, 상기 투명전극라인을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device including forming a gate line on a substrate defined by a pixel region and a non-pixel region, a gate electrode branched from the gate line, and a common electrode line; Forming a gate insulating film and an active layer on the gate electrode; Forming a data line vertically aligned with the gate line on the active layer, a source electrode branched from the data line, and a drain electrode spaced apart from the source electrode; Forming an opaque insulating film on the drain electrode, the source electrode, and the data line excluding the pixel region and exposing a portion of the drain electrode; And a pixel electrode line electrically connected to the drain electrode on the opaque insulating film, a plurality of pixel electrodes branched from the pixel electrode line, and the transparent electrode line.

본 발명에 따른 액정표시장치 및 그 제조방법에 의하면 다음과 같은 효과가 있다.The liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

본 발명에 따른 액정표시장치 및 그 제조방법은 데이터라인과 이 데이터라인과 인접한 양측 공통전극상부에 불투명 절연막을 형성하여 VAC(viewing angle cross-talk)를 제거므로써 개구율을 향상시킬 수 있으며, 빛샘을 방지할 수 있다. 특히, 본 발명은 VAC(viewing angle cross-talk)를 제거할 수 있어 개구부를 증가시킬 수 있으므로 개구율을 향상시킬 수 있다.The liquid crystal display device and the method of manufacturing the same according to the present invention can improve the aperture ratio by removing the viewing angle cross-talk (VAC) by forming an opaque insulating film on the data line and the common electrodes on both sides adjacent to the data line, . Particularly, the present invention can remove the viewing angle cross-talk (VAC), thereby increasing the aperture, thereby improving the aperture ratio.

또한, 본 발명은 불투명 절연막을 적용하여 VAC(viewing angle cross-talk)를 제거하므로써 콘트라스트비(contrast ratio)를 향상시킬 수 있다.In addition, the present invention can improve the contrast ratio by removing a viewing angle cross-talk (VAC) by applying an opaque insulating film.

그리고, 본 발명은 VAC(viewing angle cross-talk)가 발생하는 모든 부분에 적용가능하기 때문에 IPS모드(In-Plane Switching mode), TN모드(Twisted Nematic mode) 또는 VA모드(Vertical alignment mode) 등에 모두 적용가능하다. In addition, since the present invention can be applied to all parts where a viewing angle cross-talk (VAC) is generated, it is possible to provide a wide range of viewing modes such as an IPS mode (In-Plane Switching mode), a TN mode (Twisted Nematic mode) Applicable.

이하, 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정표시장치의 평면도이다.3 is a plan view of a liquid crystal display device according to the present invention.

도 4는 도 3의 IV-IV선에 따른 액정표시장치의 단면도이다.4 is a cross-sectional view of the liquid crystal display device taken along the line IV-IV of Fig.

도 5a 내지 도 5e는 본 발명에 따른 액정표시장치의 제조공정 단면도이다.5A to 5E are cross-sectional views illustrating a manufacturing process of a liquid crystal display device according to the present invention.

본 발명에 따른 액정표시장치는, 도 3 및 도 4에 도시된 바와 같이, 화소영역 과 화소영역상에 형성된 화소전극라인(117)과 이 화소전극라인(117)과 일정간격만큼 이격된 위치에 공통전극라인(103)(Vcom)과 스위칭소자인 박막트랜지스터(미도시)를 포함한 어레이배선들 및 배향막(미도시)이 형성된 하부기판(101)과, 블랙매트릭스(143) (Black Matrix: BM)와 서브 컬러필터 (미도시: R, G, B)를 포함한 컬러필터(145) 및 이 컬러필터(145)를 보호하는 오버코트층(미도시)을 포함하는 상부기판(141)으로 구성되며, 상기 하부기판 (101)과 상부기판(141)사이에는 액정(미도시; 도 5f의 151참조)이 충진되어 있다.3 and 4, the liquid crystal display according to the present invention includes a pixel electrode line 117 formed on a pixel region and a pixel region, and a pixel electrode line 117 formed on the pixel electrode line 117 at a position spaced apart from the pixel electrode line 117 by a predetermined distance A lower substrate 101 on which array wiring lines and alignment films (not shown) including a common electrode line 103 (Vcom) and a thin film transistor (not shown) as a switching device are formed, a black matrix 143 (Black Matrix) And an upper substrate 141 including a color filter 145 including sub color filters (not shown) (R, G and B) and an overcoat layer (not shown) for protecting the color filters 145, A liquid crystal (not shown in FIG. 5F) 151 is filled between the lower substrate 101 and the upper substrate 141.

여기서, 상기 하부기판(101)은 어레이기판이라고도 하며, 스위칭소자인 박막트랜지스터(미도시)가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트라인(102)과 데이터라인(111)이 형성되어 있다. The lower substrate 101 is also referred to as an array substrate. A thin film transistor (not shown) as a switching element is disposed in a matrix form. A gate line 102 and a data line 111 passing through the plurality of thin film transistors cross each other. Respectively.

또한, 상기 화소영역은 상기 게이트라인(102)과 데이터라인(111)이 교차하여 정의되는 영역이다. 상기 화소영역상에 형성되는 화소전극라인(117)은 인듐-틴-옥사이드 (Indium-Tin-Oxide: ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.The pixel region is defined by intersecting the gate line 102 and the data line 111. The pixel electrode line 117 formed on the pixel region uses a transparent conductive metal having a relatively high light transmittance such as indium-tin-oxide (ITO).

또한, 상기 IPS 모드 액정표시장치는 횡전계로 액정을 구동하기 때문에, 상기 전계의 왜곡을 방지하기 위해 상기 블랙매트릭스(143)은 금속이 아닌 유기물질(즉, 수지)을 사용한다.In addition, since the IPS mode liquid crystal display device drives the liquid crystal by the transverse electric field, the black matrix 143 uses an organic material (i.e., resin) rather than a metal in order to prevent the electric field from being distorted.

그리고, 본 발명에 따른 액정표시장치의 하부어레이기판은 실제로 광 빔이 투과되어 화상을 표시하는 영역인 표시영역, 즉 구동영역과, 광빔이 블랙매트릭스(143)에 의해 차단되어 화상이 표시되지 않는 비표시영역, 즉 비구동영역으로 구 분될 수 있다.The lower array substrate of the liquid crystal display according to the present invention includes a display area, i.e., a drive area, which is an area where an image is actually transmitted through a light beam, and a display area where a light beam is blocked by the black matrix 143, Non-display region, that is, a non-driving region.

또한, 도면에는 도시하지 않았지만, 상기 표시영역내의 하부기판(101)에는 가로방향으로 게이트라인(102)과 공통전극라인(103)이 평행을 이루며 형성되어 있으며, 세로방향으로 데이터라인(111)이 상기 게이트라인(102) 및 공통전극라인(103)과 수직을 이루며 형성되어 있다.A gate line 102 and a common electrode line 103 are formed in parallel in the horizontal direction on the lower substrate 101 in the display region and a data line 111 is formed in a vertical direction And is perpendicular to the gate line 102 and the common electrode line 103.

그리고, 상기 게이트라인(102) 일측에는 게이트전극(102a)이 형성되어 있으며, 상기 게이트전극(102a) 부근의 상기 데이터라인(111)에는 소스전극(111a)이 상기 게이트전극(102a)과 소정면적 겹쳐서 형성되어 있고, 상기 소스전극(111a)과 갭(gap)을 두고 대응되는 위치에 드레인전극(111b)이 형성되어 있다.A gate electrode 102a is formed on one side of the gate line 102. A source electrode 111a is formed on the data line 111 in the vicinity of the gate electrode 102a, And a drain electrode 111b is formed at a position corresponding to the source electrode 111a with a gap therebetween.

또한, 상기 공통전극라인(103)에는 상기 공통전극라인에서 분기된 다수의 공통전극(103a)이 형성되어 있으며, 상기 드레인전극(111b)에는 불투명 절연막(113)에 형성된 드레인콘택홀(미도시)를 통해 화소전극라인(117)이 연결되어 있고, 상기 화소전극라인(117)에는 화소전극라인에서 분기된 다수개의 화소전극(117a)이 형성되어 있다. A plurality of common electrodes 103a branched from the common electrode line are formed in the common electrode line 103. A drain contact hole (not shown) formed in the opaque insulating film 113 is formed in the drain electrode 111b. And a pixel electrode line 117 is connected to the pixel electrode line 117. A plurality of pixel electrodes 117a branched from the pixel electrode line are formed in the pixel electrode line 117. [

여기서, 상기 불투명 절연막(113)은 상기 데이터라인(111)과, 상기 공통전극라인(103)에서 분기된 공통전극(103a)에 오버랩되어 있다. 또한, 상기 불투명 절연막(113)은 저유전율을 가지고, 투과율이 낮으며, 광흡수율이 우수한 특성을 가지는 절연물질로 형성하는 것이 바람직하다. 따라서, 상기 불투명 절연막(113)의 재질로는 이러한 특성을 지니고 있는 절연물질이면 어떤 것이라도 가능하다.The opaque insulating film 113 overlaps the data line 111 and the common electrode 103a branched from the common electrode line 103. [ The opaque insulating film 113 is preferably formed of an insulating material having a low dielectric constant, a low transmittance, and a high light absorptivity. Therefore, the opaque insulating film 113 may be made of any insulating material having such characteristics.

또한, 상기 공통전극라인(103)은 게이트라인(103)과 동시에 형성되는데, 불투 명한 금속물질로 형성된다.In addition, the common electrode line 103 is formed simultaneously with the gate line 103, and is formed of an opaque metal material.

그리고, 상기 공통전극라인(103)상에는 투명전극라인(119)이 오버랩되어져 전기적으로 연결되어 있으며, 상기 투명전극라인(119)에는 투명전극라인에서 분기된 다수개의 투명전극(119a)이 형성되어 있다. 여기서, 상기 다수개의 투명전극(119a)중 최외곽에 위치하는 투명전극(119a)은 상기 공통전극라인(103)에서 분기된 공통전극(103a)과 오버랩되어 있다.A transparent electrode line 119 overlaps and is electrically connected to the common electrode line 103. A plurality of transparent electrodes 119a branched from the transparent electrode line are formed in the transparent electrode line 119 . The transparent electrode 119a positioned at the outermost one of the plurality of transparent electrodes 119a overlaps with the common electrode 103a branched from the common electrode line 103. [

이러한 구성에서 상기 투명전극(119a)과 상기 화소전극(117a)은 서로 엇갈리게 구성되어 있으며, 상기 화소영역에 구성된 투명전극(119a)은 공통전극라인(103)에서 입력받은 공통전압이 항상 인가되는 상태이다.In this structure, the transparent electrode 119a and the pixel electrode 117a are shifted from each other, and the transparent electrode 119a formed in the pixel region is in a state in which a common voltage input from the common electrode line 103 is always applied to be.

또한, 상기 화소전극(117a)에는 상기 게이트전극(102a)에 인가된 게이트전압의 레벨에 따라, 상기 데이터라인(111)을 통해 다양한 레벨의 화상신호가 인가된다.In addition, image signals of various levels are applied to the pixel electrode 117a through the data line 111 according to the level of the gate voltage applied to the gate electrode 102a.

따라서, 상기 화소영역에는 화소전극(117a)과 투명전극(119a)에 인가된 전압에 의해 횡전계가 분포하게 되고, 전계의 세기에 따라 액정배열정도가 달라진다.Accordingly, a transverse electric field is distributed in the pixel region due to the voltage applied to the pixel electrode 117a and the transparent electrode 119a, and the degree of the liquid crystal alignment is changed according to the intensity of the electric field.

한편, 상기 상부기판(141)에 형성된 블랙매트릭스(143)는 액정 구동영역이외의 부분을 통과하는 빛샘을 차단하는 역할을 하는데, 이 블랙매트릭스(143)이외에 하부기판(101)에 형성되고 각 픽셀영역의 최외곽에 위치하는 공통전극(103a) 및 불투명 절연막(113)에 의해서도 빛샘이 차폐된다. 이때, 빛샘은 원하는 전계를 형성할 수 없게 되면, 액정을 제어할 수 없게 되어 원하지 않는 빛을 투과하게 되는 것을 의미한다.The black matrix 143 formed on the upper substrate 141 serves to block light leakage through portions other than the liquid crystal driving region. In addition to the black matrix 143, the black matrix 143 is formed on the lower substrate 101, The light leakage is also shielded by the common electrode 103a and the opaque insulating film 113 located at the outermost portion of the region. At this time, when the light leakage can not form a desired electric field, it means that the liquid crystal can not be controlled and the unwanted light is transmitted.

따라서, 상기 구성으로 이루어지는 본 발명에 따른 액정표시장치는 데이터라인(111)과 공통전극(103a)상부에 오버랩되는 불투명 절연막(113)에 의해 빛샘이 차단되어 VAC(viewing angle cross-talk)를 줄임으로써 개구율을 향상시킬 수 있으며, 빛샘을 방지할 수 있다. 특히, 본 발명은, 기존과 같이 빛샘을 방지하기 위해 블랙매트릭스의 마진을 증가시키지 않고도, 불투명 절연막을 통해 VAC(viewing angle cross-talk)를 제거할 수 있어 개구부를 증가시킬 수 있으므로 개구율을 향상시킬 수 있다.Therefore, in the liquid crystal display device according to the present invention, the light leakage is blocked by the opaque insulating film 113 overlapping the data line 111 and the common electrode 103a, thereby reducing viewing angle cross-talk (VAC) The aperture ratio can be improved and light leakage can be prevented. Particularly, in the present invention, viewing angle cross-talk (VAC) can be removed through the opaque insulating film without increasing the margin of the black matrix in order to prevent the light leakage, .

또한, 본 발명은 불투명 절연막을 적용하여 VAC(viewing angle cross-talk)를 제거하므로써 콘트라스트비(contrast ratio)를 향상시킬 수 있다.In addition, the present invention can improve the contrast ratio by removing a viewing angle cross-talk (VAC) by applying an opaque insulating film.

한편, 상기 구성으로 이루어진 본 발명에 따른 액정표시장치 제조방법에 대해 도 5a 내지 도 5e를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device according to the present invention will be described with reference to FIGS. 5A to 5E.

도 5a 내지 도 5e는 본 발명에 따른 액정표시장치의 제조공정 단면도이다.5A to 5E are cross-sectional views illustrating a manufacturing process of a liquid crystal display device according to the present invention.

도 5a에 도시된 바와 같이, 먼저 투명한 유리 등으로 이루어진 하부기판(101)상에 스퍼터링방법으로 금속막(미도시)을 증착한후 포토리소그라피 공정 및 식각공정에 의해 상기 금속막(미도시)을 선택적으로 패터닝하여 게이트라인(미도시; 도 3의 102 참조)과, 상기 게이트라인에서 분기된 게이트전극(102a), 및 공통전극라인(103)과, 상기 공통전극라인(103)에서 분기된 다수의 공통전극(103a)을 형성한다.5A, a metal film (not shown) is first deposited on a lower substrate 101 made of transparent glass or the like by a sputtering method, and then the metal film (not shown) is formed by a photolithography process and an etching process A gate electrode 102a branched from the gate line, a common electrode line 103, and a plurality of branch lines (not shown) extending from the common electrode line 103. In addition, The common electrode 103a is formed.

이때, 상기 게이트라인 형성용 금속막 물질로는 Al과 Al합금등의 Al 계열 금속, Ag과 Ag합금 등의 Ag 계열금속, Mo과 Mo 합금 등의 Mo 계열금속, Cr, Ti, Ta 중에서 선택하여 사용한다. At this time, as the metal film material for forming the gate line, Al-based metal such as Al and Al alloy, Ag-based metal such as Ag and Ag alloy, Mo-based metal such as Mo and Mo alloy, Cr, Ti and Ta use.

또한, 이들은 물질적 성질이 다른 두개의 막, 즉 하부막과 그 위의 상부막을 포함할 수도 있다. 여기서, 상부막은 게이트라인의 신호지연이나 전압강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를들면 Al 계열금속 또는 Ag 계열 금속으로 이루어진다. In addition, they may comprise two membranes of different material properties, namely a bottom membrane and a top membrane thereon. Here, the upper film is made of a metal having a low resistivity, for example, an Al-based metal or an Ag-based metal so as to reduce signal delay and voltage drop of the gate line.

이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide)나 IZO (indium zinc oxide)와의 물리적, 화학적 및 전기적 접촉 특성이 우수한 물질, 예를들어 Ti, Ta, Cr, Mo 계열 금속 등으로 이루어지거나, 또는 하부막과 상부막의 조합의 예로는 Cr/Al-Nd 합금을 들 수 있다. Alternatively, the lower film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly indium tin oxide (ITO) or indium zinc oxide (IZO), such as Ti, Ta, Cr, , Or an example of a combination of the lower film and the upper film is Cr / Al-Nd alloy.

이어서, 상기 게이트라인(102), 게이트전극(102a), 공통전극라인(103), 공통전극 (103a)을 포함한 하부기판(101) 전면에 질화규소(SiNx)와 같은 무기 절연물질로 이루어진 게이트절연막(105)을 형성한다. Next, a gate insulating film made of an inorganic insulating material such as silicon nitride (SiNx) is formed on the entire surface of the lower substrate 101 including the gate line 102, the gate electrode 102a, the common electrode line 103 and the common electrode 103a 105 are formed.

그다음, 상기 게이트절연막(105)상부에는 수소화 비정질실리콘층(hydroge-nated amorphous silicon) 등으로 이루어진 반도체층(미도시)과, 실리사이드 (silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질실리콘 등의 물질로 이루어진 불순물층(미도시)을 순차적으로 형성한다. A semiconductor layer (not shown) made of a hydrogenated amorphous silicon or the like and a silicide or an n + hydrogenated amorphous silicon layer having a high concentration of a silicide or n-type impurity are formed on the gate insulating layer 105, (Not shown) are formed in this order.

이어서, 상기 불순물층과 반도체층을 포토리소그라피공정 및 식각공정을 통해 선택적으로 제거하여 반도체패턴(107)과 오믹콘택층(109)을 형성한다. 이때, 상기 반도체패턴(107)과 오믹콘택층(109)은 활성층으로 사용된다. Then, the impurity layer and the semiconductor layer are selectively removed through a photolithography process and an etching process to form the semiconductor pattern 107 and the ohmic contact layer 109. At this time, the semiconductor pattern 107 and the ohmic contact layer 109 are used as an active layer.

그다음, 도 5b에 도시된 바와 같이, 상기 반도체패턴(107)과 오믹콘택층 (109)을 포함한 하부기판 (101)상에 데이터라인 형성용 금속물질을 스퍼터링 방법으로 증착한후 이를 포토리소그라피공정 및 식각공정에 의해 선택적으로 패터닝하여 데이터라인(미도시; 도 3의 111 참조)과, 상기 데이터라인(111)에서 분기된 소스전극(111a)과, 이 소스전극(111a)과 일정간격만큼 이격된 드레인전극(111b)을 각각 형성한다. 5B, a metal material for forming a data line is deposited on the lower substrate 101 including the semiconductor pattern 107 and the ohmic contact layer 109 by a sputtering method, (Not shown in FIG. 3), a source electrode 111a branched from the data line 111, and a source electrode 111a spaced apart from the source electrode 111a by a predetermined distance Drain electrodes 111b are formed.

이때, 상기 데이터라인(111)을 형성하기 위한 금속물질로는 Al 계열 금속, Ag 계열 금속, Mo 계열 금속, Cr, Ti, Ta 등의 물질을 사용하며, 다중층으로 형성할 수도 있다.  As the metal material for forming the data line 111, an Al-based metal, an Ag-based metal, a Mo-based metal, Cr, Ti, Ta, or the like may be used.

또한, 상기 데이터라인(111)은 상기 게이트라인(102)과 서로 교차되게 형성되어 있으며, 상기 소스전극(111a)과 드레인전극(111b)은 그 아래의 반도체패턴(107) 및 게이트전극(102a)과 함께 스위칭소자인 박막트랜지스터를 구성한다. The data line 111 is formed so as to intersect with the gate line 102. The source electrode 111a and the drain electrode 111b are formed under the semiconductor pattern 107 and the gate electrode 102a, And constitutes a thin film transistor which is a switching element.

그리고, 상기 박막트랜지스터의 채널은 상기 소스전극(111a)과 드레인전극 (111b)사이의 반도체패턴(107)내에 형성된다. The channel of the thin film transistor is formed in the semiconductor pattern 107 between the source electrode 111a and the drain electrode 111b.

이어서, 도 5c에 도시된 바와 같이, 상기 데이터라인(111)과 소스/ 드레인 전극(111a, 111b)을 포함한 하부기판(101) 전면에 불투명 절연막(113)을 형성한다. 이때, 상기 불투명 절연막(113)의 재질로는 평탄화 특성이 우수하며 저유전율 특성을 가지며, 광흡수율이 우수한 절연물질중에서 하나를 선택하여 사용한다. Next, as shown in FIG. 5C, an opaque insulating layer 113 is formed on the entire surface of the lower substrate 101 including the data line 111 and the source / drain electrodes 111a and 111b. At this time, the opaque insulating layer 113 is selected from an insulating material having excellent planarization characteristics, low dielectric constant characteristics, and excellent light absorptivity.

이어서, 도 5d에 도시된 바와 같이, 상기 불투명 절연막(113)을 포토리소그라피 공정 및 식각공정을 통해 선택적으로 패터닝하여 상기 불투명 절연막(113)내에 상기 드레인전극(111b)의 일부를 노출시키는 콘택홀 (미도시)을 형성한다. 이때, 상기 불투명 절연막(113)은 상기 박막트랜지스터 지역과 함께 상기 데이터라인(111)과 공통전극(103a)에 걸쳐 오버랩되도록 패터닝된다. 특히, 상기 불투명 절연막(113)은 상기 화소영역, 즉 박막트랜지스터(T)와 데이터라인(111)을 제외한 영역에는 존재하지 않고 제거된다.5D, the opaque insulating film 113 is selectively patterned through a photolithography process and an etching process to expose a portion of the drain electrode 111b in the opaque insulating film 113 (Not shown). At this time, the opaque insulating layer 113 is patterned to overlap the data line 111 and the common electrode 103a together with the thin film transistor region. In particular, the opaque insulating film 113 is not present in the pixel region except the thin film transistor T and the data line 111, and is removed.

그다음, 상기 콘택홀(미도시)을 포함한 불투명 절연막(113)상에 ITO(indium tin oxide) 또는 IZO (indium zinc oxide) 등의 투명한 도전물질으로 이루어진 금속물질층(미도시)을 스퍼터링방법으로 증착한후 이를 포토리소그라피 공정 및 식각공정에 의해 선택적으로 제거하여 화소전극라인(117)과 투명전극라인(119)을 형성한다. 이때, 상기 화소전극라인(117)에는 분기된 다수개의 화소전극(117a)이 형성되어 있으며, 상기 투명전극라인(119)상에는 투명전극라인에서 분기된 다수개의 투명전극(119a)이 형성되어 있다. 또한, 상기 다수개의 투명전극(119a)중 최외곽에 위치하는 투명전극(119a)은 상기 공통전극라인(103)에서 분기된 공통전극(103a)과 오버랩되어 있다.Next, a metal material layer (not shown) made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the opaque insulating film 113 including the contact hole (not shown) by a sputtering method And then selectively removed by a photolithography process and an etching process to form a pixel electrode line 117 and a transparent electrode line 119. A plurality of pixel electrodes 117a are formed on the pixel electrode line 117 and a plurality of transparent electrodes 119a are formed on the transparent electrode line 119. The transparent electrodes 119a are divided into transparent electrodes 119a. The transparent electrode 119a positioned at the outermost one of the plurality of transparent electrodes 119a overlaps with the common electrode 103a branched from the common electrode line 103. [

그리고, 상기 투명전극(119a)과 상기 화소전극(117a)은 서로 엇갈리게 구성되어 있으며, 상기 화소영역에 구성된 투명전극(119a)은 공통전극라인(103)에서 입력받은 공통전압이 항상 인가되는 상태이다.The transparent electrode 119a and the pixel electrode 117a are staggered from each other and the transparent electrode 119a formed in the pixel region is in a state in which the common voltage input from the common electrode line 103 is always applied .

또한, 상기 화소전극(117a)에는 상기 게이트전극(102a)에 인가된 게이트전압의 레벨에 따라, 상기 데이터라인(111)을 통해 다양한 레벨의 화상신호가 인가된다.In addition, image signals of various levels are applied to the pixel electrode 117a through the data line 111 according to the level of the gate voltage applied to the gate electrode 102a.

이때, 상기 화소전극(119)은 데이터전압이 인가되면, 공통전압 (common voltage)을 인가받은 투명전극(119a)과 함께 전기장을 생성하므로써 화소전극(117a)과 투명전극(119a)사이의 액정층(151)의 액정분자들을 일정 방향으로 배열시키게 된다. At this time, when the data voltage is applied to the pixel electrode 119, an electric field is generated together with the transparent electrode 119a to which a common voltage is applied, so that the liquid crystal layer between the pixel electrode 117a and the transparent electrode 119a The liquid crystal molecules of the liquid crystal layer 151 are arranged in a predetermined direction.

 이어서, 상기 화소전극(117a)을 포함한 불투명 절연막(113)상부에 액정분자를 일정 방향으로 배열되도록 하는 하부배향막(미도시)을 형성하는 공정을 진행하므로써 박막트랜지스터 어레이기판 제조를 완료한다. Subsequently, a process of forming a lower alignment layer (not shown) for aligning liquid crystal molecules in a predetermined direction is performed on the opaque insulating layer 113 including the pixel electrode 117a, thereby completing the fabrication of the thin film transistor array substrate.

한편, 도 5e에 도시된 바와 같이, 먼저 상부기판(141)상에 빛샘 현상을 방지하는 블랙매트릭스를 형성하기 위해 불투명막(미도시)을 형성한다. 이때, 상기 불투명막(미도시)의 물질로는 크롬(Cr)을 포함하는 불투명 금속 또는 불투명 수지가 이용된다. Meanwhile, as shown in FIG. 5E, an opaque film (not shown) is formed on the upper substrate 141 to form a black matrix for preventing light leakage. At this time, as the material of the opaque film (not shown), opaque metal or opaque resin containing chromium (Cr) is used.

그다음, 상기 불투명막(미도시)을 포토리소그라피 공정기술을 이용한 노광 및 식각공정을 통해 선택적으로 제거하여 블랙매트릭스(143)를 형성한다. Then, the opaque film (not shown) is selectively removed through an exposure and etching process using a photolithography process technique to form a black matrix 143.

이어서, 상기 블랙매트릭스(143)를 포함한 상부기판(141)상에 감광성 칼라수지를 전면 증착한후 포토리소그라피 공정 및 식각공정을 통한 패터닝을 수행하여 적색, 녹색, 청색의 컬러필터(145)를 형성한다. 이때, 상기 적색, 녹색, 청색의 컬러필터(145) 각각은 포토리소그라피 공정 및 식각공정을 사용한다. Next, a photosensitive color resin is deposited on the entire surface of the upper substrate 141 including the black matrix 143, and patterning is performed through a photolithography process and an etching process to form red, green, and blue color filters 145 do. At this time, each of the red, green, and blue color filters 145 uses a photolithography process and an etching process.

이렇게 포토리소그라피 공정 및 식각공정을 이용하여 상기 적색, 녹색, 청색의 컬러필터(145) 각각을 형성하는 공정에 대해 설명하면 다음과 같다. A process of forming each of the red, green, and blue color filters 145 using the photolithography process and the etching process will now be described.

먼저, 블랙매트릭스(143)가 형성된 상부기판(141)상에 적색(R)의 감광성 칼라수지를 전면 증착한후, 마스크를 이용하여 적색(R)의 감광성 칼라수지에 대한 포토 리소그라피 공정 및 식각공정을 통한 패터닝을 수행하므로써 적색(R) 컬러필터를 형성한다. First, red (R) photosensitive color resin is entirely deposited on an upper substrate 141 on which a black matrix 143 is formed, and then a photolithography process and an etching process for a photosensitive color resin of red (R) To form a red (R) color filter.

그다음, 적색 컬러필터가 형성된 상부기판(141)상에 녹색(G)의 감광성 칼라수지를 전면 증착한후, 마스크를 이용하여 녹색(G)의 감광성 칼라수지에 대한 포토리소그라피 공정 및 식각공정을 통한 패터닝을 수행하므로써 녹색(G) 컬러필터를 형성한다. Next, a green (G) photosensitive color resin is entirely deposited on the upper substrate 141 on which a red color filter is formed, and then a photolithography process and an etching process are performed on the photosensitive color resin of green (G) And a green (G) color filter is formed by performing patterning.

이어서, 적색 컬러필터 및 녹색 컬러필터가 형성된 상부기판 (141)상에 청색(B)의 감광성 칼라수지를 전면 증착한후, 마스크를 이용하여 청색(B)의 감광성 칼라수지에 대한 포토리소그라피 공정 및 식각공정을 통한 패터닝을 수행하므로써 청색(B) 컬러필터를 형성함으로써 최종적으로 컬러필터 (145)을 완성한다. Next, a blue (B) photosensitive color resin is entirely deposited on an upper substrate 141 on which a red color filter and a green color filter are formed, and then a photolithography process for a photosensitive color resin of blue (B) And patterning through the etching process is performed to form the blue (B) color filter to finally complete the color filter 145.

그다음, 상기 컬러필터(145)상에 유기절연물을 이용하여 상부기판(141)을 평탄화시키기 위한 오버코트층(미도시)을 형성한다. Then, an overcoat layer (not shown) is formed on the color filter 145 to planarize the upper substrate 141 using an organic insulating material.

이어서, 도면에는 도시하지 않았지만, 상기 오버코트층(미도시)상부에 액정을 일정 방향으로 배향시키기 위한 상부배향막(미도시)을 형성한다.Next, an upper alignment film (not shown) for aligning the liquid crystal in a predetermined direction is formed on the overcoat layer (not shown).

그다음, 도면에는 도시하지 않았지만, 상기 배향막(미도시)상에 박막트랜지스터와 컬러필터기판사이의 셀 갭을 유지시키기 위한 스페이서 (미도시)를 형성하므로써 컬러필터어레이기판 제조를 완료한다. Then, a spacer (not shown) for holding the cell gap between the thin film transistor and the color filter substrate is formed on the alignment film (not shown) to complete the fabrication of the color filter array substrate.

이렇게 제조된 박막트랜지스터 어레이기판과 컬러필터어레이기판 사이에 액정층 (151)을 형성한후 이들 양 기판을 서로 합착시키므로써 액정표시장치 제조공정을 완료한다. After the liquid crystal layer 151 is formed between the thin film transistor array substrate and the color filter array substrate thus manufactured, the both substrates are bonded together to complete the liquid crystal display device manufacturing process.

따라서, 상기 공정순으로 제조되는 본 발명에 따른 액정표시장치는 데이터라인 (111)과 공통전극(103a)상부에 오버랩되는 불투명 절연막(113)에 의해 빛샘이 차단되어 VAC(viewing angle cross-talk)를 제거하므로써 개구율을 향상시킬 수 있으며, 빛샘을 방지할 수 있다. 특히, 본 발명은, 기존과 같이 빛샘을 방지하기 위해 블랙매트릭스의 마진을 증가시키지 않고도, 불투명 절연막을 통해 VAC(viewing angle cross-talk)를 제거할 수 있어 개구부를 증가시킬 수 있으므로 개구율을 향상시킬 수 있다.Therefore, in the liquid crystal display according to the present invention, the light leakage is blocked by the opaque insulating layer 113 overlapping the data line 111 and the common electrode 103a, thereby forming a viewing angle cross-talk (VAC) The aperture ratio can be improved and light leakage can be prevented. Particularly, in the present invention, viewing angle cross-talk (VAC) can be removed through the opaque insulating film without increasing the margin of the black matrix in order to prevent the light leakage, .

또한, 본 발명은 불투명 절연막을 적용하여 VAC(viewing angle cross-talk)를 제거하므로써 콘트라스트비(contrast ratio)를 향상시킬 수 있다.In addition, the present invention can improve the contrast ratio by removing a viewing angle cross-talk (VAC) by applying an opaque insulating film.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Therefore, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also within the scope of the present invention.

도 1은 종래기술에 따른 액정표시장치의 개략적인 단면도로서, 액정구동영역이외의 영역에서 빛샘이 발생하는 경우를 도시한 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional liquid crystal display device, and is a schematic cross-sectional view showing a case where light leakage occurs in a region other than a liquid crystal driving region.

도 2는 종래기술에 따른 액정표시장치의 개략적인 단면도로서, 데이터라인지역에서의 빛샘이 발생하는 경우를 도시한 개략적인 단면도이다.2 is a schematic cross-sectional view of a conventional liquid crystal display device, and is a schematic cross-sectional view showing a case where light leakage occurs in a data line region.

도 3은 본 발명에 따른 액정표시장치의 평면도이다.3 is a plan view of a liquid crystal display device according to the present invention.

도 4는 도 3의 IV-IV선에 따른 액정표시장치의 단면도이다.4 is a cross-sectional view of the liquid crystal display device taken along the line IV-IV of Fig.

도 5a 내지 도 5e는 본 발명에 따른 액정표시장치의 제조공정 단면도이다.5A to 5E are cross-sectional views illustrating a manufacturing process of a liquid crystal display device according to the present invention.

Claims (13)

기판상에 형성되고, 화소영역을 정의하기 위해 서로 수직한 방향으로 교차 배열되는 다수개의 게이트라인 및 다수개의 데이터라인; A plurality of gate lines and a plurality of data lines formed on the substrate, the gate lines and the data lines being arranged in a direction perpendicular to each other to define pixel regions; 상기 게이트라인과 평행하게 배열되고, 상기 데이터라인과 인접되게 분기된 다수개의 공통전극을 구비한 공통전극라인; A common electrode line arranged parallel to the gate line and having a plurality of common electrodes branched adjacent to the data line; 상기 게이트라인과 데이터라인이 교차하는 부분에 형성된 박막트랜지스터; A thin film transistor formed at a portion where the gate line and the data line cross each other; 상기 박막트랜지스터와 상기 데이터라인상부에 이들 박막트랜지스터와 데이터라인과 오버랩되게 형성된 불투명 절연막; An opaque insulating film formed on the thin film transistor and the data line so as to overlap the thin film transistor and the data line; 상기 박막트랜지스터와 전기적으로 접속되고 다수개의 분기된 화소전극으로 구성된 화소전극라인; 및A pixel electrode line electrically connected to the thin film transistor and composed of a plurality of branched pixel electrodes; And 상기 공통전극라인과 전기적으로 접속되고 상기 다수개의 분기된 화소전극과 이격되게 배치되는 다수개의 분기된 투명전극으로 구성된 투명전극라인;을 포함하여 구성되며, And a plurality of branched transparent electrodes electrically connected to the common electrode line and spaced apart from the plurality of branched pixel electrodes, 상기 투명전극라인으로부터 분기된 다수개의 투명전극 중 최외곽에 위치하는 투명전극들은 상기 공통전극라인의 상기 공통전극들과 오버랩되게 상기 불투명 절연막상에 배치되어 있으며;The transparent electrodes positioned at the outermost of the plurality of transparent electrodes branched from the transparent electrode line are disposed on the opaque insulating film so as to overlap with the common electrodes of the common electrode line; 상기 불투명 절연막은 상기 데이터라인과, 이 데이터라인과 인접하고 상기 공통전극라인에서 분기된 공통전극에 걸쳐 오버랩되어 있는 것을 특징으로 하는 액정표시장치.Wherein the opaque insulating film overlaps the data line and a common electrode adjacent to the data line and branched from the common electrode line.    제 1항에 있어서, 상기 불투명 절연막은 저유전율을 가지며, 투과율이 낮고, 광을 흡수하는 절연물질로 구성된 것을 특징으로 하는 액정표시장치. The liquid crystal display device according to claim 1, wherein the opaque insulating film is made of an insulating material having a low dielectric constant, a low transmittance, and a light absorbing property. 삭제delete 삭제delete 삭제delete    제1항에 있어서, 상기 박막트랜지스터는 게이트전극과 상기 게이트전극상에 형성된 게이트절연막과 활성층 및 상기 활성층의 채널지역을 사이에 두고 형성된 소스전극과 드레인전극으로 구성된 것을 특징으로 하는 액정표시장치. The liquid crystal display of claim 1, wherein the thin film transistor comprises a gate electrode, a gate insulating film formed on the gate electrode, an active layer, and a source electrode and a drain electrode formed between the channel region of the active layer.    제1항에 있어서, 상기 기판과 합착되고, 블랙매트릭스와 컬러필터층 및 오버코트층이 적층된 컬러필터기판과;The liquid crystal display device according to claim 1, further comprising: a color filter substrate bonded to the substrate and having a black matrix, a color filter layer and an overcoat layer laminated; 상기 컬러필터기판과 상기 기판사이에 형성된 액정층;을 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치. And a liquid crystal layer formed between the color filter substrate and the substrate. 화소영역과 비화소영역으로 정의된 기판상에 게이트라인과 이 게이트라인에서 분기된 게이트전극 및 공통전극라인과 함께, 상기 공통전극라인으로부터 분기된 다수의 공통전극을 형성하는 단계;Forming a plurality of common electrodes branched from the common electrode line together with a gate line and a gate electrode and a common electrode line branched from the gate line on a substrate defined by a pixel region and a non-pixel region; 상기 게이트전극상에 게이트절연막과 활성층을 형성하는 단계;Forming a gate insulating film and an active layer on the gate electrode; 상기 활성층상에 상기 게이트라인과 수직하게 배열되어 상기 다수의 공통전극과 인접하는 데이터라인과 이 데이트라인에서 분기된 소스전극 및 이 소스전극과 이격되게 배치되는 드레인전극을 형성하는 단계;Forming a data line adjacent to the plurality of common electrodes on the active layer and perpendicular to the gate line, a source electrode branched from the data line, and a drain electrode spaced apart from the source electrode; 상기 화소영역을 제외한 상기 드레인전극과 소스전극 및 데이터라인상부에 이들 드레인전극과 소스전극 및 데이터라인과 오버랩되게 형성되고 상기 드레인전극 일부를 노출시키는 불투명 절연막을 형성하는 단계; 및Forming an opaque insulating layer on the drain electrode, the source electrode, and the data line excluding the pixel region, the opaque insulating layer being formed to overlap the drain electrode, the source electrode, and the data line and exposing a part of the drain electrode; And 상기 화소영역에 상기 드레인전극과 전기적으로 접속하는 화소전극라인과 이 화소전극라인에서 분기된 다수의 화소전극과 함께, 상기 다수의 화소전극과 이격되도록 분기된 다수의 투명전극을 구비한 투명전극라인을 형성하는 단계;를 포함하여 구성되며, A pixel electrode line electrically connected to the drain electrode in the pixel region, a plurality of pixel electrodes branched in the pixel electrode line, and a plurality of transparent electrodes branched from the plurality of pixel electrodes, The method comprising the steps of: 상기 투명전극라인으로부터 분기된 다수개의 투명전극 중 최외곽에 위치하는 투명전극들은 상기 공통전극라인의 상기 공통전극들과 오버랩되게 상기 불투명 절연막상에 배치되어 있으며;The transparent electrodes positioned at the outermost of the plurality of transparent electrodes branched from the transparent electrode line are disposed on the opaque insulating film so as to overlap with the common electrodes of the common electrode line; 상기 불투명 절연막은 상기 데이터라인과, 이 데이터라인과 인접하고 상기 공통전극라인에서 분기된 공통전극에 걸쳐 오버랩되어 있는 것을 특징으로 하는 액정표시장치 제조방법.Wherein the opaque insulating film overlaps the data line and a common electrode adjacent to the data line and branched from the common electrode line.    제 8항에 있어서, 상기 불투명 절연막은 저유전율을 가지며, 투과율이 낮고, 광을 흡수하는 절연물질로 구성된 것을 특징으로 하는 액정표시장치 제조방법. The method of claim 8, wherein the opaque insulating film is made of an insulating material having a low dielectric constant, a low transmittance, and a light absorbing property. 삭제delete 삭제delete 삭제delete    제8항에 있어서, 상기 기판과 합착되는 컬러필터기판을 제공하는 단계;9. The method of claim 8, further comprising: providing a color filter substrate bonded to the substrate; 상기 컬러필터기판상에 블랙매트릭스와 컬러필터층 및 오버코트층을 적층하는 단계; 및Stacking a black matrix, a color filter layer and an overcoat layer on the color filter substrate; And 상기 컬러필터기판과 상기 기판사이에 액정층을 형성하는 단계;를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치 제조방법.And forming a liquid crystal layer between the color filter substrate and the substrate.
KR1020070141951A 2007-12-31 2007-12-31 Liquid Crystal Display device and method for fabricating the same KR101397447B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141951A KR101397447B1 (en) 2007-12-31 2007-12-31 Liquid Crystal Display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141951A KR101397447B1 (en) 2007-12-31 2007-12-31 Liquid Crystal Display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20090073882A KR20090073882A (en) 2009-07-03
KR101397447B1 true KR101397447B1 (en) 2014-05-21

Family

ID=41330987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141951A KR101397447B1 (en) 2007-12-31 2007-12-31 Liquid Crystal Display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101397447B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228426B1 (en) * 1996-11-29 1999-11-01 김영환 Liquid crystal display elements and its manufacturing method
KR20050002140A (en) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 In-Plane Switching mode Liquid Crystal Display Device and A method for manufacturing the same
KR20060079061A (en) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating the same
KR20070036881A (en) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228426B1 (en) * 1996-11-29 1999-11-01 김영환 Liquid crystal display elements and its manufacturing method
KR20050002140A (en) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 In-Plane Switching mode Liquid Crystal Display Device and A method for manufacturing the same
KR20060079061A (en) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating the same
KR20070036881A (en) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating of the same

Also Published As

Publication number Publication date
KR20090073882A (en) 2009-07-03

Similar Documents

Publication Publication Date Title
KR100422567B1 (en) Liquid crystal display device
KR101182471B1 (en) Fringe field switching mode liquid crystal display device and manufacturing method thereof
JP5571759B2 (en) Liquid crystal display element and manufacturing method thereof
US20170212372A1 (en) Liquid crystal display device and method for fabricating the same
JP4826979B2 (en) Thin film transistor display panel and liquid crystal display device including the same
KR100955382B1 (en) Liquid crystal display device and method for fabricating the same
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
JP2006106658A (en) Mask and method for manufacturing display plate for liquid crystal display apparatus using the same
KR101953141B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101955992B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR101734467B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR101170950B1 (en) Fringe field switching mode liquid crystal display device
KR101397447B1 (en) Liquid Crystal Display device and method for fabricating the same
KR100949495B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20080051366A (en) In-plane switching mode liquid crystal display device and the method for fabricating thereof
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR101680133B1 (en) Fringe field switching mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6