KR100228426B1 - Liquid crystal display elements and its manufacturing method - Google Patents

Liquid crystal display elements and its manufacturing method Download PDF

Info

Publication number
KR100228426B1
KR100228426B1 KR1019960059506A KR19960059506A KR100228426B1 KR 100228426 B1 KR100228426 B1 KR 100228426B1 KR 1019960059506 A KR1019960059506 A KR 1019960059506A KR 19960059506 A KR19960059506 A KR 19960059506A KR 100228426 B1 KR100228426 B1 KR 100228426B1
Authority
KR
South Korea
Prior art keywords
data line
liquid crystal
crystal display
counter electrode
alignment layer
Prior art date
Application number
KR1019960059506A
Other languages
Korean (ko)
Other versions
KR19980040327A (en
Inventor
이승희
김향율
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960059506A priority Critical patent/KR100228426B1/en
Priority to TW086117307A priority patent/TW362164B/en
Priority to JP34067297A priority patent/JPH10293296A/en
Publication of KR19980040327A publication Critical patent/KR19980040327A/en
Application granted granted Critical
Publication of KR100228426B1 publication Critical patent/KR100228426B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optical Filters (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.An object of this invention is to provide a liquid crystal display element and its manufacturing method.

본 발명의 구성은 게이트 라인의 선택시, 데이타 라인의 신호를 전달하는 박막 트랜지스터와, 박막 트랜지스터의 드레인 전극과 콘택되어, 박막 트랜지스터의 동작시 구동되는 화소 전극과, 상기 화소 전극과 동일 기판에 형성되고, 화소 전극과 평행한 전기장을 유도하는 카운터 전극을 포함하는 액정 표시 소자로서, 상기 데이타 라인의 상부와, 데이타 라인과 카운터 전극에서 데이타 라인과 병행하는 부분 중 데이타 라인과 가장 인접한 부분으로 이루어진 공간부 및 상기 카운터 전극에서 데이타 라인과 평행하는 부분 중 데이타 라인과 가장 인접한 부분에 해당하는 카운터 전극의 소정 부분상부에 걸쳐 광간섭 및 기생 전계를 차단하는 차단벽이 배치·형성된다.According to an embodiment of the present invention, a thin film transistor which transmits a signal of a data line when selecting a gate line, a pixel electrode contacted with a drain electrode of the thin film transistor, and driven when the thin film transistor is operated, is formed on the same substrate as the pixel electrode. And a counter electrode which induces an electric field parallel to the pixel electrode, the liquid crystal display device comprising: a space formed on top of the data line and a portion closest to the data line of the data line and the counter electrode in parallel with the data line; A barrier wall for blocking optical interference and a parasitic electric field is formed over a portion of the counter electrode and the counter electrode corresponding to the portion closest to the data line among the portions parallel to the data line in the counter electrode.

Description

액정 표시 소자 및 그 제조방법Liquid crystal display device and manufacturing method

본 발명은 액정 표시 소자 및 그의 제조방법에 관한 것으로,보다 구체적으로는, 액정 표시 소자의 광 간섭을 차단하고, 고화질을 실현할 수 있는 액정 표시 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which can block optical interference of a liquid crystal display device and realize high image quality.

일반적으로, 액정 표시 소자는 텔레비젼, 그래픽 디스플레이등의 표시소자를 구성하고, 특히 액티브 매트릭스형의 액정 표시 장치는 고속 응답 특성을 갖으며, 높은 화소수에 적합하여 디스플레이 화면의 고화질화, 대형화, 컬러 화면화등을 실현하는데 크게 기여하고 있다.In general, liquid crystal display elements constitute display elements such as televisions and graphic displays, and especially active matrix type liquid crystal display devices have high-speed response characteristics, and are suitable for high pixel counts, thereby making display screens of high quality, large size, and color screens. It greatly contributes to the realization of money.

이러한 액정 표시 소자는, 투명한 한쌍의 유리 기판, 적어도 하나의 기판에 형성되는 박막 트랜지스터와 픽셀 전극이 형성되고, 다른 하나의 기판에는 컬러 필터와 카운터 전극이 형성되며, 한쌍의 유리기판 사이에는 액정 물질이 봉입되어 이루어진다.The liquid crystal display device includes a pair of transparent glass substrates, thin film transistors and pixel electrodes formed on at least one substrate, a color filter and a counter electrode formed on the other substrate, and a liquid crystal material between the pair of glass substrates. This is done by encapsulation.

여기서, 최근 많이 이용되는 액정으로는, 광학 특성이 우수한 트위스트 네메틱 모드(twist nematic mode:이하 TN) 액정이 이용되는데, 꼬인 네메틱 모드는 90°의 꼬임 각도를 가지고 있고, 액정 분자가 상하의 유리 기판면에 평행하게 배열되거나, 배열 방향이 양쪽 기판에서 90° 차이가 있으므로, 전체의 분자 배열이 두기판사이에 연속적으로 90° 변화가 생기도록 배열되고, 액정 전압이 인가되었을시, 전계는 대향하는 두 기판면에 수직으로 형성된다. 그런데, 이러한 TN 구조의 액정 표시 소자는 시야각을 좁게한다는 고질적인 문제점을 지니고 있다.Here, as the liquid crystals used in recent years, a twist nematic mode (hereinafter referred to as TN) liquid crystal having excellent optical characteristics is used, and the twisted nematic mode has a twist angle of 90 °, and the liquid crystal molecules are upper and lower glass. Since they are arranged parallel to the substrate surface or the direction of arrangement differs by 90 ° on both substrates, the entire molecular array is arranged so that there is a continuous 90 ° change between the two substrates, and when a liquid crystal voltage is applied, the electric field It is formed perpendicular to the two substrate surfaces. However, the liquid crystal display of the TN structure has a chronic problem of narrowing the viewing angle.

종래에는 넓은 시야각을 확보하기 위하여, 제1도에 도시된 바와 같이, 상부 기판에 형성되었던 카운터 전극을 화소 전극이 형성되는 하부 유리 기판에 형성하므로써, 화소 전극과 평행한 전계가 발생되도록 하는 인-플렌 스위칭 모드(In plane switching mode:이하 IPS 모드라 함)가 이용되었다. 이러한 IPS 모드의 액정 표시 소자는, 하부 기판(1) 상부에 영상을 주사하기 위한 행 방향의 게이트 라인(2A)과, 게이트 라인(2A)과 동일 면에 형성되고, 일정 거리만큼 이격되어 배치된 카운터 전극(2B)이 형성된다. 이 카운터 전극(2B)은 액정을 일정 시간동안 유지하기 위한 보조 용량의 역할을 겸하며, 그 형태는 단위 셀을 한정하도록, 바람직하게는 "□"자 형태로 형성된다. 결과물 상부에는 게이트 절연막(도시되지 않음)이 형성되고, 게이트 전극 배선(2A)을 포함하는 게이트 절연막의 소정 부분에는 박막 트랜지스터의 채널 역할을 하는 반도체층(4)이 위치하고, 게이트 라인(2A)과 수직의 형태로 데이타 라인(5A)과, 드레인 전극의 역할을 동시에 겸하는 화소 전극(5B)이 형성된다. 여기서, 드레인 전극(5B)은 "□"자 형태로 형성되는 카운터 전극(2B)의 공간부를 수직으로 분할하도록 "I"자 형태로 형성되며, 화소 전극(5B) 중 게이트 라인(2A)과 평행하는 부분은, 게이트 라인(2A)과 평행하는 부분의 카운터 전극(2B)과 오버랩되므로서, 보조 용량의 역할을 하게된다.Conventionally, in order to secure a wide viewing angle, as shown in FIG. 1, a counter electrode formed on an upper substrate is formed on a lower glass substrate on which a pixel electrode is formed, so that an electric field parallel to the pixel electrode is generated. In plane switching mode (hereinafter referred to as IPS mode) was used. The liquid crystal display of the IPS mode is formed on the same surface as the gate line 2A and the gate line 2A in the row direction for scanning an image on the lower substrate 1, and is spaced apart by a predetermined distance. Counter electrode 2B is formed. The counter electrode 2B also serves as a storage capacitor for maintaining the liquid crystal for a predetermined time, and the shape thereof is preferably formed in the shape of a " □ " to define a unit cell. A gate insulating film (not shown) is formed on the resultant, and a semiconductor layer 4 serving as a channel of the thin film transistor is positioned on a predetermined portion of the gate insulating film including the gate electrode wiring 2A. In the vertical form, the data line 5A and the pixel electrode 5B simultaneously serving as the drain electrode are formed. Here, the drain electrode 5B is formed in a “I” shape so as to vertically divide the space portion of the counter electrode 2B, which is formed in a “□” shape, and is parallel to the gate line 2A of the pixel electrode 5B. The portion to be overlapped with the counter electrode 2B in the portion parallel to the gate line 2A serves to serve as a storage capacitor.

종래의 IPS 모드의 액정 표시 소자는 제2도에 도시된 바와 같이, 하부 기판의 배면의 백라이트(100)에서 입사된 광이 액정층(10)과 컬러 필터(21A,21B,21C)를 통과하게 된다. 그러나, 이 과정에서, 액정층(10)과 컬러 필터(21A,21B,21C)를 통과하는 빛은 일정 각도로 입사하여 도면에서와 같이 R,G,B 컬러 상호간에 간섭이 발생되므로, 선명한 고화질의 색재현이 어렵다.In the conventional liquid crystal display of the IPS mode, as shown in FIG. 2, light incident from the backlight 100 on the rear surface of the lower substrate passes through the liquid crystal layer 10 and the color filters 21A, 21B, and 21C. do. However, in this process, the light passing through the liquid crystal layer 10 and the color filters 21A, 21B, and 21C is incident at a predetermined angle, and thus interference between R, G, and B colors is generated, as shown in the drawing. Color reproduction is difficult.

또한, 종래의 IPS 모드의 액정 표시 소자는 제3도에 도시된 바와 같이, 데이타라인(5A)와 카운터 전극(2B)이 인접하여 있으므로, 기생 전계(X)가 발생되고, 데이타 라인(5A)과 화소 전극(5B) 사이에도 노이즈 전계(noise field:Y)가 발생하게 되어, 화소 전극(5B)과 카운터 전극(2B) 사이에 신ㅎ가 왜곡되는 현상이 발생된다. 이에 화소 전극(5B)과 카운터 전극(2B)사이에 배열되어 있는 액정들은 불안정한 전계에 의하여, 이상적으로 동작하기 어려운 문제점이 발생되었다.Further, in the conventional liquid crystal display of the IPS mode, as shown in FIG. 3, since the data line 5A and the counter electrode 2B are adjacent to each other, the parasitic electric field X is generated and the data line 5A is generated. A noise field (Y) is also generated between the pixel electrode 5B and the pixel electrode 5B, causing a phenomenon in which a signal is distorted between the pixel electrode 5B and the counter electrode 2B. Accordingly, the liquid crystals arranged between the pixel electrode 5B and the counter electrode 2B have a problem that it is difficult to operate ideally due to an unstable electric field.

따라서, 본 발명의 목적은, 액정 표시 소자에 빛의 투과시, 간섭 차단벽을 형성하여 광간섭을 방지하므로서, 선명한 색상을 재현할 수 있는 액정 표시 소자 및 그 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same, which can reproduce vivid colors by forming an interference blocking wall when light is transmitted through the liquid crystal display device to prevent light interference.

본 발명의 다른 목적은, IPS 모드의 액정 표시소자에서, 데이타 라인과 카운터 전극간의 기생전계 및 데이타 라인과 화소 전극간의 노이즈 전계가 형성되지 않도록 차단벽을 형성하여, 화소 전극과 카운터 전극간에 안정한 전계가 걸리도록 하는 액정 표시 소자 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a stable electric field between the pixel electrode and the counter electrode by forming a barrier wall so that a parasitic electric field between the data line and the counter electrode and a noise electric field between the data line and the pixel electrode are not formed in the liquid crystal display device of the IPS mode. The present invention provides a liquid crystal display device and a method of manufacturing the same.

제1도는 종래의 IPS 모드의 액정 표시 소자를 나타낸 평면도.1 is a plan view showing a liquid crystal display device of the conventional IPS mode.

제2도는 제1도의 II-II'선으로 절단한 도면으로, 광이 인가되었을때 종래의 IPS 모드의 액정 표시 소자를 나타낸 단면도.FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1, showing a liquid crystal display of a conventional IPS mode when light is applied.

제3도는 종래의 IPS 모드 액정 표시 소자의 전극에 전계가 인가됐을때, 하부기판의 전계 분포를나타낸 액정 표시 소자의 단면도.3 is a cross-sectional view of a liquid crystal display device showing an electric field distribution of a lower substrate when an electric field is applied to an electrode of a conventional IPS mode liquid crystal display device.

제4도는 본 발명에 따른 액정 표시 소자의 평면도.4 is a plan view of a liquid crystal display device according to the present invention.

제5(a)도 내지 제5(c)도는 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위하여, 제4도를 V-V'선으로 절단한 단면도.5 (a) to 5 (c) are cross-sectional views of FIG. 4 taken along the line V-V 'in order to explain the manufacturing method of the liquid crystal display device according to the present invention.

제6도는 본 발명에 따른 광간섭 차단벽이 형성된 액정 표시 소자의 단면도.6 is a cross-sectional view of a liquid crystal display device having a light interference blocking wall according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 유리 기판 2A : 게이트 전극 배선1: glass substrate 2A: gate electrode wiring

2B : 카운터 전극 3 : 게이트 절연막2B: counter electrode 3: gate insulating film

4 : 반도체층 5A : 소오스 전극 배선4: semiconductor layer 5A: source electrode wiring

5B-1 : 드레인 전극 10 : 액정5B-1: Drain electrode 10: Liquid crystal

20 : 상부 유리 기판 21A,21B,21C : 컬러 필터20: upper glass substrate 21A, 21B, 21C: color filter

100 : 백라이트100: backlight

상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 액정 표시 소자는 게이트 라인의 선택시, 데이타 라인의 신호를 전달하는 박막 트랜지스터와, 박막 트랜지스터의 드레인 전극과 콘택되어, 박막 트랜지스터의 동작시 구동되는 화소 전극과, 상기 화소 전극과 동일 기판에 형성되고, 화소 전극과 평행한 전기장을 유도하는 카운터 전극을 포함하는 액정 표시 소자로서, 상기 데이타 라인의 상부와, 데이타 라인과 카운터 전극에서 데이타 라인과 평행하는 부분 중 데이타 라인과 가장 인접한 부분으로 이루어진 공간부 및 상기 카운터 전극에서 데이타 라인과 평행하는 부분중 데이타 라인과 가장 인접한 부분에 해당하는 카운터 전극의 소정 부분상부에 걸쳐 광간섭 및 기생 전계를 차단하는 차단벽이 배치·형성된 것을 특징으로 한다.In order to achieve the above object of the present invention, the liquid crystal display device of the present invention is contacted with the thin film transistor which transmits the signal of the data line and the drain electrode of the thin film transistor when the gate line is selected, and is driven during the operation of the thin film transistor. A liquid crystal display device comprising: a pixel electrode; and a counter electrode formed on the same substrate as the pixel electrode and inducing an electric field parallel to the pixel electrode, wherein the upper portion of the data line, the data line, and the data line; Blocks the optical interference and parasitic electric field over a predetermined portion of the counter portion corresponding to the data line among the parallel portions of the counter electrode and the portion closest to the data line among the parallel portions. It is characterized in that the barrier wall is arranged and formed.

또한, 본 발명의 액정 표시 소자의 제조방법은, 투명성 유리 기판상에 게이트 라인과, 카운터 전극을 형성하는 단계; 상기 유리 기판상부에 게이트 절연막을 형성하는 단계; 강시 게이트 전극 배선을 포함하는 게이트 절연막 상부의 소정 부분에 반도체층을 형성하는 단계; 상기 금속층을 증착하고, 패터닝하여, 데이타 라인 및 반도체층과 접속하는 화소전극을 형성하는 단계; 결과물 상부에 제1배향막을 형성하는 단계;상기 제1배향막을 일정 방향으로 러빙하는 단계; 상기 제1배향막 상부에 제2배향막을 형성하는 단계; 및 상기 제2배향막을 데이타 라인과 카운터 전극 사이의 공간부 및 카운터 전극의 소정 부분 상부에 존재하도록 노광 및 식각하여 차단벽을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a liquid crystal display device of the present invention comprises the steps of: forming a gate line and a counter electrode on a transparent glass substrate; Forming a gate insulating film on the glass substrate; Forming a semiconductor layer on an upper portion of the gate insulating film including the gate electrode wirings; Depositing and patterning the metal layer to form a pixel electrode connected to the data line and the semiconductor layer; Forming a first alignment layer on the resultant; rubbing the first alignment layer in a predetermined direction; Forming a second alignment layer on the first alignment layer; And forming a blocking wall by exposing and etching the second alignment layer so as to exist in a space between the data line and the counter electrode and a predetermined portion of the counter electrode.

본 발명에 의하면, 액정 표시 소자에 광의 인가시, 광간섭을 방지하고, 인접하는 데이타 라인과, 카운터 전극 사이의 기생 전계 및 카운터 전극과 드레인 전극 사이의 노이즈 전계를 최소화하기 위하여, 데이타 라인과 카운터 전극 사이의 공간부 및 카운터 전극의 소정 부분 상부에 걸쳐 차단벽을 형성하므로써, 선명한 고화질을 색을 재현하고, 더불어, 액정이 안정하게 구동되어, 액정 표시 소자의 질이 향상된다.According to the present invention, when applying light to a liquid crystal display element, in order to prevent optical interference and to minimize the parasitic electric field between the adjacent data line and the counter electrode and the noise electric field between the counter electrode and the drain electrode, the data line and the counter By forming a blocking wall over the space between the electrodes and above the predetermined portion of the counter electrode, the color is reproduced with clear high quality, the liquid crystal is driven stably, and the quality of the liquid crystal display element is improved.

[실시예]EXAMPLE

이하 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부된 도면 제4도는 본 발명에 따른 액정 표시 소자의 단면도이고, 제5(a)도 내지 제5(c)도는 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위하여, 제4도를 V-V'선으로 절단한 단면도이고, 제6도는 본 발명에 따른 광간섭 차단벽이 형성된 액정 표시 소자의 단면도이다.FIG. 4 is a cross-sectional view of the liquid crystal display device according to the present invention. FIGS. 5 (a) to 5 (c) are views illustrating the manufacturing method of the liquid crystal display device according to the present invention. 6 is a cross-sectional view of the liquid crystal display device in which the optical interference blocking wall according to the present invention is formed.

먼저, 제4도에 도시된 바와 같이, 본 발명의 액정 표시 소자는, 하부 유리 기판(1) 상에 영상을 주사하기 위한 행 방향의 게이트 라인(2A)과, 평행장을 유도하기 위한 카운터 전극(2B)이 게이트 라인(2A)과 동일선상에 불투명 금속재로 형성된다. 여기서, 카운터 전극(2B)은 "□"형태로 형성된다.First, as shown in FIG. 4, the liquid crystal display of the present invention includes a gate line 2A in a row direction for scanning an image on the lower glass substrate 1 and a counter electrode for inducing a parallel field. 2B is formed of an opaque metal material on the same line as the gate line 2A. Here, the counter electrode 2B is formed in a "□" shape.

데이타 라인(5A)은 게이트 라인(2A)과 수직으로 교차하도록 형성되며, 데이타라인(5A)의 형성됨과 동시에 드레인 전극의 역할을 하는 화소 전극(5B)이 종래와 동일한 구조인 "I"자 형태로 형성된다.The data line 5A is formed to vertically intersect the gate line 2A, and the pixel electrode 5B, which forms the data line 5A and serves as a drain electrode, has the same structure as the conventional "I" shape. Is formed.

그리고, 광 간섭 및 노이즈 전계를 방지하기 위한 차단벽(40)이 데이타 라인(5A) 상부와, 데이타 라인(5A)과 카운터 전극(2B)에서 데이타 라인(5A)과 평행하는 부분 중 데이타 라인(5A)과 가장 인접한 부분으로 이루어진 공간부 및 상기 카운터 전극(2B)에서 데이타 라인(5A)과 평행하는 부분 중 데이타 라인(5A)과 가장 인접한 부분에 해당하는 카운터 전극(2A)의 상부에 형성된다.In addition, the blocking wall 40 for preventing optical interference and a noise electric field is formed on the upper portion of the data line 5A and in the portion of the data line 5A and the counter electrode 2B parallel to the data line 5A. A space portion formed of the portion closest to 5A and formed on the counter electrode 2A corresponding to the portion closest to the data line 5A among the portions parallel to the data line 5A in the counter electrode 2B. .

이와같이, 차단벽(40-1)이 구비된 액정 표시 소자의 제조방법은, 제5(a)도에서와 같이, 게이트 라인(2A), 카운터 전극(2B), 데이타 라인(5A) 및 드레인 전극(5B)이 종래와 동일한 방법으로 형성되고, 그 결과물 상부에는 액정을 배향시키기 위한 배향막(30)이 공지된 방식에 의하여 형성되고, 이 배향막(30)은 액정이 일정 방향으로 구동되도록 러빙된다.As described above, in the method of manufacturing the liquid crystal display device with the blocking wall 40-1, as shown in FIG. 5A, the gate line 2A, the counter electrode 2B, the data line 5A, and the drain electrode are provided. 5B is formed in the same manner as in the prior art, and an alignment film 30 for aligning the liquid crystal is formed on the resultant by a known method, and the alignment film 30 is rubbed so that the liquid crystal is driven in a predetermined direction.

이어서, 제5(b)도에 도시된 바와 같이, 차단벽을 형성하기 위하여, 러빙된 배향막(30) 상부에 블랙 염료(black dye) 또는 색소(pigment)가 포함된 저유전율의 감광성 배향막 바람직하게는, 3.3 정도의 유전율을 지닌 감광성 배향막(40)이 셀 갭정도의 두께 예를들어, 1 내지 10μm 정도로 형성된다.Subsequently, as shown in FIG. 5 (b), in order to form a barrier wall, a low dielectric constant photosensitive alignment layer including black dye or pigment on the rubbed alignment layer 30 is preferably formed. The photosensitive alignment layer 40 having a dielectric constant of about 3.3 is formed at a thickness of about a cell gap, for example, about 1 to 10 μm.

그 후에, 저유전율을 지닌 감광성 배향막(40)은 제5(c)도에 도시된 바와 같이, 데이타 라인(5A)의 상부와, 카운터 전극(2B) 사이의 공간부 및 카운터 전극(2A)의 소정 부분 상부에 존재하도록, 자외선에 의하여 노광 및 식각하여, 차단벽(40-1)이 형성된다.Thereafter, the photosensitive alignment layer 40 having a low dielectric constant is formed on the upper portion of the data line 5A and the space between the counter electrode 2B and the counter electrode 2A, as shown in FIG. 5 (c). The barrier wall 40-1 is formed by exposing and etching by ultraviolet rays so as to exist above the predetermined portion.

그 후, 차단벽(40-1)이 형성된 하부 기판(1) 공지된 방식에 의하여 형성된 컬러필터(21A,21B,21C)를 구비하는 상부 기판(20)과 합착되어지고, 하부 기판 배면에 위치한 백라이트(100)로부터 광이 출사되면, 출사된 광은 제6도에 도시된 바와 같이, 차단벽(40-1)에 의하여, 일정 각도를 가지고 측면으로 진행하는 빛이 차단되어, 광간섭이 발생되지 않는다. 여기서, 차단벽(40-1)은 셀 갭 만큼의 높이를 가지므로, 상부기판과의 합착시, 상부 기판과 닿게 되어, 측면으로 퍼지는 광을 차단하게 된다.Subsequently, the lower substrate 1 on which the blocking wall 40-1 is formed is bonded to the upper substrate 20 having the color filters 21A, 21B and 21C formed by a known method, and located on the lower substrate back surface. When the light is emitted from the backlight 100, the emitted light is blocked by the blocking wall 40-1, the light traveling toward the side at a predetermined angle, as shown in FIG. It doesn't work. Here, since the blocking wall 40-1 has a height as large as a cell gap, the blocking wall 40-1 comes into contact with the upper substrate when it is bonded with the upper substrate, thereby blocking light spreading to the side surface.

또한, 제6도를 참조하여, 화소 전극(5B)과 카운터 전극(2B)에 전압이 인가되면, 데이타 라인 상부 및 카운터 전극의 소정 부분 상부에 차단벽(40-1)이 형성되어지므로, 데이타 라인(5A)과, 카운터 전극(2B) 사이의 기생 전계 및 카운터 전극(2B)과 화소 전극(5A)사이의 노이즈 전계가 발생되지 않아, 안정한 전계가 형성되어 진다.Referring to FIG. 6, when voltage is applied to the pixel electrode 5B and the counter electrode 2B, the blocking wall 40-1 is formed above the data line and above the predetermined portion of the counter electrode. A parasitic electric field between the line 5A and the counter electrode 2B and a noise electric field between the counter electrode 2B and the pixel electrode 5A are not generated, so that a stable electric field is formed.

이상에서 자세히 설명되어진 바와 같이, 본 발명에 의하면, 액정 표시 소자에 광의 인가시, 광간섭을 방지하고, 인접하는 데이타 라인과, 카운터 전극 사이의 기생전계 및 카운터 전극과 드레인 전극사이의 노이즈 전계를 최소화하기 위하여, 데이타 라인과 카운터 전극 사이의 공간부 및 카운터 전극의 소정 부분 상부에 걸쳐 차단벽을 형성하므로써, 안정한 전계를 형성하고, 광의 인가시 차단벽에 의하여 광간섭이 차단되므로, 선명한 고화질의 화면을 얻고, 액정 표시 소자의 질이 개선된다.As described in detail above, according to the present invention, when the light is applied to the liquid crystal display device, the optical interference is prevented, and the parasitic electric field between the adjacent data line and the counter electrode and the noise electric field between the counter electrode and the drain electrode are prevented. In order to minimize, by forming a blocking wall over the space between the data line and the counter electrode and over a predetermined portion of the counter electrode, a stable electric field is formed, and when the light is applied, the optical interference is blocked by the blocking wall, thereby providing a clear and high picture quality. The screen is obtained, and the quality of the liquid crystal display element is improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (9)

게이트 라인의 선택시, 데이타 라인의 신호를 전달하는 박막 트랜지스터와, 박막 트랜지스터의 드레인 전극과 콘택되어, 박막 트랜지스터의 동작시 구동되는 화소 전극과, 상기 화소 전극과 동일 기판에 형성되고, 화소 전극과 평행한 전기장을 유도하는 카운터 전극을 포함하는 액정 표시 소자로서, 상기 데이타 라인의 상부와, 데이타 라인과 카운터 전극에서 데이타 라인과 병행하는 부분 중 데이타 라인과 가장 인접한 부분으로 이루어진 공간부 및 상기 카운터 전극에서 데이타 라인과 평행하는 부분 중 데이타 라인과 가장 인접한 부분에 해당하는 카운터 전극의 소정 부분상부에 걸쳐 광간섭 및 기생 전계를 차단하는 차단벽이 배치·형성된 것을 특징으로 하는 액정 표시 소자.When the gate line is selected, a thin film transistor which transmits a signal of the data line, a pixel electrode which is in contact with the drain electrode of the thin film transistor and is driven when the thin film transistor is operated, is formed on the same substrate as the pixel electrode, A liquid crystal display device comprising a counter electrode for inducing a parallel electric field, the liquid crystal display device comprising: a space portion including an upper portion of the data line and a portion closest to the data line among the portions parallel to the data line in the data line and the counter electrode; And a blocking wall for blocking optical interference and parasitic electric fields over a predetermined portion of a counter electrode corresponding to a portion closest to the data line among the portions parallel to the data line. 제1항에 있어서, 상기 차단벽의 높이는 1 내지 10μm인 것을 특징으로 하는 액정 표시 소자.The liquid crystal display device of claim 1, wherein the blocking wall has a height of about 1 μm to about 10 μm. 제1항에 있어서, 상기 차단벽은 블랙 염료 또는 색소를 포함하는 배향막으로 형성되는 것을 특징으로 하는 액정 표시 소자.The liquid crystal display device of claim 1, wherein the blocking wall is formed of an alignment layer containing a black dye or a dye. 제1항 또는 제3항에 있어서, 상기 차단벽은 저유전율을 지닌 감광성 배향막으로 형성되는 것을 ㅌ 액정 표시 소자.The liquid crystal display device according to claim 1 or 3, wherein the barrier wall is formed of a photosensitive alignment layer having a low dielectric constant. 제4항에 있어서, 상기 차단벽은 유전율은 3.0 내지 3.3인 것을 특징으로 하는 액정 표시 소자.The liquid crystal display device of claim 4, wherein the barrier wall has a dielectric constant of 3.0 to 3.3. 투명성 유리 기판상에 게이트 라인과, 카운터 전극을 형성하는 단계; 상기 유리 기판상부에 게이트 절연막을 형성하는 단계; 상기 게이트 라인을 포함하는 게이트 절연막 상부의 소정 부분에 반도체층을 형성하는 단계; 상기 금속층을 증착하고, 패터닝하여, 데이타 라인 및 반도체층과 접속하는 화소전극을 형성하는 단계; 결과물 상부에 제1배향막을 형성하는 단계; 상기 제1배향막을 일정 방향으로 러빙하는 단계; 상기 제1배향막 상부에 제2배향막을 형성하는 단계; 및 상기 제2배향막을 데이타 라인과 카운터 전극 사이의 공간부 및 카운터 전극의 소정 부분 상부에 존재하도록 노광 및 식각하여 차단벽을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 소자의 제조방법.Forming a gate line and a counter electrode on the transparent glass substrate; Forming a gate insulating film on the glass substrate; Forming a semiconductor layer on a predetermined portion of the gate insulating layer including the gate line; Depositing and patterning the metal layer to form a pixel electrode connected to the data line and the semiconductor layer; Forming a first alignment layer on the resultant; Rubbing the first alignment layer in a predetermined direction; Forming a second alignment layer on the first alignment layer; And exposing and etching the second alignment layer such that the second alignment layer exists in a space between the data line and the counter electrode and above a predetermined portion of the counter electrode to form a blocking wall. 제6항에 있어서, 상기 재2배향막은 1 내지 10μm 두께로 증착되는 것을 특징으로 하는 액정 표시 소자의 제조방법.The method of claim 6, wherein the second realignment layer is deposited to a thickness of 1 to 10 μm. 제6항에 있어서, 상기 제2배향막은 블랙 염료 또는 색소를 포함하는 저유전율을 지닌 감광성 배향막인 것을 특징으로 하는 액정 표시 소자의 제조방법.The method of claim 6, wherein the second alignment layer is a photosensitive alignment layer having a low dielectric constant including a black dye or a dye. 제8항에 있어서, 상기 제2배향막의 유전율은 3.0 내지 3.5인 것을 특징으로 하는 액정 표시 소자.The liquid crystal display device of claim 8, wherein the dielectric constant of the second alignment layer is 3.0 to 3.5.
KR1019960059506A 1996-11-29 1996-11-29 Liquid crystal display elements and its manufacturing method KR100228426B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960059506A KR100228426B1 (en) 1996-11-29 1996-11-29 Liquid crystal display elements and its manufacturing method
TW086117307A TW362164B (en) 1996-11-29 1997-11-19 Liquid crystal display device having intercepting walls for preventing light interference, parasitic electric field, and noise electric field and method for manufacturing the same
JP34067297A JPH10293296A (en) 1996-11-29 1997-11-26 Liquid crystal display element having interruption wall for optical interference, incidental electric field and noise electric field and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059506A KR100228426B1 (en) 1996-11-29 1996-11-29 Liquid crystal display elements and its manufacturing method

Publications (2)

Publication Number Publication Date
KR19980040327A KR19980040327A (en) 1998-08-17
KR100228426B1 true KR100228426B1 (en) 1999-11-01

Family

ID=19484538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059506A KR100228426B1 (en) 1996-11-29 1996-11-29 Liquid crystal display elements and its manufacturing method

Country Status (3)

Country Link
JP (1) JPH10293296A (en)
KR (1) KR100228426B1 (en)
TW (1) TW362164B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063617A (en) * 1999-12-23 2001-07-09 박종섭 Thin film transistor liquid crystal display for diminishing time delay of signal
KR101397447B1 (en) * 2007-12-31 2014-05-21 엘지디스플레이 주식회사 Liquid Crystal Display device and method for fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736114B1 (en) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 IPS mode Liquid crystal display device and method for fabricating the same
KR100389823B1 (en) * 2001-07-21 2003-07-02 삼성전자주식회사 Optical intensity modulator array structure with block waveguide
KR100852836B1 (en) * 2006-04-10 2008-08-18 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display
KR102130545B1 (en) 2013-11-27 2020-07-07 삼성디스플레이 주식회사 Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063617A (en) * 1999-12-23 2001-07-09 박종섭 Thin film transistor liquid crystal display for diminishing time delay of signal
KR101397447B1 (en) * 2007-12-31 2014-05-21 엘지디스플레이 주식회사 Liquid Crystal Display device and method for fabricating the same

Also Published As

Publication number Publication date
KR19980040327A (en) 1998-08-17
TW362164B (en) 1999-06-21
JPH10293296A (en) 1998-11-04

Similar Documents

Publication Publication Date Title
KR100831229B1 (en) A liquid crystal display having high aperture ratio
KR101607636B1 (en) Liquid crystal display
KR100840470B1 (en) Vertical alignment liquid crystal display device
US5805247A (en) Liquid crystal display apparatus in which plural common electrodes are parallel to the pixel electrodes on the same substrate and a black matrix on the opposing substrate
US5844641A (en) Liquid crystal display device having storage capacitors and additional opaque electrodes
KR100313726B1 (en) Active matrix type liquid crystal display device
KR20030055500A (en) Apparatus for fringe field switching liquid crystal display
KR20100061124A (en) Liquid crystal display
KR20020008770A (en) Reflective type liquid crystal display device
JPH10325961A (en) Active matrix type liquid crystal display device
US8355090B2 (en) Liquid crystal display having reduced kickback effect
CN101581846B (en) Liquid crystal display
US6611311B1 (en) Active-matrix display screen
KR20100024222A (en) Liquid crystal display
US7206043B2 (en) Liquid crystal display with irregularly shaped pixel electrode and light-shield with protrusions overlapping select corners of the pixel electrode
KR100228426B1 (en) Liquid crystal display elements and its manufacturing method
KR100625027B1 (en) Liquid Crystal Display Device And Method Thereof
KR100453361B1 (en) Apparatus for In-Plane Switching Liquid Crystal Display
JP4099324B2 (en) Liquid crystal display
KR20030007960A (en) Liquid crystal display device having spacers with reduced visible artifacts
KR100984363B1 (en) Liquid crystal display and fabricating method thereof
KR100476038B1 (en) LCD and its manufacturing method
KR100250797B1 (en) Liquid crystal display element
KR100250794B1 (en) Liquid crystal display element and its manufacturing method
KR100816331B1 (en) Vertically aligned mode liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 18

EXPY Expiration of term