KR20010063617A

KR20010063617A - Thin film transistor liquid crystal display for diminishing time delay of signal

Info

Publication number: KR20010063617A
Application number: KR1019990060795A
Authority: KR
Inventors: 이석렬; 이정열; 이득수
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-23
Filing date: 1999-12-23
Publication date: 2001-07-09

Abstract

PURPOSE: A liquid crystal display device of a thin film transistor capable of reducing a signal delay is provided to reduce the delay of a data signal or an address signal by removing the parasite capacitance. CONSTITUTION: A liquid crystal display device of a thin film transistor comprises a lower substrate formed with an address line(3) and a data line(2) and an upper substrate(20) having a counter electrode. A liquid crystal layer is interposed between the lower substrate(10) and the upper substrate(10). A predetermined portion of the counter electrode of the upper substrate(20), which is overlapped with the address line(3) of the lower substrate(10), is removed. The predetermined portion of the counter electrode is removed by a lithography process.

Description

Thin Film Transistor Liquid Crystal Display with Reduced Signal Delay {THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY FOR DIMINISHING TIME DELAY OF SIGNAL}

본 발명은 박막 트랜지스터 액정 디스플레이(Thin Film Transistor Liquid Crystal Display: TFT LCD)에 관한 것으로서, 보다 구체적으로는 어드레스(Address) 및 데이터 신호의 지연을 저감시켜서 신호의 왜곡을 방지하고, 화면 품위를 향상시키는 박막 트랜지스터 액정 디스플레이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display (TFT LCD). More particularly, the present invention relates to a method of preventing distortion of signals and improving screen quality by reducing address and data signal delays. A thin film transistor relates to a liquid crystal display.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정 디스플레이는 음극선관(Cathod-Ray Tube: CRT)을 대신하여 개발되어져 왔다. 특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터가 구비되는 박막 트랜지스터-액정 디스플레이는 고속 응답 특성을 갖는 이점과 고화소에 적합하다는 이점 때문에, 음극선관에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.Liquid crystal displays used in display devices such as televisions and graphic displays have been developed in place of cathode-ray tube (CRT). In particular, a thin film transistor-liquid crystal display having a thin film transistor as a switching element for independently controlling the driving of each pixel has a high speed response characteristic and an advantage of being suitable for high pixels, so that the image quality and size of a screen comparable to that of a cathode ray tube are increased. It greatly contributes to realizing colorization.

한편, 액정 디스플레이에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소 전극의 면적에 대한 실제 빛 투과 비율이다. 따라서, 종래에는 박막 트랜지스터 액정 디스플레이의 개구율을 향상시키기 위한 방법으로서, ITO(Indium Tin Oxide) 금속과 같은 투명 금속막으로 된 화소 전극을 화소 영역의 전체에 걸쳐 배치시키는 구조가 제안되었다.On the other hand, improvement of aperture ratio is prioritized in order to obtain a high quality display screen in a liquid crystal display. Here, the aperture ratio is the actual light transmission ratio with respect to the area of the pixel electrode. Therefore, conventionally, as a method for improving the aperture ratio of a thin film transistor liquid crystal display, a structure in which a pixel electrode made of a transparent metal film such as indium tin oxide (ITO) metal is disposed over the entire pixel region has been proposed.

상기와 같은, 액정 디스플레이 화면에서 특정 화소를 턴-온(Turn-On) 시키기 위해서는 화소를 구동하는 스위칭용 박막 트랜지스터를 인에이블(Enable) 시키기 위한 어드레스 신호를 인가하고, 데이터 라인을 통하여 필요한 데이터 신호를 인가하게 된다. 이 때, 데이터 신호가 인가되는 데이터 라인과 화소 전극 사이의 커플링(Coupling) 효과에 의해 기생 커패시턴스(Capacitance)가 발생하게 되는데, 상기와 같은 커패시턴스의 영향으로 인해 전압이 인가되지 않아야 할 화소에 전압이 인가되고, 인가된 전압에 의해 액정 디스플레이 화면 상에 화이트가 아닌 다른 색의 표시가 나타나게 된다.In order to turn on a specific pixel in the liquid crystal display screen as described above, an address signal for enabling a switching thin film transistor for driving the pixel is applied, and a necessary data signal is provided through the data line. Will be applied. At this time, a parasitic capacitance is generated by a coupling effect between the data line to which the data signal is applied and the pixel electrode, and the voltage is applied to the pixel which should not be applied due to the capacitance. The applied voltage causes the display of a color other than white to appear on the liquid crystal display screen by the applied voltage.

상기와 같은 현상으로 인해, 화이트가 나타나지 않는 부분과 화이트로 나타나는 부분 사이에 경계가 나타나게 되는데, 이와 같은 현상을 크로스토크 라고 한다.Due to the above phenomenon, a boundary appears between a portion where white color does not appear and a portion that appears white color. Such a phenomenon is called crosstalk.

도 1에는 상기와 같은 액정 디스플레이 하부 기판의 레이 아웃(Lay out)을 도시한 것으로서 하나의 화소만을 한정하여 도시하였다. 도 1을 참조하면, 박막 트랜지스터 액정 디스플레이의 하부 기판(10)은 화소에 데이터 신호를 인가하기 위한 데이터 라인(2)과 화소 구동용 박막 트랜지스터(5)에 연결되어 상기 박막 트랜지스터(5)를 구동하기 위한 신호를 인가하는 어드레스 라인(3)을 포함한다.In FIG. 1, the layout of the lower substrate of the liquid crystal display is illustrated, and only one pixel is illustrated. Referring to FIG. 1, a lower substrate 10 of a thin film transistor liquid crystal display is connected to a data line 2 and a pixel driving thin film transistor 5 for applying a data signal to a pixel to drive the thin film transistor 5. Address line 3 for applying a signal for

그리고, 상기의 데이터 라인(2)과 어드레스 라인(12)이 교차하여 한정하는 화소 영역에는 화소 전극(1)이 형성되고, 상기 화소 전극(1)은 박막 트랜지스터(5)에 연결된다.In addition, a pixel electrode 1 is formed in a pixel region in which the data line 2 and the address line 12 cross each other, and the pixel electrode 1 is connected to the thin film transistor 5.

상기한 바와 같은 구조를 갖는 액정 디스플레이는 화소를 구동시키기 위해 데이터 라인(2)과 화소 전극(1)에 소정의 신호가 인가되면, 상기 데이터 라인(2)과 화소 전극(1) 사이(4)에 커플링 효과가 발생하고 그로 인해 기생 커패시턴스가 생긴다.In the liquid crystal display having the structure as described above, when a predetermined signal is applied to the data line 2 and the pixel electrode 1 to drive the pixel, the data line 2 and the pixel electrode 1 are interposed therebetween (4). The coupling effect occurs, resulting in parasitic capacitance.

상기 도 1과 같은 구성을 갖는 액정 디스플레이의 단위 화소에 대한 등가 회로도를 나타내면 도 2와 같이 도시할 수 있다. 도 2를 참조하면, 데이터 라인(2)과 어드레스 라인(3)이 교차하는 부분에 박막 트랜지스터(11)가 배열되어 있는데, 상기 박막 트랜지스터(13)의 소오스(Source)와 게이트(Gate)는 각각 데이터 라인(2)과 어드레스 라인(3)에 연결되는데, 박막 트랜지스터(11)의 드레인(Drain)에는 스토리지 커패시터(Storage Capacitor: 15)와 두 기판(도시되지 않음) 사이에 봉입된 액정층에 의한 액정 커패시터(14)가 병렬 연결된다.An equivalent circuit diagram of a unit pixel of a liquid crystal display having the configuration as illustrated in FIG. 1 may be illustrated in FIG. 2. Referring to FIG. 2, a thin film transistor 11 is arranged at a portion where the data line 2 and the address line 3 cross each other, and the source and gate of the thin film transistor 13 are respectively. It is connected to the data line 2 and the address line 3, and the drain of the thin film transistor 11 is formed by a liquid crystal layer encapsulated between a storage capacitor 15 and two substrates (not shown). The liquid crystal capacitors 14 are connected in parallel.

상기 어드레스 라인(3)을 통하여 인가된 신호가 상기 박막 트랜지스터(11)를 인에이블 시키면, 데이터 라인(2)을 통하여 인가되는 데이터 신호에 의해 박막 트랜지스터(11)의 드레인에 연결된 액정 커패시터(14)에 전압이 인가되어 화소에 화상을 나타내게 된다. 그러나, 데이터 라인(2)과 화소 전극 사이(4)에 커플링 커패시턴스가 나타나게 되고, 이 때의 커패시턴스는 도 2에서 기생 커패시터(12, 13)로 표현할 수 있다.When the signal applied through the address line 3 enables the thin film transistor 11, the liquid crystal capacitor 14 connected to the drain of the thin film transistor 11 by a data signal applied through the data line 2. A voltage is applied to the pixel to display an image. However, the coupling capacitance appears between the data line 2 and the pixel electrode 4, and the capacitance at this time can be expressed by the parasitic capacitors 12 and 13 in FIG.

상기 도 2에서 액정 커패시터(14)는 박막 트랜지스터(11)와 액정층 사이에서 발생하고, 스토리지 커패시터(15)와 그 이외의 기생 커패시터(12, 13)는 박막 트랜지스터(11)와 데이터 라인(2) 또는 어드레스 라인(3) 사이에 발생하는 커패시터이다.In FIG. 2, the liquid crystal capacitor 14 is generated between the thin film transistor 11 and the liquid crystal layer, and the storage capacitor 15 and the other parasitic capacitors 12 and 13 are the thin film transistor 11 and the data line 2. Or capacitors occurring between the address lines 3.

그러나, 박막 트랜지스터 액정 디스플레이의 데이터 라인 또는 어드레스 라인을 통하여 데이터 신호 또는 어드레스 신호가 인가되는 경우에 상기의 커패시터 외에도, 카운터 전극을 포함하는 상부 기판과 데이터 라인 및 어드레스 라인 사이에도 기생 커패시턴스가 발생하여 데이터 신호 및 어드레스 신호의 전달을 지연시키는 현상이 발생한다.However, when a data signal or an address signal is applied through a data line or an address line of a thin film transistor liquid crystal display, in addition to the capacitor described above, parasitic capacitance is generated between the upper substrate including the counter electrode and the data line and the address line. The phenomenon of delaying the transmission of the signal and the address signal occurs.

도 3은 상부 기판과 하부 기판 사이에 발생하는 기생 커패시턴스를 나타내기 위한 모식도를 도시한 것이다. 도 3을 참조하면, 하부 기판(10)에 어드레스 신호 또는 데이터 신호가 인가되는 경우에, 어드레스 라인(3) 또는 데이터 라인(2)과 중첩되는 부분에 해당하는 상부 기판(20)의 카운터 전극과 상기 어드레스 라인(3) 또는 데이터 라인(2) 사이에 기생 커패시터(21, 22)가 나타난다.3 shows a schematic diagram for illustrating parasitic capacitances occurring between the upper substrate and the lower substrate. Referring to FIG. 3, when an address signal or a data signal is applied to the lower substrate 10, a counter electrode of the upper substrate 20 corresponding to a portion overlapping with the address line 3 or the data line 2 and Parasitic capacitors 21, 22 appear between the address line 3 or the data line 2.

상기 기생 커패시터(21, 22)에 의하여 어드레스 신호 또는 데이터 신호가 지연되어 전달되는데, 신호 지연은 다음의 (수학식 1) 및 (수학식 2)와 같이 표시될 수 있다.An address signal or a data signal is delayed and transmitted by the parasitic capacitors 21 and 22, and the signal delay may be expressed as Equation 1 and Equation 2 below.

어드레스 신호의 지연(τa) = Ra × (Csig_gate + Cgs + Ccoma)Delay (τa) of Address Signal = Ra × (Csig_gate + Cgs + Ccoma)

데이터 신호의 지연(τd) = Rd × (Csig_gate + Cgs + Ccomd)Delay (τd) of the data signal = Rd × (Csig_gate + Cgs + Ccomd)

상기에서, Ra 와 Rd는 각각 어드레스 라인의 저항과 데이터 라인의 저항이고, Csig_gate는 어드레스 라인과 데이터 라인의 중첩 부분에 나타나는 커패시턴스이고, Cgs는 액정 커패시턴스 또는 스토리지 커패시턴스와 같이 박막 트랜지스터에 의한 커패시턴스이다. 그리고, Ccoma는 어드레스 라인과 상부 기판 사이에 나타나는 기생 커패시턴스이고, Ccomd는 데이터 라인과 상부 기판 사이에 발생하는 기생 커패시턴스이다.In the above, Ra and Rd are the resistance of the address line and the data line, respectively, Csig_gate is the capacitance appearing at the overlapping portion of the address line and the data line, and Cgs is the capacitance by the thin film transistor, such as the liquid crystal capacitance or the storage capacitance. Ccoma is a parasitic capacitance appearing between the address line and the upper substrate, and Ccomd is a parasitic capacitance occurring between the data line and the upper substrate.

결국, 상기 커패시턴스(Csig_gate, Cgs, Ccoma, Ccomd) 값에 따라 데이터 신호 또는 어드레스 신호가 지연되는 정도가 달라지는데, 신호가 크게 지연되는 경우에는 신호의 왜곡이 발생하고, 그에 따라 액정 디스플레이의 표시 특성이 악화되어 화면의 품위를 떨어뜨리게 된다.As a result, the degree of delay of the data signal or the address signal varies according to the capacitance values Csig_gate, Cgs, Ccoma, and Ccomd. When the signal is greatly delayed, signal distortion occurs, and thus the display characteristics of the liquid crystal display are changed. It gets worse and degrades the screen.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 어드레스 라인 또는 데이터 라인과 상부 기판 사이에 나타나는 기생 커패시턴스를 제거하여, 데이터 신호 또는 어드레스 신호의 지연을 저감시키는 액정 디스플레이를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a liquid crystal display which eliminates parasitic capacitance appearing between an address line or a data line and an upper substrate, thereby reducing a delay of a data signal or an address signal.

도 1은 종래의 액정 디스플레이의 하부 기판의 레이 아웃,1 is a layout of a lower substrate of a conventional liquid crystal display,

도 2는 상기 도 1의 등가 회로도,2 is an equivalent circuit diagram of FIG. 1;

도 3은 액정 디스플레이의 하부 기판과 상부 기판 사이에 발생하는 기생 커패시턴스를 나타내는 모식도,3 is a schematic diagram showing parasitic capacitance occurring between a lower substrate and an upper substrate of a liquid crystal display;

도 4는 본 발명의 실시예에 따른 액정 디스플레이의 개략적인 모식도.4 is a schematic diagram of a liquid crystal display according to an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 명칭)(Name of the code for the main part of the drawing)

10: 하부 기판 20: 상부 기판10: lower substrate 20: upper substrate

1: 화소 전극 2: 데이터 라인1: pixel electrode 2: data line

3: 어드레스 라인 5, 11: 박막 트랜지스터3: address line 5, 11: thin film transistor

12, 13, 커플링 커패시터 14: 액정 커패시터12, 13, coupling capacitor 14: liquid crystal capacitor

15: 스토리지 커패시터15: storage capacitor

21: 어드레스 라인과 상부 기판 사이에 발생하는 기생 커패시터21: Parasitic Capacitor Generated Between Address Line and Upper Board

22: 데이터 라인과 상부 기판 사이에 발생하는 기생 커패시터22: Parasitic Capacitors Between Data Line and Upper Board

상기한 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터 액정 디스플레이는 상부 기판의 카운터 전극 중에서 하부 기판의 어드레스 라인과 중첩되는 부분을 식각하여 제거하는 것을 특징으로 한다.In order to achieve the above object, the thin film transistor liquid crystal display of the present invention is characterized in that by removing the portion overlapping the address line of the lower substrate of the counter electrode of the upper substrate.

또한, 본 발명의 박막 트랜지스터 액정 디스플레이는 상부 기판의 카운터 전극 중에서 하부 기판의 데이터 라인과 중첩되는 부분을 식각하여 제거하는 것을 특징으로 한다.In addition, the thin film transistor liquid crystal display of the present invention is characterized in that the portion of the counter electrode of the upper substrate overlaps with the data line of the lower substrate by etching.

또한, 본 발명의 박막 트랜지스터 액정 디스플레이는 상부 기판의 카운터 전극 중에서 하부 기판의 데이터 라인과 중첩되는 부분, 및 어드레스 라인과 중첩되는 부분을 식각하여 제거하는 것을 특징으로 한다.In addition, the thin film transistor liquid crystal display of the present invention is characterized in that the portion of the counter electrode of the upper substrate overlaps with the data line of the lower substrate and the portion overlapping with the address line is etched and removed.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터 액정 디스플레이의 모식도를 도시한 것이다. 도 4를 참조하면, 본 발명의 액정 디스플레이는 어드레스 라인(3)과 데이터 라인(2) 및 박막 트랜지스터를 구비한 하부 기판(10)을 형성하고, 컬러 필터, 블랙 매트릭스, 카운터 전극을 구비한 상부 기판(20)을 차례로 형성한다.4 shows a schematic diagram of a thin film transistor liquid crystal display according to an embodiment of the present invention. Referring to FIG. 4, the liquid crystal display of the present invention forms a lower substrate 10 having an address line 3, a data line 2, and a thin film transistor, and an upper portion having a color filter, a black matrix, and a counter electrode. The substrate 20 is sequentially formed.

하부 기판(10)은 도 1에 도시된 종래의 액정 디스플레이와 동일한 구조로 형성한다. 상부 기판(20)은 유리 기판 상에 블랙 매트릭스로 사용될 금속층 또는 수지 등을 증착하고, 광이 투과될 화소 전극부는 금속층 또는 수지를 제거하여 형성한다. 그 후에, 컬러 필터로 사용될 레드(Red), 그린(Green), 블루(Blue) 레지스트를 형성하고, 카운터 전극으로 사용되는 ITO 투명 전극을 상부 기판(20)의 전면에 형성한다.The lower substrate 10 is formed in the same structure as the conventional liquid crystal display shown in FIG. The upper substrate 20 deposits a metal layer or resin to be used as a black matrix on a glass substrate, and is formed by removing the metal layer or resin to which light is to be transmitted. Thereafter, red, green, and blue resists to be used as color filters are formed, and an ITO transparent electrode used as a counter electrode is formed on the entire surface of the upper substrate 20.

그런 다음, 카운터 전극 중에서 하부 기판의 어드레스 라인(3)과 중첩되는 영역(A) 또는 데이터 라인(2)과 중첩되는 영역(B)에 해당하는 부분을 리소그라피(Lithography) 공정을 이용하여 노광, 식각하여 제거한다.Then, a portion of the counter electrode corresponding to the region A overlapping the address line 3 of the lower substrate or the region B overlapping the data line 2 is exposed and etched using a lithography process. To remove it.

이 때, 상부 기판(20)의 카운터 전극 중에서 어드레스 라인(3)과 중첩되는 영역(A) 만을 식각하여 제거하는 경우에는 어드레스 라인과 상부 기판 사이에 나타나는 기생 커패시턴스(21)를 제거할 수 있어서, 어드레스 신호의 지연을 감소시킬 수 있고, 데이터 라인(2)과 중첩되는 영역(B) 만을 식각하는 경우에는 데이터 라인과 상부 기판 사이에 나타나는 기생 커패시턴스(22)를 제거할 수 있기 때문에, 데이터 신호의 지연을 감소시킬 수 있다.In this case, when only the region A overlapping the address line 3 is removed by etching among the counter electrodes of the upper substrate 20, the parasitic capacitance 21 appearing between the address line and the upper substrate may be removed. Since the delay of the address signal can be reduced, and only the region B overlapping the data line 2 is etched, the parasitic capacitance 22 appearing between the data line and the upper substrate can be eliminated, so that The delay can be reduced.

따라서, 어드레스 신호의 지연(τa)을 Ra × (Csig_gate + Cgs)의 크기로 감소시킬 수 있거나, 데이터 신호의 지연(τd)을 Rd × (Csig_gate + Cgs)의 크기로 감소시킬 수 있다.Therefore, the delay tau a of the address signal can be reduced to the size of Ra x (Csig_gate + Cgs), or the delay tau d of the data signal can be reduced to the size of Rd x (Csig_gate + Cgs).

반면에, 어드레스 라인(3)과 상부 기판(20)의 카운터 전극이 중첩되는 영역(A) 및 데이터 라인(2)과 상부 기판(20)의 카운터 전극이 중첩되는 영역(B)을 모두 식각하여 제거하는 경우에는 데이터 신호가 전달되는 신호의 지연 및 어드레스 신호가 전달되는 신호의 지연을 모두 감소시킬 수 있다.On the other hand, the region A where the counter electrodes of the address line 3 and the upper substrate 20 overlap and the region B where the counter electrodes of the data line 2 and the upper substrate 20 overlap each other are etched. In the case of elimination, both the delay of the signal through which the data signal is transmitted and the delay of the signal through which the address signal is transmitted can be reduced.

상기와 같이 상부 기판(20)의 카운터 전극을 식각하여 제거하는 경우에, 상부 기판(20)과 하부 기판(10)의 합착 과정에서 정렬이 어긋나는 경우가 있기 때문에, 정렬이 제대로 되지 않는 경우에도 상기 카운터 전극과 어드레스 라인 또는 데이터 라인의 중첩 영역을 확보하기 위하여, 어드레스 라인 또는 데이터 라인 보다 크게 상부 기판의 카운터 전극을 식각하여 제거하는 것이 바람직하다.In the case where the counter electrode of the upper substrate 20 is etched and removed as described above, the alignment may be misaligned during the bonding process of the upper substrate 20 and the lower substrate 10. In order to secure the overlapping area of the counter electrode and the address line or the data line, it is preferable to etch and remove the counter electrode of the upper substrate larger than the address line or the data line.

이상에서 자세히 설명한 바와 같이, 본 발명의 박막 트랜지스터 액정 디스플레이에 따르면, 데이터 신호의 전달 지연 또는 어드레스 신호의 전달 지연을 저감시키거나, 상기 데이터 신호의 전달 지연 및 어드레스 신호의 전달 지연을 모두 저감시킴으로써, 신호 처리 속도를 증가시킬 수 있을 뿐만 아니라 신호의 왜곡 현상 또한 감소시킬 수 있다.As described above in detail, according to the thin film transistor liquid crystal display of the present invention, by reducing the transmission delay of the data signal or the transmission delay of the address signal, or by reducing both the transmission delay of the data signal and the transmission delay of the address signal, Not only can the signal processing speed be increased, but the signal distortion can be reduced.

따라서, 어드레스 신호 및 데이터 신호에 의한 화면의 품위를 향상시켜서 제품의 신뢰도를 증가시킬 수 있다.Therefore, it is possible to improve the quality of the product by improving the quality of the screen by the address signal and the data signal.

이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.Hereinafter, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims

A thin film transistor liquid crystal display in which a liquid crystal layer is interposed between a lower substrate provided with a thin film transistor, an address line and a data line, and an upper substrate provided with a counter electrode.

The counter electrode of the upper substrate

A thin film transistor liquid crystal display, wherein a portion overlapping with an address line of a lower substrate is removed.

The method of claim 1, wherein the counter electrode

A thin film transistor liquid crystal display, characterized in that it is removed larger than an address line of a lower substrate.

The method of claim 2, wherein the counter electrode

A thin film transistor liquid crystal display, wherein a portion overlapping with an address line is removed by a lithography process.

The counter electrode of the upper substrate

A thin film transistor liquid crystal display, wherein a portion overlapping with a data line of a lower substrate is removed.

The method of claim 4, wherein the counter electrode

A thin film transistor liquid crystal display, characterized in that it is removed larger than the data line of the lower substrate.

The method of claim 5, wherein the counter electrode

A thin film transistor liquid crystal display, wherein a portion overlapping with a data line is removed by a lithography process.

The counter electrode of the upper substrate

The thin film transistor liquid crystal display of which the portion overlapping with the address line of the lower substrate and the portion overlapping with the data line are removed.

The method of claim 7, wherein the counter electrode

A thin film transistor liquid crystal display, characterized in that formed to be removed larger than the address line and data line of the lower substrate.

The method of claim 8, wherein the counter electrode

And a portion overlapping with the address line and the data line is removed by a lithography process.