KR100831304B1

KR100831304B1 - Liquid crystal display device

Info

Publication number: KR100831304B1
Application number: KR1020010087131A
Authority: KR
Inventors: 소창섭
Original assignee: 엘지디스플레이 주식회사
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2008-05-22
Also published as: KR20030056829A

Abstract

본 발명은 실제로 디스플레이되는 영역상의 화소의 정전 용량비를 동일하게 하여 화면의 품위를 향상시킬 수 있는 액정표시장치에 관한 것으로, 제 1 기판상에 일방향으로 일정간격을 두고 배열된 복수 개의 게이트 배선과, 화소 영역을 정의하기 위해 상기 각 게이트 배선에 수직한 방향으로 일정간격 이격되어 배치된 복수 개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선의 교차하는 부분에 형성되는 복수 개의 스위칭부와, 상기 각 화소 영역에 형성되는 복수 개의 화소전극과, 상기 최 상단의 화소 전극과 중첩되어 용량을 형성하는 더미배선과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 2 기판 내측면에 상기 더미배선 및 상기 최 상단의 화소 영역을 완전히 차단하면서, 상기 화소 영역간의 광 차단 역할을 하는 블랙 매트릭스와, 상기 블랙 매트릭스 상에 형성되는 컬러필터 및, 상기 컬러필터 상에 형성된 공통전극을 포함하는 것을 특징으로 한다.The present invention relates to a liquid crystal display device capable of improving the quality of the screen by equalizing the capacitance ratio of the pixels on the area actually displayed, comprising: a plurality of gate wirings arranged at regular intervals in one direction on a first substrate; A plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines to define a pixel area, a plurality of switching units formed at intersections of the gate lines and the data lines, and the pixels A plurality of pixel electrodes formed in an area, a dummy wiring overlapping the top pixel electrode to form a capacitance, a second substrate facing the first substrate, the dummy wiring on an inner surface of the second substrate, A black matrix which serves to block light between the pixel areas while completely blocking the top pixel area; And a common electrode formed on the color filter and the color filter formed on the black matrix.

Description

Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래의 액정표시장치를 설명하기 위한 레이아웃도.1 is a layout for explaining a conventional liquid crystal display device.

도 2는 본 발명에 따른 액정표시장치용 어레이 기판을 설명하기 위한 레이아웃도.2 is a layout for explaining an array substrate for a liquid crystal display device according to the present invention.

도 3은 본 발명에 따른 액정표시장치용 컬러필터 기판을 설명하기 위한 레이아웃도.3 is a layout for explaining a color filter substrate for a liquid crystal display device according to the present invention;

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

30 : 어레이 기판 32 : 게이트 전극 30 array substrate 32 gate electrode

35 : 소오스 전극 36 : 드레인 전극 35 source electrode 36 drain electrode

38 : 화소전극 44 : 불투명 금속막 38 pixel electrode 44 opaque metal film

45 : 콘택홀 46 : 더미배선 45: contact hole 46: dummy wiring

50 : 컬러필터 기판 62 : 컬러필터50: color filter substrate 62: color filter

70 : 블랙 매트릭스 G1 내지 Gm+1 : 게이트 배선70: black matrix G1 to Gm + 1: gate wiring

D1 내지 Dn : 데이터 배선 G1_60 내지 Gm+1_60 : 개구부D1 to Dn: data wirings G1_60 to Gm + 1_60: openings

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 스토리지 온 게이트(storage on gate) 방식을 적용한 액정표시장치 및 이를 이용한 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device using a storage on gate method and a driving method using the same.

일반적으로 액정표시장치는 전계생성전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.

액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display can be formed in various forms. Currently, an active matrix liquid crystal display (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistors arranged in a matrix manner has excellent resolution and video performance. It is the most noticeable.

이러한 액정표시장치는 하부 기판에 화소전극이 형성되어 있고, 상부 기판에 공통전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다.The liquid crystal display device has a structure in which a pixel electrode is formed on a lower substrate, and a common electrode is formed on an upper substrate, and the liquid crystal molecules are driven by an electric field in a direction perpendicular to the substrate applied between the two electrodes.

이러한 종래의 액정표시장치에 대하여, 첨부한 도면을 참조하여 상세히 설명한다.Such a conventional liquid crystal display device will be described in detail with reference to the accompanying drawings.

먼저, 도 1에 도시한 바와 같이, 종래의 액정표시장치용 어레이 기판(10)에서는 가로 방향으로 다수 개의 게이트 배선(G1 내지 Gm)이 형성되어 있고, 각각의 게이트 배선(G1 내지 Gm)에서 이어진 게이트 전극(12)이 형성되어 있다. 이어, 세 로 방향으로 다수 개의 데이터 배선(D1 내지 Dn)이 형성되어 게이트 배선(G1 내지 Gm)과 교차함으로써 각각의 화소 영역을 정의하며, 데이터 배선(D1 내지 Dn)에서 연장된 소오스 전극(15)과 소오스 전극(15) 맞은 편의 드레인 전극(16)이 게이트 전극(12)과 중첩하고 있다. 또한, 상기 소오스 및 드레인 전극(15)(16)은 게이트 전극(12)과 함께 박막 트랜지스터(T)를 이루는데, 이 박막 트랜지스터(T)는 비정질 실리콘 및 오믹콘택층으로 이루어진 반도체층(13)을 포함한다.First, as shown in FIG. 1, in the conventional array substrate 10 for a liquid crystal display device, a plurality of gate lines G1 to Gm are formed in a horizontal direction, and are connected to the respective gate lines G1 to Gm. The gate electrode 12 is formed. Subsequently, a plurality of data lines D1 to Dn are formed in the vertical direction to cross the gate lines G1 to Gm to define respective pixel regions, and the source electrodes 15 extending from the data lines D1 to Dn. ) And the drain electrode 16 opposite the source electrode 15 overlap the gate electrode 12. In addition, the source and drain electrodes 15 and 16 together with the gate electrode 12 form a thin film transistor T, which is a semiconductor layer 13 including an amorphous silicon and an ohmic contact layer. It includes.

다음, 화소 영역에는 투명 도전 물질로 이루어진 화소전극(18)이 형성되어 있는데, 화소전극(18)은 드레인 전극(16)과 일부 중첩하며, 화소전극(18)과 드레인 전극(16)이 중첩하는 부분에는 콘택홀(17)이 형성되어 있다. Next, a pixel electrode 18 made of a transparent conductive material is formed in the pixel region, and the pixel electrode 18 partially overlaps the drain electrode 16, and the pixel electrode 18 and the drain electrode 16 overlap each other. The contact hole 17 is formed in the part.

한편, 셀 전압을 유지하기 위한 목적으로 스토리지 전극(Cst)를 형성하는데, 데이터 배선(D1 내지 Dn) 형성시 전 단의 게이트 배선(G1 내지 Gm) 상에 일부 중첩되도록 데이터 배선(D1 내지 Dn)을 구성하는 불투명 금속막(14a)을 각각 형성하고, 화소전극(18)과 게이트 배선(G1 내지 Gm)이 일부 중첩되도록 한다. 그리고, 상기 콘택홀(17) 형성시 불투명 금속막(14a) 일정부분을 노출시키는 콘택홀(17a)을 형성하여, 화소전극(18)의 전압인가를 통해 게이트 배선(G1 내지 Gm) 및 불투명 금속막(14a)과 그 사이에 개재되는 절연막(도시되지 않음)을 통하여 스토리지 전극(Cst)을 형성한다. 즉, 본 도면에서는 스토리지 온 게이트(storage on gate) 방식을 나타낸 것으로서, 스토리지 전극이 전단 게이트 배선과 중첩되어 있는 구조이다. On the other hand, the storage electrode Cst is formed for the purpose of maintaining the cell voltage, and the data lines D1 to Dn are partially overlapped on the gate lines G1 to Gm at the front end when the data lines D1 to Dn are formed. An opaque metal film 14a constituting each of the layers is formed, and the pixel electrode 18 and the gate wirings G1 to Gm are partially overlapped. When the contact hole 17 is formed, the contact hole 17a exposing a portion of the opaque metal film 14a is formed, and the gate wirings G1 to Gm and the opaque metal are formed through voltage application of the pixel electrode 18. The storage electrode Cst is formed through the film 14a and an insulating film (not shown) interposed therebetween. That is, the present invention shows a storage on gate method, in which the storage electrode overlaps the front gate wiring.

이때, 최 상단의 게이트 배선(G1)에 대응하는 화소의 정전 용량비와, 2 단째 이후의 게이트 배선(G2 내지 Gm)에 대응하는 정전 용량비와의 값을 동일하게 하기 위해 게이트 배선(G1) 상단에 더미 배선(20)을 형성하였다.At this time, in order to make the value of the capacitance ratio of the pixel corresponding to the highest gate wiring G1 and the capacitance ratio corresponding to the gate wirings G2 to Gm after the second stage equal to the upper end of the gate wiring G1, The dummy wiring 20 was formed.

이와 같이 제조된 어레이 기판(10)은 도면에는 도시하지 않았지만, 컬러필터 기판, 즉 상기 화소 영역과 각각 대응하는 개구부를 가지며 광 차단 역할을 수행하는 블랙 매트릭스(Black Matrix)와, 적, 녹, 청으로 하나의 색을 이루는 컬러 필터 및 상기 화소 전극(18)과 함께 액정을 구동시키는 공통전극을 포함하는 기판과 합착되어 액정 셀을 이룬다.Although not shown in the drawing, the array substrate 10 manufactured as described above has a color filter substrate, that is, a black matrix having an opening corresponding to each of the pixel areas and serving as a light blocking function, and red, green, and blue. The liquid crystal cell is combined with a substrate including a color filter forming one color and a common electrode driving the liquid crystal together with the pixel electrode 18.

상기 구성의 액정 표시 장치에서, 게이트 구동부(미도시)에 의해서 게이트 배선(G1 내지 Gm)의 상부로부터 하부를 향하여 순차 주사 신호가 입력되면, 이 주사 신호가 입력되는 게이트 배선(G1 내지 Gm)에 접속된 박막 트랜지스터(T)가 동시에 온(ON) 되고, 데이터 구동부(미도시)에 의해서 데이터 배선(D1 내지 Dn)으로부터 표시용의 데이터 신호가 턴온된 박막 트랜지스터(T)를 통하여 화소마다 입력된다. 이에 따라, 데이터 신호가 화소전극(18)에 인가되고, 이 화소전극(18)과 공통 전극(미도시)과의 전위차에 의해서 액정의 투과율이 변화된다.In the liquid crystal display of the above structure, when the scan signals are sequentially inputted from the top to the bottom of the gate wirings G1 to Gm by the gate driver (not shown), the scan signals are input to the gate wirings G1 to Gm. The connected thin film transistors T are turned on at the same time, and data signals for display are inputted for each pixel from the data lines D1 to Dn by the data driver (not shown) through the turned on thin film transistors T. . Accordingly, the data signal is applied to the pixel electrode 18, and the transmittance of the liquid crystal is changed by the potential difference between the pixel electrode 18 and the common electrode (not shown).

이 경우, 액정은 직류 전류가 장시간에 걸쳐 계속해서 인가되면, 그 보유 지지 특성이 열화하기 때문에, 데이터 배선(D1 내지 Dn)에 입력되는 데이터 신호의 극성을, 예를 들면 1 수평 기간마다 반전시키는 극성 등으로 인하여, 화소 전극(18)에는 플러스와 마이너스 전압이 교대로 걸리도록 하고 있다. In this case, when the direct current is continuously applied for a long time, the holding characteristics deteriorate, so that the liquid crystal inverts the polarity of the data signal input to the data lines D1 to Dn every one horizontal period, for example. Due to polarity or the like, the pixel electrodes 18 are alternately subjected to plus and minus voltages.

그러나, 상기와 같은 액정표시장치는 다음과 같은 문제점이 있었다. However, the liquid crystal display device as described above has the following problems.

대체로 게이트 구동부(미도시)에서 주사 신호 입력으로 20 및 -5V를 번갈아 인가하여 게이트 배선(G1 내지 Gm)과 데이터 배선(D1 내지 Dn)에 의해 둘러싸인 박막 트랜지스터(T)를 온/오프(On/Off)시키고, 상기 더미 배선(20)에는 더미 패드에서 -5V의 DC 전압을 인가하여 사용하고 있다.In general, 20 and -5 V are alternately applied to the scan signal input from the gate driver (not shown) to turn on / off the thin film transistor T surrounded by the gate lines G1 to Gm and the data lines D1 to Dn. Off) and a dummy pad is applied with a DC voltage of -5V.

이로 인하여 최 상단의 게이트 배선(G1)에 대응하는 화소의 정전 용량비와, 2 단째 이후의 게이트 배선(G2 내지 Gm)에 대응하는 정전 용량비와의 값이 달라 최 상단의 게이트 배선(G1)과 그 이후의 게이트 배선(G2 내지 Gm)의 화소들 간의 휘도차가 발생하였다. 특히, 그레이(Gray) 패턴에서는 이러한 휘도차가 육안으로 인지될 수 있다.Therefore, the value of the capacitance ratio of the pixel corresponding to the uppermost gate wiring G1 and the capacitance ratio corresponding to the gate wirings G2 to Gm after the second stage are different from each other. Thereafter, a luminance difference between pixels of the gate lines G2 to Gm has occurred. In particular, such a difference in brightness may be visually recognized in a gray pattern.

따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 실제로 디스플레이되는 영역상의 화소의 정전 용량비를 동일하게 하여 화면의 품위를 향상시킬 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of improving the quality of a screen by equalizing the capacitance ratio of pixels on a region to be actually displayed.

상기 목적 달성을 위한 본 발명의 액정표시장치는, 제 1 기판상에 일방향으로 일정간격을 두고 배열된 복수 개의 게이트 배선과, 화소 영역을 정의하기 위해 상기 각 게이트 배선에 수직한 방향으로 일정간격 이격되어 배치된 복수 개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선의 교차하는 부분에 형성되는 복수 개의 스위칭부와, 상기 각 화소 영역에 형성되는 복수 개의 화소전극과, 상기 최 상단의 화소 전극과 중첩되어 용량을 형성하는 더미배선과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 2 기판 내측면에 상기 더미배선 및 상기 최 상단의 화소 영역을 완전히 차단하면서, 상기 화소 영역간의 광 차단 역할을 하는 블랙 매트릭스와, 상기 블랙 매트릭스 상에 형성되는 컬러필터 및, 상기 컬러필터 상에 형성된 공통전극을 포함하는 것을 특징으로 한다.The liquid crystal display of the present invention for achieving the above object is a plurality of gate lines arranged on the first substrate at a predetermined interval in one direction, and a predetermined interval in a direction perpendicular to the respective gate wirings to define a pixel region And a plurality of data lines arranged to overlap each other, a plurality of switching units formed at intersections of the gate lines and the data lines, a plurality of pixel electrodes formed in the pixel areas, and the top pixel electrode. A dummy wiring to form a capacitance, a second substrate facing the first substrate, and the dummy wiring and the uppermost pixel region on the inner surface of the second substrate, while completely blocking the light; A black matrix, a color filter formed on the black matrix, and a common electrode formed on the color filter. The features.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 레이아웃도이고, 도 3은 본 발명의 실시예에 따른 액정표시장치용 컬러필터 기판의 레이아웃도이다.2 is a layout diagram of an array substrate for a liquid crystal display device according to an embodiment of the present invention, and FIG. 3 is a layout diagram of a color filter substrate for a liquid crystal display device according to an embodiment of the present invention.

먼저, 도 2에 도시된 바와 같이, 어레이 기판(30)상에 주사 신호를 전송하는 (m+1)개의 게이트 배선들(G1 내지 Gm+1)이 형성되어 있고, 게이트 배선들(G1 내지 Gm+1)과 교차하여 매트릭스 형태의 화소 영역(P)을 이루면서 화상 신호를 전송하는 n개의 데이터 배선(D1 내지 Dn)들이 형성되어 있다. 도면에는 도시하지 않았지만, 게이트 배선들(G1 내지 Gm+1)에는 게이트 구동부로부터 부여되는 주사 신호가 순차 인가되고, 데이터 배선들(D1 내지 Dn)에는 데이터 구동부로부터 부여되는 데이터 신호가 순차 인가된다.First, as shown in FIG. 2, (m + 1) gate lines G1 to Gm + 1 for transmitting a scan signal are formed on the array substrate 30, and the gate lines G1 to Gm are formed. N data lines D1 to Dn for transmitting an image signal are formed while forming a pixel area P in a matrix form intersecting with +1). Although not shown in the drawing, scan signals applied from the gate driver are sequentially applied to the gate lines G1 to Gm + 1, and data signals from the data driver are sequentially applied to the data lines D1 to Dn.

상기 게이트 배선(G1 내지 Gm+1)에는 연장된 게이트 전극(32)이 형성되어 있으며, 데이터 배선(D1 내지 Dn)에는 연장된 소오스 전극(35)과 소오스 전극(35) 맞은 편의 드레인 전극(36)이 게이트 전극(32)과 중첩하고 있어, 스위칭 역할을 하는 박막 트랜지스터(T)를 이룬다. An extended gate electrode 32 is formed on the gate lines G1 to Gm + 1, and a drain electrode 36 opposite to the extended source electrode 35 and the source electrode 35 is formed on the data lines D1 to Dn. ) Overlaps with the gate electrode 32 to form a thin film transistor T serving as a switching role.

그리고, 박막 트랜지스터(T)에 연결되어 이에 따른 동작에 응답하는 화소 전 극(38)이 전 단의 게이트 배선과 일부 중첩되도록 형성되어 있다.The pixel electrode 38 connected to the thin film transistor T and thus responding to the thin film transistor T is partially overlapped with the gate wiring of the previous stage.

다음, 데이터 배선(D1 내지 Dn) 형성시 전 단의 게이트 배선 상에 일부 중첩되도록 데이터 배선(D1 내지 Dn)을 구성하는 불투명 금속막(44)을 각각 형성하고, 불투명 금속막(44) 일정부분을 노출시키는 콘택홀(45)을 형성하여, 화소전극(38)의 전압인가를 통해 게이트 배선(32) 및 불투명 금속막(44)과 그 사이에 개재되는 절연막(도시되지 않음)을 통하여 스토리지 전극(Cst)을 형성한다. Next, when forming the data wirings D1 to Dn, the opaque metal films 44 constituting the data wirings D1 to Dn are formed so as to partially overlap the gate wirings of the preceding stages, and a portion of the opaque metal film 44 is formed. The contact hole 45 to expose the light source, and the storage electrode through the gate wiring 32 and the opaque metal film 44 and an insulating film (not shown) interposed therebetween by applying the voltage of the pixel electrode 38. (Cst) is formed.

이어, 상기 게이트 배선들(G1 내지 Gm+1)의 외측, 즉 주사 신호의 주사 개시에 위치하는 게이트 배선(G1)의 상단에는 화소 전극(38)과 일부 중첩되는 용량형성용 더미배선(46)이 형성되어 있다. Subsequently, the capacitor forming dummy line 46 partially overlaps the pixel electrode 38 on the outer side of the gate lines G1 to Gm + 1, that is, at an upper end of the gate line G1 positioned at the start of scanning of the scan signal. Is formed.

그 다음, 도 3에 도시된 바와 같이, 상기 어레이 기판에 대향하여 합착되는 컬러필터 기판(50) 상에는 상기 더미배선(46) 및 상기 최 상단의 게이트 배선(G1)에 대향하는 부분을 차단하고, 2 단째부터의 게이트 배선들(G2 내지 Gm+1) 및 데이터 배선들(D1 내지 Dn)의 교차부에 형성된 화소 영역 각각에 대응하는 개구부(G2_60 내지 Gm+1_60)를 가지는 블랙 매트릭스(70)가 형성되어 있다.Next, as shown in FIG. 3, on the color filter substrate 50 bonded to the array substrate, the portion facing the dummy wiring 46 and the uppermost gate wiring G1 is cut off. The black matrix 70 having openings G2_60 to Gm + 1_60 corresponding to each of the pixel regions formed at the intersections of the gate lines G2 to Gm + 1 and the data lines D1 to Dn from the second stage is provided. Formed.

다음, 블랙 매트릭스(70) 상에 적, 녹, 청의 컬러필터(62)가 각각 형성되어 있으며, 그 위에 오버코트층(미도시)이 형성되어 있다. 그리고, 상기 오버코트층 이 형성된 컬러필터 기판(50) 전면에는 투명한 공통 전극(미도시)이 형성되어 있어, 상기 화소전극(38)과 함께 액정층을 구동시킨다.Next, red, green, and blue color filters 62 are formed on the black matrix 70, and an overcoat layer (not shown) is formed thereon. In addition, a transparent common electrode (not shown) is formed on an entire surface of the color filter substrate 50 on which the overcoat layer is formed, and drives the liquid crystal layer together with the pixel electrode 38.

이와 같은 구조를 가지는 액정표시장치의 구동방법을 설명하면 다음과 같다.A driving method of the liquid crystal display device having such a structure will be described below.

게이트 구동부로부터 부여되는 주사 신호가 게이트 배선들(G1 내지 Gm+1)에 순차 인가되어 게이트 배선(G1 내지 Gm+1)과 데이터 배선(D1 내지 Dn)에 의해 둘러싸인 박막 트랜지스터(T)를 온/오프(On/Off)시킬 때, 데이터 구동부에서는 게이트 배선들(G1 내지 Gm+1) 중 2 단째의 게이트 배선(G2)에 연결된 박막 트랜지스터(T)가 온(on)될 때, 데이터 신호를 인가하여 화면을 디스플레이한다. The scan signal applied from the gate driver is sequentially applied to the gate lines G1 to Gm + 1 to turn on / off the thin film transistor T surrounded by the gate lines G1 to Gm + 1 and the data lines D1 to Dn. When turning on / off, the data driver applies a data signal when the thin film transistor T connected to the second gate line G2 of the gate lines G1 to Gm + 1 is turned on. Display the screen.

상술한 실시예에서는 원래 해상도보다 게이트 배선을 하나 더 추가한다. 예를 들어, 800 ×600의 해상도를 가질 경우, 게이트 배선을 601개가 되도록 액정 패널을 구성하여 실제로 디스플레이되는 첫번째 수평 배선을 게이트 배선(G2)으로 하면, 그 이하의 게이트 배선(G3 내지 Gm+1)에서의 정전 용량이 동일하게 되어 화소들간의 휘도차에 의한 밝음 현상을 제거할 수 있다.In the above-described embodiment, one more gate wiring is added than the original resolution. For example, in the case of a resolution of 800 x 600, if the liquid crystal panel is configured to have 601 gate wirings, and the first horizontal wiring actually displayed is the gate wiring G2, the following gate wirings G3 to Gm + 1 In this case, the electrostatic capacitances at () may be the same, thereby eliminating the brightness phenomenon due to the luminance difference between the pixels.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니라, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 명백히 알 수 있을 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. Anyone who knows the knowledge of God will be sure.

상술한 본 발명의 액정표시장치는 다음과 같은 효과가 있다.The liquid crystal display of the present invention described above has the following effects.

원래 해상도보다 게이트 배선을 하나 더 추가하고, 실제로 디스플레이되는 첫번째 수평 라인을 게이트 배선(G2)으로 하면, 그 이하의 게이트 배선(G3 내지 Gm+1)에서의 정전 용량이 첫 번째 수평 라인(G2)의 정전용량과 각각 동일하게 되어 화소들간의 휘도차에 의한 밝음 현상을 제거할 수 있다. If one more gate wiring is added than the original resolution, and the first horizontal line actually displayed is the gate wiring G2, the capacitance at the gate wirings G3 to Gm + 1 below it is equal to the first horizontal line G2. Each of the capacitances is equal to, thereby eliminating the brightness phenomenon due to the luminance difference between the pixels.

따라서, 디스플레이되는 화면 품위를 개선시킬 수 있는 효과가 있다.Therefore, there is an effect that can improve the screen quality displayed.

Claims

A plurality of gate lines arranged on the first substrate at predetermined intervals in one direction;

A plurality of data lines arranged at regular intervals in a direction perpendicular to each of the gate lines to define a pixel area;

A plurality of switching units formed at intersections of the gate lines and the data lines;

A plurality of pixel electrodes formed in the pixel areas;

A dummy wiring overlapping the top pixel electrode to form a capacitance;

A second substrate facing the first substrate,

A black matrix which serves to block light between the pixel regions while completely blocking the dummy wiring and the uppermost pixel region on an inner surface of the second substrate;

A color filter formed on the black matrix, and

And a common electrode formed on the color filter.