JP3206666B2 - Liquid crystal matrix display device - Google Patents

Liquid crystal matrix display device

Info

Publication number
JP3206666B2
JP3206666B2 JP23595391A JP23595391A JP3206666B2 JP 3206666 B2 JP3206666 B2 JP 3206666B2 JP 23595391 A JP23595391 A JP 23595391A JP 23595391 A JP23595391 A JP 23595391A JP 3206666 B2 JP3206666 B2 JP 3206666B2
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
lines
signal lines
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23595391A
Other languages
Japanese (ja)
Other versions
JPH0572557A (en
Inventor
雅明 北島
郁夫 檜山
康之 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23595391A priority Critical patent/JP3206666B2/en
Publication of JPH0572557A publication Critical patent/JPH0572557A/en
Application granted granted Critical
Publication of JP3206666B2 publication Critical patent/JP3206666B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示パネルの構成
に係り、特に画像を表示する画素の明るさを均一にする
のに好適な液晶パネルに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly to a liquid crystal panel suitable for making the brightness of pixels for displaying an image uniform.

【0002】[0002]

【従来の技術】フラットディスプレイとして、MOS,
TFT(薄膜トランジスタ)等の3端子素子及び、MI
M(Metal-Insurator-Metal)等の2端子素子と液晶とを
積層して、画像を表示する液晶アクティブマトリクス表
示装置が知られている。
2. Description of the Related Art As flat displays, MOS,
Three-terminal element such as TFT (thin film transistor) and MI
2. Description of the Related Art A liquid crystal active matrix display device that displays an image by laminating a liquid crystal with a two-terminal element such as M (Metal-Insurator-Metal) is known.

【0003】図2に従来の技術による3端子素子の駆動
による液晶アクティブマトリクス表示装置の従来例を示
す。装置は、TFT2,液晶画素3,共通端子4,走査
線5及び、信号線6の各部品で構成された液晶パネル1
と信号駆動回路7と走査駆動回路8とで構成されてい
る。
FIG. 2 shows a conventional example of a liquid crystal active matrix display device driven by a conventional three-terminal element. The device is a liquid crystal panel 1 composed of TFT2, liquid crystal pixel 3, common terminal 4, scanning line 5, and signal line 6.
, A signal drive circuit 7 and a scan drive circuit 8.

【0004】液晶パネル1は、走査線5がn本、信号線
6がm本であり全体としてn×mの液晶画素がマトリク
ス状に配列された構成となっている。
The liquid crystal panel 1 has n scanning lines 5 and m signal lines 6, and has a structure in which n × m liquid crystal pixels are arranged in a matrix as a whole.

【0005】液晶パネル1の等価回路を図3に示す。図
3(a)は、液晶パネル1の任意の位置の画素の等価回
路を示したものである。回路は、信号線10,11,走
査線9,TFT12,液晶画素13,共通端子14,液
晶画素13,寄生容量15及び、16からなる。このう
ち寄生容量15及び、16は、液晶画素13と信号線1
0及び11との寄生容量である。
FIG. 3 shows an equivalent circuit of the liquid crystal panel 1. FIG. 3A shows an equivalent circuit of a pixel at an arbitrary position on the liquid crystal panel 1. The circuit includes signal lines 10 and 11, scanning lines 9, TFTs 12, liquid crystal pixels 13, common terminals 14, liquid crystal pixels 13, and parasitic capacitances 15 and 16. The parasitic capacitances 15 and 16 are connected to the liquid crystal pixel 13 and the signal line 1.
This is the parasitic capacitance with 0 and 11.

【0006】また、図3(b)は、液晶パネル1画素の
うち、右隅の画素の等価回路を示したものである。図3
(a)と同一部品には、同一符号を記載してある。図3
(b)に示した回路では、液晶画素13の右側に信号線が
ないために図3(a)に示したように寄生容量15がな
い。
FIG. 3B shows an equivalent circuit of a pixel at the right corner of one pixel of the liquid crystal panel. FIG.
The same parts as those shown in FIG. FIG.
In the circuit shown in FIG. 3B, since there is no signal line on the right side of the liquid crystal pixel 13, there is no parasitic capacitance 15 as shown in FIG.

【0007】[0007]

【発明が解決しようとする課題】従来の技術による液晶
パネル1では以下に述べる問題点がある。図3(a)及
び(b)に示したように液晶パネル1の場所によって液
晶画素13に接続される寄生容量の構成が異なる。この
ために、図3(a)では、液晶画素13は寄生容量16
及び、15を介して信号線10及び、11の双方から干
渉を受けるのにたいして、図3(b)は、寄生容量16
を介して信号線10のみの干渉を受ける。前記した干渉
とは、TFT12がオフ状態(非導通状態)にあるとき
に、前記した寄生容量を通して信号線10又は11の電
圧変動によって液晶画素13の電圧が変動することを意
味する。この時の電圧の変動量は、前記した寄生容量の
値,液晶画素の容量値、更には、図示していないが液晶
画素と並列に接続された蓄積容量の値に依存する。
The liquid crystal panel 1 according to the prior art has the following problems. As shown in FIGS. 3A and 3B, the configuration of the parasitic capacitance connected to the liquid crystal pixel 13 differs depending on the location of the liquid crystal panel 1. For this reason, in FIG. 3A, the liquid crystal pixel 13 is
3B receives interference from both the signal lines 10 and 11 via the line 15 and FIG.
And only the signal line 10 receives interference. The above-mentioned interference means that the voltage of the liquid crystal pixel 13 fluctuates due to the fluctuation of the voltage of the signal line 10 or 11 through the parasitic capacitance when the TFT 12 is in an off state (non-conduction state). The amount of voltage fluctuation at this time depends on the value of the parasitic capacitance, the capacitance value of the liquid crystal pixel, and the value of a storage capacitor (not shown) connected in parallel with the liquid crystal pixel.

【0008】この結果、従来の技術による液晶パネルで
は、パネルの場所によって信号線から受ける干渉の量、
すなわち液晶画素の電圧の変動量が異なるためにパネル
面内の明るさにバラツキが生じて良好な表示ができなか
った。特に、中間調の表示を行うときに明るさの不均一
性が顕著になり問題があった。
As a result, in the conventional liquid crystal panel, the amount of interference received from the signal line depends on the location of the panel,
That is, since the fluctuation amount of the voltage of the liquid crystal pixel is different, the brightness in the panel surface varies, and good display cannot be performed. In particular, there is a problem that brightness non-uniformity becomes remarkable when halftone display is performed.

【0009】この場合、図3(a)と図3(b)の画素
電極13と信号線間の寄生容量の比は、寄生容量15と
16の値をほぼ同一とすると2である。従って、従来よ
りもパネル面内の明るさのバラツキを低減し高品質の表
示を実現するには、画素電極13と信号線間の寄生容量
の比を2以下にする必要がある。
In this case, the ratio of the parasitic capacitance between the pixel electrode 13 and the signal line in FIGS. 3A and 3B is 2 when the values of the parasitic capacitances 15 and 16 are substantially the same. Therefore, in order to reduce the variation in brightness on the panel surface and realize a high quality display as compared with the related art, the ratio of the parasitic capacitance between the pixel electrode 13 and the signal line needs to be 2 or less.

【0010】本発明の目的は、画像を表示する画素電極
と信号線間の寄生容量の比のバラツキをパネル面内で2
以下にし、特に中間調表示においても表示画像の明るさ
を均一にできる液晶パネルを提供するにある。
An object of the present invention is to reduce the variation in the ratio of the parasitic capacitance between a pixel electrode for displaying an image and a signal line within a panel plane by two.
An object of the present invention is to provide a liquid crystal panel capable of making the brightness of a displayed image uniform even in a halftone display.

【0011】[0011]

【課題を解決するための手段】複数の画素がマトリクス
上に配列された液晶マトリクスパネルにおいて、画像を
表示する全ての画素電極は、画像を表示するための信号
電圧が印加される信号線に挟まれた構成とする。
In a liquid crystal matrix panel in which a plurality of pixels are arranged in a matrix, all pixel electrodes for displaying an image are sandwiched between signal lines to which a signal voltage for displaying an image is applied. Configuration.

【0012】[0012]

【作用】画像を表示する全ての画素電極を信号線間に配
置することによって、画像を表示する画素電極と信号線
間の寄生容量の比のバラツキを2以下にできる。
By arranging all the pixel electrodes for displaying an image between the signal lines, the variation in the ratio of the parasitic capacitance between the pixel electrode for displaying the image and the signal line can be reduced to 2 or less.

【0013】この結果、信号線に印加される信号電圧か
らの影響を従来よりも低減することができる。これによ
って、全ての表示画素にわたり、従来技術の問題点であ
った明るさのムラを低減でき高品質の表示が可能とな
る。
As a result, the influence of the signal voltage applied to the signal line can be reduced as compared with the related art. As a result, unevenness in brightness, which is a problem of the related art, can be reduced over all display pixels, and high-quality display can be performed.

【0014】[0014]

【実施例】本発明による液晶マトリクスパネルの構成例
を図1に示す。図1(a)は、液晶マトリクスパネルの
1画素の構成を平面図で示したものである。20,21
は信号線、22,23は走査線、24は画素電極、25
はTFTである。また、TFT25は25aのソース電
極、25bのゲート電極及び、25cのドレイン電極で
構成される。
FIG. 1 shows a configuration example of a liquid crystal matrix panel according to the present invention. FIG. 1A is a plan view showing a configuration of one pixel of a liquid crystal matrix panel. 20, 21
Is a signal line, 22 and 23 are scanning lines, 24 is a pixel electrode, 25
Is a TFT. The TFT 25 includes a source electrode 25a, a gate electrode 25b, and a drain electrode 25c.

【0015】図1(b)は、図1(a)の断面図を模式
的に示したものであり、26はTFT等を形成した回路基
板である。回路基板50は、例えばガラス等の透明基板
でも良く特に限定するものでない。また、TFT26は
a−Si(非晶質シリコン)、p−Si(多結晶シリコ
ン)等の半導体、あるいは単結晶MOSでも良く特に限
定しない。なお、図1(a)と同一部品には、同一符号
を記載してある。
FIG. 1B schematically shows a cross-sectional view of FIG. 1A. Reference numeral 26 denotes a circuit board on which a TFT or the like is formed. The circuit board 50 may be a transparent substrate such as glass, for example, and is not particularly limited. The TFT 26 may be a semiconductor such as a-Si (amorphous silicon) or p-Si (polycrystalline silicon), or a single-crystal MOS, and is not particularly limited. The same parts as those in FIG. 1A are denoted by the same reference numerals.

【0016】図1に示した構成を液晶マトリクスパネル
の全ての画素に適用する。この時、画素電極24と信号
線20及び、信号線21とのスペースl1及びl2を同
一にすると画素と左右の信号線20,21間との寄生容
量を同一にすることができるために都合が良い。
The configuration shown in FIG. 1 is applied to all pixels of a liquid crystal matrix panel. At this time, if the spaces 11 and 12 between the pixel electrode 24 and the signal line 20 and between the signal line 21 and the signal line 21 are made the same, the parasitic capacitance between the pixel and the left and right signal lines 20 and 21 can be made the same. good.

【0017】この時、画素電極24と信号線20,21
間の寄生容量ほぼ等しくできる条件であれば前記したス
ペースl1とl2は、必ずしも同一にしなくとも良い。
At this time, the pixel electrode 24 and the signal lines 20 and 21
The spaces l1 and l2 do not necessarily have to be the same as long as the parasitic capacitance between them can be made substantially equal.

【0018】図4は、1画素の他の実施例である。図3
と同一部品には、同一符号を記載してある。図3との相
違点は、TFT25の配置状態が異なることである。こ
の画素構成を液晶マトリクスパネルの全ての画素に適用
する。
FIG. 4 shows another embodiment of one pixel. FIG.
The same reference numerals are given to the same parts. The difference from FIG. 3 is that the arrangement state of the TFT 25 is different. This pixel configuration is applied to all pixels of the liquid crystal matrix panel.

【0019】図示していないが、画素電極24の形状及
び、TFT25の形状,配列状態などによって画素の変
形例が考えられるが、全ての画素電極が信号線に挟持さ
れた構成であれば良く前記した画素の構成にとらわれる
ことはない。なお、図3及び図4に示した画素構成は、
画像を表示する部分のみに適用する。
Although not shown in the drawings, a modification of the pixel can be considered depending on the shape of the pixel electrode 24 and the shape and arrangement of the TFT 25, but it is sufficient if all the pixel electrodes are sandwiched between the signal lines. The configuration of the pixel is not limited. Note that the pixel configuration shown in FIG. 3 and FIG.
Applies only to the part that displays the image.

【0020】図5は、図3及び図4に示した画素による
液晶マトリクス表示装置の構成例を示したものである。
26は液晶マトリクスパネル、26a,26b,26
d,26e,26fは信号線、26cは走査線、27,
28は信号回路、29は走査回路である。
FIG. 5 shows an example of the configuration of a liquid crystal matrix display device using the pixels shown in FIGS. 3 and 4.
26 is a liquid crystal matrix panel, 26a, 26b, 26
d, 26e, 26f are signal lines, 26c is a scanning line, 27,
28 is a signal circuit and 29 is a scanning circuit.

【0021】信号回路への信号線の引出しは、信号回路
27へはUD1〜UDiのi本、信号回路28へはLD
1〜LDiのi本である。これにより、液晶マトリクス
パネル26は、2×i×nの画素で構成され、前記画素
に画像が表示される。26dは、ダミーの信号線であり
信号線26bに電気的に接続されている。
The signal lines are led out to the signal circuit 27 by connecting i signals UD1 to UDi to the signal circuit 27 and LD to the signal circuit 28.
1 to LDi. Thus, the liquid crystal matrix panel 26 is composed of 2 × i × n pixels, and an image is displayed on the pixels. 26d is a dummy signal line, which is electrically connected to the signal line 26b.

【0022】このダミー線は、信号線26fに接続して
も良く、接続法は特に限定するものでない。また、図示
したように液晶マトリクスパネル26内で他の信号線に
接続してダミー線を駆動する他に、ダミー線を液晶マト
リクスパネル26の外部に引出して信号回路27の出力
端子に接続するか、あるいは信号回路とは独立に駆動回
路を設けて駆動しても良く、配線方法及び、駆動方法に
ついては特に限定しない。
This dummy line may be connected to the signal line 26f, and the connection method is not particularly limited. Also, as shown in the drawing, in addition to driving the dummy line by connecting to another signal line in the liquid crystal matrix panel 26, whether the dummy line is drawn out of the liquid crystal matrix panel 26 and connected to the output terminal of the signal circuit 27 Alternatively, a driving circuit may be provided independently of the signal circuit for driving, and the wiring method and the driving method are not particularly limited.

【0023】図6に液晶マトリクス表示装置の他の構成
例を示す。30は信号回路、31は走査回路、32は液
晶マトリクスパネル、33は信号線、34は走査線、3
5はダミー線である。図示したように、ダミー線35
は、右隅の信号線に接続する他に、図5の実施例で説明
したのと同様の方法で駆動しても良く、接続方法,駆動
方法及び、駆動条件については特に限定しない。
FIG. 6 shows another configuration example of the liquid crystal matrix display device. 30 is a signal circuit, 31 is a scanning circuit, 32 is a liquid crystal matrix panel, 33 is a signal line, 34 is a scanning line,
5 is a dummy line. As shown, the dummy line 35
May be driven by a method similar to that described in the embodiment of FIG. 5 in addition to the connection to the signal line at the right corner, and the connection method, the driving method, and the driving conditions are not particularly limited.

【0024】また、図5及び図6に示した表示装置にお
いて、信号線に印加する信号電圧の電圧波形については
特に限定するものでないが、画素の電圧変動を低減でき
る駆動法が都合が良い。例えば、図5においては、上方
と下方に引出したそれぞれの信号線に印加する信号電圧
の極性を正負と逆極性にする。また、図6においては、
奇数と偶数の信号線に印加する信号電圧の極性を逆極性
にするか、もし同極性の場合は、信号電圧の電圧レベル
を調整することによっても画素に印加される電圧の変動
を低減できる。
In the display device shown in FIGS. 5 and 6, the voltage waveform of the signal voltage applied to the signal line is not particularly limited, but a driving method capable of reducing the voltage fluctuation of the pixel is convenient. For example, in FIG. 5, the polarity of the signal voltage applied to each of the signal lines extending upward and downward is set to the opposite polarity of positive and negative. In FIG. 6,
Variations in the voltage applied to the pixel can also be reduced by reversing the polarity of the signal voltage applied to the odd and even signal lines, or if the polarity is the same, by adjusting the voltage level of the signal voltage.

【0025】さらに、図5及び図6に示した表示装置に
おいて、走査線1〜nを順次に走査するタイミングに合
わせて、信号電圧の極性を順次に逆極性にすることによ
っても画素に印加される電圧の変動を低減でき、明るさ
の不均一性を防止できる。
Further, in the display device shown in FIGS. 5 and 6, the polarity of the signal voltage is sequentially reversed to coincide with the timing of sequentially scanning the scanning lines 1 to n, so that the voltage is applied to the pixels. Voltage fluctuation can be reduced, and uneven brightness can be prevented.

【0026】本発明の変形例を図7,図8に示す。図7
は、液晶マトリクスパネルの1実施例を示したものであ
り、信号線36,走査線37,遮光膜38及び、TFT
39で構成される。
FIGS. 7 and 8 show modified examples of the present invention. FIG.
Shows an embodiment of a liquid crystal matrix panel, and includes a signal line 36, a scanning line 37, a light shielding film 38, and a TFT.
39.

【0027】液晶マトリクスパネルは、i本の信号線
と、n本の走査線で構成されているが、i番目の画素
は、遮光膜38で覆われているために表示画素にはなら
ない。従って、i番目の信号線はダミー線となりこの結
果、画像を表示する画素数は、(i−1)×n画素とな
る。
Although the liquid crystal matrix panel is composed of i signal lines and n scanning lines, the i-th pixel is not a display pixel because it is covered by the light shielding film 38. Therefore, the i-th signal line becomes a dummy line, and as a result, the number of pixels for displaying an image is (i−1) × n pixels.

【0028】図7に示したダミー線付近の液晶マトリク
スパネルの断面図の模式図を図8に示す。この断面図
は、本発明による液晶マトリクスパネルの基本構成を説
明する図でありTFT,液晶配向膜等については省略し
てある。
FIG. 8 is a schematic sectional view of the liquid crystal matrix panel near the dummy line shown in FIG. This sectional view is a diagram for explaining the basic configuration of a liquid crystal matrix panel according to the present invention, and omits TFTs, liquid crystal alignment films, and the like.

【0029】46は透明基板、38は遮光膜、45は画
素電極以外の漏れ光を遮断する遮光膜、47は透明(又
は不透明)基板、39及び40はi番目の画素電極及び
信号線、41及び42は(i−1)番目の画素電極及び
信号線、更に43は(i−2)番目の画素電極、48はバ
ックライトである。なお、i番目の画素電極39及び、
遮光膜45は省略することもできる。
46 is a transparent substrate, 38 is a light-shielding film, 45 is a light-shielding film for blocking leak light other than pixel electrodes, 47 is a transparent (or opaque) substrate, 39 and 40 are i-th pixel electrodes and signal lines, 41 Reference numerals 42 and 42 denote an (i-1) th pixel electrode and a signal line, 43 denotes an (i-2) th pixel electrode, and 48 denotes a backlight. The i-th pixel electrode 39 and
The light shielding film 45 may be omitted.

【0030】遮光膜38は、i番目の画素電極を通過す
る光を遮断する効果を有する。なお、遮光膜38は、基
板47上に設けても良く、設置場所については特に限定
しない。また、バックライトを省略した反射型表示にし
ても良い。
The light-shielding film 38 has an effect of blocking light passing through the i-th pixel electrode. Note that the light-shielding film 38 may be provided on the substrate 47, and the installation place is not particularly limited. Further, a reflective display in which the backlight is omitted may be used.

【0031】図7の実施例の様に、少なくとも画像を表
示する画素は、画素電極が信号線で挟まれた構成とする
ことによって本発明の目的を達成することができる。
As in the embodiment shown in FIG. 7, the object of the present invention can be achieved by adopting a structure in which at least a pixel for displaying an image has a pixel electrode sandwiched between signal lines.

【0032】以上説明したように、少なくとも画像を表
示する画素の画素電極と信号線間の寄生容量をほぼ同一
とすることによって、明るさを均一にすることができ
る。
As described above, the brightness can be made uniform by making the parasitic capacitance at least between the pixel electrode of the pixel displaying an image and the signal line substantially the same.

【0033】また、画素電極と画素電極の左右に位置す
る信号線との間の寄生容量が同一でない場合、その時の
両者間の寄生容量の比を3以下にすることによっても本
発明の目的を達成できる。
When the parasitic capacitance between the pixel electrode and the signal lines located on the left and right of the pixel electrode is not the same, the object of the present invention can be achieved by reducing the ratio of the parasitic capacitance between the two to 3 or less. Can be achieved.

【0034】なお、図示していないが、前記した寄生容
量が不均一の場合は、信号電圧の電圧レベルを信号線毎
に調整することによっても本発明の目的を達成すること
ができる。
Although not shown, when the parasitic capacitance is not uniform, the object of the present invention can be achieved by adjusting the voltage level of the signal voltage for each signal line.

【0035】[0035]

【発明の効果】本発明によって、液晶マトリクスパネル
に画像を表示する時、全表示画素の明るさ及び、コント
ラスト比を均一化できるため高表示品質の表示装置を実
現できる。中間調表示とした場合でも、全表示エリアの
明るさを均一化できるために、特に、フルカラー表示に
最適な装置とすることができる。
According to the present invention, when an image is displayed on a liquid crystal matrix panel, the brightness and contrast ratio of all display pixels can be made uniform, so that a display device with high display quality can be realized. Even in the case of the halftone display, since the brightness of the entire display area can be made uniform, it is possible to make the apparatus particularly suitable for full-color display.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶マトリクスパネルの画素の1
実施例を示す図である。
FIG. 1 shows one of pixels of a liquid crystal matrix panel according to the present invention.
It is a figure showing an example.

【図2】従来の液晶マトリクス表示装置の構成例を示す
図である。
FIG. 2 is a diagram illustrating a configuration example of a conventional liquid crystal matrix display device.

【図3】従来の液晶マトリクスパネルの1画素の構成例
を示す図である。
FIG. 3 is a diagram showing a configuration example of one pixel of a conventional liquid crystal matrix panel.

【図4】本発明による液晶マトリクスパネルの画素の他
の実施例を示す図である。
FIG. 4 is a diagram showing another embodiment of the pixel of the liquid crystal matrix panel according to the present invention.

【図5】本発明による液晶マトリクス表示装置の1実施
例を示す図である。
FIG. 5 is a view showing one embodiment of a liquid crystal matrix display device according to the present invention.

【図6】本発明による液晶マトリクス表示装置の1実施
例を示す図である。
FIG. 6 is a diagram showing one embodiment of a liquid crystal matrix display device according to the present invention.

【図7】本発明による液晶マトリクスパネルの1実施例
を示す図である。
FIG. 7 is a view showing one embodiment of a liquid crystal matrix panel according to the present invention.

【図8】図7に示したダミー線付近の液晶マトリクスパ
ネルの断面の模式図である。
8 is a schematic diagram of a cross section of the liquid crystal matrix panel near a dummy line shown in FIG. 7;

【符号の説明】[Explanation of symbols]

20,21,26a,26b,26d,26e,26
f,33,35,36,40,42…信号線、22,2
3,26c,34,37…走査線、24,39,41,
43…画素電極、25…TFT、26,32…液晶マト
リクスパネル、27,28,30…信号回路、29,3
1…走査回路、38,45…遮光膜、46,47…透明
基板、50…回路基板。
20, 21, 26a, 26b, 26d, 26e, 26
f, 33, 35, 36, 40, 42 ... signal lines, 22, 2
3, 26c, 34, 37 ... scanning lines, 24, 39, 41,
43: pixel electrode, 25: TFT, 26, 32: liquid crystal matrix panel, 27, 28, 30 ... signal circuit, 29, 3
1 ... scanning circuit, 38, 45 ... light shielding film, 46, 47 ... transparent substrate, 50 ... circuit board.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 康之 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平3−18819(JP,A) 特開 昭64−3630(JP,A) 特開 平2−157826(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Yasuyuki Mishima 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Hitachi, Ltd. Hitachi Research Laboratory (56) References JP-A-3-18819 (JP, A) JP-A 64-64 3630 (JP, A) JP-A-2-157826 (JP, A)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】液晶層を挟んで対向する一対の基板の一方
に、複数の走査線と、該複数の走査線に交差する方向に
延びるm本の信号線と、該m本の信号線の隣接する一対
に挟まれた領域に夫々配置された複数の画素電極並びに
該画素電極の夫々に対応する複数の薄膜トランジスタを
形成した液晶パネルを備え、上記複数の薄膜トランジス
タの各々は上記隣接するn番目(但し、nは1以上、か
つm−1以下)の信号線と(n+1)番目の信号線との
間に配置された上記画素電極の一つに上記複数の走査線
の一つからの信号に応じて該n番目の信号線の信号電圧
を印加することにより該画素電極による画像表示を行
い、上記信号線のm番目はダミーとして形成され、且つ
上記複数の画素電極の各々とこれを挟む上記一対の信号
線との間に生じる寄生容量の比のバラツキは2以下であ
ることを特徴とする液晶マトリクス表示装置。
A plurality of scanning lines, m signal lines extending in a direction intersecting the plurality of scanning lines, and m signal lines; a liquid crystal panel in which a plurality of thin film transistors corresponding to each of the adjacent husband region sandwiched by the pair s arranged a plurality of pixel electrodes and pixel electrodes, each of the plurality of thin film transistors n-th said adjacent ( Where n is 1 or more
(M-1 or less) signal lines and (n + 1) th signal lines, and the n-th signal is applied to one of the pixel electrodes in response to a signal from one of the plurality of scanning lines. An image is displayed by the pixel electrode by applying a signal voltage of a line, and the m-th of the signal line is formed as a dummy, and is disposed between each of the plurality of pixel electrodes and the pair of signal lines sandwiching the pixel electrode. Wherein the variation in the ratio of the parasitic capacitance occurring in the liquid crystal matrix display device is 2 or less.
【請求項2】液晶層を挟んで対向する一対の基板の一方
に、複数の走査線と、該複数の走査線に交差する方向に
延びるm本の信号線と、該m本の信号線の隣接する一対
に挟まれた領域に夫々配置された複数の画素電極並びに
該画素電極の夫々に対応する複数の薄膜トランジスタを
形成した液晶パネルを備え、上記複数の薄膜トランジス
タの各々は上記隣接するn番目(但し、nは1以上、か
つm−1以下)の信号線と(n+1)番目の信号線との
間に配置された上記画素電極の一つに上記複数の走査線
の一つからの信号に応じて該n番目の信号線の信号電圧
を印加することにより該画素電極による画像表示を行
い、上記信号線のm番目はダミーとして形成され、且つ
上記複数の画素電極の各々とこれを挟む上記隣接する一
対の信号線の一方とに生じる寄生容量と該画素電極と該
一対の信号線の他方とに生じる寄生容量の比は3以下で
あることを特徴とする液晶マトリクス表示装置。
2. One of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween, a plurality of scanning lines, m signal lines extending in a direction intersecting the plurality of scanning lines, and m signal lines. a liquid crystal panel in which a plurality of thin film transistors corresponding to each of the adjacent husband region sandwiched by the pair s arranged a plurality of pixel electrodes and pixel electrodes, each of the plurality of thin film transistors n-th said adjacent ( Where n is 1 or more
(M-1 or less) signal lines and (n + 1) th signal lines, and the n-th signal is applied to one of the pixel electrodes in response to a signal from one of the plurality of scanning lines. An image is displayed by the pixel electrode by applying a signal voltage of a line, and the m-th of the signal line is formed as a dummy, and each of the plurality of pixel electrodes and the pair of adjacent signal lines sandwiching the pixel electrode are formed. A liquid crystal matrix display device, wherein a ratio of a parasitic capacitance generated on one side to a parasitic capacitance generated on the pixel electrode and the other of the pair of signal lines is 3 or less.
【請求項3】上記m番目の信号線は上記複数の信号線の
(m−2)番目に電気的に接続され、且つ該複数の信号
線の奇数番目の各々に印加される電圧は該複数の信号線
の偶数番目に印加される電圧に対して逆極性であること
を特徴とする請求項1又は請求項2に記載の液晶マトリ
クス表示装置。
3. The m-th signal line is electrically connected to the (m-2) -th signal line of the plurality of signal lines, and the voltage applied to each of the odd-numbered signal lines of the plurality of signal lines is 3. The liquid crystal matrix display device according to claim 1, wherein the liquid crystal matrix display device has a polarity opposite to that of an even-numbered voltage applied to the signal lines.
【請求項4】上記m番目の信号線は上記複数の信号線の
(m−1)番目に電気的に接続されることを特徴とする
請求項1又は請求項2に記載の液晶マトリクス表示装
置。
4. The liquid crystal matrix display device according to claim 1, wherein the m-th signal line is electrically connected to the (m-1) -th signal line of the plurality of signal lines. .
【請求項5】上記複数の走査線はその走査線毎に上記信
号を上記複数の薄膜トランジスタに順次に送り、上記信
号線に印加される電圧の極性は該走査線毎の信号伝送に
対して順次に逆転されることを特徴とする請求項1乃至
請求項4のいずれかに記載の液晶マトリクス表示装置。
5. The plurality of scanning lines sequentially send the signal to the plurality of thin film transistors for each scanning line, and the polarity of a voltage applied to the signal line is sequentially changed with respect to signal transmission for each scanning line. The liquid crystal matrix display device according to claim 1, wherein the liquid crystal matrix display device is reversed.
【請求項6】上記m番目の信号線に接続される画素電極
は遮光膜で覆われており、かつ上記信号線の(m−1)
番目とは反対側に該m番目の信号線に接続される画素電
極が形成されていることを特徴とする請求項1乃至請求
項5のいずれかに記載の液晶マトリクス表示装置。
6. A pixel electrode connected to the m-th signal line
Is covered with a light shielding film, and (m-1)
6. The liquid crystal matrix display device according to claim 1, wherein a pixel electrode connected to the mth signal line is formed on a side opposite to the mth signal line.
JP23595391A 1991-09-17 1991-09-17 Liquid crystal matrix display device Expired - Lifetime JP3206666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23595391A JP3206666B2 (en) 1991-09-17 1991-09-17 Liquid crystal matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23595391A JP3206666B2 (en) 1991-09-17 1991-09-17 Liquid crystal matrix display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000110215A Division JP3270444B2 (en) 1991-09-17 2000-04-12 Liquid crystal matrix display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH0572557A JPH0572557A (en) 1993-03-26
JP3206666B2 true JP3206666B2 (en) 2001-09-10

Family

ID=16993660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23595391A Expired - Lifetime JP3206666B2 (en) 1991-09-17 1991-09-17 Liquid crystal matrix display device

Country Status (1)

Country Link
JP (1) JP3206666B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562873B2 (en) * 1995-07-06 2004-09-08 株式会社東芝 Active matrix type liquid crystal display
JP3335895B2 (en) * 1997-12-26 2002-10-21 シャープ株式会社 Liquid crystal display
JP2001337654A (en) * 2000-05-25 2001-12-07 Toshiba Corp Flat display device
JP3730161B2 (en) 2001-11-28 2005-12-21 シャープ株式会社 Liquid crystal display device

Also Published As

Publication number Publication date
JPH0572557A (en) 1993-03-26

Similar Documents

Publication Publication Date Title
JP3069930B2 (en) Liquid crystal display
US20090102824A1 (en) Active matrix substrate and display device using the same
US20060192740A1 (en) Liquid crystal display and driving method thereof
US20070097052A1 (en) Liquid crystal display device
KR20070075686A (en) Liquid crystal display panel and method of manufacturing the same
US7839371B2 (en) Liquid crystal display device, method of driving the same, and method of manufacturing the same
JPH07270754A (en) Liquid crystal display device
KR20020052137A (en) Liquid crystal display
US6850289B2 (en) Array substrate for liquid crystal display device
KR100890026B1 (en) Apparatus of driving liquid crystal display and method thereof
EP0526076B1 (en) Active matrix liquid crystal display apparatus
KR100898785B1 (en) Liquid crystal display
KR100516091B1 (en) Display device
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
JPH0772509A (en) Active matrix liquid crystal display element
JP3049588B2 (en) Thin film transistor liquid crystal display
JP3206666B2 (en) Liquid crystal matrix display device
KR100464206B1 (en) A 2-dot inversion liquid crystal display device
JPH09243999A (en) Liquid crystal display device
KR20050026496A (en) Active matrix liquid crystal display device
JP3270444B2 (en) Liquid crystal matrix display device and driving method thereof
KR101221295B1 (en) Array substrate for LCD and the operating method thereof
JP3405432B2 (en) Liquid crystal display
JP3436753B2 (en) Liquid crystal matrix display device and driving method thereof
JP2006171033A (en) Liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11