KR102043862B1 - Liquid Crystal Display Device and Method of manufacturing the sames - Google Patents

Liquid Crystal Display Device and Method of manufacturing the sames Download PDF

Info

Publication number
KR102043862B1
KR102043862B1 KR1020130010278A KR20130010278A KR102043862B1 KR 102043862 B1 KR102043862 B1 KR 102043862B1 KR 1020130010278 A KR1020130010278 A KR 1020130010278A KR 20130010278 A KR20130010278 A KR 20130010278A KR 102043862 B1 KR102043862 B1 KR 102043862B1
Authority
KR
South Korea
Prior art keywords
pixel
substrate
color filter
liquid crystal
blue
Prior art date
Application number
KR1020130010278A
Other languages
Korean (ko)
Other versions
KR20140097782A (en
Inventor
이호천
안병건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130010278A priority Critical patent/KR102043862B1/en
Publication of KR20140097782A publication Critical patent/KR20140097782A/en
Application granted granted Critical
Publication of KR102043862B1 publication Critical patent/KR102043862B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은, 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판; 상기 제1 기판과 마주하는 제2 기판; 상기 제1 기판과 제2 기판 사이에 형성된 액정층; 상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및 상기 제1 기판 상에 형성된 컬러 필터층을 포함하여 이루어지고, 상기 컬러 필터층은 상기 적색 화소 내에 형성된 적색 컬러 필터, 상기 녹색 화소 내에 형성된 녹색 컬러 필터 및 상기 청색 화소 내에 형성된 청색 컬러 필터로 이루어지고, 상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성된 것을 특징으로 하는 액정표시장치 및그 제조방법에 관한 것이다. The present invention includes a first substrate including a red pixel, a green pixel, a blue pixel, and a white pixel; A second substrate facing the first substrate; A liquid crystal layer formed between the first substrate and the second substrate; A thin film transistor formed on each of a red pixel, a green pixel, a blue pixel, and a white pixel on the first substrate; And a color filter layer formed on the first substrate, wherein the color filter layer is formed of a red color filter formed in the red pixel, a green color filter formed in the green pixel, and a blue color filter formed in the blue pixel, The color filter layer relates to a liquid crystal display device and a manufacturing method thereof, wherein the color filter layer is formed in a step compensation hole provided in the insulating film on the first substrate.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Method of manufacturing the sames}Liquid Crystal Display Device and Method of manufacturing the sames

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 컬러 필터가 박막 트랜지스터 기판 상에 형성된 액정표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a color filter formed on a thin film transistor substrate and a manufacturing method thereof.

액정표시장치(Liquid Crystal Display Device)는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices (Liquid Crystal Display Device) has a low operating voltage, low power consumption, and can be used as a portable, such as notebook computers, monitors, spacecraft, aircraft, etc. has a wide range of applications.

액정표시장치는 상부 기판, 하부 기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 상기 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes an upper substrate, a lower substrate, and a liquid crystal layer formed between the two substrates, and the arrangement state of the liquid crystal layer is adjusted according to the presence or absence of an electric field, and thus the light transmittance is adjusted to display an image. Device.

일반적으로, 상기 상부 기판 상에는 컬러 필터가 형성되어 있기 때문에 상기 상부 기판을 컬러 필터 기판이라고 칭하기도 한다. 또한, 상기 하부 기판 상에는 박막 트랜지스터가 형성되어 있기 때문에 상기 하부 기판을 박막 트랜지스터 기판이라고 칭하기도 한다. In general, since the color filter is formed on the upper substrate, the upper substrate may be referred to as a color filter substrate. In addition, since the thin film transistor is formed on the lower substrate, the lower substrate may be referred to as a thin film transistor substrate.

그러나, 이와 같이 컬러 필터 기판과 박막 트랜지스터 기판을 이용한 액정표시장치는 별도의 제조 공정 라인을 통해서 컬러 필터 기판과 박막 트랜지스터 기판을 각각 제조한 후 양 기판을 합착하게 되므로 제조 공정을 단순화하는데 한계가 있다. 따라서, 제조 공정을 보다 단순화하기 위해서 컬러 필터를 박막 트랜지스터 기판 상에 형성하는 소위 COT(Color On TFT) 구조의 액정표시장치가 고안된 바 있다. However, the liquid crystal display device using the color filter substrate and the thin film transistor substrate as described above has a limitation in simplifying the manufacturing process because both substrates are bonded after the color filter substrate and the thin film transistor substrate are manufactured through separate manufacturing process lines. . Therefore, in order to simplify the manufacturing process, a liquid crystal display device having a so-called COT (Color On TFT) structure for forming a color filter on a thin film transistor substrate has been devised.

이하 도면을 참조로 종래의 COT 구조의 액정표시장치(이하, 'COT 구조의 액정표시장치'를 '액정표시장치'로 약칭함)에 대해서 설명하기로 한다. Hereinafter, a liquid crystal display device having a COT structure (hereinafter, abbreviated as 'liquid crystal display device' for a liquid crystal display device having a COT structure) will be described with reference to the accompanying drawings.

도 1a는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이고, 도 1b는 종래의 액정표시장치의 개략적인 단면도로서, 이는 도 1a의 I-I라인의 단면에 해당한다. FIG. 1A is a schematic plan view of a lower substrate constituting a conventional liquid crystal display, and FIG. 1B is a schematic cross-sectional view of a conventional liquid crystal display, which corresponds to a cross section of the line I-I of FIG. 1A.

도 1a에서 알 수 있듯이, 종래의 하부 기판(10) 상에는 게이트 라인(11) 및 데이터 라인(13)이 형성되어 있다. As shown in FIG. 1A, a gate line 11 and a data line 13 are formed on a conventional lower substrate 10.

상기 게이트 라인(11)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(13)은 세로 방향으로 배열되어 있다. 이와 같이 서로 교차 배열되어 있는 게이트 라인(11) 및 데이터 라인(13)에 의해서 복수 개의 화소가 정의된다. 상기 복수 개의 화소는 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소로 이루어진다. The gate lines 11 are arranged in the horizontal direction, and the data lines 13 are arranged in the vertical direction. As described above, a plurality of pixels are defined by the gate line 11 and the data line 13 which are arranged to cross each other. The plurality of pixels includes a red (R) pixel, a green (G) pixel, and a blue (B) pixel.

한편, 도시하지는 않았지만, 상기 게이트 라인(11)과 데이터 라인(13)이 교차하는 영역에 박막 트랜지스터가 형성되어 있고, 상기 박막 트랜지스터는 화소 전극과 연결되어 있다. Although not shown, a thin film transistor is formed in an area where the gate line 11 and the data line 13 cross each other, and the thin film transistor is connected to the pixel electrode.

도 1b에서 알 수 있듯이, 종래의 액정표시장치는, 하부 기판(10), 상부 기판(20), 및 상기 양 기판(10, 20) 사이에 형성된 액정층(30)을 포함하여 이루어진다. As shown in FIG. 1B, a conventional liquid crystal display device includes a lower substrate 10, an upper substrate 20, and a liquid crystal layer 30 formed between the substrates 10 and 20.

상기 하부 기판(10) 상에는, 보다 구체적으로, 상기 상부 기판(20)과 마주하는 상기 하부 기판(10)의 상면 상에는 제1 절연막(12)이 형성되어 있고, 상기 제1 절연막(12) 상에는 데이터 라인(13)이 형성되어 있고, 상기 데이터 라인(13) 상에는 제2 절연막(14)이 형성되어 있고, 상기 제2 절연막(14) 상에는 컬러 필터층(15)이 형성되어 있다. 상기 컬러 필터층(15)은 화소 별로 형성된 적색(R) 컬러 필터, 녹색(G) 컬러 필터, 및 청색(B) 컬러로 이루어진다. 상기 컬러 필터층(15) 상에는 제3 절연막(16)이 형성되어 있고, 상기 제3 절연막(16) 상에는 화소 전극(17) 및 공통 전극(18)이 형성되어 있다. More specifically, on the lower substrate 10, a first insulating film 12 is formed on an upper surface of the lower substrate 10 facing the upper substrate 20, and data is provided on the first insulating film 12. A line 13 is formed, a second insulating film 14 is formed on the data line 13, and a color filter layer 15 is formed on the second insulating film 14. The color filter layer 15 includes a red (R) color filter, a green (G) color filter, and a blue (B) color formed for each pixel. A third insulating film 16 is formed on the color filter layer 15, and a pixel electrode 17 and a common electrode 18 are formed on the third insulating film 16.

상기 상부 기판(20) 상에는, 보다 구체적으로, 상기 하부 기판(10)과 마주하는 상기 상부 기판(20)의 하면 상에는 컬러 필터층이 형성되지 않고, 따라서, 상기 상부 기판(20)의 하면 상에는 아무런 구성이 형성되지 않을 수 있다. More specifically, the color filter layer is not formed on the lower surface of the upper substrate 20 facing the lower substrate 10, and thus, on the upper substrate 20, no configuration is provided on the lower surface of the upper substrate 20. This may not be formed.

이와 같이 종래의 액정표시장치는 상기 하부 기판(10) 상에 박막 트랜지스터 및 컬러 필터층(15)이 함께 형성되어 있고 상기 상부 기판(10) 상에는 아무런 구성이 형성되지 않을 수 있기 때문에, 상기 상부 기판(10)의 제조 공정이 단순화되는 장점이 있다. As described above, since the thin film transistor and the color filter layer 15 are formed together on the lower substrate 10 and no configuration may be formed on the upper substrate 10, the upper substrate ( There is an advantage that the manufacturing process of 10) is simplified.

그러나, 이와 같은 종래의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소의 조합으로 이루어져 있기 때문에, 상기 적색(R) 화소 내에 형성된 적색(R) 컬러 필터, 상기 녹색(G) 화소 내에 형성된 녹색(G) 컬러 필터, 및 상기 청색(B) 화소 내에 형성된 청색(B) 컬러로 인해서 광투과율이 저하되고, 그에 따라 휘도를 향상시키는데 한계가 있다. However, since the conventional liquid crystal display device is composed of a combination of red (R) pixels, green (G) pixels, and blue (B) pixels, a red (R) color filter formed in the red (R) pixels, Due to the green (G) color filter formed in the green (G) pixel and the blue (B) color formed in the blue (B) pixel, the light transmittance is lowered, and thus there is a limit in improving the luminance.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 광투과율이 증가되어 휘도가 향상되는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-mentioned conventional problems, and an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, wherein the light transmittance is increased to improve luminance.

본 발명은 상기 목적을 달성하기 위해서, 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판; 상기 제1 기판과 마주하는 제2 기판; 상기 제1 기판과 제2 기판 사이에 형성된 액정층; 상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및 상기 제1 기판 상에 형성된 컬러 필터층을 포함하여 이루어지고, 상기 컬러 필터층은 상기 적색 화소 내에 형성된 적색 컬러 필터, 상기 녹색 화소 내에 형성된 녹색 컬러 필터 및 상기 청색 화소 내에 형성된 청색 컬러 필터로 이루어지고, 상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성된 것을 특징으로 하는 액정표시장치를 제공한다. The present invention, in order to achieve the above object, a first substrate comprising a red pixel, a green pixel, a blue pixel, and a white pixel; A second substrate facing the first substrate; A liquid crystal layer formed between the first substrate and the second substrate; A thin film transistor formed on each of a red pixel, a green pixel, a blue pixel, and a white pixel on the first substrate; And a color filter layer formed on the first substrate, wherein the color filter layer is formed of a red color filter formed in the red pixel, a green color filter formed in the green pixel, and a blue color filter formed in the blue pixel, The color filter layer is provided in the step compensation hole provided in the insulating film on the first substrate.

본 발명은 또한, 제1 기판 상에 제1 절연막층을 형성하고, 상기 제1 절연막층 상에 소스 전극 및 드레인 전극을 형성하는 공정; 상기 소스 전극 및 드레인 전극 상에 제2 절연막층을 형성하고, 상기 제2 절연막층 상에 포토 레지스트 패턴을 형성하는 공정; 상기 포토 레지스트 패턴을 마스크로 하여 상기 제2 절연막층 및 제1 절연막층을 식각하여, 상기 제1 기판이 노출되도록 단차 보상홀을 구비한 제2 절연막 및 제1 절연막을 형성하는 공정; 상기 단차 보상홀 내에 컬러 필터층을 형성하는 공정; 및 액정층을 사이에 두고 상기 제1 기판과 제2 기판을 합착하는 공정을 포함하여 이루어진 액정표시장치의 제조방법을 제공한다. The present invention also provides a process for forming a first insulating film layer on a first substrate and forming a source electrode and a drain electrode on the first insulating film layer; Forming a second insulating film layer on the source electrode and the drain electrode, and forming a photoresist pattern on the second insulating film layer; Etching the second insulating film layer and the first insulating film layer using the photoresist pattern as a mask to form a second insulating film and a first insulating film having a step compensation hole to expose the first substrate; Forming a color filter layer in the step compensation hole; And bonding the first substrate and the second substrate with the liquid crystal layer interposed therebetween.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

본 발명의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소의 조합으로 이루어지고, 상기 백색(W) 화소 내에는 컬러 필터가 형성되지 않기 때문에, 종래에 비하여 컬러 필터로 인한 광투과율 저하 문제가 줄어든다. 따라서, 본 발명의 액정표시장치는 광투과율이 증가되어 휘도가 향상될 수 있다. The liquid crystal display of the present invention is composed of a combination of red (R) pixels, green (G) pixels, blue (B) pixels, and white (W) pixels, and color filters are not formed in the white (W) pixels. As a result, the problem of light transmittance deterioration due to the color filter is reduced as compared with the related art. Therefore, in the liquid crystal display of the present invention, light transmittance may be increased, thereby improving luminance.

또한, 본 발명의 액정표시장치에 따르면, 컬러 필터층이 적색(R), 녹색(G), 및 청색(B) 화소 내의 단차 보상홀 내에 형성되기 때문에, 컬러 필터층이 형성되어 있는 적색(R), 녹색(G), 및 청색(B) 화소와 컬러 필터층이 형성되지 않은 백색(W) 화소 사이에 단차가 최소화될 수 있다. Further, according to the liquid crystal display device of the present invention, since the color filter layer is formed in the step compensation hole in the red (R), green (G), and blue (B) pixels, the red (R) in which the color filter layer is formed, The step difference can be minimized between the green (G) and blue (B) pixels and the white (W) pixel on which the color filter layer is not formed.

도 1a는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이고, 도 1b는 종래의 액정표시장치의 개략적인 단면도로서, 이는 도 1a의 I-I라인의 단면에 해당한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.
도 5는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 보다 상세한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 단면도로서, 이는 도 5의 I-I라인의 단면에 해당한다.
도 7a 내지 도 7g는 본 발명의 일 실시예에 따른 액정표시장치의 제조 공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 6에 따른 액정표시장치의 제조 공정에 관한 것이다.
FIG. 1A is a schematic plan view of a lower substrate constituting a conventional liquid crystal display, and FIG. 1B is a schematic cross-sectional view of a conventional liquid crystal display, which corresponds to a cross section of line II of FIG. 1A.
2 is a schematic plan view of a first substrate 100 constituting a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention, which corresponds to a cross section of line II of FIG. 2.
FIG. 4 is a schematic cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention, which corresponds to a cross section of line II of FIG. 2.
5 is a detailed plan view of the first substrate 100 constituting the liquid crystal display according to the exemplary embodiment of the present invention.
FIG. 6 is a cross-sectional view of the liquid crystal display according to the exemplary embodiment of the present invention, which corresponds to a cross section of the II line of FIG. 5.
7A to 7G are schematic cross-sectional views illustrating a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display according to FIG. 6.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면 또는 하면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다. The term " on " as used herein means including not only when a configuration is formed directly on or under another configuration, but also when a third configuration is interposed between these configurations.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 개략적인 평면도이다. 2 is a schematic plan view of a first substrate 100 constituting a liquid crystal display according to an exemplary embodiment of the present invention.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 제1 기판(100) 상에는 게이트 라인(110) 및 데이터 라인(130)이 형성되어 있다. As shown in FIG. 2, a gate line 110 and a data line 130 are formed on the first substrate 100 according to the exemplary embodiment of the present invention.

상기 게이트 라인(110)은 제1 방향, 예로서 가로 방향으로 배열되어 있고, 상기 데이터 라인(130)은 제1 방향과 상이한 제2 방향, 예로서 세로 방향으로 배열되어 있다. 이와 같이 서로 교차 배열되어 있는 게이트 라인(110) 및 데이터 라인(130)에 의해서 복수 개의 화소가 정의된다. 도면에는 상기 데이터 라인(130)이 곧은 직선 형태로 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 데이터 라인(130)이 굽은(bent) 직선 형태로 형성될 수도 있다. The gate line 110 is arranged in a first direction, for example, in a horizontal direction, and the data line 130 is arranged in a second direction different from the first direction, for example, in a vertical direction. As described above, a plurality of pixels are defined by the gate line 110 and the data line 130 which are arranged to cross each other. Although the data line 130 is illustrated in a straight line shape in the drawing, the data line 130 is not necessarily limited thereto and the data line 130 may be formed in a bent straight line shape.

한편, 도시하지는 않았지만, 상기 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에는 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터는 화소 전극과 연결된다. Although not shown, a thin film transistor is formed in an area where the gate line 110 and the data line 130 cross each other, and the thin film transistor is connected to the pixel electrode.

상기 복수 개의 화소는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소를 포함하여 이루어진다. 도면에는, 각각의 행(row)에서, 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소 및 백색(W) 화소가 그 순서대로 배열된 모습이 도시되어 있지만, 반드시 그와 같은 배열로 한정되는 것은 아니고, 당업계에 공지된 다양한 배열 형태로 변경될 수 있다. The plurality of pixels includes a red (R) pixel, a green (G) pixel, a blue (B) pixel, and a white (W) pixel. In the drawing, in each row, a red (R) pixel, a green (G) pixel, a blue (B) pixel, and a white (W) pixel are arranged in that order, but such a form is always shown. It is not limited to the arrangement, it can be changed to various arrangement forms known in the art.

도 3은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다. 3 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention, which corresponds to a cross section of the I-I line of FIG. 2.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 제1 기판(100), 제2 기판(200), 및 상기 양 기판(100, 200) 사이에 형성된 액정층(300)을 포함하여 이루어진다. As can be seen in FIG. 3, the liquid crystal display according to the exemplary embodiment of the present invention includes a liquid crystal layer 300 formed between the first substrate 100, the second substrate 200, and the substrates 100 and 200. )

상기 제1 기판(100) 상에는, 보다 구체적으로, 상기 제2 기판(200)과 마주하는 상기 제1 기판(100)의 일면 상에는 제1 절연막(120), 데이터 라인(130), 제2 절연막(140), 컬러 필터층(150), 제3 절연막(160), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다. More specifically, on the first substrate 100, a first insulating layer 120, a data line 130, and a second insulating layer may be formed on one surface of the first substrate 100 facing the second substrate 200. 140, the color filter layer 150, the third insulating layer 160, the pixel electrode 170, and the common electrode 180 are formed.

상기 제1 절연막(120)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다. The first insulating layer 120 is entirely formed on one surface of the first substrate 100.

상기 데이터 라인(130)은 상기 제1 절연막(120) 상에 패턴 형성되어 있다. 일측의 데이터 라인(130)과 타측의 데이터 라인(130) 사이 영역에 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 또는 백색(W) 화소가 형성된다. The data line 130 is patterned on the first insulating layer 120. A red (R) pixel, a green (G) pixel, a blue (B) pixel, or a white (W) pixel is formed in an area between the data line 130 on one side and the data line 130 on the other side.

상기 제2 절연막(140)은 상기 데이터 라인(130) 상에 형성된다. 특히, 상기 제2 절연막(140)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다. The second insulating layer 140 is formed on the data line 130. In particular, the second insulating layer 140 is entirely formed on one surface of the first substrate 100.

상기 컬러 필터층(150)은 상기 제2 절연막(140) 상에 형성된다. 상기 컬러 필터층(150)은 적색(R) 화소 내에 형성된 적색(R) 컬러 필터, 녹색(G) 화소 내에 형성된 녹색(G) 컬러 필터, 및 청색(B) 화소 내에 형성된 청색(B) 컬러를 포함하여 이루어진다. 상기 백색(W) 화소 내에는 상기 컬러 필터층(150)이 형성되지 않는다. The color filter layer 150 is formed on the second insulating layer 140. The color filter layer 150 includes a red (R) color filter formed in a red (R) pixel, a green (G) color filter formed in a green (G) pixel, and a blue (B) color formed in a blue (B) pixel. It is done by The color filter layer 150 is not formed in the white (W) pixel.

이와 같이, 본 발명의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소의 조합으로 이루어지고, 상기 백색(W) 화소 내에는 컬러 필터층(150)이 형성되지 않기 때문에, 종래에 비하여 컬러 필터로 인한 광투과율 저하 문제가 줄어든다. As described above, the liquid crystal display of the present invention is composed of a combination of red (R) pixels, green (G) pixels, blue (B) pixels, and white (W) pixels, and a color filter layer in the white (W) pixels. Since 150 is not formed, the problem of light transmittance decrease due to color filters is reduced as compared with the conventional art.

상기 제3 절연막(160)은 상기 컬러 필터층(150) 상에 형성된다. 특히, 상기 제3 절연막(160)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다. The third insulating layer 160 is formed on the color filter layer 150. In particular, the third insulating layer 160 is entirely formed on one surface of the first substrate 100.

상기 화소 전극(170) 및 공통 전극(180)은 상기 제3 절연막(160) 상에 패턴 형성되어 있다. 상기 화소 전극(170) 및 공통 전극(180)은 서로 평행하게 배열되어 있어 양자 사이에 수평 전계가 형성되고, 그와 같은 수평 전계에 의해서 상기 액정층(300)의 배열방향이 조절될 수 있다. 이와 같이, 수평 전계에 의해서 상기 액정층(300)의 배열방향이 조절되는 액정표시장치를 수평 전계(In-plane Switching) 모드 액정표시장치라고 칭하며, 본 발명에 따른 액정표시장치는 당업계에 공지된 다양한 형태의 수평 전계 모드 액정표시장치를 포함한다. 즉, 도면에는 상기 화소 전극(170)과 공통 전극(180)이 상기 제3 절연막(160) 상에 패턴 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 화소 전극(170)과 공통 전극(180)이 서로 상이한 층에 형성될 수도 있다. The pixel electrode 170 and the common electrode 180 are patterned on the third insulating layer 160. The pixel electrode 170 and the common electrode 180 are arranged in parallel to each other so that a horizontal electric field is formed therebetween, and the arrangement direction of the liquid crystal layer 300 may be adjusted by the horizontal electric field. As such, the liquid crystal display device in which the arrangement direction of the liquid crystal layer 300 is controlled by a horizontal electric field is called a horizontal in-plane switching mode liquid crystal display device, and the liquid crystal display device according to the present invention is known in the art. Various types of horizontal field mode liquid crystal displays. That is, although the pixel electrode 170 and the common electrode 180 are patterned on the third insulating layer 160 in the drawing, the pixel electrode 170 and the common electrode 180 are not necessarily limited thereto. 180 may be formed in different layers from each other.

또한, 본 발명에 따른 액정표시장치가 반드시 수평 전계(In-plane Switching) 모드 액정표시장치로 한정되는 것은 아니며, TN(Twisted Nematic) 모드 액정표시장치, FFS(Fringe Field Switching) 모드 액정표시장치, VA(Vertical Alignment) 모드 액정표시장치 등 당업계에 공지된 다양한 액정표시장치를 포함한다. In addition, the liquid crystal display according to the present invention is not necessarily limited to a horizontal in-plane switching mode liquid crystal display device, a twisted nematic (TN) mode liquid crystal display device, a FFS (Fringe Field Switching) mode liquid crystal display device, Various liquid crystal display devices known in the art, such as VA (Vertical Alignment) mode liquid crystal display device.

상기 제2 기판(200) 상에는, 보다 구체적으로, 상기 제1 기판(100)과 마주하는 상기 제2 기판(200)의 일면 상에는 컬러 필터층이 형성되지 않고, 특히, 상기 제2 기판(200)의 일면 상에는 아무런 구성이 형성되지 않을 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 경우에 따라서, 상기 제2 기판(200)의 일면 상에 블랙 매트릭스(Black Matrix) 및/또는 컬럼 스페이서(Column Spacer)가 형성될 수 있다. More specifically, the color filter layer is not formed on one surface of the second substrate 200 facing the first substrate 100, and in particular, the second substrate 200 No configuration may be formed on one surface. However, the present invention is not limited thereto, and in some cases, a black matrix and / or a column spacer may be formed on one surface of the second substrate 200.

상기 블랙 매트릭스는 화소 영역 이외의 영역으로 광이 투과하는 것을 방지하는 역할을 하는 것이고, 상기 컬럼 스페이서는 액정표시장치의 셀갭(cell gap)을 균일하게 유지시키는 역할을 하는 것이다. The black matrix serves to prevent light from being transmitted to a region other than the pixel region, and the column spacer serves to maintain a uniform cell gap of the liquid crystal display.

한편, 상기 블랙 매트릭스(Black Matrix) 및/또는 컬러 스페이서(Column Spacer)는 상기 제2 기판(200) 상에 형성되지 않고, 그 대신에 상기 제1 기판(100) 상에 형성될 수도 있다. The black matrix and / or color spacer may not be formed on the second substrate 200, but may instead be formed on the first substrate 100.

또한, 상기 TN(Twisted Nematic) 모드 액정표시장치 및 VA(Vertical Alignment) 모드 액정표시장치는 수직 전계에 의해서 액정층(300)의 배열방향이 조절되며, 따라서, 상기 TN(Twisted Nematic) 모드 액정표시장치 및 VA(Vertical Alignment) 모드 액정표시장치의 경우, 상기 공통 전극(180)이 상기 제1 기판(100) 상에 형성되지 않고 그 대신에 상기 제2 기판(200) 상에 형성된다. In addition, in the twisted nematic (TN) mode liquid crystal display and the vertical alignment (VA) mode liquid crystal display, the alignment direction of the liquid crystal layer 300 is controlled by a vertical electric field, and thus, the twisted nematic (TN) mode liquid crystal display. In the device and the vertical alignment (VA) mode liquid crystal display, the common electrode 180 is not formed on the first substrate 100 but is instead formed on the second substrate 200.

한편, 이상과 같은 도 3에 도시한 액정표시장치는 백색(W) 화소 내에 컬러 필터층(150)이 형성되지 않기 때문에, 적색(R)/녹색(G)/청색(B) 화소와 백색(W) 화소 사이에 단차가 발생하게 된다. 이하에서 설명하는 도 4에 따른 액정표시장치는 적색(R)/녹색(G)/청색(B) 화소와 백색(W) 화소 사이의 단차를 최소화한 것이다. On the other hand, in the liquid crystal display shown in FIG. 3 as described above, since the color filter layer 150 is not formed in the white (W) pixel, the red (R) / green (G) / blue (B) pixel and the white (W) pixel are not formed. ) Steps are generated between the pixels. The LCD according to FIG. 4 described below minimizes the step difference between the red (R) / green (G) / blue (B) pixel and the white (W) pixel.

도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다. 4 is a schematic cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention, which corresponds to a cross section of the I-I line of FIG. 2.

도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는, 제1 기판(100), 제2 기판(200), 및 상기 양 기판(100, 200) 사이에 형성된 액정층(300)을 포함하여 이루어진다. 이하에서는, 전술한 실시예에 동일한 구성에 대한 반복 설명은 생략하기로 한다.As can be seen in Figure 4, the liquid crystal display device according to another embodiment of the present invention, the liquid crystal layer 300 formed between the first substrate 100, the second substrate 200, and both substrates (100, 200) ) In the following, repeated description of the same configuration as in the above-described embodiment will be omitted.

상기 제1 기판(100) 상에는, 보다 구체적으로, 상기 제2 기판(200)과 마주하는 상기 제1 기판(100)의 일면 상에는 제1 절연막(120), 데이터 라인(130), 제2 절연막(140), 컬러 필터층(150), 제3 절연막(160), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다. More specifically, on the first substrate 100, a first insulating layer 120, a data line 130, and a second insulating layer may be formed on one surface of the first substrate 100 facing the second substrate 200. 140, the color filter layer 150, the third insulating layer 160, the pixel electrode 170, and the common electrode 180 are formed.

상기 제1 절연막(120)은 상기 제1 기판(100)의 일면 상에 형성되어 있다. The first insulating layer 120 is formed on one surface of the first substrate 100.

상기 제1 절연막(120)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 적색(R)/녹색(G)/청색(B) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지 않는다. 보다 구체적으로, 상기 제1 절연막(120)은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소에서 단차 보상홀을 구비하도록 형성된다. 따라서, 상기 제1 기판(100)의 일면은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소 내에서는 상기 단차 보상홀에 의해서 외부로 노출되는 반면에, 상기 백색(W) 화소 내에서는 외부로 노출되지 않는다. The first insulating layer 120 is formed on the entire surface of the first substrate 100 in the white (W) pixel, but in the red (R) / green (G) / blue (B) pixel. It is not formed on one surface of the substrate 100. More specifically, the first insulating layer 120 is formed to have step compensation holes in the red (R) pixel, the green (G) pixel, and the blue (B) pixel. Accordingly, one surface of the first substrate 100 is exposed to the outside by the step compensation hole in the red (R) pixel, the green (G) pixel, and the blue (B) pixel, whereas the white (W) surface is exposed. ) It is not exposed to the outside in the pixel.

상기 데이터 라인(130)은 상기 제1 절연막(120) 상에 패턴 형성되어 있다. The data line 130 is patterned on the first insulating layer 120.

상기 제2 절연막(140)은 상기 데이터 라인(130) 상에 형성된다. The second insulating layer 140 is formed on the data line 130.

상기 제2 절연막(140)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 적색(R)/녹색(G)/청색(B) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지 않는다. 보다 구체적으로, 상기 제2 절연막(140)은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소에서 상기 단차 보상홀을 구비하도록 형성된다. 따라서, 상기 제1 기판(100)의 일면은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소 내에서 상기 단차 보상홀에 의해서 외부로 노출된다. The second insulating layer 140 is formed on the entire surface of the first substrate 100 in the white (W) pixel, but is formed in the red (R) / green (G) / blue (B) pixel. It is not formed on one surface of the substrate 100. More specifically, the second insulating layer 140 is formed to have the step compensation hole in the red (R) pixel, the green (G) pixel, and the blue (B) pixel. Therefore, one surface of the first substrate 100 is exposed to the outside by the step compensation hole in the red (R) pixel, the green (G) pixel, and the blue (B) pixel.

상기 컬러 필터층(150)은 상기 단차 보상홀 내에 형성된다. 보다 구체적으로, 상기 컬러 필터층(150)은 적색(R) 화소 내의 상기 단차 보상홀 내에 형성된 적색(R) 컬러 필터, 녹색(G) 화소 내의 상기 단차 보상홀 내에 형성된 녹색(G) 컬러 필터, 및 청색(B) 화소 내의 상기 단차 보상홀 내에 형성된 청색(B) 컬러를 포함하여 이루어진다. 이와 같은 컬러 필터층(150)은 상기 제1 기판(100)과 접촉하도록 형성된다. The color filter layer 150 is formed in the step compensation hole. More specifically, the color filter layer 150 may include a red (R) color filter formed in the step compensation hole in a red (R) pixel, a green (G) color filter formed in the step compensation hole in a green (G) pixel, and And a blue (B) color formed in the step compensation hole in the blue (B) pixel. The color filter layer 150 is formed to contact the first substrate 100.

한편, 도시된 바와 같이, 상기 컬러 필터층(150)이 상기 제2 절연막(140)의 상면 상에 추가로 형성될 수 있다. 또한, 전술한 실시예와 마찬가지로, 상기 백색(W) 화소 내에는 상기 컬러 필터층(150)이 형성되지 않는다. As illustrated, the color filter layer 150 may be further formed on the top surface of the second insulating layer 140. In addition, as in the above-described embodiment, the color filter layer 150 is not formed in the white (W) pixel.

상기 제3 절연막(160)은 상기 컬러 필터층(150) 상에 형성된다. 특히, 상기 제3 절연막(160)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다. The third insulating layer 160 is formed on the color filter layer 150. In particular, the third insulating layer 160 is entirely formed on one surface of the first substrate 100.

상기 화소 전극(170) 및 공통 전극(180)은 상기 제3 절연막(160) 상에 패턴 형성되어 있다. The pixel electrode 170 and the common electrode 180 are patterned on the third insulating layer 160.

이와 같이, 도 4에 도시한 본 발명의 다른 실시예에 따르면, 컬러 필터층(150)이 적색(R)/녹색(G)/청색(B) 화소 내의 단차 보상홀 내에 형성되기 때문에, 컬러 필터층(150)이 형성되어 있는 적색(R)/녹색(G)/청색(B) 화소와 컬러 필터층(150)이 형성되지 않은 백색(W) 화소 사이에 단차가 최소화될 수 있다. As described above, according to another exemplary embodiment of the present invention illustrated in FIG. 4, since the color filter layer 150 is formed in the step compensation hole in the red (R) / green (G) / blue (B) pixel, the color filter layer ( The step difference may be minimized between the red (R) / green (G) / blue (B) pixel on which the 150 is formed and the white (W) pixel on which the color filter layer 150 is not formed.

도 5는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 보다 상세한 평면도로서, 이는 청색(B) 화소 및 백색(W) 화소를 도시한 것이다. 도시하지는 않았지만, 적색(R) 화소 및 녹색(G) 화소의 구성은 사용되는 컬러 필터를 제외하고 청색(B) 화소의 구성과 동일하다. FIG. 5 is a detailed plan view of the first substrate 100 constituting the liquid crystal display according to the exemplary embodiment of the present invention, which illustrates a blue (B) pixel and a white (W) pixel. Although not shown, the configuration of the red (R) pixel and the green (G) pixel is the same as that of the blue (B) pixel except for the color filter used.

도 5에서 알 수 있듯이, 본 발명의 일 실시예에 따른 제1 기판(100) 상에는 게이트 라인(110), 데이터 라인(130), 박막 트랜지스터(T), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다. As can be seen in FIG. 5, the gate line 110, the data line 130, the thin film transistor T, the pixel electrode 170, and the common electrode 180 are formed on the first substrate 100 according to an exemplary embodiment of the present invention. ) Is formed.

전술한 바와 같이, 상기 게이트 라인(110)과 데이터 라인(130)은 서로 교차 배열되어 복수 개의 화소, 예로서, 청색(B) 화소 및 백색(W) 화소를 정의한다. As described above, the gate line 110 and the data line 130 cross each other to define a plurality of pixels, for example, a blue (B) pixel and a white (W) pixel.

상기 박막 트랜지스터(T)는 복수 개의 화소 각각에서 상기 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에 형성된다. 상기 박막 트랜지스터(T)는 게이트 전극(115), 소스 전극(132), 및 드레인 전극(134)을 포함하여 이루어진다. 상기 게이트 전극(115)은 상기 게이트 라인(110)에서 분기되어 있고, 상기 소스 전극(132)은 상기 데이터 라인(130)에서 분기되어 있고, 상기 드레인 전극(134)은 상기 소스 전극(132)과 마주하면서 이격되어 있다. 이와 같은 박막 트랜지스터(T)는 당업계에 공지된 다양한 형태로 변경될 수 있으며, 예를 들어, 게이트 전극(115)이 반도체층 아래에 형성되는 바텀 게이트(Bottom Gate) 구조뿐만 아니라 게이트 전극(115)이 반도체층 위에 형성된 탑 게이트(Top Gate) 구조로 형성될 수도 있다. The thin film transistor T is formed in an area where the gate line 110 and the data line 130 cross each other in the plurality of pixels. The thin film transistor T includes a gate electrode 115, a source electrode 132, and a drain electrode 134. The gate electrode 115 is branched from the gate line 110, the source electrode 132 is branched from the data line 130, and the drain electrode 134 is connected to the source electrode 132. Facing away. The thin film transistor T may be modified in various forms known in the art, and for example, the gate electrode 115 as well as the bottom gate structure in which the gate electrode 115 is formed under the semiconductor layer. ) May be formed in a top gate structure formed on the semiconductor layer.

상기 화소 전극(170)은 복수 개의 화소 각각에서 콘택홀(CH)을 통해서 상기 박막 트랜지스터(T)의 드레인 전극(134)과 연결되어 있다. The pixel electrode 170 is connected to the drain electrode 134 of the thin film transistor T through the contact hole CH in each of the plurality of pixels.

상기 공통 전극(180)은 복수 개의 화소 각각에서 상기 화소 전극(170)과 평행하게 배열되어 있으며, 이와 같은 공통 전극(180)은 공통 라인(185)과 연결되어 있다. 구체적으로 도시하지는 않았지만, 상기 공통 전극(180)과 공통 라인(185)은 서로 상이한 층에 형성될 수 있고, 이 경우, 소정의 콘택홀을 통해서 상기 공통 전극(180)과 공통 라인(185)이 서로 연결된다. The common electrode 180 is arranged in parallel with the pixel electrode 170 in each of the plurality of pixels, and the common electrode 180 is connected to the common line 185. Although not specifically illustrated, the common electrode 180 and the common line 185 may be formed on different layers, and in this case, the common electrode 180 and the common line 185 may be formed through a predetermined contact hole. Are connected to each other.

도 6은 본 발명의 일 실시예에 따른 액정표시장치의 단면도로서, 이는 도 5의 I-I라인의 단면에 해당한다. 6 is a cross-sectional view of the liquid crystal display according to the exemplary embodiment of the present invention, which corresponds to a cross section of the line I-I of FIG. 5.

도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 제1 기판(100), 상기 제1 기판(100)과 마주하는 제2 기판(200), 및 상기 제1 기판(100)과 제2 기판(200) 사이에 형성된 액정층(300)을 포함하여 이루어진다. As shown in FIG. 6, the liquid crystal display according to the exemplary embodiment of the present invention may include a first substrate 100, a second substrate 200 facing the first substrate 100, and the first substrate 100. ) And the liquid crystal layer 300 formed between the second substrate 200.

상기 제1 기판(100) 상에는 게이트 전극(115)이 패턴 형성되어 있다. 상기 게이트 전극(115)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다. The gate electrode 115 is patterned on the first substrate 100. The gate electrode 115 is patterned on a blue (B) pixel and a white (W) pixel, respectively.

상기 게이트 전극(115) 상에는 제1 절연막(120)이 형성되어 있다. 상기 제1 절연막(120)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 청색(B) 화소 내에서는 단차 보상홀을 구비하도록 형성된다. The first insulating layer 120 is formed on the gate electrode 115. The first insulating layer 120 is formed on the entire surface of the first substrate 100 in the white (W) pixel, but is formed to have a step compensation hole in the blue (B) pixel.

상기 제1 절연막(120) 상에는 반도체층(125)이 패턴 형성되어 있다. 상기 반도체층(125)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다.The semiconductor layer 125 is patterned on the first insulating layer 120. The semiconductor layer 125 is patterned on a blue (B) pixel and a white (W) pixel, respectively.

상기 반도체층(125) 상에는 소스 전극(132) 및 드레인 전극(134)이 패턴 형성되어 있다. 상기 소스 전극(132) 및 드레인 전극(134)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다. 또한, 상기 소스 전극(132)은 데이터 라인(130)에 연결된다. The source electrode 132 and the drain electrode 134 are patterned on the semiconductor layer 125. The source electrode 132 and the drain electrode 134 are patterned on the blue (B) pixel and the white (W) pixel, respectively. In addition, the source electrode 132 is connected to the data line 130.

상기 소스 전극(132) 및 드레인 전극(134) 상에는 제2 절연막(140)이 형성되어 있다. 상기 제2 절연막(140)은 백색(W) 화소 내에서는 후술하는 콘택홀(CH)을 제외하고 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 청색(B) 화소 내에서는 후술하는 콘택홀(CH)과 더불어 상기 단차 보상홀을 구비하도록 형성된다. The second insulating layer 140 is formed on the source electrode 132 and the drain electrode 134. The second insulating layer 140 is formed on the entire surface of the first substrate 100 except for the contact hole CH, which will be described later, in the white (W) pixel, but is described later in the blue (B) pixel. In addition to the hole CH, the step compensation hole is formed.

상기 단차 보상홀 내에는 컬러 필터층(150)이 형성되어 있다. The color filter layer 150 is formed in the step compensation hole.

상기 컬러 필터층(150)은 상기 청색(B) 화소 내의 단차 보상홀 내에 형성되어 있으며, 특히, 상기 단차 보상홀 내에서부터 상기 제2 절연막(140)의 상면까지 연장되어 있다. 따라서, 상기 컬러 필터층(150)은 박막 트랜지스터와 오버랩되도록 형성될 수 있다. The color filter layer 150 is formed in the step compensation hole in the blue (B) pixel. In particular, the color filter layer 150 extends from the step compensation hole to the top surface of the second insulating layer 140. Therefore, the color filter layer 150 may be formed to overlap the thin film transistor.

상기 컬러 필터층(150)은 상기 백색(W) 화소에는 형성되지 않는다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 컬러 필터층(150)이 상기 백색(W) 화소 내의 박막 트랜지스터와 오버랩되도록 형성될 수 있다. 즉, 전술한 도 5를 참조하면, 상기 백색(W) 화소는 게이트 라인(110)과 데이터 라인(130)에 의해서 정의되는 것으로서, 상기 백색(W) 화소 내에는 박막 트랜지스터(T)가 형성된 영역과 그렇지 않은 영역이 있다. 이때, 상기 박막 트랜지스터(T)가 형성된 영역은 광이 차단되는 영역이므로, 그 영역에 컬러 필터층(150)이 형성되어도 무방하다. The color filter layer 150 is not formed on the white (W) pixel. However, the present invention is not limited thereto, and the color filter layer 150 may be formed to overlap the thin film transistor in the white (W) pixel. That is, referring to FIG. 5, the white (W) pixel is defined by the gate line 110 and the data line 130, and a region in which the thin film transistor T is formed in the white (W) pixel. And areas that are not. At this time, since the region in which the thin film transistor T is formed is a region where light is blocked, the color filter layer 150 may be formed in the region.

상기 청색(B) 화소에 형성된 컬러 필터층(150) 및 상기 백색(W) 화소에 형성된 제2 절연막(140) 상에는 제3 절연막(160)이 형성되어 있다. A third insulating layer 160 is formed on the color filter layer 150 formed on the blue (B) pixel and the second insulating layer 140 formed on the white (W) pixel.

상기 청색(B) 화소의 경우, 상기 제2 절연막(140), 컬러 필터층(150) 및 제3 절연막(160)에 콘택홀(CH)이 형성되어 있고, 상기 콘택홀(CH)에 의해서 상기 드레인 전극(134)의 소정 영역이 노출된다. In the case of the blue (B) pixel, a contact hole CH is formed in the second insulating layer 140, the color filter layer 150, and the third insulating layer 160, and the drain is formed by the contact hole CH. The predetermined region of the electrode 134 is exposed.

상기 백색(W) 화소의 경우, 상기 제2 절연막(140) 및 제3 절연막(160)에 콘택홀(CH)이 형성되어 있고, 상기 콘택홀(CH)에 의해서 상기 드레인 전극(134)의 소정 영역이 노출된다. 한편, 상기 컬러 필터층(150)이 상기 백색(W) 화소 내의 박막 트랜지스터(T)와 오버랩되도록 형성된 경우, 상기 백색(W) 화소 내의 컬러 필터층에도 콘택홀(CH)이 형성된다. In the case of the white (W) pixel, a contact hole CH is formed in the second insulating layer 140 and the third insulating layer 160, and the predetermined contact of the drain electrode 134 is defined by the contact hole CH. The area is exposed. Meanwhile, when the color filter layer 150 is formed to overlap the thin film transistor T in the white (W) pixel, the contact hole CH is also formed in the color filter layer in the white (W) pixel.

상기 제3 절연막(160) 상에는 화소 전극(170)이 패턴 형성되어 있다. 상기 화소 전극(170)은 청색(B) 화소 및 백색(W) 화소에 각각 형성되며, 특히, 상기 콘택홀(CH)을 통해서 상기 드레인 전극(134)과 연결된다. The pixel electrode 170 is patterned on the third insulating layer 160. The pixel electrode 170 is formed in the blue (B) pixel and the white (W) pixel, respectively, and is connected to the drain electrode 134 through the contact hole CH.

도 7a 내지 도 7g는 본 발명의 일 실시예에 따른 액정표시장치의 제조 공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 6에 따른 액정표시장치의 제조 공정에 관한 것이다. 7A to 7G are schematic cross-sectional views illustrating a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display according to FIG. 6.

전술한 바와 마찬가지로, 이하에는 청색(B) 화소 및 백색(W) 화소의 제조 공정에 대해서 도시하며, 적색(R) 화소 및 녹색(G) 화소의 제조 공정은 사용되는 컬러 필터를 제외하고 청색(B) 화소의 제조 공정과 동일하다. As described above, hereinafter, a manufacturing process of a blue (B) pixel and a white (W) pixel will be described. The manufacturing process of a red (R) pixel and a green (G) pixel may be performed in blue (except for a color filter used). B) It is the same as the manufacturing process of a pixel.

우선, 도 7a에서 알 수 있듯이, 제1 기판(100) 상에 게이트 전극(115)을 형성하고, 상기 게이트 전극(115) 상에 제1 절연막층(120a)을 형성하고, 상기 제1 절연막층(120a) 상에 반도체층(125)을 형성하고, 상기 반도체층(125) 상에 데이터 라인(130), 소스 전극(132) 및 드레인 전극(134)을 형성한다. First, as shown in FIG. 7A, the gate electrode 115 is formed on the first substrate 100, the first insulating layer 120a is formed on the gate electrode 115, and the first insulating layer is formed. The semiconductor layer 125 is formed on the semiconductor layer 125a, and the data line 130, the source electrode 132, and the drain electrode 134 are formed on the semiconductor layer 125.

상기 게이트 전극(115)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성한다.The gate electrode 115 is patterned on a blue (B) pixel and a white (W) pixel, respectively.

상기 제1 절연막층(120a)은 상기 제1 기판(100) 상에 전체적으로 형성한다. The first insulating layer 120a is entirely formed on the first substrate 100.

상기 반도체층(125), 소스 전극(132) 및 드레인 전극(134)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성한다. The semiconductor layer 125, the source electrode 132, and the drain electrode 134 are patterned on the blue (B) pixel and the white (W) pixel, respectively.

한편, 도시된 바와 같이, 상기 게이트 전극(115)이 상기 반도체층(125) 아래에 형성될 수도 있지만(바텀 게이트 구조), 상기 게이트 전극(115)이 반도체층(125) 위에 형성될 수도 있다(탑 게이트 구조).As illustrated, the gate electrode 115 may be formed under the semiconductor layer 125 (bottom gate structure), but the gate electrode 115 may be formed on the semiconductor layer 125 ( Top gate structure).

다음, 도 7b에서 알 수 있듯이, 상기 소스 전극(132) 및 드레인 전극(134) 상에 제2 절연막층(140a)을 형성하고, 상기 제2 절연막층(140a) 상에 포토 레지스트 패턴(145)을 형성한다. Next, as shown in FIG. 7B, a second insulating layer 140a is formed on the source electrode 132 and the drain electrode 134, and a photoresist pattern 145 is formed on the second insulating layer 140a. To form.

상기 제2 절연막층(140a)은 상기 제1 기판(100) 상에 전체적으로 형성한다. The second insulating layer 140a is entirely formed on the first substrate 100.

상기 포토 레지스트 패턴(145)은 제1 개구부(P1) 및 제2 개구부(P2)를 포함하고 있다. The photoresist pattern 145 may include a first opening P1 and a second opening P2.

상기 제1 개구부(P1)는 후술하는 콘택홀(CH)에 대응하는 것으로서 청색(B) 화소 및 백색(W) 화소 각각에서 박막 트랜지스터의 드레인 전극(134)과 오버랩되도록 형성된다. The first opening P1 corresponds to the contact hole CH to be described later and is formed to overlap the drain electrode 134 of the thin film transistor in each of the blue (B) pixel and the white (W) pixel.

상기 제2 개구부(P2)는 후술하는 단차 보상홀에 대응하는 것으로서 청색(B) 화소에는 형성되지만 백색(W) 화소에는 형성되지 않는다. 상기 제2 개구부(P2)는 청색(B) 화소 내에서 박막 트랜지스터가 형성되지 않은 영역과 오버랩되도록 형성된다. The second opening P2 corresponds to a step compensation hole, which will be described later, and is formed in the blue (B) pixel but not in the white (W) pixel. The second opening P2 is formed to overlap an area where the thin film transistor is not formed in the blue (B) pixel.

다음, 도 7c에서 알 수 있듯이, 포토 레지스트 패턴(145)을 마스크로 하여 상기 제2 절연막층(140a) 및 제1 절연막층(120a)을 식각하여 제2 절연막(140) 및 제1 절연막(120)을 패턴 형성하고, 그 후, 포토 레지스트 패턴(145)을 제거한다. Next, as shown in FIG. 7C, the second insulating layer 140a and the first insulating layer 120a are etched using the photoresist pattern 145 as a mask to etch the second insulating layer 140 and the first insulating layer 120. ) Is formed, and then the photoresist pattern 145 is removed.

즉, 상기 제2 절연막(140)은 청색(B) 화소 및 백색(W) 화소 각각에서 콘택홀(CH)을 구비하여, 상기 콘택홀(CH)을 통해서 드레인 전극(134)이 외부로 노출된다. 또한, 상기 제2 절연막(140) 및 제1 절연막(120)은 상기 청색(B) 화소에서 단차 보상홀을 구비하여, 상기 단차 보상홀을 통해서 제1 기판(100)이 외부로 노출된다. That is, the second insulating layer 140 has contact holes CH in each of the blue (B) pixels and the white (W) pixels, and the drain electrode 134 is exposed to the outside through the contact holes CH. . In addition, the second insulating layer 140 and the first insulating layer 120 have step compensation holes in the blue (B) pixel, and the first substrate 100 is exposed to the outside through the step compensation holes.

다음, 도 7d에서 알 수 있듯이, 상기 청색(B) 화소의 단차 보상홀 내에 컬러 필터층(150)을 형성한다. Next, as shown in FIG. 7D, the color filter layer 150 is formed in the step compensation hole of the blue (B) pixel.

상기 컬러 필터층(150)은 상기 단차 보상홀 내에서부터 상기 제2 절연막(140)의 상면까지 연장되어 박막 트랜지스터와 오버랩되도록 형성된다. 이때, 상기 컬러 필터층(150)은 콘택홀(CH)을 구비하도록 형성한다. The color filter layer 150 extends from the step compensation hole to the top surface of the second insulating layer 140 to overlap the thin film transistor. In this case, the color filter layer 150 is formed to have a contact hole (CH).

한편, 도시하지는 않았지만, 상기 백색(W) 화소 내의 박막 트랜지스터와 오버랩되도록 컬러 필터층(150)을 추가로 형성할 수도 있다. Although not shown, the color filter layer 150 may be further formed to overlap the thin film transistor in the white (W) pixel.

다음, 도 7e에서 알 수 있듯이, 청색(B) 화소에 형성된 컬러 필터층(150) 및 백색(W) 화소에 형성된 제2 절연막(140) 상에 제3 절연막(160)을 형성한다. Next, as shown in FIG. 7E, a third insulating layer 160 is formed on the color filter layer 150 formed on the blue (B) pixel and the second insulating layer 140 formed on the white (W) pixel.

상기 제3 절연막(160)은 청색(B) 화소 및 백색(W) 화소 각각에서 콘택홀(CH)을 구비하도록 형성한다. The third insulating layer 160 is formed to have a contact hole CH in each of the blue (B) pixel and the white (W) pixel.

다음, 도 7f에서 알 수 있듯이, 상기 제3 절연막(160) 상에 화소 전극(170)을 형성한다. 상기 화소 전극(170)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성하며, 특히, 상기 콘택홀(CH)을 통해서 상기 드레인 전극(134)과 연결되도록 형성한다. Next, as shown in FIG. 7F, the pixel electrode 170 is formed on the third insulating layer 160. The pixel electrode 170 is formed in a pattern on the blue (B) pixel and the white (W) pixel, respectively, and is formed to be connected to the drain electrode 134 through the contact hole CH.

다음, 도 7g에서 알 수 있듯이, 액정층(300)을 사이에 두고 상기 제1 기판(100)과 제2 기판(200)을 합착한다. Next, as shown in FIG. 7G, the first substrate 100 and the second substrate 200 are bonded to each other with the liquid crystal layer 300 interposed therebetween.

상기 제1 기판(100)과 제2 기판(200)의 합착은 당업계에 공지된 진공주입법 또는 액정적하법을 이용하여 수행할 수 있다. The bonding of the first substrate 100 and the second substrate 200 may be performed using a vacuum injection method or a liquid crystal drop method known in the art.

100: 제1 기판 110: 게이트 라인
120: 제1 절연막 130: 데이터 라인
140: 제2 절연막 150: 컬러 필터층
160: 제3 절연막 170: 화소 전극
180: 공통 전극 200: 제2 기판
300: 액정층
100: first substrate 110: gate line
120: first insulating film 130: data line
140: second insulating film 150: color filter layer
160: third insulating film 170: pixel electrode
180: common electrode 200: second substrate
300: liquid crystal layer

Claims (9)

적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판;
상기 제1 기판과 마주하는 제2 기판;
상기 제1 기판과 제2 기판 사이에 형성된 액정층;
상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및
상기 제1 기판 상에 형성된 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함하는 컬러 필터층을 포함하여 이루어지고,
상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성되고,
상기 박막 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어지고,
상기 절연막은,
상기 게이트 전극 상에 형성된 제1 절연막;
상기 소스 전극과 드레인 전극 상에 형성된 제2 절연막; 및
상기 제2 절연막 상부에 형성되고, 상기 컬러 필터층을 커버하도록 형성되고, 상기 제1 기판의 상면에 전체적으로 형성되는 제3 절연막,을 더 포함하고,
상기 단차 보상홀은 상기 제1 절연막 및 제2 절연막이 상기 적색 컬러 필터, 상기 녹색 컬러 필터 및 상기 청색 컬러 필터에 대응되는 영역의 적어도 일부가 식각되어 형성되고, 상기 제1 절연막 및 제2 절연막은 상기 백색 화소 내에서 상기 기판 상에 전체적으로 형성되고,
상기 컬러 필터층은 상기 단차 보상홀을 커버하도록 형성되고,
상기 컬러 필터층은 상기 박막 트랜지스터와 오버랩되도록 형성되고, 상기 단차 보상홀 내에서부터 상기 제2 절연막의 상면까지 연장된 것을 특징으로 하는 액정표시장치.
A first substrate including a red pixel, a green pixel, a blue pixel, and a white pixel;
A second substrate facing the first substrate;
A liquid crystal layer formed between the first substrate and the second substrate;
A thin film transistor formed on each of a red pixel, a green pixel, a blue pixel, and a white pixel on the first substrate; And
It comprises a color filter layer including a red color filter, a green color filter and a blue color filter formed on the first substrate,
The color filter layer is formed in a step compensation hole provided in the insulating film on the first substrate,
The thin film transistor includes a gate electrode, a source electrode, and a drain electrode,
The insulating film,
A first insulating film formed on the gate electrode;
A second insulating film formed on the source electrode and the drain electrode; And
A third insulating film formed on the second insulating film, covering the color filter layer, and formed on the upper surface of the first substrate as a whole;
The step compensation hole is formed by etching the at least a portion of the first insulating film and the second insulating film corresponding to the red color filter, the green color filter, and the blue color filter, and the first insulating film and the second insulating film Formed entirely on the substrate in the white pixel,
The color filter layer is formed to cover the step compensation hole,
And the color filter layer is formed to overlap the thin film transistor, and extends from the step compensation hole to an upper surface of the second insulating layer.
제1항에 있어서,
상기 컬러 필터층은 상기 제1 기판과 적어도 일부분 접촉하도록 형성된 것을 특징으로 하는 액정표시장치.
The method of claim 1,
And the color filter layer is in contact with at least a portion of the first substrate.
삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 컬러 필터층은 그 내부에 콘택홀이 형성되어 있고, 상기 콘택홀을 통해서 상기 박막 트랜지스터의 드레인 전극이 노출되는 것을 특징으로 하는 액정표시장치.
The method of claim 1,
The color filter layer has a contact hole formed therein, and the drain electrode of the thin film transistor is exposed through the contact hole.
삭제delete 삭제delete 제1항에 있어서,
상기 컬러 필터층은 상기 드레인 전극과 중첩하는 영역의 적어도 일부에 콘택홀을 구비하도록 형성하고, 상기 콘택홀을 통해서 화소 전극은 드레인 전극과 연결되는 것을 특징으로 하는 액정표시장치.
The method of claim 1,
And the color filter layer is formed to have a contact hole in at least a portion of the region overlapping the drain electrode, and the pixel electrode is connected to the drain electrode through the contact hole.
KR1020130010278A 2013-01-30 2013-01-30 Liquid Crystal Display Device and Method of manufacturing the sames KR102043862B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130010278A KR102043862B1 (en) 2013-01-30 2013-01-30 Liquid Crystal Display Device and Method of manufacturing the sames

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130010278A KR102043862B1 (en) 2013-01-30 2013-01-30 Liquid Crystal Display Device and Method of manufacturing the sames

Publications (2)

Publication Number Publication Date
KR20140097782A KR20140097782A (en) 2014-08-07
KR102043862B1 true KR102043862B1 (en) 2019-12-02

Family

ID=51744915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130010278A KR102043862B1 (en) 2013-01-30 2013-01-30 Liquid Crystal Display Device and Method of manufacturing the sames

Country Status (1)

Country Link
KR (1) KR102043862B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875695B1 (en) * 2015-11-30 2018-07-06 엘지디스플레이 주식회사 Array Substrate For Liquid Crystal Display Device And Method Of Fabricating The Same
KR102450473B1 (en) * 2015-12-22 2022-09-30 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Fabricating The Same
KR102598743B1 (en) * 2016-05-17 2023-11-03 엘지디스플레이 주식회사 Organic light emitting display device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397399B1 (en) * 2001-02-22 2003-09-13 엘지.필립스 엘시디 주식회사 transflective liquid crystal display and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080778A (en) * 2003-03-13 2004-09-20 삼성전자주식회사 Liquid crystal displays using 4 color and panel for the same
KR100955382B1 (en) * 2004-12-31 2010-04-29 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR101146524B1 (en) * 2005-05-23 2012-05-25 엘지디스플레이 주식회사 Liquid crystal display and method of fabricating the same
KR101398643B1 (en) * 2006-09-18 2014-05-30 삼성디스플레이 주식회사 Thin film transistor substrate, method for manufacturing the same and liquid crystal display panel having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397399B1 (en) * 2001-02-22 2003-09-13 엘지.필립스 엘시디 주식회사 transflective liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140097782A (en) 2014-08-07

Similar Documents

Publication Publication Date Title
JP5275861B2 (en) Liquid crystal display device and electronic device
KR20180037047A (en) VA type COA liquid crystal display panel
US20180335674A1 (en) Liquid crystal display device
JP2008020660A (en) Liquid crystal display
KR20150080147A (en) Curved liquid crystal display
JP5503300B2 (en) Method for manufacturing liquid crystal display device, liquid crystal display device and electronic apparatus
KR101888378B1 (en) Liquid crystal display device and method of fabricating the same
KR20140025081A (en) Liquid crystal display and manufacturing method thereof
JP6369801B2 (en) Liquid crystal display
KR20130013110A (en) Liquid crystal display device and method for manufacturing the same
KR20130104429A (en) Liquid crystal display device and method of fabricating the same
JP6554403B2 (en) Liquid crystal display
JP2017111327A (en) Liquid crystal display
WO2020124896A1 (en) Liquid crystal display panel
JP2015072463A (en) Liquid crystal display device and manufacturing method of the same
KR102043862B1 (en) Liquid Crystal Display Device and Method of manufacturing the sames
KR102009477B1 (en) Method for manufacturing Liquid crystal display device
US9400409B2 (en) Liquid crystal display
KR20130030975A (en) Liquid crystal display device
JP4092309B2 (en) Liquid crystal display
KR20150065392A (en) Liquid crystal display and manufacturing method thereof
US20140168045A1 (en) Array substrate, liquid crystal display panel and driving method
KR20160123424A (en) Liquid crystal display
JP2010217636A (en) Electrooptical device, method for manufacturing the electrooptical device, and electronic equipment
KR20140112289A (en) Liquid crystal display and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant