KR100950570B1 - 배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치 - Google Patents

배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치 Download PDF

Info

Publication number
KR100950570B1
KR100950570B1 KR1020027001938A KR20027001938A KR100950570B1 KR 100950570 B1 KR100950570 B1 KR 100950570B1 KR 1020027001938 A KR1020027001938 A KR 1020027001938A KR 20027001938 A KR20027001938 A KR 20027001938A KR 100950570 B1 KR100950570 B1 KR 100950570B1
Authority
KR
South Korea
Prior art keywords
control input
input parameters
lot
semiconductor devices
hierarchical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027001938A
Other languages
English (en)
Other versions
KR20020020965A (ko
Inventor
토프랙안토니제이.
캠벨윌리엄제이.
보데크리스토퍼에이.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020020965A publication Critical patent/KR20020020965A/ko
Application granted granted Critical
Publication of KR100950570B1 publication Critical patent/KR100950570B1/ko
Assigned to 글로벌파운드리즈 인크. reassignment 글로벌파운드리즈 인크. 권리의 전부이전등록 Assignors: 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70375—Multiphoton lithography or multiphoton photopolymerization; Imaging systems comprising means for converting one type of radiation into another type of radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/06—Electron sources; Electron guns
    • H01J37/073—Electron guns using field emission, photo emission, or secondary emission electron sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • General Factory Administration (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 계층적 체계를 이용하여 제조 공정들을 제어하기위한 방법 및 장치를 제공한다. 반도체 디바이스(105)의 제 1 로트는 제어 입력 파라메터들의 제 1 세트를 이용하여 처리된다. 제어 입력 파라메터들의 제 1 세트는 복수의 계층적 레벨들(602-678) 중 하나에 저장되고, 상기 제어 입력 파라메터의 제 1세트는 반도체 디바이스(105)의 제 2로트를 처리하는데 사용될 수 있다. 공정 데이터는 상기 반도체 디바이스(105)의 제 1로트의 처리로부터 얻어진다. 제어 입력 파라메터들의 제 2세트는 상기 획득된 공정 데이터에 기초하여 반도체 디바이스들(105)의 후속 로트를 위해 결정된다. 상기 제어 입력 파라메터들의 제 2세트는 복수의 계층적 레벨들(602-678) 중 하나에 저장되고, 상기 제어 입력 파라메터의 제 1 및 제 2세트들은 반도체 디바이스(105)의 제 3로트를 처리하는데 사용될 수 있다.

Description

배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치{METHOD AND APPARATUS FOR PERFORMING RUN-TO-RUN CONTROL IN A BATCH MANUFACTURING ENVIRONMENT}
본 발명은 일반적으로 반도체 제품 제조에 관한 것으로, 특히, 실행간 제어 파라메터들을 계층적으로 편성하기 위한 방법 및 수단에 관한 것이다.
제조업계의 폭발적인 기술적인 진보에 의해 새롭고 혁신적인 수많은 제조 공정들이 제기되었다. 오늘날의 제조 공정들, 특히 반도체 제조 공정들은 다수의 중요한 공정들을 필요로 한다. 이러한 공정 단계들은 대개 중요하며, 이에 따라 적절한 제조 공정 제어를 유지하기 위해 대체로 미세하게 조절되는 많은 입력들을 요구한다.
반도체 디바이스들의 제조는 소재(raw) 반도체 물질로부터 패키지된 반도체 디바이스를 생성하기 위해 다수의 개별 공정 단계들을 필요로 한다. 반도체 물질의 초기 성장, 반도체 결정을 개별의 웨이퍼로의 슬라이싱, 팹 스테이지들(fabrication stages)(식각, 도핑, 이온 주입 등), 패키징 및 완성 디바이스의 최종 시험까지의 다양한 공정들은 서로 다르며 특성화되어 있으며, 이에 따라 상기 공정들은 다른 제어 방법을 포함하는 다른 제조 장소들에서 수행될 수 있다.
반도체 제조에 가장 중요한 측면들 중 하나는 오버레이 제어이다. 오버레이는 반도체 제조의 사진식각 영역에서의 몇가지 중요한 단계들 중 하나이다. 오버레이 제어는 반도체 디바이스 표면 상의 두개의 연속하는 패턴된 층들 간의 오정렬 측정을 포함한다. 일반적으로, 오정렬 에러의 최소화는 상기 반도체 디바이스들의 다층들이 연결되며 기능적이라는 것을 보장하기위해 중요하다. 반도체 디바이스들을 위한 더 작은 임계 치수들이 기술에 의해 용이해짐에 따라, 상기 에러들의 오정렬 감소를 위한 필요성이 상당히 증가하였다.
일반적으로, 사진식각 기술자들은 현재 한달에 몇번 오버레이 오차들을 분석한다. 상기 오버레이 에러들의 분석 결과는 제어 설정을 수동으로 갱신하기위해 사용된다. 현재의 방법에 관련된 몇가지 문제들은 사진식각 공정들을 위한 ASM 설정과 같은 제어 설정들이 한달에 몇번 정도만 갱신된다는 것이다. 또한, 현재 상기 ASM 갱신들은 수동으로 실시된다.
일반적으로, 한 세트의 공정 단계들은 스태퍼로 불리는 반도체 제조 툴 상의 웨이퍼들의 로트 상에서 실시된다. 스태퍼는 제조 체제(framework) 또는 공정 모듈들의 네트워크와 통신한다. 제조 툴은 일반적으로 장비 인터페이스와 연결된다. 장비 인터페이스는 스태퍼가 연결된 머신 인터페이스와 연결되고, 그로인해 스태퍼와 제조 체제 간의 통신을 용이하게 한다. 머신 인터페이스는 일반적으로 고급 공정 제어(APC) 시스템의 일부가 될 수 있다. APC 시스템은 제조 공정을 수행하는데 필요한 데이터를 자동으로 검색하는 컴퓨터 프로그램일 수 있는 제어 스크립트(script)를 초기화한다. 제조 공정을 제어하는 입력 파라메터들은 수동의 방법에 의해 주기적으로 개정된다. 더 높은 정밀도의 제조 공정들이 요구되면서, 더욱 자동으로 시기적절한 방식으로 제조 공정들을 제어하는 입력 파라메터들을 개정하는 개선된 방법들이 필요하다.
본 발명은 상기 제시된 상기 문제들 중 하나 이상의 효과를 극복하거나 적어도 감소하기 위한 것이다.
본 발명의 일 양상에서, 계층적 체계를 이용하여 제조 공정들을 제어하기위한 방법이 제공된다. 반도체 디바이스의 제 1로트는 제어 입력 파라메터들의 제 1세트를 이용하여 처리된다. 제어 입력 파라메터들의 제 1세트는 복수의 계층적 레벨들 중 하나에 저장되며, 상기 제어 입력 파라메터의 제 1세트는 반도체 디바이스의 제 2로트를 처리하는데 사용될 수 있다. 공정 데이터는 반도체 디바이스의 제 1로트의 처리로부터 얻어진다. 제어 입력 파라메터들의 제 2세트는 상기 획득된 공정 데이터에 기초하여 반도체 디바이스들의 후속 로트를 위해 결정된다. 상기 제어 입력 파라메터들의 제 2세트는 복수의 계층적 레벨들 중 하나에 저장되며, 상기 제어 입력 파라메터의 제 1 및 제 2세트들은 반도체 디바이스의 제 3로트를 처리하는데 사용될 수 있다.
본 발명의 다른 양상에서, 계층적 체계를 이용하여 제조 공정들을 제어하기위한 장치가 제공된다. 본 발명의 장치들은 제어 입력 파라메터들의 제 1세트를 이용하여 반도체 디바이스들의 제 1로트를 처리하기위한 수단과, 제어 입력 파라메터들의 제 1세트를 복수의 계층적 레벨들 중 하나에 저장하기위한 수단과, 상기 제어 입력 파라메터의 제 1세트는 반도체 디바이스의 제 2로트를 처리하는데 사용될 수 있으며, 상기 반도체 디바이스의 제 1로트의 처리로부터 공정 데이터를 획득하기위한 수단과, 상기 획득된 공정 데이터에 기초하여 반도체 디바이스들의 후속 로트를 위해 제어 입력 파라메터들의 제 2세트를 결정하기위한 수단과, 그리고 제어 입력 파라메터들의 제 2세트를 복수의 계층적 레벨들 중 하나에 저장하기위한 수단을 포함하며, 상기 제어 입력 파라메터의 제 1 및 제 2세트들은 반도체 디바이스의 제 3로트을 처리하는데 사용될 수 있다.
본 발명은 첨부되는 도면들과 연관되어 하기의 상세한 설명을 참조하여 이해 될 수 있으며, 도면들에서 동일한 참조 번호는 동일한 요소를 나타낸다.
도 1는 복수의 제어 입력 신호들을 이용하여 반도체 제조 툴에서 처리되는 반도체 웨이퍼들을 도시한다.
도 2는 공정의 제어 입력 파라메터들을 갱신하는 일 실시예를 도시한 것이다.
도 3은 EWMA 필터의 각 후속 위치에 대한 평균 종속성을 도시한다.
도 4는 본 발명에 의해 교시된 계층적 방법의 일 실시예를 도시한다.
도 5는 도 4의 블록(440)에 설명되는 상기 단계를 더욱 상세히 설명을 도시한다.
도 6은 본 발명에 설명된 계층적 레벨들의 일 실시예를 그래프로 도시한다.
도 7은 제 1반도체 로트에서 처리된 결과에 기초하여 상기 계층적 체계를 구현한 예를 도시한다.
도 8은 제 2반도체 로트에서 처리된 결과에 기초하여 상기 계층적 체계를 구현한 예를 도시한다.
도 9는 제 3반도체 로트에서 처리된 결과에 기초하여 상기 계층적 체계를 구현한 예를 도시한다.
도 10은 제 4반도체 로트에서 처리된 결과에 기초하여 상기 계층적 체계를 구현한 예를 도시한다.
도 11은 제 5반도체 로트에서 처리된 결과에 기초하여 상기 계층적 체계를 구현한 예를 도시한다.
비록 본 발명의 다양한 변형들과 대안적인 형태가 가능하지만, 이들의 특정 실시예들은 도면의 예시에 의해 도시되었고, 본원에서 더욱 상세히 설명된다. 그러나, 본원에서 특정 실시예들의 설명은 본 발명을 개시되는 특정 형태로 제한하기 위한 것이 아니며, 그 반대로 첨부된 청구범위에 의해 정의되는 본 발명의 사상과 범주 내에 속하는 모든 변형, 등가물 그리고 대안을 포괄하는 것으로 이해해야한다.
본 발명의 예시적인 실시예들이 이하에서 설명된다. 명료함을 위해, 실제 구현의 모든 특징들이 본 명세서에서 설명하지는 않는다. 물론, 모든 실제 실시예의 개발에서, 시스템-관련 및 업무 관련 제한에 순응과 같은 개발자들의 특정 목표를 달성하기 위해 많은 구현-특정 결정이 이루어져야 하며, 이 결정은 구현마다 다를 수 있음이 인식되어야 한다. 또한, 이러한 개발 노력은 복잡하며 시간 소모적일 수도 있지만, 그럼에도 불구하고 본 개시로부터 이익을 받는 당업자에게는 당연한 순서인 것으로 이해될 것이다.
반도체 제조에 포함되는 많은 개별의 공정들이 있다. 반도체 제조의 한 공정은 오버레이 공정이다. 특히, 오버레이 공정은 제조 공정 동안에 반도체 층들 간의 오정렬 에러들의 측정을 포함한다. 오버레이 공정과 같은 반도체 제조 공정들은 반도체 디바이스 제조의 품질과 효율 면에서 실질적인 개선을 가져올 수 있다. 본 발명은 오버레이 공정과 같은 반도체 공정들을 제어하기위한 자동 에러 보정 구현 방법을 제공한다. 또한, 본 발명은 실행간 반도체 제조 공정들을 제어하는 방법을 제공한다.
반도체 디바이스들은 다수의 입력 제어 파라메터들을 이용하여 제조 환경에서 처리된다. 도 1에서, 일 실시예에서, 반도체 웨이퍼들과 같은 반도체 제품들(105)은 라인(120) 상의 복수의 제어 입력 신호들(또는 제어 입력 파라메터들)을 이용하여 노광 툴(110) 상에서 처리된다. 일 실시예에서, 라인(120) 상의 제어 입력 신호들은 컴퓨터 시스템(130)에서 노광 툴(110)로 전달된다. 반도체 제조 공정에 사용되는 노광 툴(110)의 일 예제는 스태퍼이다.
라인(120) 상에서, 상기 노광 툴(110)을 운용하는데 사용되는 상기 제어 입력들은 x-이동(translation) 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 그리고 레티클 회전 신호를 포함한다. 일반적으로, 레티클 확대 신호와 레티클 회전 신호와 관련된 에러들은 노광 툴에서 처리되는 웨이퍼 표면 상 하나의 특정 노광 공정에 관련된다. 본 발명에 의해 교시된 중요한 특징들 중 하나는 실행 간을 기반으로 상기 설명된 제어 입력 신호들을 갱신하는 방법이다.
노광 툴(110)의 공정 단계가 결정되면, 노광 툴(110)에서 처리된 반도체 웨이퍼는 리뷰(review) 스테이션에서 검사된다. 이러한 리뷰 스테이션의 하나는 KLA 리뷰 스테이션이다. 리뷰 스테이션의 동작에서 도출된 한 세트의 데이터는 이전의 노광 공정에 의해 유발된 오등록(misregistration) 양의 양적 측정이다. 일 실시예에서, 오등록 양은 반도체 웨이퍼의 두 층들 간에 발생된 공정의 오정렬에 연관된다. 일 실시예에서, 발생된 오등록의 양은 특정 노광 공정으로의 제어 입력에 의한 것일 수 있다. 일반적으로 제어 입력들은 반도체 웨이퍼 상에서 노광 툴들에 의해 수행되는 공정 단계들의 정밀도에 영향을 미친다. 제어 입력들의 수정은 노광 툴에 적용된 공정 단계들의 수행을 개선하는데 사용될 수 있다.
웨이퍼들의 로트를 실행한 후의 검사로부터 에러들이 일단 결정되면, 라인(120) 상의 제어 입력들은 반도체 웨이퍼들의 로트의 계속되는 수행을 위해 수정된다. 라인(120) 상의 제어 신호 수정은 노광 툴(110)의 다음 공정 단계를 개선하도록 설계된다. 제어 입력 신호에 대응하는 에러 값은 후속 제조 공정 단계를 위해 제어 입력 신호를 갱신하는데 사용된다. 제어 입력 신호 변경 절차의 일 실시예는 도 2에 더욱 상세히 설명된다.
도 2를 참조하면, 특정 제어 입력 신호와 연관된 에러 데이터가 일단 획득되면, 제어 입력 신호 값 변경의 권장된 스텝 사이즈가 도 2의 블록(210)에 설명된 바와 같이 계산된다. 제어 입력 신호 값 변경의 스텝 사이즈는 상기 제어 입력 신호 값의 크기의 변경에 연관된다. 상기 제어 입력 신호 값의 크기는 노광 툴(110)과 같은 반도체 제조 툴 설정의 입력 특성들을 결정한다. 일 실시예에서, 라인(120) 상의 제어 입력 신호의 새로운 설정을 결정하는 스텝 사이즈는 도 2의 블록(220)에 설명된 바와 같이, 식 1을 이용하여 계산된다.
새로운 설정=이전 설정-[(가중치)*(에러 값)] 식 1
식 1에 예시된 바와 같이, 상기 라인(120) 상의 제어 입력 신호의 새로운 설정은 상기 라인(120) 상의 제어 입력 신호의 가중치 및 에러값의 적(product)을 상기 제어 입력 신호의 이전 설정 크기에서 빼는 것으로 계산된다. 상기 가중치는 상기 라인(120) 상의 특정 제어 입력 신호의 에러 값에 할당되는 소정의 파라메터이다. 상기 제어 입력 신호의 에러값의 가중치는 일반적으로 0과 1사이이다. 상기 제어 입력 신호의 에러값의 가중치는 반도체 제조 툴의 제어기가 지나치게 지터리(jittery) 방식으로 동작하지 않도록 방지하는 한가지 방법이다. 다시 말하면, 상기 가중치 값은 상기 제어 입력 신호의 이전 설정으로부터 상기 새로운 설정의 변경의 스텝 사이즈를 적어도 부분적으로 제어하는데 사용될 수 있다.
비록 상기 가중치 값이 상기 제어 입력 신호의 설정 변경의 스텝 사이즈를 부분적으로 제어하는데 사용될 수 있더라도, 상기 가중치 값은 과도하게 큰 스텝 사이즈를 방지하는 데는 충분하지 못하다. 다시 말해서, 비록 최적의 가중치가 특정 에러 신호에 할당되더라도, 계산된 제어 입력 신호의 설정 변경의 스텝 사이즈는 너무 클 수 있고, 그로 인해 반도체 제조 툴 제어기가 과다하게 지터리 방식으로 동작하게 할 수 있다. 그래서, 상기 계산된 스텝 사이즈는 도 2의 블록(230)에 설명된 바와 같이 상기 라인(120)의 제어 입력 신호의 설정 변경에 대해 허용할 수 있는 소정의 최대 스텝 사이즈와 비교된다.
상기 제어 입력 신호의 크기 변경의 계산된 스텝 사이즈가 상기 소정의 최대 스텝 사이즈보다 작으면, 상기 계산된 스텝 사이즈는 상기 제어 입력 신호의 새로운 설정들을 계산하기 위해 사용된다. 상기 제어 입력 신호의 크기 변경의 계산된 스텝 사이즈가 상기 소정의 최대 스텝 사이즈보다 크면, 상기 소정의 최대 스텝 사이즈가 상기 제어 입력 신호의 새로운 설정을 계산하는데 사용된다. 상기 라인(120) 상의 제어 입력 신호의 새로운 설정의 스텝 사이즈의 계산을 기반으로, 도 2의 블록(240)에 설명된 바와 같이, 상기 제어 입력 신호는 상기 다음 제조 공정 단계를 위해 갱신된다.
블록(240)에 설명된 단계의 완료는 상기 제어 입력 신호의 수정 시퀀스의 실행 단계로 종료한다. 다른 제어 입력 신호들을 위한 새로운 에러 데이터가 획득되고 상기 설명된 단계들을 이용하여 수정된다. 반도체 제조 툴을 위한 적절한 제어 입력 신호들이 갱신되면, 새롭고, 더 정밀한 설정을 가지는 제어 입력 신호가 반도체 디바이스의 후속 동작을 위해 반도체 제조 공정 단계를 수행하는데 사용된다.
상기 라인(120) 상의 갱신된 제어 입력 신호를 이용하는 한가지 방법은 제어 스레드(thread)들에 의해 실행된다. 상기 제어 입력 신호의 집단화 또는 스레드들은 유사한 특징들을 가지는 로트들의 배치(batch)를 식별한다. 제어 스레드들은 오버레이 제어기와 같은 다수의 반도체 공정 제어기들에 실행될 수 있다. 제어 스레드들은 상기 노광 툴(110)과 같은 반도체 제조 툴의 제어 스킴(scheme)의 중요 부분이다. 상이한 제어 스레드들 각각은 독립된 제어기처럼 동작하고, 다양한 공정 조건들에 의해 구별된다. 오버레이 제어기에 있어서, 상기 제어 스레드들은 현재 웨이퍼 로트(lot)를 처리하는 반도체 제조 툴(예를 들어 스태퍼), 반도체 제조물, 반도체 제조 동작, 그리고 상기 웨이퍼의 이전 층에서 상기 반도체 웨이퍼 로트를 처리했던 반도체 제조 툴을 포함하는 서로 다른 조건들의 조합에 따라 분리된다.
상기 제어 스레드들을 분리된 채로 유지하는 이유는 서로 다른 반도체 제조 공정 조건들이 상이한 방법으로 상기 오버레이 에러에 영향을 주기 때문이다. 상기 고유한 반도체 제조 공정 조건들 각각을 그의 해당 제어 스레드들로 격리함으로써, 상기 오버레이 에러는 후속 반도체 웨이퍼 로트가 처리될 조건들을 좀더 정밀하게 묘사하게 한다. 상기 에러 측정이 좀더 적절하기 때문에, 상기 에러를 기반으로하는 상기 제어 입력 신호들의 변경은 더욱 적절해진다. 본 발명에 의해 설명되는 제어 스킴의 구현은 상기 오버레이 에러를 감소시킬 수 있다.
상기 제어 스레드 구성의 효율성을 설명하기 위해서, 스태퍼 작동이 논의되는 다음의 예를 고려해 보자. 예를 들어서, 스태퍼 A가 0.05미크론의 병진 에러(translational error)를 가진 웨이퍼를 생성하고, 스태퍼 B가 -0.05미크론의 병진 에러를 가진 웨이퍼를 생성하며, 스태퍼 C가 0.1미크론의 병진 에러를 가진 웨이퍼를 생성한다고 하자. 만일 반도체 웨이퍼 로트가 스태퍼 A에서 처리되고, 다음 층은 스태퍼 B에서 처리되면, 이들 사이의 오버레이 에러는 -0.1 미크론이 될 것이다. 만일 상기 로트가 스태퍼 B와 스태퍼 C에서 대신 처리되었다고 하면, 상기 에러는 0.15미크론이 될 것이다. 상기 에러는 로트가 처리되는 경우 제공되는 조건들에 따라 상이하다. 다음은 가능한 에러들의 출력이며, 주어진 스태퍼/스태퍼 쌍이 공정에 이용된다.
스태퍼/스태퍼 쌍의 함수로서 에러
스태퍼A 스태퍼B 스태퍼C
스태퍼A 0 -0.1 0.05
스태퍼B 0.1 0 0.15
스태퍼C -0.05 -0.15 0

제어 스레드 체제(framework)의 한 이점이 본 예제에서 예시된다. 어떤 스테퍼가 최종 층에서 상기 웨이퍼 로트를 처리했는가에 따라서 상기 스태퍼들 각각에 대해서 가능한 오버레이 에러 값들은 3개가 된다. 발생할 수 있는 한가지 문제는, 제어기가 동일한 반도체 제조 툴 상에서 처리되는 다음 반도체 웨이퍼 로트들에 대한 에러를 예상할 수 없다는 것이다. 상기 제어 스레드들을 이용함으로써, 표 1에 예시된 상기 조건들 각각은 자신 만의 제어기를 가질 수 있다. 각 제어기에 대해 단 하나의 조건만이 존재할 수 있기 때문에, 상기 제어기는 다음 반도체 웨이퍼 로트의 에러를 예측하여 상기 제어 입력 신호를 그에 따라 조절할 수 있다.
오버레이 계측은 상기 설명된 모든 반도체 제조 툴 제어 전략의 중요한 부분이 된다. KLA 리뷰 스테이션과 같은 리뷰 스테이션은 상기 제어 에러를 측정할 수 있는 제어 알고리즘을 제공할 수 있다. 직접적 방식에서, 상기 에러 측정 각각은 상기 라인(120) 상의 제어 입력 신호 중 하나에 해당한다. 제어 입력 신호를 수정하도록 상기 에러를 이용할 수 있기 전에, 일반적으로 특정 분량의 선처리가 완료된다. 이러한 부가적인 복잡성은 상기 리뷰 스테이션에 의해 제공되는 상기 에러 평가들을 더욱 정밀하게 한다.
제어 입력 신호들의 상기 선처리의 제 1 단계들 중 하나, 또는 데이터 조작은 이상값 배제(outlier rejection) 방식이다. 상기 이상값 배제는 상기 수신된 데이터가 상기 반도체 제조 공정의 수행 내력의 관점에서 정당한가를 보장하기 위해 적용되는 총체적인 에러 검사이다. 이 절차는 오버레이 에러들 각각을 그 해당하는 소정의 경계 파라메터와 비교하는 것을 포함한다. 일 실시예에서, 비록 상기 소정의 경계들 중 하나만 초과하더라도, 상기 전체 반도체 웨이퍼 로트의 에러 데이터는 일반적으로 배제된다. 상기 이상값 배제의 제한들을 결정하기 위해서, 수천 개의 실제 반도체 제조 팹(fab) 데이터 포인트들이 수집된다. 그 다음, 상기 데이터의 수집으로부터 각 에러 파라메터들에 대한 표준 편차가 계산된다. 일 실시예에서, 이상값 배제를 위해서, 소정의 경계들로서 상기 표준 편차의 9배(양과 음 모두)가 일반적으로 선택된다. 이는 상기 공정의 정상 동작 조건들로부터 상당히 바깥쪽에 위치하는 포인트들만을 배제하는 것을 보장하도록 주로 수행된다.
상기 공정의 다음 단계는 상기 데이터를 부드럽게(smooth out) 하는 것으로서, 필터링으로 공지되어 있다. 이는 상기 에러 측정들이 어느 정도 무작위성이 있어서, 그로인해 상기 에러 값이 상당한 편차를 가지기 때문에 중요하다. 상기 리뷰 스테이션 데이터를 필터링함으로써 상기 제어 입력 신호 설정에서 상기 에러의 평가가 정밀하게 된다. 일 실시예에서, 상기 오버레이 제어 스킴은 지수적으로 가중된 이동 평균(Exponentially Weoghted moving Average:EWMA) 필터로 알려진 필터링 프로시저를 이용하지만, 다른 필터링 프로시저들 역시 본 내용에 사용될 수 있다. 상기 EWMA 필터에 대한 식이 식 2에 예시된다.
새로운 평균=(가중치)*(현재 측정치)+(1-가중치)*(이전 EWMA 평균) 식2
상기 가중치는 조절이 가능한 파라메터로서, 이는 필터링의 양을 제어하기 위해 사용될 수 있고 일반적으로 0에서 1 사이의 값이다. 상기 가중치는 현재 데이터 포인트 정밀도에서 신뢰성(confidence)을 나타낸다. 만일 상기 측정이 정밀한 것으로 간주되면, 상기 가중치는 1에 근접한다. 만일 공정에서 상당 양의 변동이 존재한다면, 0에 근접하는 수치가 적당할 것이다. 상기 새로운 평균은 현재 측정치, 가중치, 그리고 계산된 이전 평균으로부터 계산된다. 상기 연속적인 포인트 각각에 대한 평균 종속성이 도 3에 예시된다.
일 실시예에서, EWMA 필터링 공정을 사용하는 적어도 두개의 방법이 있다. 상기 제 1 구현은 전술한 바와 같이 이전 평균, 가중치, 그리고 현재 측정치를 이용하는 것이다. 상기 제 1 구현을 이용하는 이점들 중에는 사용의 편의성과 최소 데이터 저장부들이 있다. 상기 제 1 구현을 이용하는 단점들 중 하나는, 상기 방법은 일반적으로 많은 공정 정보를 저장하지 않는다는 것이다. 또한, 상기 방식으로 계산된 이전 평균은 이에 우선하는 매 데이터 포인트들에 의해 만들어지며, 이는 바람직하지 못하다. 두 번째 옵션은 상기 데이터 중 일부만을 유지하고 매번 소재 데이터로부터 평균을 계산하는 것이다.
상기 반도체 제조 팹의 제조 환경은 임의의 고유의 과제들을 제공한다. 상기 반도체 웨이퍼 로트들이 스태퍼와 같은 반도체 제조 툴을 통해 처리되는 순서는 상기 리뷰 스테이션 상에서 판독되는 순서와 동일하지 않을 수 있다. 이는 EWMA 평균에 가산되는 데이터 포인트들이 시퀀스에서 벗어나도록 할 수 있다. 반도체 웨이퍼 로트들은 에러 측정을 검증하기 위해 한번 이상 분석된다. 어떠한 데이터 보유도 없이, 판독들 양자 모두가 상기 EWMA 평균에 기여할 것이며, 이는 바람직하지 않은 특성일 수 있다. 또한, 제어 스레드들 일부는 그 볼륨이 작으며, 이는 이전 평균을 쇠퇴(outdated)하게 할 수 있고, 그로 인해 상기 제어 입력 신호의 설정들의 에러를 정밀하게 나타낼 수 없다.
상기 논의한 이유와 다른 고려사항들에서, 상기 오버레이 제어기는 상기 EWMA 필터된 에러를 계산하기 위해 제한된 데이터 저장부를 이용한다. 로트 번호, 스태퍼와 같은 반도체 제조 툴 상에서 상기 로트가 처리되었던 시간, 그리고 다중 에러 평가들을 포함하는 반도체 웨이퍼 로트 데이터가 상기 제어 스레드 이름 하에서 데이터 저장부(일 실시예에서 데이터 저장부(Data Store)로 호칭됨)에 저장된다. 새로운 데이터 셋이 수집되면, 상기 데이터의 스택은 데이터 저장부에서 검색되고 분석된다. 처리되는 현재 반도체 웨이퍼 로트의 로트 번호는 상기 스택의 것과 비교된다. 만일 상기 로트 번호가 그곳에 존재하는 임의의 데이터와 일치되면, 상기 에러 측정들은 대체된다. 그렇지 않다면, 상기 데이터 포인트는 상기 로트들이 스태퍼를 통해 처리되었던 시간 기간에 따라, 시간적 순서로 현재 스택에 부가된다. 일 실시예에서, 48시간을 초과하는 상기 스택 내부의 모든 데이터 포인트는 제거된다. 상기 언급된 단계들이 완료되면, 상기 새로운 필터 평균이 계산되어 상기 데이터 저장부에 저장된다.
본 발명은 제어 스레드를 구성하는 상기 조건들 또는 속성들의 계층적 순서화 방법에 관한 것이다. 일 실시예에서, 제어 스레드 데이터의 상기 계층적 순서는 이들 조건들이 제조 공정의 제어 상에 미치는 영향력의 강도이다. 제어 스레드의 계층적 순서의 일 예가 소개된다. 공정에 사용되는 특정 툴의 제어 입력은 현재 공정의 제어 입력들 상에 최고로 영향을 미칠 수 있으며, 이는 제어 스레드 데이터 계층적 순서의 제 1레벨로 정의될 수 있다. 이전 동작에서 적용되는 제조 툴의 제어 입력은 현재 공정의 제어 입력에 두 번째로 강하게 영향을 미치는 요인이며, 이는 제어 스레드 데이터 계층적 순서의 제 2레벨로 정의될 수 있다. 유사한 제품 종류들에 관한 상기 제어 입력들은 현재 공정의 제어 입력에 세 번째로 강하게 영향을 미치는 요인이며, 이는 제어 스레드 데이터 계층적 순서의 제 3레벨로 정의될 수 있다. 제어 스레드 데이터의 계층적 순서의 4번째 레벨은 이전 공정과 현재 공정 간의 다른 유사성을 사용함으로써 정의될 수 있다.
일반적으로, 다수의 이산 공정 요인들이 소정의 제조 공정의 성능에 영향을 줄 수 있다. 이러한 요인들은 계층적으로 구성될 수 있다. 상기 계층의 서로 다른 레벨들은 이전 공정 요인들 각각이 현재 제조 공정의 변동에 미치는 상대적인 영향력의 순서로 배치될 수 있다. 처리된 반도체 로트 각각은 일반적으로 각 계층에서 이산적인 값을 갖지만, 이는 다중 계층적 레벨들에 공정 정보를 제공한다. 각 반도체 로트의 제어는 이전 공정의 계측 정보에 대한 가장 낮은 계층적 레벨(제 2레벨은 제 1레벨보다 낮음)을 이용한다. 일반적으로, 각 반도체 로트의 공정은 각 계층적 레벨에 정보를 추가할 것이다.
전술한 제어 스레드 데이터의 계층적 순서를 이용함으로써, 제어 스레드들의 자동 스파우닝(spawning)이 구현될 수 있다. 일 실시예에서, 초기에, 다수의 반도체 로트들에 대한 제어 입력들이 단일 제어 스레드에 위치된다. 서로 다른 계층적 레벨들에 속하는 로트들 간에 통계적으로 상당한 차이를 가진다는 것을 증명하기에 충분한 데이터가 존재하는 경우, 공정 제어기는 초기 제어 스레드를 두 개의 제어 스레드로 분리한다. 더 많은 데이터가 획득되면, 서로 다른 계층적 레벨들을 나타내는 새로운 제어 스레드들이 생성된다.
도 4에서, 본 발명에 따르는 방법을 나타내는 흐름도가 예시된다. 일 실시예에서, 하나의 제어 스레드는 도 4의 블록(410)에 설명된 바와 같이 다수의 반도체 디바이스 상에 제조 공정을 실행하는데 사용된다. 그 다음, 계측적 공정 데이터가 획득되고 제어 입력 에러들이 도 4의 블록(420)에 설명된 바와 같이 계산된다. 공정 성능을 개선하기위해서, 다음 공정 수행에 대한 제어 입력들이 도 4의 블록(430)에 설명된 바와 같이, 이전 제조 수행으로부터 검출되는 에러들을 기반으로 실행간 수정된다. 도 4의 블록(440)에 설명된 바와 같이, 상기 이전 제조 수행으로부터 검출된 에러들을 기반으로, 새로운 제어 입력 설정들이 결정되고 새로운 제어 스레드들을 효율적으로 생성하면서 계층적 레벨의 적절한 빈(bin)이 데이터로 채워진다. 상기 도 4의 블록(440)에 설명된 단계는 도 5에서 좀더 자세히 설명된다.
도 5에서, 상기 현재 공정 단계에 관한 최상위의 적절한 계층적 레벨이 블록(510)에 설명된 바와 같이, 결정된다. 다시 말해서, 상기 현재 공정 단계에 관련된 최상위 계층적 레벨에 가장 근접한 계층적 레벨을 나타내는 제어 스레드가 검출된다. 도 5의 블록(520)에 설명된 바와 같이, 적절한 계층적 레벨로부터 제어 스레드가 검출되었는지를 결정한다. 현재 공정을 위해 사용될 수 있는 제어 스레드를 포함하는 계층적 레벨이 검출되지 않는 경우, 도 5의 블록(530)에 설명된 바와 같이, 디폴트(default) 설정들이 사용된다. 상기 디폴트 설정들은 도 5의 블록(540)에 설명된 바와 같이, 현재 공정 단계를 위한 새로운 입력 제어 설정들을 결정하는데 사용된다. 상기 새로운 입력 제어 설정은 도 5의 블록(550)에 설명된 바와 같이, 계층적 레벨의 적절한 빈을 채운다.
블록(520)에서 현재 공정을 위해 사용될 수 있는 제어 스레드를 포함하는 관련 계층적 레벨이 검출되는 경우, 그 다음으로, 도 5의 블록(560)에 설명되는 바와 같이 낮은 계층적 레벨이 검사된다. 다시 말해서, 계층적 레벨에서 제어 스레드가 검출되는 경우, 상기 다음으로 낮은 계층적 레벨이 검사되어 본 공정에 더욱 가깝게, 또는 특정적으로 관련된 제어 스레드를 포함하는가를 결정한다. 그 다음, 블록(570)에 설명되는 바와 같이, 상기 하위 계층적 레벨이 적절한 제어 스레드를 포함하는가를 결정한다. 더 낮은 계층적 레벨에서 적절한 제어 스레드가 검출되면, 그 다음으로 낮은 계층적 레벨이 검사된다. 현재 공정에 대해 관련 제어 스레드를 포함하는 최하위 계층적 레벨이 발견될 때까지 이러한 과정이 반복된다.
상기 검사된 가장 낮은 계층적 레벨이 적절한 제어 스레드 데이터를 포함하지 않는다면, 상기 이전 계층적 레벨의 제어 스레드 데이터는 도 5의 블록(580)에 도시된 바와 같이, 현재 공정 단계를 제어하는데 사용된다. 다시 말해서, 현재 공정 단계에 대해 가장 구체적인 제어 스레드를 포함하는 가장 낮은 계층적 레벨로부터의 데이터가 사용된다. 상기 가장 낮은 관련 계층적 레벨은 블록(540)에 설명된 바와 같이, 현재 공정 단계를 위한 새로운 제어 설정들을 생성하기 위해 사용된다. 그 다음, 상기 새로운 제어 입력 설정들은 도 5의 블록(550)에 설명된 바와 같이, 계층적 구조의 적절한 빈에 채워진다. 이는 도 4의 블록(440)에서 설명된 바와 같이, 설정들을 결정하는 단계와 계층적 빈들의 적절한 빈들을 채우는 단계들을 완료시킨다. 상기 새로운 제어 입력들은 도 4의 블록(450)에서 설명된 바와 같이, 다음 반도체 디바이스의 공정 절차를 위해 사용된다.
본 발명에 설명되는 계층적 레벨들의 일 실시예를 도면으로 예시한 것이 도 6이다. 일 실시예에서, 오버레이 제어기와 같은 공정 제어기에 의해 사용되는 제에 스레드들은 상기 제어 입력들을 결정하는 3개의 이산적 컨텍스트 값들을 포함한다. 현재 공정에 사용되는 스태퍼는 일반적으로 공정 성능에 가장 큰 영향을 미치며, 그로 인해 제 1계층적 레벨을 구성한다. 블록들(또는 빈들)(도 6의 602, 604, 그리고 606)은 제 1계층적 레벨의 일부이다. 블록(602)은 스태퍼A를 위한 제어 스레드 데이터를 포함한다. 블록(604)은 스태퍼B를 위한 제어 스레드 데이터를 포함한다. 블록(606)은 스태퍼C를 위한 제어 스레드 데이터를 포함한다.
제 2계층적 레벨은 일반적으로 공정 성능에 그 다음으로 큰 영향을 미치며, 그로 인해 제 2계층적 레벨이 된다. 블록들(608, 610, 그리고 612)은 각각 이전 스태퍼들(A, B, C)에 대한 데이터를 포함하며, 이는 블록(602)의 현재 스태퍼(A)에서와 유사한 공정을 가진다. 블록들(614, 616, 그리고 618)은 각각 이전 스태퍼들(A, B, C)에 대한 데이터를 포함하며, 이는 블록(604)의 현재 스태퍼(B)에서와 유사한 공정을 가진다. 블록들(620, 622, 그리고 624)은 각각 이전 스태퍼들(A, B, C)에 대한 데이터를 포함하며, 이는 블록(606)의 현재 스태퍼(C)에서와 유사한 공정을 가진다. 제 3 계층적 레벨은 현재 동작을 나타내며, 이는 식별된 계층들 중 가장 작은 영향을 미친다. 블록들(626, 628, 그리고 630)은 블록(608)에서 이전 스테퍼(A) 상에서 수행된 공정 1, 공정 2, 공정 3 각각을 나타낸다.
일련의 예제들은 본 발명에 의한 상기 계층적 방법을 이용하여 제어 스레드들을 채우는 것과 그 이용법을 예시하기 위해 제공된다. 도 7에서, 제 1반도체 로트를 처리한 결과를 기반으로 하는 상기 계층적 시스템의 적용 예제를 예시한다. 제 1 계층적 레벨의 블록(602)과, 제 2계층적 레벨의 블록(608), 그리고 제 3계층적 레벨의 블록(626)은 이들 블록들(또는 빈들)이 현재 공정을 위한 적절한 제어 스레드 데이터를 포함한다는 것을 나타내기 위해 음영으로 처리된다. 제 1반도체 로트는 스태퍼A에서 처리되고, 이는 음영처리된 제 1계층적 레벨의 블록(602)으로 나타내어진다. 상기 제 1반도체 로트는 이전에 스테퍼A에서 처리되었으며, 음영처리된 제 2계층적 레벨의 블록(608)으로 나타내어진다. 또한, 공정 1은 제 1 반도체 로트 상에 실행되며, 음영처리된 제 3 계층적 레벨의 블록(626)으로 나타내어진다. 상기 제 1반도체 로트 공정의 정보는 상기 음영처리된 블록들(602, 608, 그리고 626)로 계층적으로 표시되는 관련 빈들을 채우는데 사용된다. 그 다음, 공정 제어기는 다른 관련된 반도체 로트들을 처리하기위해 상기 계층적 레벨들의 빈들에서 데이터를 추출할 수 있다.
도 8에서, 반도체 로트의 제 2공정 결과를 기반으로 상기 계층적 시스템의 영향력의 예가 도시된다. 제 2 반도체 로트는 스태퍼A에서 처리되고, 이는 제 1계층적 레벨의 블록(602)을 음영처리하는 것으로 나타내어진다. 상기 제 2반도체 로트는 이전에 스테퍼B에서 처리되었으며, 제 2계층적 레벨의 블록(610)을 음영처리하는 것으로 나타내어진다. 또한, 공정 1은 제 2반도체 로트 상에 구현되며, 제 3계층적 레벨의 블록(632)을 음영처리하는 것으로 나타내어진다. 제 1계층적 레벨의 블록(602) 만이 현재 반도체 실행에 필요한 데이터를 포함하며, 그로인해 제 1레벨 정보 만이 사용된다. 도 8의 음영처리된 블록들은 상기 제 1 및 제 2 반도체 로트들을 처리한 결과로서 사용 가능한 제어 스레드 데이터를 나타낸다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 9를 참조하면, 반도체 로트의 제 3 공정 수행에 기초하여 계층적 시스템에 대한 영향력이 도시된다. 제 3반도체 로트는 스태퍼A에서 처리되고, 이는 제 1계층적 레벨의 블록(602)을 음영처리하는 것으로 나타내어진다. 상기 제 3반도체 로트는 이전에 스테퍼(B)에서 처리되었으며, 제 2계층적 레벨의 블록(610)을 음영처리하는 것으로 나타내어진다. 또한, 공정 2는 제 3반도체 로트 상에 적용되며, 제 3계층적 레벨의 블록(634)을 음영처리하는 것으로 나타내어진다. 제 1계층적 레벨(블록(602))과 제 2계층적 레벨(블록(610)) 모두는 현재 반도체 실행에 필요한 관련 데이터를 포함하며, 이에 따라 더욱 특정된 데이터를 포함하는 제 2 계층적 레벨이 사용된다. 도 9의 음영처리된 블록들은 상기 제 1, 제 2 그리고 제 3반도체 로트들을 처리한 결과로서 사용 가능한 제어 스레드 데이터를 나타낸다.
도 10에서, 반도체 로트의 제 4 처리 실행에 기초하여 계층적 시스템에 대한 영향을 도시한다. 제 4반도체 로트는 스태퍼A에서 처리되고, 이는 제 1계층적 레벨의 블록(602)을 음영처리하는 것으로 나타내어진다.제 4반도체 로트는 이전에 스테퍼(B)에서 처리되었으며, 제 2계층적 레벨의 블록(610)을 음영처리하는 것으로 나타내어진다. 또한, 공정 2는 제 4반도체 로트 상에 구현되며, 제 3계층적 레벨의 블록(634)을 음영처리하는 것으로 나타내어진다. 3개의 모든 계층적 레벨들(블록들(602, 610, 그리고 634))은 현재 반도체 실행에 필요한 관련 데이터를 포함하며, 이에 따라 현재 공정에 가장 특정된 데이터를 포함하는 제 3(최하위) 계층적 레벨이 사용된다. 도 10의 음영처리된 블록들은 제 1, 제 2, 제 3, 및 제 4반도체 로트들을 처리한 결과로서 사용 가능한 제어 스레드 데이터를 나타낸다.
도 11을 참조하면, 반도체 로트의 제 5 공정 수행에 기초하여 계층적 시스템에 대한 영향을 도시한다. 제 5반도체 로트는 스태퍼(B)에서 처리되고, 이는 제 1계층적 레벨의 블록(604)을 음영처리하는 것으로 나타내어진다. 제 5반도체 로트는 이전에 스테퍼(B)에서 처리되었으며, 제 2계층적 레벨의 블록(616)을 음영처리하는 것으로 나타내어진다. 또한, 공정 2는 제 5반도체 로트 상에 구현되며, 제 3계층적 레벨의 블록(652)을 음영처리하는 것으로 나타내어진다. 3개 계층적 레벨들 중 어느것도 현재 반도체 실행에 필요한 관련 데이터를 포함하지 않으며, 이에 따라 디폴트 설정들이 사용된다. 도 11의 음영처리된 블록들은 상기 제 1, 제 2, 제 3, 제 4, 및 제 5반도체 로트들을 처리한 결과로서 사용 가능한 제어 스레드 데이터를 나타낸다. 이 후에, 공정 제어기는 다른 관련된 반도체 로트들을 처리하기위해 계층적 레벨들의 빈들에서 데이터를 추출할 수 있다.
상기 언급된 예제는 5 반도체 로트들의 처리 결과를 예시한다. 상기 5개의 공정 수행들로부터 수집된 데이터는 계층적 레벨들의 빈들(도 11의 음영처리된 블록들로 식별됨)내에 충전된 제어 스레드 데이터를 제공한다. 일반적으로, 상기 계층적 레벨의 각 빈은 단지 특정 빈과 그 내용이 일치되는 공정 수행으로부터로의 데이터 만을 포함할 것이다. 비록 더 높은 레벨들이 더 많은 데이터를 가지고 있지만, 이 데이터 세트들은 개별적인 로트에 대한 모든 내용 조건들에 특정되지 않을 수 있다. 따라서, 최하위 관련 계층적 레벨로부터의 데이터가, 새로운 반도체 로트를 처리하기위해 초기 데이터와 연관되어 사용된다. 비록 단지 3개의 계층적 레벨들 만이 이전 예제에 예시되었지만, 많은 계층적 레벨들이 제어 스레드 데이터를 편성하기위해 생성될 수 있다. 일 실시예에서, 컴퓨터 시스템(130)은 가장 관련된 계층적 레벨을 자동으로 선택하고, 적절한 제어 입력들을 작성하기(formulating) 위해 프로그래밍될 수 있다. 또한, 컴퓨터 시스템(130)은 반도체 로트의 처리의 완료 시에 적절한 계층적 레벨들을 갱신하도록 프로그래밍될 수 있다.
본 발명에 의해 교시된 원리는 고급 공정 제어(Advanced Process Control:APC) 체제에서 구현될 수 있다. APC는 본 발명의 오버레이 제어 전략을 구현하기위한 바람직한 플랫폼(flatform)이다. 일부 실시예들에서, APC는 공장 차원의 소프트웨어 시스템일 수 있고, 이에 따라 본 발명이 제시하는 제어 전략은 상기 공장내의 실질적으로 모든 반도체 제조 툴들에 적용될 수 있다. APC 체제는 공정 성능에 대한 원격 접근 및 감시도 허용한다. 또한, APC 체제를 이용함으로써, 데이터 저장부는 국부 드라이브들 보다 더욱 편리하고 더욱 유연하며, 덜 비싸게 된다. APC 플렛폼은 더욱 정교한 형태의 제어를 가능하게 하는데, 이는 필요한 소프트웨어 코드을 작성함에 있어 획기적으로 현저한 유연성을 제공하기 때문이다.
본 발명에 의해 교시된 제어 전략의 APC 체제상으로의 전개는 다수의 소프트웨어 컴포넌트들을 요구할 수 있다. APC 체제 내부의 컴포넌트들에 부가하여, 상기 제어 시스템에 속하는 상기 반도체 제조 툴들 각각에 대해 컴퓨터 스크립트가 작성된다. 상기 반도체 제조 fab에서 제어 시스템의 반도체 제조 툴이 시동될 때, 상기 오버레이 제어기에 의해 요구되는 동작을 개시하기 위하여 제조 툴은 일반적으로 스크립트를 호출한다. 이 제어 방법은 일반적으로 이러한 스크립트들에서 정의되고 수행된다. 이러한 스크립트들의 개발은 제어 시스템의 개발의 대단히 많은 부분을 구성할 수 있다.
일 실시예에서, 상기 오버레이 제어 프로젝트에 대하여, 모든 필요한 태스크들을 수행하는 4개의 분리된 스크립트들이 존재한다. ASM 스태퍼와 리뷰 스테이션들 각각을 위한 하나의 스크립트, 상기 리뷰 스테이션에서 얻어지는 실제 데이터를 처리하기위한 스크립트, 그리고 다른 모든 스크립트들에의해 참조될 수 있는 공통 절차를 포함하는 다른 하부스크립트가 있다. 이러한 스크립트들의 검사, 그리고 이들이 제조 흐름과 상호작용하는 방법은 본 발명에 의해 교시된 오버레이 제어 방법에 의해 실시되는 실제 제어 동작을 분명히 할 수 있다.
일 실시예에서, 상기 오버레이 제어 절차는 상기 반도체 디바이스 팹 절차의 소스/드레인 부분에서 시작한다. 상기 ASM 스태퍼들은 포토레지스트를 노광하는데 사용되며, 포토레지스트는 상기 웨이퍼의 활성 영역을 정의한다. 오버레이 제어기가 폴리 게이트 단계들을 통해 웨이퍼 로트들을 처리할 때 오버레이 제어기는 활성영역을 이전의 층으로서 취급하며, 따라서 본 단계에서 웨이퍼 로트 작업으로부터 일부 정보가 요구된다. 일 실시예에서, 상기 반도체 제조 툴들이 실행되기 이전에, APC 스크립트가 호출되어 머신을 초기화한다. 본 단계에서, 스크립트는 반도체 제조 툴의 엔티티 번호와 상기 웨이퍼 로트 번호를 저장한다. 그 다음, 엔티티 번호는 데이터 저장부의 로트 번호에 대해 저장된다. APC 데이터 호출 그리고 셋업(Setup) 및 시작머신(StartMachine) 호출과 같은 나머지 스크립트는 머신이 그 디폴트 설정들을 이용하도록 하기 위해 공백 또는 더미(dummy) 데이터로 구성된다.
다음에 상기 반도체 웨이퍼 로트들이 상기 제어기의 영역에 진입하는 때는 일반적으로 반도체 디바이스 팹의 폴리게이트 부분 동안이 된다. 이는 상기 소스/드레인층 바로 상부에 있는 패턴된 레벨이다. 이러한 두개의 인접하는 패턴층들은 오버레이 계측 대상이 되는데, 이 오버레이 계측은 피드백 제어를 사용하여 오버레이 에러를 보정할 수 있게 해준다. 이는 일반적으로, 리뷰 스테이션 측정 단계가 뒤따르는 임의의 두 인접 패턴층들에 대해 적용된다. 제어 동작을 가능하게 하기위해서, 현재 반도체 웨이퍼 로트에 상응하는 제어 스레드가 공정 정보로부터 생성된다.
상기 오버레이 제어 방법을 위한 상기 제어 스레드는 현재 스태퍼, 현재 동작, 현재 로트에 대한 제품 코드, 그리고 이전 패턴된 층에서의 엔티티 번호에 의존한다. 최초의 3개의 파라메터들은 현재 스태퍼로부터 스크립트로 전달되는 컨텍스트 정보에서 일반적으로 얻을 수 있다. 제 4 파라메터는 일반적으로 상기 로트가 이전의 층을 통해 처리될 때 저장된다. 일단 모든 4개의 파라메터들이 정의되면, 이들은 결합되어 제어 스레드 명칭을 형성하는데, 제어 스레드 명칭의 예로는 STP62_2037_6528FQ_STP64를 들 수 있다. 상기 제어 스레드 명칭은 데이터 저장부의 웨이퍼 로트 번호에 대응하여 저장된다.
일단 로트에 제어 스레드 명칭이 부여되면, 데이터 저장부에서 상기 제어 스레드에 대한 스태퍼 설정들이 일반적으로 검색된다. 정보 호출이 있을 때에는 적어도 두개의 가능성이 존재한다. 한가지 가능성은 현재 제어 스레드 명칭 하에서 저장된 설정들이 없는 것이다. 이는 상기 제어 스레드가 새로운 것이거나 만일 상기 정보가 없어지거나 삭제된 경우 발생한다. 이러한 경우들에서, 스크립트는 이와 관련된 에러들이 없다고 가정하고 상기 제어 스레드를 초기화 하며, 오버레이 에러들의 목표 값들을 제어 입력 설정들로 사용한다. 제어기들은 디폴트 머신 설정들을 초기 설정들로서 사용하는 것이 바람직하다. 일부 설정들을 가정함으로써, 오버레이 에러들은 피드백 제어를 용이하게 하기위해 제어 설정들에 다시 관련될 수 있다.
다른 가능성은 상기 설정들이 상기 제어 스레드 명칭으로 저장되어 있는 경우이다. 이 경우, 하나 이상의 반도체 웨이퍼 로트들이 현재 반도체 웨이퍼 로트와 동일한 제어 스레드 명칭 하에서 처리되었으며, 리뷰 스테이션들을 이용하여 오버레이 에러에 대해서도 측정되었다. 상기 정보가 존재할 때에, 제어 입력 설정들은 데이터 저장부로부터 검색된다. 그 다음, 이러한 설정들은 APC 데이터 호출을 통해 ASM 스태퍼로 다운로드된다.
마지막으로, 상기 웨이퍼 로트들은 스태퍼들 상에서 노광 이후에 상기 리뷰 스테이션 상에서 측정된다. 스크립트는 데이터 수집을 허용하기 위해 다수의 APC 명령으로 시작된다. 이 후에 리뷰 스테이션 스크립트는 적소에서 그 자신을 잠그고 데이터 사용가능(Data Available) 스크립트를 활성화 시킨다. 이 스크립트는 리뷰 스테이션에서 APC 체제로의 실제 데이터 전송을 용이하게 한다. 일단 전송이 완료되면, 이 스크립트는 종료되고 리뷰 스테이션 스크립트가 해제된다. 이 후에 리뷰 스테이션과의 상호작용은 대체로 완료된다.
일 실시예에서, 데이터 수집이 완료되면, 데이터를 처리하여 제어 입력 신호 설정들의 현재 에러에 대한 추정치를 생성한다. 먼저, 데이터는 상술된 이상값 배제를 수행하는 컴파일된 매트랩 플러그-인으로 전달된다. 상기 플러그-인 인터페이스로의 입력들은 경계값들을 포함하는 어레이와 다수의 에러 측정치들이다. 상기 플러그-인 인터페이스로부터의 복귀값은 하나의 토글(toggle) 변수이다. 0이 아닌 복귀 값은 배제 기준에 실패한 것을 나타내며, 그렇지 않으면 상기 변수는 디폴트 값인 0을 돌려주고 상기 스크립트는 처리를 속행한다.
이상값 배제가 완료된 이후에, 데이터는 EWMA 필터링 절차로 전달된다. 로트와 연관된 제어 스레드 명칭에 대한 제어기 데이터가 검색되고, 로트 데이터의 스택에 대한 모든 관련 연산이 수행된다. 이는 잉여 데이터의 대체 또는 오래된 데이터의 제거를 포함한다. 일단 데이터 스택이 적절히 준비되면, 이는 에러 값들에 대해 대응하는 상향 시간 순서로 된 어레이(ascending time-ordered array)로 분석된다. 이러한 어레이들은 실행을 위해 요구되는 파라메터들의 어레이와 함께 상기 EWMA 플러그-인에 제공된다. 일 실시예에서, 상기 플러그-인으로부터의 복귀 값은 6개의 필터된 에러 값들로 구성된다.
상기 공정의 마지막 단계는 상기 스태퍼를 위해 새로운 설정들을 계산하는 것이다. 상기 현재 웨이퍼 로트에 대응하는 제어 스레드에 대한 이전 설정들이 데이터 저장부로부터 검색된다. 상기 데이터는 오버레이 에러들의 현재 세트와 함께 쌍을 이룬다. 새로운 설정들은 컴파일된 매트랩 플러그-인을 호출함으로써 계산된다. 상기 응용은 다수의 입력들을 포함하며, 개별 실행 요소에서 계산을 수행하고, 그리고 다수의 출력들을 상기 주 스크립트로 복귀시킨다. 일반적으로, 매트랩 플러그-인의 입력들은 제어 입력 신호 설정들, 리뷰 스테이션 에러들, 제어 알고리즘에 필수적인 파라메터들의 어레이, 그리고 현재 사용되지 않는 플래그 에러이다. 매트랩 플러그-인의 출력들은 상기 설명된 제어기 알고리즘에 따르는 플러그-인에서 계산된 새로운 제어기 설정들이다. 제어 동작의 실제적인 형태 및 범위를 일반적으로 결정하는 사진식각 공정 기술자 또는 제어 기술자는 상기 파라메터들을 설정할 수 있다. 이들은 상기 임계 값들, 최대 스텝 사이즈들, 제어기 가중치들, 그리고 목표 값들을 포함한다. 일단 새로운 파라메터 설정들이 계산되면, 스태퍼가 다음 웨이퍼 로트를 처리할 때 이들을 검색할 수 있도록, 스크립트는 데이터 저장부에 설정들을 저장한다. 본 발명에 의해 교시된 원리는 다른 종류의 제조 프레임웍으로 구현될 수도 있다.
본 발명은 본원에서 교시의 이익을 갖는 당업자에게 자명하도록 차이가 나지만 등가의 방식으로 변형되고 실시될 수 있기 때문에, 상술된 특정 실시예는 예시적인 것에 지나지 않는다. 하기의 청구범위에서 설명되는 것 이외에는, 본원에서 도시된 구성 또는 설계의 상세에 대한 어떠한 제약도 의도되지 않는다. 따라서 상기 설명된 특정 실시예들은 변경되거나 변형될 수 있음이 분명하고, 이러한 모든 변형들은 본 발명의 사상 및 범주 내에 있는 것으로 간주된다. 따라서, 보호대상은 하기의 청구항에 기재된다.

Claims (27)

  1. 계층적 체계를 이용하여 제조 공정들을 제어하기 위한 방법에 있어서,
    제어 입력 파라메터들의 제 1 세트를 이용하여 반도체 디바이스들(105)의 제 1 로트를 처리하는 단계와;
    상기 제어 입력 파라메터들의 제 1 세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하여, 상기 제어 입력 파라메터들의 제 1세트가 반도체 디바이스들(105)의 제 2 로트를 처리하는데 사용될 수 있게 하는 단계와;
    상기 반도체 디바이스들(105)의 제 1 로트의 처리로부터 공정 데이터를 획득하는 단계와;
    상기 획득된 공정 데이터에 기초하여 반도체 디바이스들(105)의 후속 로트에 대한 제어 입력 파라메터들의 제 2세트를 결정하는 단계와;
    상기 제어 입력 파라메터들의 제 2세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하여, 상기 제어 입력 파라메터들의 제 1 세트와 제 2 세트가 반도체 디바이스들(105)의 제 3 로트를 처리하는데 사용될 수 있게 하는 단계와;
    상기 반도체 디바이스들(105)의 제3 로트와 연관성이 있는 계층적 레벨을 결정하는 단계와, 여기서 상기 연관성은 상기 반도체 디바이스들(105)의 하나 이상의 공정 진행경과 조건에 특이성을 갖는 데이터에 관한 것이며;
    상기 반도체 디바이스들(105)의 제 3 로트를 처리하기 위하여 상기 연관성이 있는 계층적 레벨의 파라메터들을 선택하는 단계;
    를 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  2. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 반도체 웨이퍼들을 처리하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  3. 제 2항에 있어서, 상기 반도체 웨이퍼들을 처리하는 단계는 노광 툴을 사용하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  4. 제 3항에 있어서, 상기 노광 툴을 사용하여 반도체 웨이퍼들을 처리하는 단계는 고급 공정 제어 체제의 사용을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  5. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 제어 스레드에 의해 정의되는 제어 입력 파라메터들에 기초하여 상기 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  6. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 x-이동 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 그리고 레티클 회전 신호를 포함하는 제어 입력 파라메터들에 기초하여 반도체 툴들을 처리하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  7. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 공정 툴 종류에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  8. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 반도체 웨이퍼들의 특정 로트에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  9. 제 1항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 특정 제조 공정에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어 방법.
  10. 제 1항에 있어서, 상기 반도체 디바이스들의 제 1 로트의 처리로부터 공정 데이터를 획득하는 단계는 상기 반도체 디바이스들의 제 1로트의 처리와 관련된 계측 정보에 액세스(accessing)하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어방법.
  11. 제 1항에 있어서, 반도체 디바이스들의 후속 로트에 대한 제어 입력 파라메터들의 제 2 세트를 결정하는 단계는 상기 제어 입력 파라메터들의 제 2 세트를 결정하기 위해 상기 복수의 계층적 레벨들에 저장된 데이터를 이용하는 것을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어방법.
  12. 제 1항에 있어서, 상기 반도체 디바이스들의 후속 로트에 대한 제어 입력 파라메터들의 제 2 세트를 결정하는 단계는:
    최하위 관련 계층적 레벨을 결정하는 단계와;
    상기 최하위 관련 계층적 레벨이 발견되지 않았다는 결정에 응답하여 디폴트 제어 파라메터들의 세트를 이용하는 단계와;
    상기 최하위 관련 계층적 레벨로부터 데이터를 획득하는 단계와; 그리고.
    상기 최하위 관련 계층적 레벨로부터 획득된 데이터를 이용하여 새로운 제어 입력 파라메터들의 세트를 결정하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어방법.
  13. 제 12항에 있어서, 상기 최하위 관련 계층적 레벨을 결정하는 단계는 현재 공정과 유사한 이전 공정의 데이터를 포함하는 계층적 레벨을 결정하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어방법.
  14. 계층적 체계를 이용하여 제조 공정들을 제어하기 위한 장치에 있어서,
    제어 입력 파라메터들의 제 1세트를 이용하여 반도체 디바이스들(105)의 제 1로트를 처리하기 위한 수단과;
    상기 제어 입력 파라메터들의 제 1 세트는 반도체 디바이스들(105)의 제 2 로트를 처리하는데 사용될 수 있도록, 상기 제어 입력 파라메터들의 제 1 세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하기 위한 수단과,
    상기 반도체 디바이스(105)의 제 1 로트의 처리로부터 공정 데이터를 획득하기 위한 수단과;
    상기 획득된 공정 데이터에 기초하여 반도체 디바이스들(105)의 후속 로트에 대한 제어 입력 파라메터들의 제 2 세트를 결정하기 위한 수단과;
    상기 제어 입력 파라메터들의 제 1 세트와 제 2 세트가 반도체 디바이스들(105)의 제 3 로트를 처리하는데 사용될 수 있도록, 상기 제어 입력 파라메터들의 제 2 세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하기 위한 수단과,
    상기 반도체 디바이스들(105)의 제3 로트와 연관성이 있는 최저 계층적 레벨을 결정하기 위한 수단과, 여기서 상기 연관성은 상기 반도체 디바이스들(105)의 하나 이상의 공정 진행경과 조건에 특이성을 갖는 데이터에 관한 것이며;
    상기 반도체 디바이스들(105)의 제 3 로트를 처리하기 위하여 상기 연관성이 있는 계층적 레벨의 파라메터들을 선택하기 위한 수단;
    을 포함하는 것을 특징으로 하는 계층적 체계를 이용한 제조 공정 제어장치.
  15. 컴퓨터에 의해 실행될 때에, 계층적 체계를 이용하여 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스에 있어서,
    제어 입력 파라메터들의 제 1 세트를 이용하여 반도체 디바이스들(105)의 제 1 로트를 처리하는 단계와;
    상기 제어 입력 파라메터들의 제 1 세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하여, 상기 제어 입력 파라메터들의 제 1세트가 반도체 디바이스들(105)의 제 2 로트를 처리하는데 사용될 수 있게 하는 단계와;
    상기 제어 입력 파라메터들의 제 1 세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하는 단계와, 상기 제어 입력 파라메터들의 제 1세트는 반도체 디바이스들(105)의 제 2로트를 처리하는데 사용될 수 있으며;
    상기 반도체 디바이스들(105)의 제 1로트의 처리로부터 공정 데이터를 획득하는 단계와;
    상기 획득된 공정 데이터에 기초하여 반도체 디바이스들(105)의 후속 로트에 대한 제어 입력 파라메터들의 제 2세트를 결정하는 단계와; 그리고
    상기 제어 입력 파라메터들의 제 2세트를 복수의 계층적 레벨들(602-678) 중 하나에 저장하여, 상기 제어 입력 파라메터들의 제 1 세트와 제 2 세트가 반도체 디바이스들(105)의 제 3 로트를 처리하는데 사용될 수 있게 하는 단계와;
    상기 반도체 디바이스들(105)의 제3 로트와 연관성이 있는 계층적 레벨을 결정하는 단계와, 여기서 상기 연관성은 상기 반도체 디바이스들(105)의 하나 이상의 공정 진행경과 조건에 특이성을 갖는 데이터에 관한 것이며;
    상기 반도체 디바이스들(105)의 제 3 로트를 처리하기 위하여 상기 연관성이 있는 계층적 레벨의 파라메터들을 선택하는 단계;
    를 포함하는 것을 특징으로 하는 계층적 체계를 이용하여 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  16. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 반도체 웨이퍼들을 처리하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용하여 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  17. 제 16항에 있어서, 상기 반도체 웨이퍼들을 처리하는 단계는 노광 툴을 사용하는 단계를 더 포함하는 것을 특징으로 하는 계층적 체계를 이용하여 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  18. 제 17항에 있어서, 상기 노광 툴을 사용하여 반도체 웨이퍼들을 처리하는 단계는 고급 공정 제어 체제의 사용을 더 포함하는 것을 특징으로 하는 계층적 체계를 이용하여 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  19. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트들에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 제어 스레드에 의해 정의되는 제어 입력 파라메터들에 기초하여 상기 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  20. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트들에 기초하여 상기 반도체 디바이스들의 로트들을 처리하는 단계는 x-이동 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 그리고 레티클 회전 신호를 포함하는 제어 입력 파라메터들에 기초하여 반도체 툴들을 처리하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  21. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 공정 툴 종류에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  22. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 반도체 웨이퍼들의 특정 로트에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  23. 제 15항에 있어서, 상기 제어 입력 파라메터들의 세트들을 복수의 계층적 레벨들 중 하나에 저장하는 단계는 특정 제조 공정에 의해 정의되는 계층적 레벨에 상기 제어 입력 파라메터들의 제 1 세트를 저장하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  24. 제 15항에 있어서, 상기 반도체 디바이스들의 제 1 로트의 처리로부터 공정 데이터를 획득하는 단계는 상기 반도체 디바이스들의 제 1로트의 처리와 관련된 계측 정보에 액세스하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  25. 제 15항에 있어서, 반도체 디바이스들의 후속 로트에 대한 제어 입력 파라메터들의 제 2 세트를 결정하는 단계는 상기 제어 입력 파라메터들의 제 2 세트를 결정하기 위해 상기 복수의 계층적 레벨들에 저장된 데이터를 이용하는 것을 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  26. 제 15항에 있어서, 상기 반도체 디바이스들의 후속 로트에 대한 제어 입력 파라메터들의 제 2 세트를 결정하는 단계는:
    최하위 관련 계층적 레벨을 결정하는 단계와;
    상기 최하위 관련 계층적 레벨이 발견되지 않았다는 결정에 응답하여 디폴트 제어 파라메터들의 세트를 이용하는 단계와;
    상기 최하위 관련 계층적 레벨로부터 데이터를 획득하는 단계와; 그리고.
    상기 최하위 관련 계층적 레벨로부터 획득된 데이터를 이용하여 새로운 제어 입력 파라메터들의 세트를 결정하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  27. 제 26항에 있어서, 상기 최하위 관련 계층적 레벨을 결정하는 단계는 현재 공정과 유사한 이전의 공정의 데이터를 포함하는 계층적 레벨을 결정하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정을 제어하기 위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
KR1020027001938A 1999-08-10 2000-04-18 배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치 Expired - Fee Related KR100950570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/371,665 US6607926B1 (en) 1999-08-10 1999-08-10 Method and apparatus for performing run-to-run control in a batch manufacturing environment
US09/371,665 1999-08-10

Publications (2)

Publication Number Publication Date
KR20020020965A KR20020020965A (ko) 2002-03-16
KR100950570B1 true KR100950570B1 (ko) 2010-04-01

Family

ID=23464910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027001938A Expired - Fee Related KR100950570B1 (ko) 1999-08-10 2000-04-18 배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US6607926B1 (ko)
EP (1) EP1218933A1 (ko)
JP (1) JP2003506899A (ko)
KR (1) KR100950570B1 (ko)
WO (1) WO2001011679A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069101B1 (en) 1999-07-29 2006-06-27 Applied Materials, Inc. Computer integrated manufacturing techniques
US6449524B1 (en) * 2000-01-04 2002-09-10 Advanced Micro Devices, Inc. Method and apparatus for using equipment state data for run-to-run control of manufacturing tools
KR100336525B1 (ko) * 2000-08-07 2002-05-11 윤종용 반도체 장치의 제조를 위한 노광 방법
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6913938B2 (en) 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7082345B2 (en) 2001-06-19 2006-07-25 Applied Materials, Inc. Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities
US7047099B2 (en) 2001-06-19 2006-05-16 Applied Materials Inc. Integrating tool, module, and fab level control
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7201936B2 (en) 2001-06-19 2007-04-10 Applied Materials, Inc. Method of feedback control of sub-atmospheric chemical vapor deposition processes
US6910947B2 (en) 2001-06-19 2005-06-28 Applied Materials, Inc. Control of chemical mechanical polishing pad conditioner directional velocity to improve pad life
US7101799B2 (en) 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US7337019B2 (en) 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US6984198B2 (en) 2001-08-14 2006-01-10 Applied Materials, Inc. Experiment management system, method and medium
US7225047B2 (en) 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US7069104B2 (en) * 2002-04-30 2006-06-27 Canon Kabushiki Kaisha Management system, management apparatus, management method, and device manufacturing method
JP2003324055A (ja) * 2002-04-30 2003-11-14 Canon Inc 管理システム及び装置及び方法並びに露光装置及びその制御方法
JP4018438B2 (ja) 2002-04-30 2007-12-05 キヤノン株式会社 半導体露光装置を管理する管理システム
JP4353498B2 (ja) * 2002-04-30 2009-10-28 キヤノン株式会社 管理装置及び方法、デバイス製造方法、並びにコンピュータプログラム
KR20050026099A (ko) 2002-08-01 2005-03-14 어플라이드 머티어리얼즈 인코포레이티드 고급 처리 제어 시스템 내의 부정확한 계측 데이터의 취급방법, 시스템 및 매체
US7272459B2 (en) 2002-11-15 2007-09-18 Applied Materials, Inc. Method, system and medium for controlling manufacture process having multivariate input parameters
US7095893B2 (en) * 2003-01-06 2006-08-22 Banner Engineering Corporation System and method for determining an image decimation range for use in a machine vision system
US7333871B2 (en) 2003-01-21 2008-02-19 Applied Materials, Inc. Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools
US7010374B2 (en) * 2003-03-04 2006-03-07 Hitachi High-Technologies Corporation Method for controlling semiconductor processing apparatus
US6766214B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Adjusting a sampling rate based on state estimation results
US7205228B2 (en) 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US7354332B2 (en) 2003-08-04 2008-04-08 Applied Materials, Inc. Technique for process-qualifying a semiconductor manufacturing tool using metrology data
US7356377B2 (en) 2004-01-29 2008-04-08 Applied Materials, Inc. System, method, and medium for monitoring performance of an advanced process control system
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) * 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
US6961626B1 (en) 2004-05-28 2005-11-01 Applied Materials, Inc Dynamic offset and feedback threshold
US7096085B2 (en) 2004-05-28 2006-08-22 Applied Materials Process control by distinguishing a white noise component of a process variance
DE102005009026B4 (de) * 2005-02-28 2011-04-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Betreiben einer fortschrittlichen Prozesssteuerung durch dynamisches Anpassen von Hierarchieebenen
JP4839101B2 (ja) * 2006-03-08 2011-12-21 東京エレクトロン株式会社 基板処理装置、基板処理条件検討方法及び記憶媒体
US20070239305A1 (en) * 2006-03-28 2007-10-11 Haoren Zhuang Process control systems and methods
US7532024B2 (en) * 2006-07-05 2009-05-12 Optimaltest Ltd. Methods and systems for semiconductor testing using reference dice
US7809459B2 (en) 2007-12-31 2010-10-05 Hitachi Global Technologies Netherlands B.V. Advanced-process-control system utilizing a lambda tuner
US9606519B2 (en) * 2013-10-14 2017-03-28 Applied Materials, Inc. Matching process controllers for improved matching of process
US10203596B2 (en) * 2016-01-06 2019-02-12 United Microelectronics Corp. Method of filtering overlay data by field
US11018064B2 (en) * 2018-12-12 2021-05-25 Kla Corporation Multiple-tool parameter set configuration and misregistration measurement system and method
DE102020211992A1 (de) * 2020-09-24 2022-03-24 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verarbeiten von mit einem Simulationsmodell für wenigstens einen Aspekt eines technischen Systems assoziierten Daten
CN116053165B (zh) * 2023-01-09 2026-01-20 长鑫存储技术有限公司 一种半导体加工的防御控制方法、系统、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105362A (en) * 1987-04-03 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2683075B2 (ja) * 1988-12-23 1997-11-26 キヤノン株式会社 半導体製造装置及び方法
US5741732A (en) 1995-05-03 1998-04-21 Sony Corporation Method for detecting implantation mask misalignment
KR0165320B1 (ko) 1995-12-27 1999-02-01 김광호 반도체 산화 공정의 소크타임 설정 방법
JP2839081B2 (ja) * 1996-03-06 1998-12-16 日本電気株式会社 半導体装置の製造方法
JPH1116805A (ja) * 1997-06-20 1999-01-22 Sony Corp 半導体装置の製造工程のフィードバック方法
JP3571874B2 (ja) * 1997-06-20 2004-09-29 キヤノン株式会社 位置合わせ方法および装置
US5866437A (en) 1997-12-05 1999-02-02 Advanced Micro Devices, Inc. Dynamic process window control using simulated wet data from current and previous layer data
JPH11186132A (ja) * 1997-12-19 1999-07-09 Sony Corp 半導体装置の製造工程のフィードバック方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105362A (en) * 1987-04-03 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor devices

Also Published As

Publication number Publication date
KR20020020965A (ko) 2002-03-16
EP1218933A1 (en) 2002-07-03
JP2003506899A (ja) 2003-02-18
WO2001011679A1 (en) 2001-02-15
US6607926B1 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
KR100734526B1 (ko) 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치
US6607926B1 (en) Method and apparatus for performing run-to-run control in a batch manufacturing environment
US6248602B1 (en) Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
US6304999B1 (en) Method and apparatus for embedded process control framework in tool systems
US6560503B1 (en) Method and apparatus for monitoring controller performance using statistical process control
US6528331B1 (en) Method for identifying and controlling impact of ambient conditions on photolithography processes
US6535774B1 (en) Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6556884B1 (en) Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework
US6643557B1 (en) Method and apparatus for using scatterometry to perform feedback and feed-forward control
US6815232B2 (en) Method and apparatus for overlay control using multiple targets
US6737208B1 (en) Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US7181354B1 (en) Method and apparatus for data stackification for run-to-run control
JP2005510083A (ja) 統合計測データをフィードフォワードデータとして利用するための方法および装置
US6556959B1 (en) Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers
US7027943B2 (en) Method, device, computer-readable storage medium and computer program element for the computer-aided monitoring of a process parameter of a manufacturing process of a physical object
US6571371B1 (en) Method and apparatus for using latency time as a run-to-run control parameter
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
US6978189B1 (en) Matching data related to multiple metrology tools
US7720559B1 (en) Dynamic tool scheduling based upon defects
US6912436B1 (en) Prioritizing an application of correction in a multi-input control system
US7899634B1 (en) Method and apparatus for analysis of continuous data using binary parsing

Legal Events

Date Code Title Description
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

St.27 status event code: N-3-6-B10-B17-rex-PB0601

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070228

Effective date: 20071130

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20071130

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2002 7001938

Appeal request date: 20070228

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2007101002392

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PJ2001 Appeal

St.27 status event code: A-3-3-V10-V12-crt-PJ2001

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080204

Effective date: 20081120

PJ1302 Judgment (patent court)

St.27 status event code: A-3-3-V10-V15-crt-PJ1302

Decision date: 20081120

Decision identifier: 2008201001869

Decision authority category: National patent court

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 20072392 (2002 7001938)

Appeal request date: 20080204

Appellate body name: Patent Court

Decision text: 2007.11.30. 20072392

PJ2201 Remand (intellectual property tribunal)

St.27 status event code: A-3-3-V10-V14-crt-PJ2201

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2008 1869 (2002 7001938)

Appellate body name: Patent Examination Board

Appeal request date: 20081224

Decision identifier: 2008131000062

Decision authority category: Office appeal board

Decision date: 20090210

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081224

Effective date: 20090210

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20090210

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2008 1869 (2002 7001938)

Appeal request date: 20081224

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2008131000062

PS0901 Examination by remand of revocation

St.27 status event code: A-6-3-E10-E12-rex-PS0901

S901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

St.27 status event code: A-3-4-F10-F13-rex-PS0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170325

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170325

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000